DE2014104C3 - Verfahren zur Herstellung von gedruckten Leiterplatten - Google Patents
Verfahren zur Herstellung von gedruckten LeiterplattenInfo
- Publication number
- DE2014104C3 DE2014104C3 DE19702014104 DE2014104A DE2014104C3 DE 2014104 C3 DE2014104 C3 DE 2014104C3 DE 19702014104 DE19702014104 DE 19702014104 DE 2014104 A DE2014104 A DE 2014104A DE 2014104 C3 DE2014104 C3 DE 2014104C3
- Authority
- DE
- Germany
- Prior art keywords
- layer
- conductor tracks
- permanent
- metal
- solder
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/22—Secondary treatment of printed circuits
- H05K3/28—Applying non-metallic protective coatings
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C18/00—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating
- C23C18/16—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by reduction or substitution, e.g. electroless plating
- C23C18/1601—Process or apparatus
- C23C18/1603—Process or apparatus coating on selected surface areas
- C23C18/1605—Process or apparatus coating on selected surface areas by masking
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0201—Thermal arrangements, e.g. for cooling, heating or preventing overheating
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/42—Plated through-holes or plated via connections
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/42—Plated through-holes or plated via connections
- H05K3/425—Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern
- H05K3/428—Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern initial plating of through-holes in substrates having a metal pattern
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/03—Use of materials for the substrate
- H05K1/0313—Organic insulating material
- H05K1/0353—Organic insulating material consisting of two or more materials, e.g. two or more polymers, polymer + filler, + reinforcement
- H05K1/0373—Organic insulating material consisting of two or more materials, e.g. two or more polymers, polymer + filler, + reinforcement containing additives, e.g. fillers
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/02—Fillers; Particles; Fibers; Reinforcement materials
- H05K2201/0203—Fillers and particles
- H05K2201/0206—Materials
- H05K2201/0209—Inorganic, non-metallic particles
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/02—Fillers; Particles; Fibers; Reinforcement materials
- H05K2201/0203—Fillers and particles
- H05K2201/0206—Materials
- H05K2201/0236—Plating catalyst as filler in insulating material
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/09372—Pads and lands
- H05K2201/09436—Pads or lands on permanent coating which covers the other conductors
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/05—Patterning and lithography; Masks; Details of resist
- H05K2203/0502—Patterning and lithography
- H05K2203/054—Continuous temporary metal layer over resist, e.g. for selective electroplating
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/13—Moulding and encapsulation; Deposition techniques; Protective layers
- H05K2203/1377—Protective layers
- H05K2203/1383—Temporary protective insulating layer
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Chemical & Material Sciences (AREA)
- Manufacturing & Machinery (AREA)
- Chemical Kinetics & Catalysis (AREA)
- General Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
- Mechanical Engineering (AREA)
- Metallurgy (AREA)
- Organic Chemistry (AREA)
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
- Manufacturing Of Printed Wiring (AREA)
- Insulated Metal Substrates For Printed Circuits (AREA)
Description
45
Die vorliegende Erfindung betrifft ein Verfahren Kur Herstellung von gedruckten mit Löchern vertehenen
Leiterplatten mit Leiterzügen in einer oder mehreren Ebenen einschließlich sogenannter MeIufcbenen-Leiterplatten,
bei denen die Löcher mctalli- so tiette Wandungen besitzen.
Es ist bereits ein Verfahren zur Herstellung von mehrschichtigen gedruckten Schaltungen bekannt
(DT-AS 1 245 4SS), bei dem die Oberflächen mit den fertig ausgebildeten Leiterzügen fest und dauerhaft
tusammengefügt werden, wobei die beiden äußeren Leiterplatten aus Isoliermaterial wahlweise leitende
Schichten tragen oder diese auch fehlen können. Für den Fall, daß derartige Mehrschichtanordnungen auf
den genannten äußeren Oberflächen Lötaugen tragen sollen, muß hierbei von mit leitenden Oberflächen
versehenem Ausgangsmaterial ausgegangen werden, welches dann entsprechend den Lötaugenbereichen
unter Verwendung eines Negativmusters einem Ätzverfahren zu unterwerfen ist. Die Aufbringung und ,6S
genaue Ausrichtung eines Negativmusters in Übereinstimmung mit den durch die Lötaugen hindurchführenden
Lochungen durch die Mehrschichtanordnung ist aber bei zunehmender Leiterdichte der gedruckten
Schaltung schwierig und bei sehr kleinen Abständen zwischen den einzelnen Leiterzügen
geradezu unmöglich.
Weiter ist ein Verfahren bekannt (FR-PS 1550675), bei dem von bereits katalysiertem,
kupferkaschiertem Grundmaterial ausgegangen wird, wobei zunächst auf der Oberfläche der Trägerschicht
die Leiterzüge fertiggestellt werden, dann eine Isolierstoflschicht,
die für die nachfolgende stromlose Metallabscheidung katalytisch ist, aufgetragen wird
und auf diese ein Negativmuster mit Aussparungen im Bereich der anschließend zu bohrenden Löcher.
Hier kann unmittelbar nach dem Anfertigen der Löcher stromlos Metall abgeschieden werden, weil
sowohl das Basismaterial als auch die Isolierstoffschiebt von sich aus katalytisch sind und es keines
Sensibilisierungsschrittes bedarf. Nachteilig ist bei
diesem Verfahren, daß es von teuerem durchsensibilisiertem Ausgangsmaterial ausgehen muß.
Die der Erfindung zugrunde liegende Aufgabe besteht darin, ein Verfahren zu schaffen, das die wirtschaftliche
Herstellung von zuverlässig arbeitenden Leiterplatten ermöglicht, bei denen die Leiterzüge vor
Beschädigungen geschützt sind, und die Wandungen der Löcher bei hoher Lochdichte eine ausreichende,
gegebenenfalls einen sicheren Lötanschluß gewährleistende Stärke aufweisen.
Die Lösung dieser Aufgabe besteht in der Schaffung eines Verfahrens, das sich dadurch kennzeichnet,
daß die auf der oder den Oberflächen in an sich bekannter Weise hergestellten Leiterzüge und die
frei liegenden Bereiche des Basismaterials wenigstens teilweise mit einer fest haftenden, permanenten, aus
Isoliermaterial bestehenden Deckschicht üoerzogen werden, daß hierauf die gesamte Oberfläche mit einer
Schutzschicht bedeckt wird, daß anschließend die Lochungen hergestellt und die Platte in an sich bekannter
Weise einer Behandlung unterzogen wird, die eine Sensibilisierung für die stromlose Metallabscheidung
bewirkt, und daß dann die Schutzschicht entfernt und auf den Lochwandungen eine Metellschicht
stromlos abgeschieden wird, und zwar so lange, bis sich um die Lochränder Ringe aus Metall
bilden, die auf die Oberfläche der permanenten Deckschicht reichen.
Je nach der Dauer der Badeinwirkung ergeben sich Metallbeläge, die den Fig. 1 oder 2 oder einem
beliebigen dazwischen liegenden Stadium entsprechen. In diesen Schnittdarstellungen bedeutet 1000
das Basismaterial aus Isolierstoff, 1200 die Leiterzüge, 1500 ein Loch und 1600 die permanente Deckschicht,
der metallische Lochwandbelag ist mit 1502. und der bei entsprechend lang andauernden Metallabscheidung
sich ausbildende Ring (F i g. 2) mit 1525 bezeichnet.
Nach den Untersuchungen der Anmelderin ist es fUr das Ausbilden einer verläßlichen Lötverbindung
zum metallischen Lochwandbelag unerläßlich, dall das heiße Lot mit diesem Metallbelag in thermisch
leitende Verbindung gebracht wird. Dies wird vermittels des bis auf den äußeren Rand der permanenten
Deckschicht reichenden Metall ringes 1525 in A b b. 2 erreicht, da dieser Ring in direkten Kontakt
mit dem heißen Lot gelangt und andererseits ein Teil des Metalliiicderschlagcs ist, der auch den Wandbelag
bildet.
Für die Herstellung des thermischen Kontaktes
zwischen Metallbelag und Lot genügen relativ sehr schmale Metallringe, so daß sich nach dem erfindungsgemäßen
Verfahren hergestellte Leiterplatten auch und insbesondere in jenen Fallen eignen, in
denen hohe Leiterdichten und geringe Abstände zwischen den Lochungen verlangt werden.
Als Material für die permanente Deckschicht eignen sich solche Isolierstoffschichten, die die darunter
liegenden Leiter vor Korrosion schützen bzw. solche, die lötfest und lotabweisend sind.
Nach einer bevorzugten Ausfühningsform ergeben
sich die später an einem Beispiel noch aufgezeigten Verfahrensschritte, wobei davon ausgegangen wird,
daß als Basismaterial beidseitig mit Kupferfolie beschichtete Isolierstoffe benutzt werden.
Dadurch, daß die Metallisierung auf die Lochwandungen begrenzt ist, wird sichergestellt, daß selbst
bei höchsten Leiterdichten bzw. geringsten Abständen zwischen Leiterkanten und Lochungen keinerlei
Schwierigkeiten durch bisher, notwendige, kompli- ao zierte und aufwendige Verfahrensschritte auftreten.
Es werden die Leiterzüge mit einer permanenten Deckschicht überzogen, also von der Oberfläche
abgeschlossen, und anschließend werden die Löcher hergestellt. Diese durchtrennen also die permanente as
Deckschicht sowie entsprechende Leiterzüge und das Basismaterial. Anschließend wird auf den Lochwandungen
ein stromloser Metallbelag ausgebildet, wobei der Abscheidungsvorgang so lange forlgesetzt wird,
bis der Metallbelag an jedem Lochrand einen Metallring bildet, der auf die Oberfläche der permanenten
Deckschicht reicht.
Da alle Leiterzüge unterhalb der Deckschicht liegen, sind sie nicht nur vollkommen geschützt, sondern
auch räumlich von der Lochmetallisierung und dem Metallring getrennt. Weder im Lötbad noch
späterhin besteht daher eine Gefahr von elektrischen Kurzschlüssen oder Lötbrückenbildung zwischen verschiedenen
Leitern oder diesen und den Lochmetallisierungen bzw. den Metallriiigen an den Lochrändern.
1. Herstellen der Leitermuster auf einer oder beiden Oberflächen des Basismaterials unter Benutzung
der an sich bekannten Druck- und Ätztechnik.
2. Reinigen der Oberflächen einschließlich der Leiterzüge.
3. Aufbringen der permanenten Deckschicht, beispielsweise aus Epoxydharz.
4. Aufbringen einer Schutzschicht, vorzugsweise einer Folie aus Kunststoff.
5. Herstellen der Lochungen.
6. Behandlung des Werkstückes mit an sich bekannten Sensibilisierungslösungen, welche geeignet
sind. Oberflächen für die stromlose Abscheidung von Metallen katalytisch zu aktivieren.
7. Abziehen der Kunststoff-Folie bzw. Entfernen der Schutzschicht.
8. Einbringen des Werkstückes in ein stromlos Metall abscheidendes Bad und für eine der gewünschten
Metallabscheidung entsprechende Zeitdauer.
Abschließend soll noch festgehalten werden, daß für die einzelnen Verfahrensschritte allein ein Schutz
nicht begehrt wird.
Hierzu 1 Blatt Zeichnungen
Claims (5)
1. Verfahren zum Herstellen von gedruckten Leiterplatten mit Leiterzügen in einer oder mehrereß
Ebenen und mit Lochungen mit metallisierten Wandungen, dadurch gekennzeichnet, daß die auf der oder den Oberflächen in
an sich bekannter Weise hergestellten Leiterzüge und die frei liegenden Bereiche des Basismaterials ">
wenigstens teilweise mit einer fest haftenden, permanenten, aus Isoliermaterial bestehenden Deckschicht
überzogen werden,
daß hierauf die gesamte Oberfläche mit einer Schutzschicht bedeckt wird,
daß anschließend die Lochungen hergestellt und die Platte in an sich bekannter Weise einer Behandlung
unterzogen wird, die eine Sensibilisierung für die stromlose Metallabscheidung be- ao
wirkt, und daß dann die Schutzschicht entfernt und auf den Lochwandungen eine Metallschicht
stromlos abgeschieden wird, und zwar so lange, bis sich um die Lochränder Ringe aus Metall bilden,
die auf die Oberfläche der permanenten »5 Deckschicht reichen.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß für die permanente Deckschicht
ein Material verwendet wird, das die darunterliegenden
Leiterzüge vor Korrosion schützt. 3<>
3. Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß für die permanente Deckschicht
ein lötfestes, lotabweisendes Material verwendet wird.
4. Verfahren nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß als Schutzschicht
eine vorzugsweise auf einer Oberfläche mit einer Klebeschicht ausgestattete Folie verwendet
wird.
5. Verfahren nach Anspruch 4, dadurch gc- 4»
kennzeichnet, daß eine Folie aus Kunststoff verwendet wird.
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US00811142A US3799802A (en) | 1966-06-28 | 1969-03-27 | Plated through hole printed circuit boards |
Publications (3)
Publication Number | Publication Date |
---|---|
DE2014104A1 DE2014104A1 (de) | 1970-10-29 |
DE2014104B2 DE2014104B2 (de) | 1972-07-13 |
DE2014104C3 true DE2014104C3 (de) | 1975-10-09 |
Family
ID=25205692
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19702014138 Expired DE2014138C3 (de) | 1969-03-27 | 1970-03-18 | Verfahren zur Herstellung von gedruckten Leiterplatten |
DE19702014104 Expired DE2014104C3 (de) | 1969-03-27 | 1970-03-18 | Verfahren zur Herstellung von gedruckten Leiterplatten |
Family Applications Before (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19702014138 Expired DE2014138C3 (de) | 1969-03-27 | 1970-03-18 | Verfahren zur Herstellung von gedruckten Leiterplatten |
Country Status (7)
Country | Link |
---|---|
AT (2) | AT311460B (de) |
CA (1) | CA939831A (de) |
CH (2) | CH502748A (de) |
DE (2) | DE2014138C3 (de) |
FR (1) | FR2040016A5 (de) |
NL (1) | NL173700C (de) |
SE (1) | SE369027B (de) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE2809013C2 (de) * | 1978-02-28 | 1985-08-01 | Ruwel-Werke Spezialfabrik für Hochfrequenzbauteile GmbH, 4170 Geldern | Verfahren zum Herstellen einer mit Bauelementen bestückten gedruckten Schaltungsplatte |
DE3427015A1 (de) * | 1984-07-21 | 1986-01-30 | Nippon Mektron, Ltd., Tokio/Tokyo | Verfahren zur herstellung von durchkontaktierungen in gedruckten schaltungen |
CA1267350A (en) * | 1985-08-22 | 1990-04-03 | Union Carbide Corporation | Treatment of drilled copper clad thermoplastic laminates using concentrated sulfuric acid |
EA003157B1 (ru) * | 1998-09-10 | 2003-02-27 | Виэсистемз Груп, Инк. | Некруговые соединительные отверстия для печатных плат |
US9922951B1 (en) * | 2016-11-12 | 2018-03-20 | Sierra Circuits, Inc. | Integrated circuit wafer integration with catalytic laminate or adhesive |
-
1969
- 1969-09-30 CA CA063,648A patent/CA939831A/en not_active Expired
-
1970
- 1970-03-18 DE DE19702014138 patent/DE2014138C3/de not_active Expired
- 1970-03-18 DE DE19702014104 patent/DE2014104C3/de not_active Expired
- 1970-03-19 CH CH418470A patent/CH502748A/de not_active IP Right Cessation
- 1970-03-19 CH CH418370A patent/CH504147A/de not_active IP Right Cessation
- 1970-03-24 AT AT272570A patent/AT311460B/de not_active IP Right Cessation
- 1970-03-24 AT AT272470A patent/AT312730B/de not_active IP Right Cessation
- 1970-03-24 SE SE406770A patent/SE369027B/xx unknown
- 1970-03-26 NL NL7004485A patent/NL173700C/xx not_active IP Right Cessation
- 1970-03-26 FR FR7010884A patent/FR2040016A5/fr not_active Expired
Also Published As
Publication number | Publication date |
---|---|
CH502748A (de) | 1971-01-31 |
CA939831A (en) | 1974-01-08 |
DE2014138C3 (de) | 1979-06-28 |
DE2014104B2 (de) | 1972-07-13 |
DE2014138A1 (de) | 1970-11-05 |
FR2040016A5 (en) | 1971-01-15 |
DE2014104A1 (de) | 1970-10-29 |
NL173700C (nl) | 1984-02-16 |
SE369027B (de) | 1974-07-29 |
AT312730B (de) | 1974-01-10 |
DE2014138B2 (de) | 1972-10-05 |
AT311460B (de) | 1973-11-26 |
NL7004485A (de) | 1970-09-29 |
NL173700B (nl) | 1983-09-16 |
CH504147A (de) | 1971-02-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE3635800C2 (de) | ||
DE1271235B (de) | Verfahren zur Herstellung von leitenden Verbindungen zwischen den leitenden Schichten einer elektrischen Schaltungsplatte | |
DE69934379T2 (de) | Verbundmaterial zur Verwendung in der Herstellung von gedruckten Leiterplatten | |
DE2739494B2 (de) | Verfahren zum Herstellen elektrischer Leiterplatten | |
DE3211025C2 (de) | ||
EP0166105B1 (de) | Flexible Leiterplatte und Verfahren zu ihrer Herstellung | |
DE1924775A1 (de) | Verfahren zur Herstellung einer Leiterplatte | |
DE2014104C3 (de) | Verfahren zur Herstellung von gedruckten Leiterplatten | |
CH654161A5 (de) | Verfahren zum herstellen von gedruckten leiterplatten mit lochungen, deren wandungen metallisiert sind. | |
EP0968631B1 (de) | Verfahren zur bildung metallischer leitermuster auf elektrisch isolierenden unterlagen | |
DE2015643A1 (de) | Verfahren zur Herstellung von Mehrschi cht-Stromkreispaneelen | |
DE1142926B (de) | Verfahren zur Herstellung gedruckter Schaltungsplatten | |
DE2515875A1 (de) | Gedruckte schaltung und verfahren zu ihrer herstellung | |
EP0016952B1 (de) | Verfahren zum Herstellen von mit Abdeckungen versehenen Leiterplatten | |
DE3006117C2 (de) | Verfahren zum Herstellen von Leiterplatten mit mindestens zwei Leiterzugebenen | |
DE2838982B2 (de) | Verfahren zum Herstellen von Mehrebenen-Leiterplatten | |
DE1665771C2 (de) | Verfahren zur Herstellung gedruckter Schaltungsplatten | |
DE1665395B1 (de) | Verfahren zur herstellung gedruckter leiterplatten | |
DE102009023629B4 (de) | Leiterplatte und Herstellungsverfahren | |
DE2809013C2 (de) | Verfahren zum Herstellen einer mit Bauelementen bestückten gedruckten Schaltungsplatte | |
DE3522852C2 (de) | Verfahren zur Herstellung eines Zwischenträgers für Halbleiterkörper | |
DE2445803B2 (de) | Verfahren zum Herstellen von Leiterplatten | |
DE2655997A1 (de) | Verfahren zur herstellung von schaltkarten mit gedruckten leiterzuegen | |
DE2312482C3 (de) | Gedruckte Schaltungsplatte und Verfahren zu deren Herstellung | |
DE3035717C2 (de) | Verfahren zur serienmäßigen Herstellung von Folienwiderständen oder Netzwerken von Folienwiderständen |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
SH | Request for examination between 03.10.1968 and 22.04.1971 | ||
C3 | Grant after two publication steps (3rd publication) | ||
E77 | Valid patent as to the heymanns-index 1977 | ||
8328 | Change in the person/name/address of the agent |
Free format text: PFENNING, J., DIPL.-ING. MEINIG, K., DIPL.-PHYS., PAT.-ANW., 1000 BERLIN |
|
8339 | Ceased/non-payment of the annual fee |