DE3211025C2 - - Google Patents

Info

Publication number
DE3211025C2
DE3211025C2 DE19823211025 DE3211025A DE3211025C2 DE 3211025 C2 DE3211025 C2 DE 3211025C2 DE 19823211025 DE19823211025 DE 19823211025 DE 3211025 A DE3211025 A DE 3211025A DE 3211025 C2 DE3211025 C2 DE 3211025C2
Authority
DE
Germany
Prior art keywords
layer
conductor
wires
carrier
plate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
DE19823211025
Other languages
English (en)
Other versions
DE3211025A1 (de
Inventor
Charles L. Cold Spring Harbor N.Y. Us Lassen
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Advanced Interconnection Technology Inc
Original Assignee
Kollmorgen Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kollmorgen Corp filed Critical Kollmorgen Corp
Publication of DE3211025A1 publication Critical patent/DE3211025A1/de
Application granted granted Critical
Publication of DE3211025C2 publication Critical patent/DE3211025C2/de
Granted legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5384—Conductive vias through the substrate with or without pins, e.g. buried coaxial conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H05K1/112—Pads for surface mounting, e.g. lay-out directly combined with via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K7/00—Constructional details common to different types of electric apparatus
    • H05K7/02—Arrangements of circuit components or wiring on supporting structure
    • H05K7/06—Arrangements of circuit components or wiring on supporting structure on insulating boards, e.g. wiring harnesses
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/4501—Shape
    • H01L2224/45012—Cross-sectional shape
    • H01L2224/45015—Cross-sectional shape being circular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45147—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0102—Calcium [Ca]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01039—Yttrium [Y]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01057—Lanthanum [La]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1203—Rectifying Diode
    • H01L2924/12033—Gunn diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/15165—Monolayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16195—Flat cap [not enclosing an internal cavity]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09372—Pads and lands
    • H05K2201/09472—Recessed pad for surface mounting; Recessed electrode of component
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227—Other objects, e.g. metallic pieces
    • H05K2201/10287—Metal wires as connectors or conductors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10727—Leadless chip carrier [LCC], e.g. chip-modules for cards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/103—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by bonding or embedding conductive wires or strips
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3442—Leadless components having edge contacts, e.g. leadless chip capacitors, chip carriers
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24273—Structurally defined web or sheet [e.g., overall dimension, etc.] including aperture
    • Y10T428/24322—Composite web or sheet

Description

Die Erfindung bezieht sich auf ein Verfahren zur Herstellung von Multiwire-Platten nach dem Oberbegriff des Anspruchs 1.
Ein derartiges Verfahren ist in dem Buch "Leiterplatten", erschienen im Eugen G. Leuze Verlag, Saulgau/Württ. (1978), S. 224-226, beschrieben. Danach wird mit einer Multiwire-NC-Drahtverlegungsmaschine isolierter Draht mittels eines ultraschallbeaufschlagten Verlegekopfes in den auf eine Trägerplatte aufgebrachten Heißkleber eingebettet. Zur besseren Verankerung und zum Schutz der Drähte wird über diese nach Verlegung ein Prepreg, nämlich eine Folie aus Epoxidglasgewebe mit niedrigschmelzendem Epoxidharz, auflaminiert. Das Prepreg und die Haftvermittlerschicht werden gemeinsam ausgehärtet. Danach werden durchgehende Lochungen, deren Ortsdaten einem Computerprogramm entnommen werden, auf einer NC-Bohrmaschine gebohrt, so daß diese an den Punkten des hergestellten Leiternetzes liegen, die die Verbindungen nach außen vorgeben sollen. Anschließend an das Bohren werden die Bohrlöcher in eine Ätzlösung gereinigt und an den Stellen, an denen der vollständig durchbohrte Draht in das Loch stößt, hinterätzt. Die derart freigelegten Hinterätzungen der Drahtenden lassen ein Umwachsen derselben mit chemisch nachfolgend abzuschneidendem Kupfer zu, wofür die Multiwire-Platte in ein chemisch stromloses Verkupferungsbad eingebracht wird.
Die stromlos gewonnene Lochwandmetallisierung kann für das Herstellen von verlötbaren Anschlüssen nachträglich galvanisch verstärkt werden.
Auch aus der DE-AS 21 11 396 ist eine Multiwire-Schaltung bekannt, die ein aus Drähten bestehendes Netzwerk bildet, das mittels eines Führungsorgans programmgesteuert hergestellt wird, wobei gleichzeitig mit dem Verlegen des Drahtes eine auf der Oberfläche des Trägers befindliche Haftvermittlerschicht aktiviert und so der Draht auf der Oberfläche fixiert wird. Die Bewegung von Schaltungsunterlage, Führungskopf und Draht sowie die Energieversorgung des Verlegekopfes sind so koordiniert, daß die anschließende Durchbohrung der Drähte genau mit dem vorgegebenen Muster übereinstimmt. Die Durchbohrung erfolgt mechanisch durch den Träger und den Draht hindurch, der somit jeweils an den Bohrlöchern abgeschnitten wird. Anschließend werden die Löcher metallisiert und dienen als Anschlüsse für Bauelemente, deren Anschlußdrähte durch Verlöten mit der Lochwandmetallisierung verbunden werden.
Die Einführung solcher drahtgeschriebenen Schaltungsplatten hat erhebliche Fortschritte hinsichtlich der Anschlußdichte und der Reduzierung von Gewicht und Größe bei den integrierten Schaltungen gebracht. Bekannte integrierte Schaltungen sind mit Verbindungen versehen, die eine Vielzahl von Kontakten zu anderen drahtgeschriebenen oder gedruckten Schaltungen herstellen. Die Leiter solcher "dual-in-line"-Bauteile sind in der Regel mit einem Abstand von 2,5 mm zueinander in zwei parallelen Reihen angeordnet, die sich zu beiden Seiten des aus Kunststoff oder Keramik bestehenden Trägers erstrecken. Die beiden Reihen können etwa 2,5 mm oder mehr voneinander entfernt sein und werden oft mit drahtgeschriebenen oder gedruckten Schaltungen geringer Leiterzugdichte von ca. 1,2 mm Abstand zwischen den Leiterzügen verbunden. Obwohl "dual-in-line"-Bauteile mit Abständen zwischen den Anschlußdrähten von 2,5 mm auf Schaltungen mit einem Leiterzugabstand von 1,2 mm häufig Anwendung finden, wurde dennoch das allgemeine Bedürfnis, Größe und Gewicht elektronischer Baugruppen zu verringern und die Zahl der Funktion pro Einheit zu erhöhen, besonders in den letzten Jahren größer. Verglichen mit der integrierten Schaltung selbst, nehmen die Anschlußleisten der bekannten "dual-in-line"-Ausführungen einen unverhältnismäßig großen Raum ein, was den Ein- und Ausbau von Bauelementen erschwert und die elektrische Leitung der Schaltung verringert.
Zur Überwindung dieser Nachteile wurden neue Baueinheiten für integrierte Schaltungen entwickelt, die als Chipträger Anwendung finden. Chips sind quadratisch oder rechteckig und haben Ausgangsanschlüsse an allen vier Seiten, im Gegensatz zu "dual-in-line"-Ausführungen, die solche nur an zwei Seiten aufweisen. Die Ausgänge sind in einem Abstand von 1,2 mm oder weniger angebracht. Mit der Verringerung des Raumbedarfs der Chips erhöht sich gleichzeitig die Anzahl der Bauelemente, die auf einer vorgegebenen Fläche einer gedruckten oder drahtgeschriebenen Schaltung untergebracht werden können, was eine größere Leiterzugdichte sowie einer verbesserte Wärmeabfuhr erfordert. Statt durchplattierter Löcher werden deshalb metallische Anschlußplättchen auf der Schaltungsoberfläche verwendet. Elektrische Verbindungen zwischen den Anschlußplättchen und den Leitern der Schaltung können annähernd die gleichen Abmessungen haben wie die Leiterzüge selbst.
In einem anderen Zusammenhang, nämlich bei der Herstellung gedruckter Multilayer-Platten, ist es bekannt, Löcher mittels eines Laserstrahles durch die Laminatschicht hindurch zu bohren. Ausgegangen wird dabei von einem Mehrebenen-Isolierstoffträger, wobei jede einzelne Trägerschicht mit einer Kupferfolie auf einer Oberfläche beschichtet ist. Der Laserstrahl durchbohrt die jeweils äußere Schicht von der nicht kupferbeschichteten Seite aus und wird so lange auf diese gerichtet, bis sie vollständig durchbohrt ist und die Kupferfolie über die lichte Weite des Bohrloches frei liegt. Das Bohrloch wird anschließend vollständig mit Kupfer ausgefüllt und eine leitfähige Schicht auf die gebohrte Oberfläche des Trägermaterials aufgebracht (US-PS 40 30 190).
Der Erfindung liegt die Aufgabe zugrunde, ein Verfahren der gattungsgemäßen Art anzugeben, bei dem gut leitende Verbindungen hoher Zuverlässigkeit zwischen den eingebetteten Drahtleitern und den auf der Oberfläche der Leiterplatte befindlichen Anschlußflächen geschaffen werden sollen.
Die Lösung dieser Aufgabe wird durch die im Kennzeichen des Anspruchs 1 angegebenen Merkmale erreicht.
Vorteilhafte Ausgestaltungen dieser Aufgabenlösung ergeben sich aus den Unteransprüchen.
Für das Verfahren nach der vorliegenden Erfindung hat sich Kupferdraht mit einem Durchmesser von zwischen 50 bis 100×10-3 mm als besonders vorteilhaft erwiesen.
Das Leiterzugnetzwerk wird in Form eines horizontalen und vertikalen Gitters hoher Dichte auf der Unterlage verankert, wobei der Abstand der Gitterlinie voneinander etwa 300×10-3 mm beträgt. Nach der Verankerung des Leiterzugnetzes wird die Oberfläche mit einer Schicht in flüssiger Form oder als leicht verformbarer Film überzogen, ohne jedoch die Leiterzuganordnung in irgendeiner Weise zu beeinträchtigen. Die Oberfläche der aufgebrachten Schicht ist glatt, eben und gleichmäßig. Die Aushärttemperatur liegt unter 100°C, um die feste Verankerung der Leiterzüge nicht zu gefährden; wird die Schicht vorzugsweise bei Raumtemperatur ausgehärtet, wozu dem Material beispielsweise UV-empfindliche Härter zugesetzt werden, die das Aushärten vermittels UV-Bestrahlung ermöglichen. Die Einebnung der flüssigen Abdeckschicht kann beispielsweise durch den engen Kontakt mit einem auf der ausgehärteten Schicht nicht haftenden Material erzielt werden, was in der Technik bekannt ist. Auf diese Weise wird das Leiterzugnetz in eine eine gleichmäßige und glatte Oberfläche aufweisende Schicht eingebettet, ohne Lage und Position der Leiterzüge negativ zu beeinflussen. Zum Glätten der Abdeckschicht kann auch eine Gummiwalze verwendet werden, immer vorausgesetzt, die Leiterzüge verbleiben in ihrer ursprünglichen Position.
Es wird für die Abdeckschicht vorzugsweise ein Material gewählt, dessen Oberfläche durch chemische oder mechanische Behandlung oder durch Ionenbombardement mikroporös bzw. so aufgerauht werden kann, daß in einem nachfolgenden Verfahrensschritt eine festhaftende, leitfähige Schicht stromlos abgeschieden werden kann. Zusätze von Gummi oder Polyäthersulfonen zum aushärtbaren Abdeckmaterial, die weggeätzt werden können, ermöglichen eine feste Verankerung der darauf abgeschiedenen leitfähigen Schicht.
Der mit dem eingebetteten Leiterzugnetzwerk versehene Träger wird an bestimmten vorgegebenen Punkten des Leiternetzes mit einem senkrecht auf die Oberfläche gerichteten Laserstrahl, beaufschlagt, vorzugsweise von einem CO₂-Laser. Dieser durchbohrt sowohl die isolierende gehärtete Abdeckschicht als auch das Isolationsmaterial des Leiters. Durch Verdampfen entsteht eine sacklochförmige Vertiefung in der das Leiterzugmaterial freiliegt. Dies wird erreicht, weil das Material des Leiterzuges den CO₂-Laser reflektiert, während das vorwiegend organische Isolationsmaterial des Leiterzuges und die gehärtete Abdeckschicht diesen absorbieren.
In jedem Fall soll der Durchmesser der Vertiefung den Drahtdurchmesser nicht wesentlich übersteigen und nicht größer sein, als später für die galvanische Verbindung zwischen Leiterzug und Oberfläche benötigt. Beim Entfernen des Isolationsmaterials dürfen die Leiterzüge nicht beschädigt werden und müssen freiliegen, so daß deren Leitfähigkeits-Charakteristika unverändert bleiben. Bei einem Leiterzugdurchmesser von 50 bis 100×10-3 mm sollte der Durchmesser der Vertiefung zwischen 150 und 300×10-3 mm liegen.
Wenn an allen vorbestimmten Anschlußpunkten die Leiterdrähte freigelegt sind, wird die Oberfläche der Multiwire-Platte im folgenden Verfahrensschritt mikroporös gemacht und die Vertiefung für die stromlose Metallabscheidung von Kupfer sensibilisiert werden.
Das Metalle wird entweder nur an bestimmten, gewünschten Stellen abgeschieden, oder aber es wird die gesamte Oberfläche mit einem Metallbelag versehen, der anschließend mit Hilfe einer Abdeckmaske, die die zu metallisierenden Oberflächenbereiche schützt, durch Ätzen der nicht zu metallisierenden Bezirke wieder entfernt wird. Die Metallschicht kann durch elektrolytische Abscheidung zusätzlich verstärkt werden.
Metall wird gleichzeitig auf der Oberfläche der Vertiefungen und auf den freigelegten Drahtbereichen abgeschieden wodurch ein sehr kurzer und inniger Kontakt zwischen den Drähten und der Oberfläche hergestellt wird. Nach dem Verfahren kann die Trägerplatte integraler Bestandteil des Bauteils sein oder aber nach Fertigstellung der Schaltung wieder entfernt werden.
Wird ein Metallträger verwendet, so muß dieser vor dem Aufbringen des Leiterzugnetzwerkes mit einer dielektrischen Schicht versehen werden. Eine solche Schicht kann in den Punkten, in denen später die sacklochförmigen Vertiefungen ausgebildet werden, einzelne Metallplättchen aufweisen, die den Laserstrahl an diesen Stellen reflektieren, so daß die Vertiefung dort endet.
Soll ein temporärer Träger verwendet werden, so wird die fertiggestellte Schaltung von der Trägerplatte abgezogen und entweder auf einen permanenten Träger auflaminiert, oder mehrere solcher Schaltungen werden zu einer Vielebenen-Schaltung verbunden. Das Leiternetz wird auf dem plattierten Metallträger fertiggestellt und zusammen mit der Plattierungsschicht vom Träger abgezogen.
Das Verfahren ermöglicht bei hoher Leiterzugdichte mit einem Abstand zwischen den Leitern von etwa 300×10-3 mm und einem entsprechenden kleinen Durchmesser der Sacklöcher die Herstellung von kompletten "dual-in-line"-Platten mit einer Schichtdicke von nur 280 bis 560×10-3 mm. Eine so dünne Schaltungsplatte ermöglicht das Anbringen von auf dieser montierten elektronischen Bauteilen in unmittelbarer Nähe der Trägerplatte, auf die das Leitungsnetz auflaminiert ist. Auf diese Weise können die Eigenschaften des Trägermaterials wie Wärmeausdehnung und Wärmeableitung sehr viel direkter an die elektronischen Bauteile weitergegeben werden, als dies bei einer dickeren Mehrebenen-Schaltung möglich wäre. So wird das Problem der Wärmeableitung weitgehend reduziert.
Anhand der Zeichnung wird das erfindungsgemäße Verfahren näher erläutert.
Fig. 1 zeigt ein Querschnitt durch eine nach dem erfindungsgemäßen Verfahren hergestellte Multiwire-Platte in Teildarstellung vor der Einbringung von Sacklöchern.
Fig. 2 zeigt einen Querschnitt entsprechend Fig. 1, aber nach dem Freilegen des Leiterzuges durch Entfernen der Isolationsschichten und vollständigen Ausbilden eines Sackloches.
Fig. 3 ist ein Querschnitt gemäß Fig. 1 und Fig. 2 und stellt den Leiter mit einem Anschlußplättchen nach der Metallabscheidung dar.
Fig. 4 ist eine Aufsicht entsprechend Fig. 3.
Fig. 5 ist eine vergleichbare Darstellung gemäß Fig. 1, stellt aber eine Ausführungsform dar, nach der das fixierte Leiternetz nach Fertigstellung vom Metallträger abgelöst wird.
Fig. 6 ist eine Darstellung entsprechend Fig. 5 und zeigt den freigelegten Leiter nach Ausbildung der sacklochartigen Vertiefung.
Fig. 7 ist eine Darstellung wie in Fig. 5 und Fig. 6 und stellt einen Leiter und das Anschlußplättchen nach der Metallabscheidung und nach dem Entfernen vom Metallträger und dem Auflaminieren auf einen permanenten Träger dar.
Fig. 8 zeigt in einem Querschnitt die Verbindung zwischen einem Drahtleiter, einer Chip-Halterung und einem Chip.
In den Fig. 1 bis 4 ist eine Trägerplatte 42 dargestellt, die aus Kunststoff, glasfaserverstärktem Hartpapier, aus Keramik oder aus mit einem Überzug versehenen Metall bestehen kann. Die Trägerplatte 42 ist mit einer durch Ultraschall aktivierbaren Haftvermittlerschicht 44 überzogen. Der mit der Isolierung 48 versehene Metalldraht 46 wird auf die Haftvermittlerschicht 44 aufgebracht und in diese eingebettet. Das programmgesteuert hergestellte Leiternetz wird zum Entfernen von Lösungsmittel-Rückständen und zur Härtung erwärmt. Dann wird das Leiternetz mit einem flüssigen Material überzogen und die Oberfläche der dadurch entstandenen Schicht 50 mit einer Folie, beispielsweise einer Polyesterfolie, in Kontakt gebracht, die nach dem Aushärten der Schicht 50 nicht an dieser haftet. Die Aushärtung erfolgt bei Temperaturen unter 100°C. Anschließend wird die nicht-haftende Folie abgezogen. Zum Erzielen einer völlig gleichmäßigen und ebenen Oberfläche der Schicht 50 kann vor der Aushärtung auch eine Abzugsklinge, eine Gummiwalze oder ähnliches benutzt werden, so daß eine glatte, ebene Oberfläche entsteht. Die getrocknete und ausgehärtete Abdeckschicht 50 bedeckt die drahtgeschriebene Trägerplatte völlig. Zusätzlich kann noch eine dünne Haftvermittlerschicht 52, beispielsweise ein Epoxidharz, auf die Abdeckschicht 50 aufgebracht und anschließend ebenfalls ausgehärtet werden. Auf dieser dünnen Haftvermittlerschicht 52 wird später, nach dem Einbringen der sacklochförmigen Vertiefungen, eine festhaftende Metallschicht abgeschieden.
Zur Herstellung der sacklochartigen Vertiefungen wird die Energie eines senkrecht zur Oberfläche gerichteten Laserstrahls so dosiert, daß die Isolationsschicht 50 und 52 und 44 mit einem vorgegebenen Lochdurchmesser zur Verdampfung erhitzt werden. Die Drahtisolation 48 wird ebenfalls durch Verdampfen mittels Laserstrahl entfernt. Die freiliegende Oberfläche des Kupferdrahtes 46 reflektiert den Laserstrahl und bleibt unbeschädigt. So entsteht, wie aus Fig. 2 ersichtlich, eine annähernd zylindrische Vertiefung von der Oberfläche 52 durch das Isolationsmaterial bis zum Schaltungsdraht, wobei der metallische Leiter zum größten Teil seiner Umfangsfläche freiliegt.
Nachdem an allen vorprogrammierten Punkten der Multiwire-Platte solche Vertiefungen hergestellt sind, werden die freiliegenden Flächen der Drähte zusammen mit den Innenwandungen dieser Vertiefungen und der Oberfläche der Platte mit einem stromlos oder stromlos und elektrolytisch abgeschiedenen metallischen Überzug versehen. Die äußere Oberfläche und die Innenwandungen der Vertiefungen müssen hierfür zunächst sensibilisiert werden, falls nicht ein ent­ sprechender Zusatz bereits in die Isoliermaterialien eingearbeitet wurde. Auf den für die stromlose Metallabscheidung katalysierten Oberflächen wird zunächst eine dünne Metallschicht stromlos abgeschieden; anschließend kann diese Schicht ebenfalls stromlos oder elekrolytisch verstärkt werden.
Nachdem alle freiliegenden Oberflächenbereiche mit einem Metallüberzug versehen sind, können beispielsweise nach dem bekannten Druck- und Ätzverfahren Anschlußleisten und Leiterzüge auf der Oberfläche ausgebildet werden. Wie in den Fig. 3 und 4 dargestellt, weisen die Wände der Vertiefungen einen Metallbelag 80 in Form eines Kupferüberzuges auf. Auf der Oberfläche werden Anschlußplättchen 82 und -flächen 84 ausgebildet. In Fig. 8 ist eine Chip-Halterung 6 über den Kontakt 26 durch eine Lötverbindung mit dem Anschlußplättchen 82 verbunden. Wie ebenfalls aus Fig. 8 ersichtlich, kann ein Chip 10 auf einen Zementkleber 79 befestigt und direkt mit der Anschlußfläche 82 über die Lötverbindung 81 verbunden werden.
Die in Fig. 5 bis 7 dargestellte weitere Ausführungsform der vorliegenden Verfahrensweise ist der bereits beschriebenen sehr ähnlich. Der Unterschied besteht ausschließlich darin, daß nach der bereits beschriebenen Ausführungsform die Trägerplatte ein integraler Bestandteil der fertigen Multiwire- Platte ist, während nach der in den Fig. 5 bis 7 beschriebenen Ausführungsform die Trägerplatte nur zur Stabilisierung während des Herstellungsprozesses dient. Die metallische Trägerplatte 42 wird mit einer Kupferplattierung 100 versehen, auf die der Haftvermittler 44 aufgebracht wird. Anschließend werden die Drahtleiter 48 auf der Haftvermittlerschicht 44 fixiert oder drahtgeschrieben und die Abdeckschichten 50 und 52 werden in der gleichen Weise aufgebracht, wie zuvor beschrieben.
Nach dem Metallisieren der Vertiefungen, wie in Fig. 7 gezeigt, ergibt sich nicht nur ein Kontakt von Metall zu Metall zwischen der Metallschicht 80 und dem freiliegenden Draht 48, sondern auch zur Metallplattierung 100. Nach dem Entfernen des Metallträgers 42 können auf der freiliegenden Oberfläche der Metallplattierung 100 nach dem bekannten Druck- und Ätzverfahren Anschlußplättchen und -flächen ausgebildet werden. Die Schaltung wird auf die Trägerplatte 102 montiert (Fig. 7), die aus Metall oder einem anderen, geeigneten Material bestehen kann und mit einer Haftvermittlerschicht 104 überzogen wird, welche im Fall einer Metallunterlage dielektrisch sein sollte.
Nach beiden Ausführungsformen des vorliegenden Verfahrens wird die dielektrische Trägerplatte während der Drahtschreibung und des Anbringens, Glättens und Aushärtens der über dem Leiterzugnetz liegenden Abdeckschicht auf einer starren Unterlage fixiert. Die Vertiefungen zum Freilegen der metallischen Leiter werden nach dem Aushärten der Abdeckschicht mittels eines Laserstrahles hergestellt und entweder stromlos oder stromlos und elektrolytisch mit einer Metallschicht versehen. Im Fall der in den Fig. 1 bis 4 dargestellten Ausführung bildet die Trägerplatte einen integralen Bestandteil des Leiternetzes. Im Fall der Ausführung nach der Fig. 5 bis 7 wird das fertige Leiternetz vom Metallträger abgezogen und auf einen anderen Träger auflaminiert, der entweder aus dielektrischem Material oder einem mit einer dielektrischen Schicht versehenen Metallträger besteht. Eine Vielzahl solcher Einheiten kann nach dem Abziehen von der metallischen Trägerplatte miteinander verpreßt und vor oder nach dem Zusammenlaminieren auf einer Grundplatte befestigt werden.
In beiden Ausführungsformen der vorliegenden Erfindung erstreckt sich der Draht während des Metallisierungsvorganges durch die unter Einwirkung eines Laserstrahles aufgebildete Vertiefung und wird so mit einer Metallschicht versehen, wodurch ein besserer, elektrischer Kontakt zwischen Innenwandmetallisierung und Leiter erzielt wird; gleichzeitig ist eine solche Verbindung auch mechanisch stabil.

Claims (5)

1. Verfahren zur Herstellung von Multiwire-Platten zur Verwendung als Chipträger, bestehend aus einer Trägerplatte (42), einer hierauf aufgetragenen Haftvermittlerschicht (44), einem in diese im Querschnitt wenigstens teilweise eingebetteten Leiternetz aus mit einer Isolierung (48) ummantelten Drähten (46), sowie einer auf das Leiternetz aufgebrachten Abdeckschicht (50) aus Isoliermaterial mit glatter und ebener Oberfläche, wobei elektrische Anschlüsse (80) zwischen den mit sehr hoher Leiterdichte und geringem Drahtdurchmesser programmgesteuert verlegten Drähten (46) wenigstens einer Leiterebene zu der äußeren Oberfläche der Abdeckschicht in Bohrungen ausgebildet werden, dadurch gekennzeichnet, daß die Abdeckschicht (50) in flüssiger Form oder als leicht verformbarer Film aufgebracht und bei einer Temperatur unter 100 Grad Celsius ausgehärtet wird, daß die die elektrischen Anschlüsse (80) aufnehmenden Bohrungen als sacklochartige Vertiefungen, die durch das gesamte Isoliermaterial bis auf die Drahtoberfläche führen, mittels Laserstrahl derart eingebracht werden, daß die Drähte (46) des Leiternetzes zum größten Teil ihres Umfanges von der Isolierung (48) freigelegt werden, daß die Oberfläche der Abdeckschicht (50) und der Vertiefung für eine stromlose Metallabscheidung vorbereitet wird, und daß die in den Vertiefungen auszubildenden, zur Oberfläche der Abdeckschicht führenden elektrischen Anschlüsse, die die unbeschädigt freigelegten Bereiche der Drähte (46) vollständig bedecken, durch chemisch stromlose Verkupferung hergestellt werden.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß der Durchmesser der Vertiefungen den der isolierummantelten Drähte (46, 48) nicht wesentlich übersteigt.
3. Verfahren nach den Ansprüchen 1 oder 2, dadurch gekennzeichnet, daß als Trägerplatte eine aus dielektrischem, plattenförmigen Material bestehende oder eine mit einer dielektrischen Beschichtung (104) versehene Metallplatte (102) verwendet wird.
4. Verfahren nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß als Abdeckschicht (50) Haftvermittlereigenschaften aufweisendes Material verwendet wird oder ihre Oberfläche zusätzlich mit einer Haftvermittlerschicht (52) ausgestattet wird.
5. Verfahren nach Anspruch 3, dadurch gekennzeichnet, daß die als temporärer Träger dienende Metallplatte mit einem dünnen, von deren Oberfläche abziehbaren Kupferbelag versehen wird.
DE19823211025 1981-04-14 1982-03-22 Verbindungsnetzwerk fuer bauelemente und verfahren zu dessen herstellung Granted DE3211025A1 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US06/254,132 US4500389A (en) 1981-04-14 1981-04-14 Process for the manufacture of substrates to interconnect electronic components

Publications (2)

Publication Number Publication Date
DE3211025A1 DE3211025A1 (de) 1982-10-21
DE3211025C2 true DE3211025C2 (de) 1991-11-21

Family

ID=22963047

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19823211025 Granted DE3211025A1 (de) 1981-04-14 1982-03-22 Verbindungsnetzwerk fuer bauelemente und verfahren zu dessen herstellung

Country Status (13)

Country Link
US (1) US4500389A (de)
JP (1) JPS5979594A (de)
AT (1) AT385624B (de)
AU (1) AU559827B2 (de)
CA (1) CA1189196A (de)
CH (1) CH660275A5 (de)
DE (1) DE3211025A1 (de)
ES (3) ES8304363A1 (de)
FR (1) FR2503931B1 (de)
GB (2) GB2096834B (de)
IT (1) IT1147672B (de)
NL (1) NL191641C (de)
SE (1) SE449678B (de)

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0113820B1 (de) * 1982-12-22 1987-09-09 International Business Machines Corporation Verfahren und Vorrichtung zum Einbetten eines Drahtes in einem lichthärtbaren Klebstoff
EP0168602A1 (de) * 1984-06-25 1986-01-22 Kollmorgen Technologies Corporation Methode zur Herstellung von Verbindungsschaltungsplatten
US4581098A (en) * 1984-10-19 1986-04-08 International Business Machines Corporation MLC green sheet process
FR2573272A1 (fr) * 1984-11-14 1986-05-16 Int Standard Electric Corp Procede de realisation d'un substrat comportant un conducteur coaxial
US4693778A (en) * 1985-07-19 1987-09-15 Kollmorgen Technologies Corporation Apparatus for making scribed circuit boards and circuit board modifications
US4711026A (en) * 1985-07-19 1987-12-08 Kollmorgen Technologies Corporation Method of making wires scribed circuit boards
US4818322A (en) * 1985-07-19 1989-04-04 Kollmorgen Technologies Corporation Method for scribing conductors via laser
FR2585210B1 (fr) * 1985-07-19 1994-05-06 Kollmorgen Technologies Corp Procede de fabrication de plaquettes a circuits d'interconnexion
US4679321A (en) * 1985-10-18 1987-07-14 Kollmorgen Technologies Corporation Method for making coaxial interconnection boards
US4743710A (en) * 1985-10-18 1988-05-10 Kollmorgen Technologies Corporation Coaxial interconnection boards
US4972050A (en) * 1989-06-30 1990-11-20 Kollmorgen Corporation Wire scribed circuit boards and methods of their manufacture
JP2811811B2 (ja) * 1989-10-03 1998-10-15 三菱電機株式会社 液晶表示装置
DE69122570T2 (de) * 1990-07-25 1997-02-13 Hitachi Chemical Co Ltd Leiterplatte mit Verbindung von Koaxialleitern untereinander
DE4037488A1 (de) * 1990-11-24 1992-05-27 Bosch Gmbh Robert Leistungsbausteine mit elektrisch isolierender thermischer ankopplung
US7062845B2 (en) 1996-06-05 2006-06-20 Laservia Corporation Conveyorized blind microvia laser drilling system
US6631558B2 (en) 1996-06-05 2003-10-14 Laservia Corporation Blind via laser drilling system
WO1997046349A1 (en) * 1996-06-05 1997-12-11 Burgess Larry W Blind via laser drilling system
US6005991A (en) * 1997-11-26 1999-12-21 Us Conec Ltd Printed circuit board assembly having a flexible optical circuit and associated fabrication method
DE102006059127A1 (de) 2006-09-25 2008-03-27 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung einer Anordnung optoelektronischer Bauelemente und Anordnung optoelektronischer Bauelemente
DE102012223077A1 (de) * 2012-12-13 2014-06-18 Robert Bosch Gmbh Kontaktanordnung für einen mehrlagigen Schaltungsträger

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3607380A (en) * 1967-03-17 1971-09-21 Thams Johan Petter B Method of surface coating
GB1379558A (en) * 1971-05-15 1975-01-02 Int Computers Ltd Methods of manufacture of multilayer circuit structures
US4030190A (en) * 1976-03-30 1977-06-21 International Business Machines Corporation Method for forming a multilayer printed circuit board
US4258468A (en) * 1978-12-14 1981-03-31 Western Electric Company, Inc. Forming vias through multilayer circuit boards

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3499219A (en) * 1967-11-06 1970-03-10 Bunker Ramo Interconnection means and method of fabrication thereof
US3674914A (en) * 1968-02-09 1972-07-04 Photocircuits Corp Wire scribed circuit boards and method of manufacture
DE1690347A1 (de) * 1968-02-24 1971-05-13 Telefunken Patent Verfahren zur Herstellung einer Verdrahtungsplatte
US3674602A (en) * 1969-10-09 1972-07-04 Photocircuits Corp Apparatus for making wire scribed circuit boards
JPS5550399B1 (de) * 1970-03-05 1980-12-17
CA1001320A (en) * 1972-02-28 1976-12-07 Robert P. Burr Electric wiring assemblies
ZA781637B (en) * 1977-06-20 1979-02-28 Kollmorgen Tech Corp Wire scribed circuit board and method for the manufacture thereof
ZA775455B (en) * 1977-08-09 1978-07-26 Kollmorgen Tech Corp Improved methods and apparatus for making scribed circuit boards
JPS5810893A (ja) * 1981-07-14 1983-01-21 日本電気株式会社 配線板およびその製造方法
JPS5857782A (ja) * 1981-10-01 1983-04-06 日本電気株式会社 配線板およびその製造方法
EP0113820B1 (de) * 1982-12-22 1987-09-09 International Business Machines Corporation Verfahren und Vorrichtung zum Einbetten eines Drahtes in einem lichthärtbaren Klebstoff

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3607380A (en) * 1967-03-17 1971-09-21 Thams Johan Petter B Method of surface coating
GB1379558A (en) * 1971-05-15 1975-01-02 Int Computers Ltd Methods of manufacture of multilayer circuit structures
US4030190A (en) * 1976-03-30 1977-06-21 International Business Machines Corporation Method for forming a multilayer printed circuit board
US4258468A (en) * 1978-12-14 1981-03-31 Western Electric Company, Inc. Forming vias through multilayer circuit boards

Non-Patent Citations (5)

* Cited by examiner, † Cited by third party
Title
"New Multiwire mees the challenge of interconnecting chipcarriers", Electronics, 20. Dez. 1979, S. 117-121 *
DE-Z.: "elektronik produktion" Juli/August 1978, S. 53/54 *
Eisler, P.: "Gedruckte Schaltungen", Carl Hanser Verlag, München 1961, S. 125-127 *
Hermann, G.: "Leiterplatten", Eugen G. Leuze Verlag, Saulgau, 1978, S. 224-226 *
Seidel, G.:"Gedruckte Schaltungen, Verlag Technik,Berlin, 1959, S. 52-55 *

Also Published As

Publication number Publication date
AT385624B (de) 1988-04-25
ES8400213A1 (es) 1983-11-01
JPS5979594A (ja) 1984-05-08
SE449678B (sv) 1987-05-11
GB2146177B (en) 1985-10-23
ES513839A0 (es) 1983-11-01
ES511413A0 (es) 1983-03-01
GB8422466D0 (en) 1984-10-10
GB2096834B (en) 1985-10-23
ES8304363A1 (es) 1983-03-01
US4500389A (en) 1985-02-19
GB2146177A (en) 1985-04-11
NL8201570A (nl) 1982-11-01
CA1189196A (en) 1985-06-18
NL191641B (nl) 1995-07-17
SE8202170L (sv) 1982-10-15
ATA116582A (de) 1987-09-15
CH660275A5 (de) 1987-03-31
AU8793982A (en) 1984-03-08
DE3211025A1 (de) 1982-10-21
ES8503920A1 (es) 1985-03-16
FR2503931A1 (fr) 1982-10-15
NL191641C (nl) 1995-11-20
ES513838A0 (es) 1985-03-16
FR2503931B1 (fr) 1986-02-21
IT8248207A0 (it) 1982-04-09
GB2096834A (en) 1982-10-20
IT1147672B (it) 1986-11-26
AU559827B2 (en) 1987-03-19

Similar Documents

Publication Publication Date Title
DE3211025C2 (de)
DE2330732C2 (de) Schaltungskarte als Träger für elektrische Leitungen und Bauelemente
DE3635800C2 (de)
DE2911620A1 (de) Verfahren zum herstellen von leitenden durchgehenden bohrungen in schaltungsplatten
DE2247902A1 (de) Gedruckte schaltungsplatte und verfahren zu deren herstellung
DE2739494B2 (de) Verfahren zum Herstellen elektrischer Leiterplatten
DE3635799C2 (de)
DE3623093A1 (de) Verfahren zur herstellung von durchverbindungen in leiterplatten oder multilayern mit anorganischen oder organisch-anorganischen isolierschichten
DE2059425A1 (de) Partieller Aufbau von gedruckten Mehrlagenschaltungen
DE4320316C1 (de) Leiterplatte, Mehrlagenleiterplatte-Innenlage und Mehrlagenleiterplatte sowie Verfahren zur Herstellung derselben
DE60130412T2 (de) System und Verfahren zur Erzeugung von Hochspannungswiderstandsfähigkeit zwischen den nachgiebigen Stiften eines Steckverbinders mit hoher Kontaktdichte
EP0968631B1 (de) Verfahren zur bildung metallischer leitermuster auf elektrisch isolierenden unterlagen
DE2251829A1 (de) Verfahren zur herstellung metallisierter platten
DE69837840T2 (de) Verfahren zur herstellung einer gedruckten leiterplatte
DE2838982B2 (de) Verfahren zum Herstellen von Mehrebenen-Leiterplatten
DE3006117C2 (de) Verfahren zum Herstellen von Leiterplatten mit mindestens zwei Leiterzugebenen
EP1703781B1 (de) Verfahren zum Herstellen eines elektrischen Verbindungselementes, sowie Verbindungselement
DE2014104C3 (de) Verfahren zur Herstellung von gedruckten Leiterplatten
DE1496984B2 (de) Verfahren zum Herstellen gedruckter Schaltungen mit galvanisch erzeugten Leiterbahnen nach der Aufbaumethode
WO1985000085A1 (en) Printed board for the surface soldering of integrated miniature circuits and manufacturing method of such printed boards
DE1665395B1 (de) Verfahren zur herstellung gedruckter leiterplatten
CH639516A5 (de) Mit bauelementen bestueckte leiterplatte und verfahren zu deren herstellung.
DE2445803A1 (de) Verfahren zum herstellen von leiterplatten
DE2809013A1 (de) Mit bauelementen bestueckte leiterplatte und verfahren zu deren herstellung
DE2161829A1 (de) Verfahren zur Herstellung einer gedruckten Schaltungsplatte

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8128 New person/name/address of the agent

Representative=s name: PFENNING, J., DIPL.-ING. MEINIG, K., DIPL.-PHYS.,

8125 Change of the main classification

Ipc: H05K 3/10

8172 Supplementary division/partition in:

Ref country code: DE

Ref document number: 3249841

Format of ref document f/p: P

Q171 Divided out to:

Ref country code: DE

Ref document number: 3249841

8127 New person/name/address of the applicant

Owner name: KOLLMORGEN CORP., SIMSBURY, CONN., US

8128 New person/name/address of the agent

Representative=s name: PFENNING, J., DIPL.-ING., 1000 BERLIN MEINIG, K.,

D2 Grant after examination
8327 Change in the person/name/address of the patent owner

Owner name: ADVANCED INTERCONNECTION TECHNOLOGY, INC. (N.D.GES

8364 No opposition during term of opposition