CH660275A5 - Verfahren zum herstellen eines mit einem verbindungsnetzwerk versehenen bauteils und nach dem verfahren hergestelltes bauteil. - Google Patents

Verfahren zum herstellen eines mit einem verbindungsnetzwerk versehenen bauteils und nach dem verfahren hergestelltes bauteil. Download PDF

Info

Publication number
CH660275A5
CH660275A5 CH2234/82A CH223482A CH660275A5 CH 660275 A5 CH660275 A5 CH 660275A5 CH 2234/82 A CH2234/82 A CH 2234/82A CH 223482 A CH223482 A CH 223482A CH 660275 A5 CH660275 A5 CH 660275A5
Authority
CH
Switzerland
Prior art keywords
layer
conductor
network
points
carrier
Prior art date
Application number
CH2234/82A
Other languages
English (en)
Inventor
Charles L Lassen
Original Assignee
Kollmorgen Tech Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kollmorgen Tech Corp filed Critical Kollmorgen Tech Corp
Publication of CH660275A5 publication Critical patent/CH660275A5/de

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5384—Conductive vias through the substrate with or without pins, e.g. buried coaxial conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H05K1/112—Pads for surface mounting, e.g. lay-out directly combined with via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K7/00—Constructional details common to different types of electric apparatus
    • H05K7/02—Arrangements of circuit components or wiring on supporting structure
    • H05K7/06—Arrangements of circuit components or wiring on supporting structure on insulating boards, e.g. wiring harnesses
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/4501—Shape
    • H01L2224/45012—Cross-sectional shape
    • H01L2224/45015—Cross-sectional shape being circular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45147—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0102—Calcium [Ca]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01039—Yttrium [Y]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01057—Lanthanum [La]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1203—Rectifying Diode
    • H01L2924/12033—Gunn diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/15165—Monolayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16195—Flat cap [not enclosing an internal cavity]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09372—Pads and lands
    • H05K2201/09472—Recessed pad for surface mounting; Recessed electrode of component
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227—Other objects, e.g. metallic pieces
    • H05K2201/10287—Metal wires as connectors or conductors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10727—Leadless chip carrier [LCC], e.g. chip-modules for cards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/103—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by bonding or embedding conductive wires or strips
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3442—Leadless components having edge contacts, e.g. leadless chip capacitors, chip carriers
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24273—Structurally defined web or sheet [e.g., overall dimension, etc.] including aperture
    • Y10T428/24322—Composite web or sheet

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Manufacturing Of Printed Circuit Boards (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Chemically Coating (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Description

Die Erfindung bezieht sich auf ein Verfahren zum Herstellen eines mit einem Verbindungsnetzwerk versehenen Bauteils sowie auf ein nach diesem Verfahren hergestelltes Bauteil.
Aus DE-AS 2 111 396.2 sind bereits Schaltungen bekannt, die ein aus Drähten bestehendes Netzwerk aufweisen sowie Apparate und Verfahren zu deren Herstellung.,
Nach diesen bekannten Verfahren zur Herstellung drahtgeschriebener Schaltungen ist das drahtschreibende Führungsorgan programmgesteuert und wird mit Strom versorgt, so dass gleichzeitig mit dem Verlegen des Drahtes die auf der Oberfläche des Trägers befindliche Haftvermittlerschicht aktiviert und so der Draht auf der Oberfläche fixiert wird. Die Bewegung von Schaltungsunterlage, Führungskopf und Draht sowie die Energieversorgung des Kopfes sind so koordiniert, dass die Schaltung genau mit dem vorgegebenen Muster übereinstimmt. Der Draht wird abgeschnitten und anschliessend durchgebohrt; dann werden die Löcher metallisiert und dienen dann als Anschlüsse für Bauteile, deren Anschlussdrähte durch Verlöten mit der Lochwandmetallisierung verbunden werden. Auf diese Weise wird ein präzises, elektronisches Bauteil hergestellt:
Die Einführung drahtgeschriebener Schaltungen sowie gedruckter Schaltungen statt der bisher üblichen Verdrahtungen hat dazu geführt, Gewicht und Grösse elektronischer Geräte bedeutend zu reduzieren.
Ein weiterer Fortschritt auf dem Gebiet war die Einführung integrierter Schaltungen, in denen eine'Vielzahl verschiedener elektronischer Bauteile mit unterschiedlichen elektronischen Funktionen auf einer Halbleiterschicht untergebracht sind, die in ein mikroelektronisches Bauelement eingearbeitet wird. Solche Bauteile, allgemein als «dual-in-line»-Bauteile bezeichnet, sind mit Verbindungen ausgerüstet, die den Kontakt zu drahtgeschriebenen oder gedruckten Schaltungen herstellen können. Die Leiter solcher «dual-in-line»-Bauteile sind in der Regel mit einem Abstand von 2,5 mm zueinander in zwei parallelen Reihen angebracht, die sich zu beiden Seiten des aus Kunststoff oder Keramik bestehenden Kernes erstrecken. Die beiden Reihen können etwa 2,5 mm oder mehr voneinander entfernt sein und werden oft mit drahtgeschriebenen oder gedruckten Schaltungen geringer Leiterzugdichte von ca. 1,2 mm Abstand zwischen Leiterzügen benutzt.
Obwohl «dual-in-line»-Bauteile mit Abständen zwischen den Anschlussdrähten von 2,5 mm auf Schaltungen mit einem Leiterzugabstand von 1,25 mm sehr viel verwendet wurden, wurde dennoch allgemein dem Wunsch, Grösse und Gewicht elektronischer Apparate zu verringern und die Zahl der Funktionen pro Einheit zu erhöhen, immer mehr Bedeutung beigemessen. Hier waren die Hersteller von integrierten Schaltungen wegweisend, wobei es zunächst wichtig war, die Zahl der Anschlussdrähte zu erhöhen. Verglichen mit der integrierten Schaltung selbst nehmen die Anschlussleisten der «dual-in-line»-Konstruktion einen unverhältnismässig grossen Raum ein. Ausserdem verringert sie die elektrische Leistung der Schaltung und erschwert den Ein- und Ausbau von Bauelementen.
Aus den o.a. Gründen wurden neue Baueinheiten für integrierte Schaltungen entwickelt, von denen eine Art Träger als «chip»-Träger bezeichnet wird. Solche «chips» können auf der Oberfläche anstatt mit durch die Trägerplatte hindurchreichenden Drahtverbindungen montiert werden. Die «chips» sind quadratisch und haben Ausgangsverbindungen an allen vier Seiten, im Gegensatz zur «dual-in-line»-Ausführung, die solche nur an zwei Seiten aufweist. Die Ausgänge sind in einem Abstand von 1,2 mm oder weniger angebracht, was einen wesentlichen Fortschritt gegenüber der «dual-in-line»-Ausführung darstellt, da der Raumbedarf des Bauteils wesentlich geringer ist und die Anzahl der Ausgänge pro Bauteil wesentlich höher.
Mit der Verringerung des Raumbedarfs der «chips» erhöht sich gleichzeitig die Anzahl der Bauelemente, die auf einer vorgegebenen Fläche einer gedruckten oder drahtgeschriebenen Schaltung untergebracht werden können, was jedoch gleichzeitig eine grössere Leiterzugdichte sowie eine verbesserte Wärmeabfuhr erfordert. Statt durchplattierter Löcher werden deshalb metallische Anschlussplättchen auf der Schaltungsoberfläche verwendet. Elektrische Verbindungen zwischen den Anschlussplättchen und den Leitern der Schaltung können annähernd die gleichen Abmessungen haben wie die Leiterzüge selbst.
Die vorliegende Erfindung hat die Herstellung eines Verbindungsnetzwerkes zur Aufgabe, das die für die grosse Zahl von Anschlüssen mit «chip»-Bauteilen mit und ohne Gehäuse erforderliche Leiterzugdichte aufweist. Gleichzeitig kann die Schaltungsunterlage nach der Erfindung aus einem preiswerten Material mit guter Wärmeleitfähigkeit bestehen, dessen Ausdehnungskoeffizient dem des «chip»-Materials entspricht. Ausserdem werden durch Temperaturstress entstehende fehlerhafte Lötstellen vermieden.
Erfindungsgemäss weist das Verfahren zur Lösung dieser Aufgabe die im Patentanspruch 1 angeführten Merkmale auf.
Das nach diesem Verfahren hergestellte Bauteil ist im Patentanspruch 27 definiert.
Nach der vorliegenden Erfindung werden Leiterzüge auf einen Träger aufgebracht oder drahtgeschrieben. Sowohl die Leiter als auch die Oberfläche des Trägers können mit einer Haftvermittlerschicht versehen sein, um das Leiterzugnetzwerk auf der Trägeroberfläche zu verankern. Das Leiterzugnetz entspricht einem vorprogrammierten Muster; entsprechende Vorrichtungen zum Herstellen solcher Leiterzugnetze auf entsprechenden Trägerplatten sind aus DE-AS 2 111 396.2 bekannt. Die Leiterzüge können entweder aus optischen Leitern oder aus isoliertem Draht, wie beispielsweise Kupferdraht, bestehen. Für das Verfahren nach der vorliegenden Erfindung hat sich Kupferdraht mit einem Durchmesser von zwischen 50 bis 100 x 10—3 mm als besonders vorteilhaft erwiesen.
Das Leiterzugnetzwerk wird in Form eines horizontalen und vertikalen Gitters hoher Dichte auf der Unterlage verankert, wobei der Abstand der Gitterlinie voneinander etwa 300 x 10—3 mm beträgt. Nach der Verankerung des Leiterzugnetzes wird die Oberfläche mit einer Schicht in flüssiger Form oder als leicht verformbarer Film überzogen, ohne jedoch die Leiterzuganordnung in irgendeiner Weise zu beeinträchtigen. Die Oberfläche der aufgebrachten Schicht ist glatt, eben und gleichmäs-sig. Die Aushärttemperatur sollte nicht über 100°C liegen, um die feste Verankerung der Leiterzüge nicht zu gefährden; vorzugsweise wird die Schicht bei Raumtemperatur ausgehärtet, wozu dem Material beispielsweise UV-empfindliche Härter zugesetzt werden, die das Aushärten vermittels UV-Bestrahlung ermöglichen. Die Einebnung der flüssigen Abdeckschicht kann beispielsweise durch den engen Kontakt mit einem auf der ausgehärteten Schicht nicht haftenden Material erzielt werden, was in der Technik bekannt ist. Auf diese Weise wird das Leiterzugnetz in eine eine gleichmässige und glatte Oberfläche aufweisende Schicht eingebettet, ohne Lage und Position der Leiterzüge negativ zu beeinflussen. Zum Glätten der Abdeckschicht kann auch eine Gummiwalze verwendet werden, immer vorausgesetzt, die Leiterzüge verbleiben in ihrer ursprünglichen Position.
Bestehen die Leiterzüge aus Draht, so wird für die Abdeckschicht vorzugsweise ein Material gewählt, dessen Oberfläche
5
10
15
20
25
30
35
40
45
50
55
60
65
660 275
4
durch chemische oder mechanische Behandlung oder durch Ionenbombardement mikroporös bzw. so aufgerauht werden kann, dass in einem nachfolgenden Verfahrensschritt eine festhaftende, leitfähige Schicht stromlos abgeschieden, aufgedampft oder anderweitig aufgebracht werden kann. Zusätze von Gummi oder Polyäthersulfonen zum aushärtbaren Abdeckmaterial, die weggeätzt werden können, ermöglichen eine feste Verankerung der darauf abgeschiedenen leitfähigen Schicht.
Anschliessend können weitere Leiterzugebenen aufgebracht werden.
Im nächsten Verfahrensschritt wird der mit dem eingebetteten Leiterzugnetzwerk versehene Träger auf einem Tisch befestigt, der in der X- und der Y-Achse verschiebbar ist, um bestimmte vorgebene Punkte des Netzwerkes mit einem Strahl hoher Energie, beispielsweise einem Laserstrahl, in Kongruenz zu bringen. Der Strahl fällt senkrecht auf die Oberfläche des auf dem Tisch befestigten Trägers. Alternativ kann der Träger fixiert und der Laserstrahl in der X- und Y-Achse bewegt werden. In jedem Fall wird der mit dem Leiterzugnetz versehene Träger in einem bestimmten Punkt vom Laserstrahl, vorzugsweise einem C02-Laser, getroffen und sowohl die gehärtete Abdeckschicht als auch das Isolationsmaterial des Leiters durch Einwirkung des nun mit Strom versorgten Laserstrahls durch Verdampfen entfernt; es entsteht eine entsprechend geformte Vertiefung, in der das Leiterzugmaterial freiliegt. Dies wird erreicht, weil das Metall des Leiterzuges den (X^-Laser reflektiert, während das vorwiegend organische Isolationsmaterial des Leiterzuges und die gehärtete Abdeckschicht diesen absorbieren.
Neben dem erwähnten C02-Laser können auch andere Laser oder exakt gesteuertes Bohren zum Freilegen der Leiterzugoberfläche verwendet werden; geeignet sind auch chemische Lösungsmittel, mechanisches Schmirgeln oder ein Hochdruck-Wasserstrahl. In jedem Fall soll der Durchmesser der Vertiefung den Drahtdurchmesser nicht wesentlich übersteigen und in jedem Fall nicht grösser sein, als später für die Verbindung zwischen Leiterzug und Oberfläche benötigt. Beim Entfernen des Isolationsmaterials dürfen die Leiterzüge nicht beschädigt werden und müssen freiliegen, so dass deren Leitfähigkeits-Charakteristika unverändert bleiben. Bei einem Leiterzugdurchmesser von 50 bis 100 x 10—3 mm sollte der Durchmesser der Vertiefung zwischen 150 und 300 x 10—3 mm liegen.
Wenn an allen vorbestimmten Anschlusspunkten die Leiterdrähte freigelegt und die Vertiefungen angebracht sind, kann das Verbindungsnetzwerk nach in die Technik eingeführten Verfahren vervollständigt werden. Bestehen die Leiterzüge aus Draht, so wird im folgenden Verfahrensschritt die Oberfläche mikroporös gemacht und die Vertiefungen für die stromlose Metallabscheidung, beispielsweise Kupferabscheidung, sensibilisiert. Das Metall wird entweder nur an bestimmten, gewünschten Stellen abgeschieden, oder aber es wird die gesamte Oberfläche mit einem Metallbelag versehen, der anschliessend mit Hilfe einer Abdeckmaske, die die zu metallisierenden Oberflächenbereiche schützt, durch Ätzen der nicht zu metallisierenden Bezirke wieder entfernt wird. Die Metallschicht kann durch elektrolytische Abscheidung zusätzlich verstärkt werden.
Metall wird gleichzeitig auf der Oberfläche der Vertiefungen und auf den freigelegten Drähten abgeschieden, wodurch ein inniger Kontakt zwischen den Drähten und der Oberfläche hergestellt wird. Metall kann auch in den Vertiefungen abgeschieden werden, die nicht zur Verbindung mit den Drähten des Leiterzugnetzes dienen, sondern zur Verbindung mit anderen, leitfähigen Bauteilen wie Anschlussplättchen, Stromzuführungen oder Erdleitungen in anderen Ebenen der Schaltung. Selbstverständlich kann die Verbindung der Leiterzüge mit der Oberfläche auch auf andere Weise hergestellt werden, wie beispielsweise durch Lötverbindungen, Aufsprühen von Metall, Lötpasten oder leitfähigen Polymerpasten. Werden keine Metalldrähte benutzt, so wird für die Verbindungen mit der Oberfläche ein Material benutzt, das dem der Leiterzüge entspricht. So kann beispielsweise bei Lichtleitern ein optoelektronisches Material zur Verbindung verwendet werden.
Nach der vorliegenden Erfindung kann die Trägerplatte integraler Bestandteil des Bauteiles sein oder aber nach Fertigstellung der Schaltung wieder entfernt werden. Soll die Trägerplatte integraler Bestandteil des Bauteiles bleiben, so muss sie selbstverständlich aus einem geeigneten, ausreichend stabilen Material bestehen.
Werden Drahtleiter und ein Metallträger verwendet, so muss dieser vor dem Aufbringen des Leiterzugnetzwerkes mit einer dielektrischen Schicht versehen werden. Eine solche Schicht kann in den Punkten, in denen später die Vertiefungen ausgebildet werden, einzelne Metallplättchen aufweisen, die den Energiestrahl an diesen Stellen reflektieren, wodurch Kurzschlüsse mit dem Metallträger vermieden werden.
Soll ein temporärer Träger verwendet werden, so wird die fertiggestellte Schaltung von der Trägerplatte abgezogen und entweder auf einen permanenten Träger auflaminiert, oder mehrere solcher Schaltungen werden zu einer Vielebenen-Schaltung verbunden.
Werden beispielsweise Drahtleiter verwendet und die fertige Schaltung vom Träger abgezogen, so kann dieser beispielsweise aus einer leicht verkupferten Edelstahlplatte oder aus anderen, plattierten Metallträgern bestehen. Die Schaltung wird auf dem plattierten Metallträger fertiggestellt und zusammen mit der Plattierungsschicht vom Träger abgezogen. Nach dem Entfernen von der Trägerplatte kann die Plattierungsschicht auf der Schaltung zum Herstellen leitender Anschlüsse nach konventionellen Methoden verwendet werden.
Das erfindungsgemässe Verfahren mit hoher Leiterzugdichte mit einem Abstand zwischen den Leitern von etwa 300 x 10~~3 mm und dem kleinen Durchmesser der Anschluss-Vertiefungen ermöglicht die Herstellung eines komplexen Verbindungsnetzwerkes, das mit einem Minimum an Schaltungsebenen auskommt, so dass die komplette Schaltung eine Schichtdicke von nur 280 bis 560 X 10—3 mm aufweist.
Eine so dünne Schaltung ermöglicht das Anbringen von auf dieser montierten elektronischen Bauteilen in unmittelbarer Nähe der Trägerplatte, auf die die Schaltung auflaminiert ist. Auf diese Weise können die Eigenschaften des Trägermaterials wie Wärmeausdehnung und Wärmeableitung sehr viel direkter an die elektronischen Bauteile weitergegeben werden, als dies bei einer dickeren Mehrebenen-Schaltung möglich wäre. So wird das Problem der Wärmeableitung weitgehend reduziert.
Anhand der Zeichnungen wird das erfindungsgemässe Verfahren näher erläutert.
Fig. 1 ist eine Aufsicht auf ein erfindungsgemässes Verbindungsnetzwerk.
Fig. 2 ist eine perspektivische Ansicht eines Chip-Trägers, eines Chips und einer Abdeckung, für die das erfindungsgemässe Verbindungsnetzwerk besonders geeignet ist.
Fig. 3 ist eine perspektivische Ansicht eines Chip-Trägers entsprechend Fig. 2 von unten.
Fig. 4 ist ein Querschnitt durch ein Verbindungsnetzwerk und zeigt den isolierten Leiter vor dem Entfernen der Isolation durch den Energiestrahl.
Fig. 5 ist eine Aufsicht auf den Teilausschnitt aus Fig. 4.
Fig. 6 ist ein Querschnitt ähnlich wie Fig. 4, aber nach dem Freilegen des Leiterzuges durch Entfernen der Isolationsschichten und Ausbilden der Vertiefungen.
Fig. 7 ist eine Aufsicht entsprechend Fig. 6.
Fig. 8 ist ein Querschnitt ähnlich Fig. 4 und Fig. 6 und stellt den Leiter und das Anschlussplättchen nach der Metallabscheidung dar.
Fig. 9 ist eine Aufsicht entsprechend Fig. 8.
s
10
15
20
25
30
35
40
45
50
55
60
65
5
660 275
Fig. 10 ist eine schematische Darstellung der Vorrichtung zum Herstellen der Vertiefungen auf der Oberfläche entsprechend der vorliegenden Erfindung.
Fig. 11 ist eine Seitenansicht der in Fig. 10 dargestellten Vorrichtung.
Fig. 12 ist ein Querschnitt durch das Verbindungsnetzwerk entsprechend der vorliegenden Erfindung und stellt die Verbindung zwischen einem Drahtleiter, einem Chip-Träger und einen Chip dar.
Fig. 13 ist ein Querschnitt durch das Verbindungsnetzwerk nach einer Ausführungsform der vorliegenden Erfindung und stellt das Verbindungsnetzwerk auf einem Metallträger dar.
Fig. 14 ist ähnlich wie Fig. 12, zeigt aber eine direkte Verbindung zwischen einem Leiter oder Draht und einem Chip ohne Chip-Träger.
Fig. 15 ist eine ähnliche Darstellung wie Fig. 4, stellt aber die Ausführungsform dar, nach der die Schaltung nach Fertigstellung vom Metallträger abgelöst wird.
Fig. 16 ist eine ähnliche Darstellung wie Fig. 15, zeigt aber den freigelegten Leiter nach Ausbilden der Vertiefung.
Fig. 17 ist eine ähnliche Darstellung wie in den Fig. 15 und 16 gezeigt, stellt aber den Leiter und das Anschlussplättchen nach der Metallabscheidung und nach dem Entfernen vom Metallträger und Auflaminieren auf einen permanenten Träger dar.
In Fig. 1 besteht die Schaltung 2 aus dem Verbindungsnetzwerk 4, auf welchem Chip-Träger, Chips und Abdeckungen 12 montiert sind. Die Chip-Träger sind mit Anschlussplättchen auf der Oberfläche verbunden und können über die Verteileranschlussleisten 14 und 16, die sich auf der Oberfläche des Verbindungsnetzwerkes 4 befinden, mit der Stromquelle oder mit der Erde verbunden werden.
Die Chip-Träger 12 können unterschiedlich gross sein, wobei die Grösse im wesentlichen von der Zahl der Funktionen des Chips abhängt. Wie am besten in Fig. 2 dargestellt, besteht der Chip-Träger 12 aus dem Grundkörper 6, dessen obere Platte ein zurückgesetztes Mittelteil 20 und eine flache Bodenplatte 22 aufweist (Fig. 3). Aus Gründen, die im Verlauf der weiteren Beschreibung noch besser verständlich werden, ist das zurückgesetzte Teil 20 mit einer Vielzahl von in regelmässigen Abständen am äusseren Umfang angeordneten Kontakten 24 versehen. Die Bodenplatte 22 und die Seitenteile 6 weisen eine Vielzahl von Kontakten 26 auf, die sich von den Seitenwänden des Trägers bis zur Bodenplatte 22 erstrecken (Fig. 3). Chip 10 weist am oberen Rand eine Vielzahl von Kontakten 30 auf.
Der Chip 10 wird im zurückgesetzten Mittelteil 20 des Grundkörpers 6 untergebracht, wobei die Kontakte 30 des Chips 10 mit den in 20 befindlichen Kontakten 24 verbunden werden. Dann wird mit der Platte 32 die Vertiefung 20 mit dem eingesetzten Chip 10 abgedeckt. Wie später noch beschrieben wird, werden nach Fertigstellung der Verbindungsschaltung die Kontakte 26 des Grundkörpers 6, die mit der Schaltung 2 verbunden werden sollen, auf Trägerplättchen montiert und mit diesen verlötet. Wie ebenfalls später noch beschrieben wird, können die Kontakte 30 vom Chip 10 durch Verlöten oder Drahtverbindung oder auf eine andere geeignete Weise direkt mit den Kontaktplättchen auf der Oberfläche verbunden werden, wenn solche abgebracht wurden; Trägerkörper 6 und Abdeckung 32 werden dann nicht benötigt.
In den Fig. 4 bis 9 ist die Trägerplatte 42 dargestellt, die aus Kunststoff, glasfaserverstärktem Hartpapier, aus Keramik oder aus mit einem Überzug versehenen Metall bestehen kann. Die Trägerplatte 42 ist mit einer durch Ultraschall aktivierbaren Haftvermittlerschicht 44 überzogen. Der mit der Isolierung 48 versehene Metalldraht 46 wird auf die Haftvermittlerschicht 44 aufgebracht und in diese eingebettet. Die so programm-ge-steuert hergestellte Schaltung wird zum Entfernen von Lösungsmittel-Rückständen und zur weiteren Härtung erhitzt. Dann wird das Schaltungsnetzwerk mit einem flüssigen Material 50 überzogen und die Oberfläche der Schicht 50 mit einer Folie, beispielsweise einer Polyesterfolie, in Kontakt gebracht, die nach dem Aushärten der Schicht 50 nicht an dieser haftet. Die Aushärtung erfolgt bei Temperaturen unter 100°C und anschliessend wird die nicht-haftende Folie abgezogen. Zum Erzielen einer völlig gleichmässigen und ebenen Oberfläche der Schicht 50 kann, bevor diese gehärtet wird, auch eine Abzugsklinge, eine Gummiwalze oder ähnliches benutzt werden. In jedem Fall entsteht eine glatte, ebene Oberfläche. Die getrocknete und ausgehärtete Schicht 50 bedeckt die drahtgeschriebene Trägerplatte völlig. Zusätzlich kann noch eine dünne Haftvermittlerschicht 52, beispielsweise ein Epoxydharz, über der Schicht 50 aufgebracht werden und anschliessend ebenfalls ausgehärtet werden. Auf dieser dünnen Haftvermittlerschicht 52 kann später eine festhaftende Metallschicht abgeschieden werden.
In den Fig. 10 und 11 wird die drahtgeschriebene und mit einer Haftvermittlerschicht überzogene Schaltung entsprechend Fig. 4 auf einem in der X- und Y-Achse über den Antrieb 62 verschiebbaren Tisch befestigt und justiert. Der Antrieb 62 ist numerisch gesteuert, beispielsweise über eine «Floppy-Disc»-Computersteuerung 64, die programmiert ist und den Tisch mit der darauf befestigten Schaltungsplatte entsprechend bewegt. Eine Energiequelle in Form eines gerichteten Strahles, beispielsweise ein Laserstrahl 72 vom Laser 70, wird durch einen Spiegel und einen Spiegelkopf 74 umgelegt und trifft senkrecht auf die Oberfläche der Schaltungsplatte auf. Ein «Everlase» 150 Watt CO2 Laser von der Firma Coherent Co. eignet sich für diesen Zweck besonders gut. Der Computer-gesteuerte Antrieb 64 steuert nicht nur die Tischbewegung in der X- und Y-Achse und hält diesen an; er steuert gleichzeitig die Energieversorgung des Lasers 70. So wird der Tisch 60 mit der darauf befestigten Schaltung von einem Punkt zum nächsten fortbewegt und bei jedem Halt wird der Laser mit Energie beaufschlagt.
Wie am besten in den Fig. 6 und 7 dargestellt, wird die fertige drahtgeschriebene Schaltung, die mit einer glatten Abdeckschicht überzogen ist, Fig. 4, auf dem Tisch 60 befestigt. Der Tisch 60 und die Computer-Steuerung 64 sind so programmiert, dass der Leiter 46 von dem vom Spiegelkopf 74 ausgesandten Energiestrahl in einem bestimmten Punkt getroffen wird. Ist dieser Punkt erreicht, stoppt das Steuerorgan 64 den Tisch 60 und versorgt den Laser 70 gleichzeitig mit Energie, was pro Stop entweder nur einmal oder in einer Serie von Impulsen erfolgen kann. Die Energie wird so dosiert, dass die Isolationsschichten 50 und 52 und 44 bis zur Verdampfung erhitzt werden. Die nun freiliegende Drahtisolation 48 wird ebenfalls durch Verdampfen mittels Laserstrahl entfernt. Das Leiterzugmetall 46 — im vorliegenden Fall Kupfer — reflektiert den Strahl und bleibt unverändert. So entsteht, wie aus den Fig. 6 und 7 ersichtlich, eine annähernd zylindrische Vertiefung von der Oberfläche 52 durch das Isolationsmaterial bis zum Schaltungsdraht und der metallische Leiter liegt zum grössten Teil frei.
Nachdem in allen vorprogrammierten Punkten der Schaltung Vertiefungen hergestellt sind, werden alle freiliegenden Flächen wie die Innenwandungen der Vertiefungen, die Oberfläche der Schaltungsplatte und die freiliegenden Leiterzugabschnitte mit einem stromlos oder stromlos und elektrolytisch abgeschiedenen metallischen Überzug versehen. Die Oberfläche und die Innenwandungen der Vertiefungen müssen hierfür zunächst sensibilisiert werden, falls nicht ein entsprechender Zusatz bereits in das Material der Abdeckschicht eingearbeitet wurde. Auf den für die stromlose Metallabscheidung katalysierten Oberflächen wird zunächst eine dünne Metallschicht stromlos abgeschieden; anschliessend kann diese Schicht ebenfalls stromlos oder elektrolytisch verstärkt werden.
Nachdem alle Oberflächen mit einem Metallüberzug versehen sind, können beispielsweise nach dem bekannten Druck-und Ätzverfahren Anschlussleisten und Leiterzüge auf der
5
10
15
20
25
30
35
40
45
50
55
60
65
660 275
Oberfläche ausgebildet werden. Wie am besten in den Fig. 8 und 9 dargestellt, weisen die Wände der Vertiefungen einen Me-tallbelag 80 (Fig. 13), beispielsweise einen Kupferüberzug, auf. Auf der Oberfläche werden Anschlussplättchen 82 und -flächen 84 ausgebildet. In Fig. 12 ist der Chip-Träger 12 über den Trägerkontakt 26 durch eine Lötverbindung mit dem Anschlussplättchen 82 verbunden. Wie ebenfalls aus Fig. 12 ersichtlich, kann der Chip 10 (Fig. 2) auf dem Zement 79 befestigt und direkt mit der Anschlussfläche 82 über die Lötverbindung 81 verbunden werden. Statt der Lötverbindung kann auch eine Drahtverbindung zum Chip-Leiter 30 (Fig. 2) vorgenommen werden; in dem Fall würde der Träger 12 (Fig. 2) nicht benötigt.
Die in den Fig. 15 bis 17 dargestellte Ausführungsform der vorliegenden Erfindung ist der bereits beschriebenen sehr ähnlich. Der Unterschied besteht ausschliesslich darin, dass nach der bereits beschriebenen Ausführungsform die Trägerplatte ein integraler Bestandteil der fertigen Schaltungseinheit ist, während nach der in den Fig. 15 bis 17 beschriebenen Ausführungsform die Trägerplatte nur zur Stabilisierung während des Herstellungsprozesses dient. Die metallische Trägerplatte 42' wird mit einer Kupferplattierung 100' versehen, auf die der Haftvermittler 44' aufgebracht wird. Anschliessend werden die Drahtleiter 48' auf der Haftvermittlerschicht 44' fixiert oder drahtgeschrieben und die Abdeckschichten 50' und 52' werden in der gleichen Weise aufgebracht, wie zuvor beschrieben.
Nach dem Metallisieren der Vertiefungen (fig. 17) ergibt sich nicht nur ein Kontakt von Metall zu Metall zwischen der Metallschicht 80' und dem freiliegenden Draht 48', sondern auch zur Metallplattierung 100. Nach dem Entfernen des Metallträgers 42' können auf der freiliegenden Oberfläche der Metallplattierung 100 nach dem bekannten Druck- und Ätzverfahren Anschlussplättchen und -flächen ausgebildet werden. Die Schaltung wird auf die Trägerplatte 102 montiert (Fig. 17), die aus Metall oder einem anderen, geeigneten Material bestehen kann und mit einer Haftvermittlerschicht 104 überzogen wird, welche im Fall einer Metallunterlage dielektrisch sein sollte.
Nach beiden Ausführungsformen der vorliegenden Erfindung wird die dielektrische Trägerplatte während der Drahtschreibung und des Anbringens, Glättens und Aushärtens der über dem Leiterzugnetzwerk liegenden Abdeckschicht auf einer starren Unterlage fixiert. Die Vertiefungen zum Freilegen der metallischen Leiter werden nach dem Aushärten der Abdeckschicht mittels eines Energiestrahles hergestellt und entweder stromlos oder stromlos und elektrolytisch mit einer Metallschicht versehen. Im Fall der in den Fig. 4 bis 9 dargestellten Ausführung bildet die Trägerplatte einen integralen Bestandteil des Verbindungsnetzwerkes. Im Fall der Ausführung nach den Fig. 15 bis 17 wird das fertige Verbindungsnetzwerk vom Metallträger abgezogen und auf einen anderen Träger auflaminiert, der entweder aus dielektrischem Material oder einem mit einer dielektrischen Schicht versehenen Metallträger besteht. Eine Vielzahl fertiger Verbindungsnetzwerke kann nach dem Abziehen von der metallischen Trägerplatte miteinander verpresst und vor oder nach dem Zusammenlaminieren auf einer Grundplatte befestigt werden.
In beiden Ausführungsformen der vorliegenden Erfindung erstreckt sich der Leiter oder Draht während des Metallisierungsvorganges durch die unter Einwirkung eines Energiestrahles ausgebildete Vertiefung und wird so mit einer Metall-schicht versehen, wodurch ein bessserer, elektrischer Kontakt zwischen Innenwandmetallisierung und Leiter erzielt wird; gleichzeitig ist eine solche Verbindung auch mechanisch stabil. Ein solches Verfahren ist dem Bohren von Löchern vorzuziehen, da in diesem Fall der 50 bis 100 um starke Draht mit einem Bohrer von 150 bis 300 |im Durchmesser durchbohrt werden müsste.
Bei der praktischen Durchführung des Verfahrens nach der vorliegenden Erfindung kann der Überzug 50 bzw. 50' direkt im Anschluss an das Drahtschreiben in situ auf die Schaltung aufgegossen werden. Sich eventuell ausbildende Hohlräume können durch Walzen der Oberfläche mit einer Gummiwalze oder ähnlichem entfernt werden. Vorzugsweise wird für die Abdeckschicht ein bei niedriger Temperatur aushärtbares oder ein durch UV-Bestrahlung aushärtbares Harz verwendet; als aushärtbare Harze eignen sich Epoxidharze, Polyamide oder Akrylharze, die zwischen eine vorgeformte Abdeckfolie gegossen und mit Hilfe einer Walze oder Rakel geglättet werden. In jedem Fall sollte die aufgebrachte Abdeckschicht 50 bzw. 50' eine ebene, glatte und völlige Abdeckung der unebenen Drahtschaltung bilden und vor dem Anbringen der Vertiefungen ausgehärtet werden. Die Abdeckschicht 50 bzw. 50' sollte aus einem Material bestehen oder einen Zusatz enthalten, der es ermöglicht, sie bei niedrigen Temperaturen oder durch Strahlungseinwirkung, wie beispielsweise UV-Strahlung, auszuhärten. Selbstverständlich können statt einer Abdeckschicht auch mehrere solcher Schichten aufgebracht werden, wie beispielsweise solche, die eine bessere Haftfestigkeit der später abzuscheidenden Metallschicht gewährleisten; solche haftvermittelnden Eigenschaften können auch der Abdeckschicht 50 bzw. 50' selbst verliehen werden.
Werden mehrere Verbindungsnetzwerke aufeinander laminiert, so sollten dielektrische oder Haftvermittler-Schichten zwischen diesen eingefügt werden, um die Funktionen jedes einzelnen Verbindungsnetzwerkes unverändert zu erhalten.
Die Ausbildung der Vertiefungen durch Laserstrahlen hat sich bei der Durchführung der vorliegenden Erfindung als ausserordentlich vorteilhaft erwiesen; geeignet sind jedoch auch Bohren, chemische Lösungsmittel, mechanisches Schmirgeln oder ein Hochdruck-Strahl. Neben Laserstrahlen können auch andere Strahlen hoher Energie verwendet werden, sofern sie von dem dielektrischen Material absorbiert und vom Leiterzugmaterial reflektiert werden und zur Verdampfung des Isolationsmaterials sowohl der Oberfläche als auch des Leiters führen.
6
s
10
15
20
25
30
35
40
45
50
V
4 Blätter Zeichnungen

Claims (29)

660 275
1. Verfahren zum Herstellen eines mit einem Verbindungsnetzwerk versehenen Bauteiles, gekennzeichnet durch die folgenden Verfahrensschritte:
(a) Aufbringen und Befestigen eines vorprogrammierten Leiterzugnetzwerkes auf eine Basisplatte;
(b) Abdecken des genannten Leiterzugnetzwerkes mit einer elektrisch isolierenden, glatten, ebenen Abdeckschicht, ohne das fixierte Leiterzugnetzwerk anzugreifen;
(c) Anbringen von Vertiefungen in der Abdeckschicht an bestimmten, vorgegebenen Punkten und dadurch Freilegen des Netzwerkes an diesen Punkten;
(d) Anbringen von Verbindungselementen an den freigelegten Punkten des Netzwerkes.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass das Leiterzugnetzwerk aus mit Isolierstoff überzogenen, elektrischen metallischen Leitern, beispielsweise Kupferleitern, hergestellt wird.
2
PATENTANSPRÜCHE
3
660 275
3. Verfahren nach Anspruch 2, dadurch gekennzeichnet, dass die mit dem Isolierstoff überzogenen elektrischen Leiter zusätzlich mit einer Haftvermittlerschicht versehen sind.
4. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass die genannten Verbindungselemente elektrisch leitende, durch stromlose oder stromlose und elektrolytische Metallab-scheidung hergestellte Verbindungen sind.
5
5. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass die genannte Basisplatte aus dielektrischem Material besteht und mit einer Haftvermittlerschicht versehen ist, auf der das Verbindungsnetzwerk aufgebracht und fixiert wird.
6. Verfahren nach Anspruch 5, dadurch gekennzeichnet, dass die genannte Haftvermittlerschicht aus einem aktivierbaren Haftvermittler besteht, und dass dieser während des Aufbringens des isolierten Leiterzugnetzwerkes aktiviert und das Netzwerk so auf der Basisplatte fixiert wird.
7. Verfahren nach Anspruch 6, dadurch gekennzeichnet, dass der Haftvermittler durch Ultraschall, Strahlung oder Druck aktiviert wird.
8. Verfahren nach Anspruch 7, dadurch gekennzeichnet, dass die Strahlung UV-Strahlung ist.
9. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass die Abdeckschicht über dem Leiterzugnetzwerk auf der Basisplatte in flüssiger Form oder als leicht verformbarer Film aufgebracht wird.
10
10. Verfahren nach Anspruch 9, dadurch gekennzeichnet, dass die in flüssiger Form oder als leicht verformbarer Film aufgebrachte, ebene und glatte Haftvermittlerschicht getrocknet und gehärtet wird.
11. Verfahren nach Anspruch 10, dadurch gekennzeichnet, dass die flüssige oder als leicht verformbarer Film aufgebrachte Haftvermittlerschicht mit einem nicht haftenden Material in Kontakt gebracht wird, welches nach dem Aushärten der Haftvermittlerschicht wieder entfernt wird.
12. Verfahren nach Anspruch 11, dadurch gekennzeichnet, dass die Haftvermittlerschicht bei Temperaturen unter 100°C ausgehärtet wird.
13. Verfahren nach Anspruch 2, dadurch gekennzeichnet, dass die glatte und ebene Oberflächenschicht an vorbestimmten Punkten und mit dieser gleichzeitig bestimmte Abschnitte der Isolierung der elektrischen Leiter des Netzwerkes entfernt wird, wodurch diese an den gewünschten Stellen freigelegt werden.
14. Verfahren nach Anspruch 13, dadurch gekennzeichnet, dass das Durchdringen und Entfernen des Isolationsmaterials vermittels Energiestrahlung erfolgt, wobei das Material des Leiterzugnetzwerkes nicht angegriffen wird.
15
15. Verfahren nach Anspruch 14, dadurch gekennzeichnet, dass der Strahl hoher Energie ein Laserstrahl, beispielsweise ein COî-Laser, ist.
16. Verfahren nach Anspruch 2, dadurch gekennzeichnet, dass die Oberfläche der genannten Abdeckschicht an vorbestimmten Punkten mit Metallplättchen und Belegen versehen wird.
17. Verfahren nach einem der Ansprüche 1 bis 16, dadurch gekennzeichnet, dass die Basisplatte durch Aufbringen einer dielektrischen Schicht auf eine Trägerplatte und Verbinden mit dieser hergestellt wird.
18. Verfahren nach einem der Ansprüche 1 bis 17, dadurch gekennzeichnet, dass die Basisplatte durch Aufbringen einer dielektrischen und einer Haftvermittlerschicht auf eine Trägerplatte aus Metall oder auf eine kupferplattierte Stahlplatte und Verbinden mit dieser hergestellt wird.
19. Verfahren nach einem der Ansprüche 1 bis 18, dadurch gekennzeichnet, dass eine dielektrische und eine Haftvbermitt-lerschicht auf eine Trägerplatte aufgebracht und mit dieser fest verbunden werden, und dass, nachdem die Leiter des Verbindungsnetzwerkes an bestimmten Stellen freigelegt und die Verbindungselemente mit den Ausgangsanschlüssen an diesen Stellen eingefügt sind, das eingeschlossene Verbindungsnetzwerk von der Trägerplatte abgelöst wird.
20
20. Verfahren nach Anspruch 19, dadurch gekennzeichnet, dass das von der Trägerplatte entfernte Verbindungsnetzwerk auf eine aus Isolierstoff bestehende Trägerplatte auflaminiert wird.
21. Verfahren nach den Ansprüchen 1 und 2, dadurch gekennzeichnet, dass die mit isolierten Leitern und ausgehärteter Oberflächenschicht versehene Basisplatte auf einem Tisch fixiert wird, und dass nach erfolgter Ausrichtung der Energiequelle auf einen bestimmten Punkt der Plattenoberfläche die Energiequelle eingeschaltet wird und durch die Einwirkung des Energiestrahles sowohl die isolierende Abdeckschicht als auch die Leiterisolation durch Verdampfen entfernt und der metallische Leiter in diesem Punkt freigelegt wird.
22. Verfahren nach Anspruch 21, dadurch gekennzeichnet, dass der Leiter mit einem isolierenden Lacküberzug versehen ist und durch die Einwirkung des Energiestrahles an genau vorbezeichneten Punkten sowohl die Abdeckschicht als auch die Lackisolation verdampfen.
23. Verfahren nach Anspruch 21, dadurch gekennzeichnet, dass der Tisch mit der darauf fixierten Platte und der Energiestrahl auf einen zweiten Punkte des Leiterzugnetzwerkes ausgerichtet werden und dort ebenfalls die Isolation durch Verdampfen entfernt wird.
24. Verfahren nach Anspruch 23, dadurch gekennzeichnet, dass die Verfahrensschritte so oft wiederholt werden, bis die Isolation an allen zur Verbindung dienenden Punkten entfernt und die Leiterzüge dort freigelegt sind.
25
30
35
40
45
50
55
60
65
25. Verfahren nach einem der Ansprüche 21 bis 24, dadurch gekennzeichnet, dass der Energiestrahl ein pulsierender Laserstrahl, beispielsweise ein CO2 Laser, ist, und dass die durch den Laserstrahl geformten Vertiefungen in der Isolierung stromlos oder stromlos und elektrolytisch mit einer Metallschicht versehen werden.
26. Verfahren nach Anspruch 25, dadurch gekennzeichnet, dass die mit metallisierten Vertiefungen versehene Trägerschicht vom Metallträger entfernt und auf eine Isolierstoffplatte oder eine mit einer Isolierstoffschicht versehene Metallplatte auflaminiert wird.
27. Bauteil, hergestellt gemäss dem Verfahren nach Patentanspruch 1, gekennzeichnet durch ein in eine Isolierstoffschicht eingebettetes Leiterzugnetzwerk mit bezüglich bestimmter Punkte des Leiterzugnetzwerkes vorhandenen Vertiefungen der Isolierstoffschicht, in welchen die Isolierstoffschicht fehlt und die Leiterzüge freigelegt sind, und durch Verbindungselemente, welche in den bestimmten Punkten am Leiterzugnetzwerk angebracht sind und zur Oberfläche der Isolierstoffschicht führen.
28. Bauteil nach Anspruch 27, dadurch gekennzeichnet, dass das Verbindungsnetzwerk aus isolierten elektrischen Leitern oder aus metallischen Leitern wie beispielsweise Kupfer besteht.
29. Bauteil nach Anspruch 28, dadurch gekennzeichnet,
dass die Verbindungselemente aus leitfähigem Material bestehen.
CH2234/82A 1981-04-14 1982-04-13 Verfahren zum herstellen eines mit einem verbindungsnetzwerk versehenen bauteils und nach dem verfahren hergestelltes bauteil. CH660275A5 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US06/254,132 US4500389A (en) 1981-04-14 1981-04-14 Process for the manufacture of substrates to interconnect electronic components

Publications (1)

Publication Number Publication Date
CH660275A5 true CH660275A5 (de) 1987-03-31

Family

ID=22963047

Family Applications (1)

Application Number Title Priority Date Filing Date
CH2234/82A CH660275A5 (de) 1981-04-14 1982-04-13 Verfahren zum herstellen eines mit einem verbindungsnetzwerk versehenen bauteils und nach dem verfahren hergestelltes bauteil.

Country Status (13)

Country Link
US (1) US4500389A (de)
JP (1) JPS5979594A (de)
AT (1) AT385624B (de)
AU (1) AU559827B2 (de)
CA (1) CA1189196A (de)
CH (1) CH660275A5 (de)
DE (1) DE3211025A1 (de)
ES (3) ES8304363A1 (de)
FR (1) FR2503931B1 (de)
GB (2) GB2096834B (de)
IT (1) IT1147672B (de)
NL (1) NL191641C (de)
SE (1) SE449678B (de)

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3373610D1 (en) * 1982-12-22 1987-10-15 Ibm Method and apparatus for embedding wire in a photocurable adhesive
EP0168602A1 (de) * 1984-06-25 1986-01-22 Kollmorgen Technologies Corporation Methode zur Herstellung von Verbindungsschaltungsplatten
US4581098A (en) * 1984-10-19 1986-04-08 International Business Machines Corporation MLC green sheet process
FR2573272A1 (fr) * 1984-11-14 1986-05-16 Int Standard Electric Corp Procede de realisation d'un substrat comportant un conducteur coaxial
US4818322A (en) * 1985-07-19 1989-04-04 Kollmorgen Technologies Corporation Method for scribing conductors via laser
FR2585210B1 (fr) * 1985-07-19 1994-05-06 Kollmorgen Technologies Corp Procede de fabrication de plaquettes a circuits d'interconnexion
US4711026A (en) * 1985-07-19 1987-12-08 Kollmorgen Technologies Corporation Method of making wires scribed circuit boards
US4693778A (en) * 1985-07-19 1987-09-15 Kollmorgen Technologies Corporation Apparatus for making scribed circuit boards and circuit board modifications
US4743710A (en) * 1985-10-18 1988-05-10 Kollmorgen Technologies Corporation Coaxial interconnection boards
US4679321A (en) * 1985-10-18 1987-07-14 Kollmorgen Technologies Corporation Method for making coaxial interconnection boards
US4972050A (en) * 1989-06-30 1990-11-20 Kollmorgen Corporation Wire scribed circuit boards and methods of their manufacture
JP2811811B2 (ja) * 1989-10-03 1998-10-15 三菱電機株式会社 液晶表示装置
US5233133A (en) * 1990-07-25 1993-08-03 Hitachi Chemical Company Ltd. Coaxial conductor interconnection wiring board
DE4037488A1 (de) * 1990-11-24 1992-05-27 Bosch Gmbh Robert Leistungsbausteine mit elektrisch isolierender thermischer ankopplung
US6631558B2 (en) 1996-06-05 2003-10-14 Laservia Corporation Blind via laser drilling system
AU3301197A (en) * 1996-06-05 1998-01-05 Larry W. Burgess Blind via laser drilling system
US7062845B2 (en) 1996-06-05 2006-06-20 Laservia Corporation Conveyorized blind microvia laser drilling system
US6005991A (en) * 1997-11-26 1999-12-21 Us Conec Ltd Printed circuit board assembly having a flexible optical circuit and associated fabrication method
DE102006059127A1 (de) * 2006-09-25 2008-03-27 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung einer Anordnung optoelektronischer Bauelemente und Anordnung optoelektronischer Bauelemente
DE102012223077A1 (de) 2012-12-13 2014-06-18 Robert Bosch Gmbh Kontaktanordnung für einen mehrlagigen Schaltungsträger

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
SE394600B (sv) * 1967-03-17 1977-07-04 Thams J P B Forfarande for framstellning av en beleggning med onskad ytstruktur pa ett foremal
US3499219A (en) * 1967-11-06 1970-03-10 Bunker Ramo Interconnection means and method of fabrication thereof
US3674914A (en) * 1968-02-09 1972-07-04 Photocircuits Corp Wire scribed circuit boards and method of manufacture
DE1690347A1 (de) * 1968-02-24 1971-05-13 Telefunken Patent Verfahren zur Herstellung einer Verdrahtungsplatte
US3674602A (en) * 1969-10-09 1972-07-04 Photocircuits Corp Apparatus for making wire scribed circuit boards
JPS5550399B1 (de) * 1970-03-05 1980-12-17
GB1379558A (en) * 1971-05-15 1975-01-02 Int Computers Ltd Methods of manufacture of multilayer circuit structures
CA1001320A (en) * 1972-02-28 1976-12-07 Robert P. Burr Electric wiring assemblies
US4030190A (en) * 1976-03-30 1977-06-21 International Business Machines Corporation Method for forming a multilayer printed circuit board
ZA781637B (en) * 1977-06-20 1979-02-28 Kollmorgen Tech Corp Wire scribed circuit board and method for the manufacture thereof
ZA775455B (en) * 1977-08-09 1978-07-26 Kollmorgen Tech Corp Improved methods and apparatus for making scribed circuit boards
US4258468A (en) * 1978-12-14 1981-03-31 Western Electric Company, Inc. Forming vias through multilayer circuit boards
JPS5810893A (ja) * 1981-07-14 1983-01-21 日本電気株式会社 配線板およびその製造方法
JPS5857782A (ja) * 1981-10-01 1983-04-06 日本電気株式会社 配線板およびその製造方法
DE3373610D1 (en) * 1982-12-22 1987-10-15 Ibm Method and apparatus for embedding wire in a photocurable adhesive

Also Published As

Publication number Publication date
ES511413A0 (es) 1983-03-01
GB2146177A (en) 1985-04-11
CA1189196A (en) 1985-06-18
NL191641B (nl) 1995-07-17
AT385624B (de) 1988-04-25
AU8793982A (en) 1984-03-08
AU559827B2 (en) 1987-03-19
GB8422466D0 (en) 1984-10-10
NL8201570A (nl) 1982-11-01
FR2503931A1 (fr) 1982-10-15
ES513838A0 (es) 1985-03-16
FR2503931B1 (fr) 1986-02-21
JPS5979594A (ja) 1984-05-08
ES8503920A1 (es) 1985-03-16
ATA116582A (de) 1987-09-15
SE449678B (sv) 1987-05-11
IT1147672B (it) 1986-11-26
NL191641C (nl) 1995-11-20
ES8400213A1 (es) 1983-11-01
ES8304363A1 (es) 1983-03-01
US4500389A (en) 1985-02-19
ES513839A0 (es) 1983-11-01
IT8248207A0 (it) 1982-04-09
SE8202170L (sv) 1982-10-15
DE3211025A1 (de) 1982-10-21
DE3211025C2 (de) 1991-11-21
GB2146177B (en) 1985-10-23
GB2096834A (en) 1982-10-20
GB2096834B (en) 1985-10-23

Similar Documents

Publication Publication Date Title
CH660275A5 (de) Verfahren zum herstellen eines mit einem verbindungsnetzwerk versehenen bauteils und nach dem verfahren hergestelltes bauteil.
DE602005001932T2 (de) Verfahren zur herstellung eines schaltungsträgers und verwendung des verfahrens
DE3635800C2 (de)
DE3624627A1 (de) Verfahren zum herstellen von drahtgeschriebenen leiterplatten
DE2911620A1 (de) Verfahren zum herstellen von leitenden durchgehenden bohrungen in schaltungsplatten
DE3639420A1 (de) Elektrisches verbindungsbauteil und verfahren zu dessen herstellung
DE3824008A1 (de) Elektronische schaltung sowie verfahren zu deren herstellung
DE3700910A1 (de) Verfahren zum aufbau elektrischer schaltungen auf einer grundplatte
EP0166105B1 (de) Flexible Leiterplatte und Verfahren zu ihrer Herstellung
DE3635799C2 (de)
DE69723801T2 (de) Herstellungsverfahren einer Kontaktgitter-Halbleiterpackung
EP1169893B1 (de) Verfahren zum einbringen von durchkontaktierungslöchern in ein beidseitig mit metallschichten versehenes, elektrisch isolierendes basismaterial
CH543218A (de) Verfahren zum Herstellen einer gedruckten Schaltung auf einem Metallkern
DE4103834A1 (de) Verfahren zur herstellung von leiterplatten
EP0968631B1 (de) Verfahren zur bildung metallischer leitermuster auf elektrisch isolierenden unterlagen
DE19610044C2 (de) Kartenkörper und Verfahren zur Herstellung einer Chipkarte
DE1937508C3 (de) Verfahren zur Herstellung eines mit elektrischen Leitungsbahnen und/oder elektrischen Durchkontaktierungen versehenen Isolierstoffträgers
DE69922271T2 (de) Leiterplattenherstellungsmethode
WO1985000085A1 (en) Printed board for the surface soldering of integrated miniature circuits and manufacturing method of such printed boards
CH658157A5 (de) Verfahren zum herstellen von leiterplatten mit mindestens zwei leiterzugebenen.
DE1665395B1 (de) Verfahren zur herstellung gedruckter leiterplatten
DE2202077A1 (de) Verfahren zur Herstellung von Mehrlagenleiterplatten
DE10223203A1 (de) Elektronisches Bauelement-Modul und Verfahren zu dessen Herstellung
DE4130121C2 (de) Verfahren zum Herstellen von Leiterplatten, bei denen die Bauelementanschlußflächen mit lötfähigen Metallschichten versehen sind
DE2445803B2 (de) Verfahren zum Herstellen von Leiterplatten

Legal Events

Date Code Title Description
PUE Assignment

Owner name: KOLLMORGEN CORPORATION

PUE Assignment

Owner name: ADVANCED INTERCONNECTION TECHNOLOGY, INC.

PL Patent ceased