DE4130121C2 - Verfahren zum Herstellen von Leiterplatten, bei denen die Bauelementanschlußflächen mit lötfähigen Metallschichten versehen sind - Google Patents

Verfahren zum Herstellen von Leiterplatten, bei denen die Bauelementanschlußflächen mit lötfähigen Metallschichten versehen sind

Info

Publication number
DE4130121C2
DE4130121C2 DE19914130121 DE4130121A DE4130121C2 DE 4130121 C2 DE4130121 C2 DE 4130121C2 DE 19914130121 DE19914130121 DE 19914130121 DE 4130121 A DE4130121 A DE 4130121A DE 4130121 C2 DE4130121 C2 DE 4130121C2
Authority
DE
Germany
Prior art keywords
layer
printed circuit
circuit boards
component connection
connection surfaces
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE19914130121
Other languages
English (en)
Other versions
DE4130121A1 (de
Inventor
Klaus Dipl Ing Seeger
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Robert Bosch GmbH
Original Assignee
ANT Nachrichtentechnik GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ANT Nachrichtentechnik GmbH filed Critical ANT Nachrichtentechnik GmbH
Priority to DE19914130121 priority Critical patent/DE4130121C2/de
Publication of DE4130121A1 publication Critical patent/DE4130121A1/de
Application granted granted Critical
Publication of DE4130121C2 publication Critical patent/DE4130121C2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/22Secondary treatment of printed circuits
    • H05K3/24Reinforcing the conductive pattern
    • H05K3/243Reinforcing the conductive pattern characterised by selective plating, e.g. for finish plating of pads
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42Plated through-holes or plated via connections
    • H05K3/425Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern
    • H05K3/427Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern initial plating of through-holes in metal-clad substrates
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/05Patterning and lithography; Masks; Details of resist
    • H05K2203/0562Details of resist
    • H05K2203/0571Dual purpose resist, e.g. etch resist used as solder resist, solder resist used as plating resist
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/05Patterning and lithography; Masks; Details of resist
    • H05K2203/0562Details of resist
    • H05K2203/0574Stacked resist layers used for different processes
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/02Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/06Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
    • H05K3/061Etching masks
    • H05K3/064Photoresists
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/22Secondary treatment of printed circuits
    • H05K3/28Applying non-metallic protective coatings
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3457Solder materials or compositions; Methods of application thereof
    • H05K3/3473Plating of solder

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Description

Die Erfindung betrifft ein Verfahren zum Herstellen von Leiterplatten, bei denen die Bauelementeanschlußflächen mit lötfähigen Metallschichten versehen sind.
Bei durchmetallisierten Leiterplatten wird in der Regel nach der Durchmetallisierung und dem Aufbringen der Galvanomaske das gesamte Leiterbild mit Kupfer und Zinn bzw. Bleizinn aufgalvanisiert. Nach der Entfernung der Galvanomaske dient das aufgalvanisierte Zinn bzw. Bleizinn beim anschließenden Ätzvorgang als Ätzresist.
Aus der DE 33 20 183 A1 ist ein Verfahren zum Herstellen gedruckter Schaltungen bekannt, bei dem der als Ätzresist dienende Lack nach dem Ätzvorgang nicht von den Leiterbahnen entfernt wird, sondern auch beim späteren Lötvorgang als Lötstopplack ausgenutzt wird.
Aus der EP 95 256 B1 ist ein Verfahren zur Herstellung von Leiterplatten bekannt. Es weist folgende Verfahrensschritte auf:
  • 1) Bohren des metallkaschierten Basismaterials an vorgesehenen Stellen;
  • 2) chemisch/galvanisches Durchkontaktieren;
  • 3) Aufbringen einer Schicht entsprechend dem vorgesehenen Leiterbild mit Ausnahme der zu metallisierenden Stellen;
  • 4) Aufbringen einer Galvanoresistschicht, die alle Bereiche abdeckt, bis auf die zu metallisierenden;
  • 5) selektives Metallisieren;
  • 6) Entfernen der Galvanoresistschicht;
  • 7) Ätzen der Leiterstrukturen.
Fig. 1 zeigt ein Beispiel für diesen Vorgang. In Fig. 1 ist gezeigt, wie auf ein Basismaterial 1 mit einer Metallkaschierung 2, bestehend aus Kupferkaschierung und galvanisch abgeschiedenem Kupfer, eine Verzinnung bzw. Verbleizinnung 6 in der Durchmetallisierung 3 und auf der Oberfläche des Leiterbildes aufgebracht ist. Die Metallkaschierung 2 ist im Bereich der Leiterbahn von der Schicht 4 abgedeckt. Wie aus dieser Figur, die den Zustand nach dem Ätzen darstellt, deutlich zu erkennen ist, wird die Zinn- bzw. Bleizinnschicht an den Rändern des Leiterbildes unterätzt.
Das überhängende Zinn kann sehr leicht wegbrechen, z. B. unter mechanischer Beanspruchung, wie durch Rütteln. Dadurch können Kriechstellen und sogar Kurzschlüsse erzeugt werden. Um einem solchen Wegbrechen zuvorzukommen, werden die Leiterplatten im Falle einer Bleizinnmetallisierung kurzzeitig erhitzt. Dadurch schmelzen die Überhänge über die Ränder der Leiterzüge. Das kurzzeitige Erhitzen bewirkt aber auch, daß sich die zuvor galvanisch gleichmäßig aufgebrachte Bleizinnschicht jetzt ungleichmäßig zusammenzieht. Das macht sich besonders störend bei verzinnten Durchkontaktierungen bemerkbar. Es entstehen in den durchmetallisierten Löchern Bleizinnbäuche. Das bedeutet, daß eine solche Art der Leiterplattenherstellung keine engen Lochtoleranzen zuläßt. Ein weiterer Nachteil besteht darin, daß sich durch das Zusammenziehen des Bleizinns an den Bohrungseingängen Zonen bilden, die eine nur minimale Schichtdicke aufweisen. Dies führt zu einer stark reduzierten Lagerfähigkeit.
Ähnliches gilt für die sogenannte Heißluftverzinnung. Dabei wird die Leiterplatte in Reinkupfer, die üblicherweise im Metallstrippverfahren oder durch Tentingtechnik hergestellt wird, auf beiden Seiten mit einem Lötstopplack versehen, ausgenommen die Stellen, die verzinnt werden sollen und in heißes Lot getaucht. Die Platte wird danach mit heißer Luft abgeblasen, so daß die durchkontaktierten Löcher wieder frei werden. Auch hier ist die Dicke der Lötschicht schlecht kontrollierbar, und es treten durch die ungünstige Schichtverteilung ebenfalls Probleme hinsichtlich der Lagerfähigkeit auf.
Die vorliegende Erfindung hat sich die Aufgabe gestellt, ein Verfahren zur Herstellung von Leiterplatten, bei denen die Bauelementeanschlußflächen mit lötfähigen Metallschichten versehen sind, anzugeben, das die oben angegebenen Probleme vermeidet (Vermeidung überhängender Metallschichten [Zinn, Nickel etc.], günstige Schichtdickenverteilung durch nicht umgeschmolzene Metallschichten).
Die Lösung dieser Aufgabe wird im Patentanspruch dargestellt.
Das erfindungsgemäße Verfahren soll jetzt anhand weiterer Figuren beschrieben werden.
Fig. 2 zeigt ein Basismaterial 1 mit beidseitiger Kupferkaschierung 2 und einer durchkontaktierten Bohrung 3.
Fig. 3 zeigt das weiterbehandelte metallkaschierte Basismaterial mit der Schicht 4, die entsprechend dem vorgesehenen Leiterbild mit Ausnahme der zu verzinnenden Bereiche aufgebracht ist und die zu verzinnenden Bereiche in Form eines Ringes umschließt.
Fig. 4 zeigt das metallkaschierte Basismaterial, das jetzt in einem weiteren Verfahrensschritt mit einer Galvanoresistschicht 5 überzogen ist, die die gesamte Oberfläche mit Ausnahme der zu verzinnenden Bereiche bedeckt.
Fig. 5 zeigt das verzinnte (6) Basismaterial. In
Fig. 6 ist die Galvanoresistschicht 5 entfernt. In
Fig. 7 ist die fertig geätzte Leiterplatte dargestellt.
Die nach diesem Verfahren entstandene Leiterplatte kann in diesem Zustand bestückt und gelötet werden, wobei die zur Strukturierung verwendete Schicht 4 noch als Lötstopplack ausgenutzt wird.
Aus Fig. 7 ist deutlich sichtbar, daß es bei dem der Aufgabe entsprechenden Verfahren zu keiner Unterätzung der Zinn- bzw. der Bleizinnschicht und somit zu keinen Abbrüchen von Überhängen kommen kann. Auf eine Heißbehandlung (Umschmelzen) kann somit verzichtet werden.
Das erfindungsgemäße Verfahren ermöglicht somit die Herstellung von Leiterplatten mit galvanisch abgeschiedenen Schichten mit engen Toleranzen im Durchmetallisierungsbereich und und auf der Oberfläche. Außerdem bleiben die metallisierten Stellen auf der Oberfläche plan.
Die nach diesem Herstellungsverfahren hergestellten Leiterplatten bieten sich vor allem bei einer Bestückung in Einpreß- und SMD-Technik an.

Claims (1)

  1. Verfahren zum Herstellen von Leiterplatten, bei denen die Bauelementanschlußflächen mit lötfähigen Metallschichten versehen sind mit folgenden Merkmalen:
    • - Bohren des metallkaschierten Basismaterials (1, 2) an vorgesehenen Stellen,
    • - chemisch/galvanisches Durchkontaktieren (3),
    • - Aufbringen einer Schicht (4) aus einem an sich bekannten Material entsprechend dem vorgesehenen Leiterbild mit Ausnahme der zu metallisierenden Bauelementeanschlußflächen (10), wobei diese aber vollständig von Schicht (4) - in Form eines Ringes mit entsprechender Breite - umschlossen sind,
    • - Aufbringen einer Galvanoresistschicht (5), die alle Bereiche bis auf die zu metallisierenden abdeckt,
    • - selektives Metallisieren mit lötfähigen Schichten (6),
    • - Entfernen der Galvanoresistschicht (5),
    • - Ätzen der Leiterstrukturen.
DE19914130121 1991-09-11 1991-09-11 Verfahren zum Herstellen von Leiterplatten, bei denen die Bauelementanschlußflächen mit lötfähigen Metallschichten versehen sind Expired - Fee Related DE4130121C2 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE19914130121 DE4130121C2 (de) 1991-09-11 1991-09-11 Verfahren zum Herstellen von Leiterplatten, bei denen die Bauelementanschlußflächen mit lötfähigen Metallschichten versehen sind

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE19914130121 DE4130121C2 (de) 1991-09-11 1991-09-11 Verfahren zum Herstellen von Leiterplatten, bei denen die Bauelementanschlußflächen mit lötfähigen Metallschichten versehen sind

Publications (2)

Publication Number Publication Date
DE4130121A1 DE4130121A1 (de) 1993-03-25
DE4130121C2 true DE4130121C2 (de) 1994-12-15

Family

ID=6440303

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19914130121 Expired - Fee Related DE4130121C2 (de) 1991-09-11 1991-09-11 Verfahren zum Herstellen von Leiterplatten, bei denen die Bauelementanschlußflächen mit lötfähigen Metallschichten versehen sind

Country Status (1)

Country Link
DE (1) DE4130121C2 (de)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4417550C1 (de) * 1994-05-19 1995-04-20 Atotech Deutschland Gmbh Verfahren zum elektrolytischen Behandeln von Feinleiterplatten und Feinleiterfolien

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4325780A (en) * 1980-09-16 1982-04-20 Schulz Sr Robert M Method of making a printed circuit board
EP0095256B1 (de) * 1982-05-21 1986-03-26 Hewlett-Packard Company Verfahren zur Herstellung von Leiterplatten
DE3320183A1 (de) * 1983-06-03 1984-12-06 ANT Nachrichtentechnik GmbH, 7150 Backnang Verfahren zum herstellen gedruckter schaltungen

Also Published As

Publication number Publication date
DE4130121A1 (de) 1993-03-25

Similar Documents

Publication Publication Date Title
DE2856954C2 (de)
DE69125233T2 (de) Verfahren zur Herstellung von gedruckten Schaltungen
EP0361193B1 (de) Leiterplatte mit einem spritzgegossenen Substrat
EP0528350B1 (de) Verfahren zum Beloten und Montieren von Leiterplatten mit Bauelementen
DE1815202A1 (de) Verfahren zur Herstellung mehrschichtiger Schaltungskarten
EP0016925B1 (de) Verfahren zum Aufbringen von Metall auf Metallmuster auf dielektrischen Substraten
DE3502744C2 (de)
DE3408630A1 (de) Verfahren und schichtmaterial zur herstellung durchkontaktierter elektrischer leiterplatten
DE69704678T2 (de) Verfahren zum herstellen einer leiterplatteranordnung mit zinn/bleischicht
DE3623093A1 (de) Verfahren zur herstellung von durchverbindungen in leiterplatten oder multilayern mit anorganischen oder organisch-anorganischen isolierschichten
DE3008143A1 (de) Verfahren zur herstellen von gedruckten leiterplatten mit lochungen, deren wandungen metallisiert sind
EP0968631B1 (de) Verfahren zur bildung metallischer leitermuster auf elektrisch isolierenden unterlagen
DE69530698T2 (de) Verfahren zur herstellung einer leiterplatte
DE3045280C2 (de) Verfahren zur Bildung von elektrischen Leiterbahnen auf einem isolierenden Substrat
DE69803664T2 (de) Verfahren zur herstellung von gedruckten leiterplatten und so hergestellte gedruckte leiterplatten
DE69027530T2 (de) Verfahren zur erhöhung des isolationswiderstandes von leiterplatten
DE4130121C2 (de) Verfahren zum Herstellen von Leiterplatten, bei denen die Bauelementanschlußflächen mit lötfähigen Metallschichten versehen sind
DE2838982B2 (de) Verfahren zum Herstellen von Mehrebenen-Leiterplatten
DE3006117C2 (de) Verfahren zum Herstellen von Leiterplatten mit mindestens zwei Leiterzugebenen
DE2014138C3 (de) Verfahren zur Herstellung von gedruckten Leiterplatten
DE2809013C2 (de) Verfahren zum Herstellen einer mit Bauelementen bestückten gedruckten Schaltungsplatte
DE19512272C2 (de) Verfahren zur Herstellung einer mehrschichtigen Leiterplatte für ein Chassis eines unterhaltungselektronischen Gerätes und Leiterplatte hergestellt nach diesem Verfahren
DE1615853A1 (de) Verfahren zum Herstellen von gedruckten Schaltungen
DE3623505C2 (de)
DE1665395B1 (de) Verfahren zur herstellung gedruckter leiterplatten

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
D2 Grant after examination
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee
8370 Indication of lapse of patent is to be deleted
8327 Change in the person/name/address of the patent owner

Owner name: ROBERT BOSCH GMBH, 70469 STUTTGART, DE

8339 Ceased/non-payment of the annual fee