DE3045280C2 - Verfahren zur Bildung von elektrischen Leiterbahnen auf einem isolierenden Substrat - Google Patents
Verfahren zur Bildung von elektrischen Leiterbahnen auf einem isolierenden SubstratInfo
- Publication number
- DE3045280C2 DE3045280C2 DE3045280T DE3045280T DE3045280C2 DE 3045280 C2 DE3045280 C2 DE 3045280C2 DE 3045280 T DE3045280 T DE 3045280T DE 3045280 T DE3045280 T DE 3045280T DE 3045280 C2 DE3045280 C2 DE 3045280C2
- Authority
- DE
- Germany
- Prior art keywords
- mask
- conductor tracks
- layer
- plated
- metal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/22—Secondary treatment of printed circuits
- H05K3/24—Reinforcing the conductive pattern
- H05K3/243—Reinforcing the conductive pattern characterised by selective plating, e.g. for finish plating of pads
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
- H05K3/108—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by semi-additive methods; masks therefor
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0263—High current adaptations, e.g. printed high current conductors or using auxiliary non-printed means; Fine and coarse circuit patterns on one circuit board
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0263—High current adaptations, e.g. printed high current conductors or using auxiliary non-printed means; Fine and coarse circuit patterns on one circuit board
- H05K1/0265—High current adaptations, e.g. printed high current conductors or using auxiliary non-printed means; Fine and coarse circuit patterns on one circuit board characterized by the lay-out of or details of the printed conductors, e.g. reinforced conductors, redundant conductors, conductors having different cross-sections
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/03—Use of materials for the substrate
- H05K1/0393—Flexible materials
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
- H05K2201/09736—Varying thickness of a single conductor; Conductors in the same plane having different thicknesses
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/05—Patterning and lithography; Masks; Details of resist
- H05K2203/0548—Masks
- H05K2203/0557—Non-printed masks
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/05—Patterning and lithography; Masks; Details of resist
- H05K2203/0562—Details of resist
- H05K2203/0574—Stacked resist layers used for different processes
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/07—Treatments involving liquids, e.g. plating, rinsing
- H05K2203/0703—Plating
- H05K2203/0723—Electroplating, e.g. finish plating
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/07—Treatments involving liquids, e.g. plating, rinsing
- H05K2203/0736—Methods for applying liquids, e.g. spraying
- H05K2203/0746—Local treatment using a fluid jet, e.g. for removing or cleaning material; Providing mechanical pressure using a fluid jet
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/08—Treatments involving gases
- H05K2203/085—Using vacuum or low pressure
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/10—Using electric, magnetic and electromagnetic fields; Using laser light
- H05K2203/104—Using magnetic force, e.g. to align particles or for a temporary connection during processing
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/15—Position of the PCB during processing
- H05K2203/1545—Continuous processing, i.e. involving rolls moving a band-like or solid carrier along a continuous production path
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
- H05K3/18—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material
- H05K3/181—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material by electroless plating
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/22—Secondary treatment of printed circuits
- H05K3/24—Reinforcing the conductive pattern
- H05K3/241—Reinforcing the conductive pattern characterised by the electroplating method; means therefor, e.g. baths or apparatus
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/4007—Surface contacts, e.g. bumps
Description
Die Erfindung betrifft ein Verfahren zur Bildung von elektrischen Leiterbahnen auf einem isolierenden Substrat, nach dem Oberbegriff des Patentanspruchs 1.
Ein Verfahren dieser Art ist beispielsweise aus der US-PS 27 28 693 bekannt. Bei diesem Verfahren wird
auf dem Substrat zunächst eine Haftschicht und darauf eine dünne Grundschicht aus leitendem Metall aufgebracht. Auf dieser metallischen Grundschicht wird dann
eine Maske durch Belichtung und Entwicklung einer Photoresistschicht gebildet. Die öffnungen dieser Maske entsprechen den herzustellenden elektrischen Leiterbahnen. Die Leiterbahnen werden dann durch die öffnungen der Maske hindurch aufplattiert. Anschließend
wird die Maske entfernt, und diejenigen Teile der s Grundschicht werden fortgeätzt, welche keine aufplattierten Leiterbahnen tragen. Nach Beseitigung der metallischen Grundschicht zwischen den Leiterbahnen sind
diese nicht mehr elektrisch miteinander verbunden.
Oft sollen bestimmte Teile der so gebildeten elektri
sehen Leiterbahnen beschichtet werden, z. B. mit einem
Kontaktmaterial oder einem Lötmetall. Zu diesem Zweck wurde in der DE-OS 18 17 480 bereits in Betracht gezogen, auf die bereits fertigen Leiterbahnen
Masken aufzulegen, die Ausschnitte aufweisen, an de
nen ein Lötmetall deponiert werden solL Wegen der
erwarteten Schwierigkeiten, insbesondere der Notwendigkeit, daß diese Masken mit der Trägerplatte genauestens abschließen müssen, um ein Kriechen des Lötmetalls zwischen der Maske und dem Träger zu verhin-
dem, wurde dieser Vorschlag aber zugunsten einer selektiven Beschichtung der betreffenden Leiterbahnstellen mi. keramischem Material aufgegeben. Das aufgebrachte keramische Material muß aber anschließend
mechanisch wieder entfernt werden, wodurch das Ver
fahren erheblich erschwert und verteuert wird. Ein an
derer Vorschlag (DE-GM 17 63 458) besteht darin, die
gesamte Fläche der Leiterbahnplatte mit Ausnahme der zu beschichtenden Kontaktflächen mit einem Schutzlack abzudecken. Dieser Schutzlack muß anschließend
jo wieder entfernt werden.
Demgegenüber liegt der Erfindung die Aufgabe zugrunde, das Verfahren der eingangs angegebenen Art
dahingehend weiterzubilden, daß auch zum selektiven Aufplattieren einer Metallschicht auf bestimmten Teilen
der sehr leinen Leiterbahnen die wirtschaftlich überlegene Methode des Aufplattierens durch eine Maske hindurch angewendet werden kann.
Diese Aufgabe wird durch das im Patentanspruch 1 angegebene Verfahren gelöst.
Das erfindungsgemäße Verfahren ist geeignet, um sehr kleine Leiterplatten herzustellen, bei denen die Abstände zwischen den Leiterbahnen nur etwa 0,1 mm betragen können. Die Herstellung von Leiterbahnen unter
Anwendung von Masken ist besonders wirtschaftlich,
weil Material und Arbeitsgänge eingespart werden. Es
wurde aber bisher in der Technik nicht für möglich gehalten, bei derart feinen und dicht nebeneinanderliegenden Leiterbahnen eine selektive Beschichtung derselben
durch eine Maske hindurch vorzunehmen. Es bestand
die Befürchtung, daß die Maske nicht mit ausreichend
hoher Präzision auf die Leiterbahnen aufgelegt werden konnte, um eine Beschichtung des Substrats zwischen
den Leiterbahnen, d. h. Kurzschlüsse zwischen denselben, zu verhindern.
Bei dem erfindungsgemäßen Verfahren wird jedoch ein Übergriff des aufplattierten Metalls auf Bereiche
zwischen den Leiterbahnen sicher dadurch vermieden, daß die erste Maske noch aufgelegt bleibt und die Bereiche zwischen den Leiterbahnen vollständig abdeckt,
ho wobei die Aussparungen der ersten Maske durch die
aufplatticrlcn Leiterbahnen teilweise ausgefüllt sind.
Vorteilhafte Weiterbildungen der Erfindung sind in den Untcransprüchen angegeben.
Ausführungsbeispiele der Erfindung werden nun un-
b5 ter Bezugnahme auf die Zeichnung näher beschrieben.
In der Zeichnung zeigt
Fig. I einen Querschnitt eines Substrats aus Isoliermaterial mit einer aufgebrachten metallischen Grund-
schicht;
Fig.3 eine Schnittansicht einer zur Durchführung des Verfahrens besonders geeigneten Maske;
F i g. 4a, 4b und 4c Ansichten von Einrichtungen zur
Durchführung des Verfahrens;
Fig.5 und 6 schematische Ansichten von weiteren
Einrichtungen zur Durchführung des Verfahrens;
F i g. 7 eine schematische Schnittansicht einer weiteren Vorrichtung zur Durchführung des Verfahrens;
F i g. 8 eine Perspektivansicht einer weiteren bei dem Verfahren angewendeten Maske;
F i g. 9a einen Querschnitt einer Leiterplatte nach selektivem Plattieren bestimmter Leiterbahnteile durch
die zweite Maske hindurch, und zwar vor Entfernung is der metallischen Grundschicht;
Fig.9b einen Querschnitt derselben Leiterplatte nach Entfernung der metallischen Grundschicht;
F i g. 10 eine Perspektivansicht der in F i g. 9b gezeigten, fertigen Leiterplatte; und
F i g. 11 eine vergrößerte Teilansicht einer nach dem
Verfahren hergestellten Leiterplatte.
Wie in F i g. 1 gezeigt ist, ist die äußerst dünne Grundschicht 2 aus Kupfer einer Dicke von 0,1 — 1 μίτι im wesentlichen auf der gesamten Oberfläche auf einer Seite
eines isolierenden Substrates 1 gebildet, und zwar durch nichtelektrolytische Plattierung; nach Abschluß dieses
ersten Verfahrensschrittes wird eine erste Maske 4 dicht auf diese Grundschicht 2 aufgesetzt und bedeckt praktisch ihre gesamte Oberfläche. Die in F i g. 2 gezeigte
Maske 4 ist eine Isolierfolie wie z. B. eine Polyesterfolie, die mit ausgestanzten Löchern 3 versehen sein kann,
welche durch Ausstanzen in Form des Musters der Teile, an denen die elektrischen Leiterbahnen gebildet werden sollen, hergestellt werden; oder es handelt sich um
ein dünnes, plattenförmiges Keramikteil oder um eine Metallplatte, die mit ausgestanzten Löchern 3a verschen ist, oder auch um einen äußerst dünnen Isolierüberzug 5 von z. B. 30 μπι, der wie in F i g. 3 gezeigt auf der
Oberfläche gebildet ist. Wesentlich ist, daß ein solches Teil verwendet wird, das leicht dicht auf die Grundschicht 2 aufgefügt werden kann und bei der Elektroplattierung die Bildung einer aufplattierten Schicht auf
seiner Oberfläche nicht zuläßt. Da jedoch die Maske dicht auf die Grundschicht aufgefügt werden soll, ist es
vorzuziehen, wtnn sie eine dünne Folie aus einem Magnetmetall umfaßt, z. B. aus Permalloy oder Semendur,
worin die ausgestanzten Löcher 3a gebildet werden, indem das Muster derjenigen Teile ausgestanzt wird, an
denen die elektrischen Leiterbahnen gebildet werden sollen, woraufhin der dünne Isolierüberzug 5 auf der
Oberfläche gebildet wird. Die Dicke dieser Maske kann etwa 0,1 —1 mm betragen; wenn die Maske mil elektrischen Leiterbahnen gebildet wird, die einen Abstand
von etwa 0,1 mm zwischen den jeweiligen Bahnen aufweisen, so kann sie auch mit geringerer Dicke hergestellt werden, wobei dann eine Ätzung oder Laserbearbeitung durchgeführt wird.
Wenn die Maske aus Magnetmaterial gebildet ist, wie in F i g. 4a gezeigt ist, so wird das Isoliersubstrat 1 über t>o
die Maske so gelegt, daß die Grundschicht 2 sich auf der Seite der Maske 4 befindet. Auf die Oberseite der Maske 4, die in der Ausnehmung 39a eines Sockels 39 angeordnet ist, wird ein Elektromagnet 10 in diesem Zustand
in Richtung P auf das isolierende Substrat 1 abgesenkt. Das Absenken des Elektromagneten 10 hört auf, wenn
die eine Anzugskraft ausübende Oberfläche 10a des Elektromagneten !0 in Berührung mit dem isolierenden
Substrat 1 ist Dann wird ein Schalter 11 geschlossen, um
einen Strom durch die Spulen 10b des Elektromagneten 10 zu schicken, so daß die Maske 4 mit dem dazwischen
angeordneten isolierenden Substrat 1 angezogen wird, und dann ist der zweite Verfahrensschritt abgeschlossen. Die Maske 4 wird also eng an die Grundschicht 2
angelegt Die Dicke des isolierenden Substrats 1 hängt zwar auch von der Anzugskraft des Elektromagneten 10
ab, sie kann aber bis zu etwa 2 mm betragen.
Der Elektromagnet 10 ist mit einer Mehrzahl von Eisenkernen 1Od versehen, und Spulen 10b sind auf jedem zweiten Eisenkern 1Od aufgesetzt Die Anzugsoberflächen 10a der Kerne 1Od, auf denen die Spulen
1Od aufgesetzt sind, sind so angeordnet daß sie jeweils dieselbe Polarität aufweisen. In Fig.4b sind alle Eisenkerne durch ein Epoxyharz miteinander so verbunden,
daß alle Anzugsoberflächen 10a miteinander fluchten. Die Verteilung der magnetischen Kraftlinien kann
gleichmäßig erfolgen, wenn die Eisenkerne 1Od des in F i g. 4b gezeigten Elektromagneten in kleine Teile aufgetrennt werden, wie in F i g. 4c gezeigt ist
In dem nächsten Verfahrensschritt wird eine Metallschicht 15 aus Kupfer auf der Grundschicht 2, über die
die Maske 4 gelegt ist, aufplattiert. Während die Maske 4 von einem Dauermagnet angezogen wird, kann sie
vollständig in ein Kupferplattierungsbad eingetaucht werden, das z. B. wie folgt definiert ist:
CuSO4
H2SO4
5H2O
250 g/l
60 g/l.
Wegen des Vorhandenseins der Grundschicht 2 auf dem isolierenden Substrat 1 ist es möglich, die Plattierung auf dieser Schicht 2 in Form der aufplattierten
Metallschicht 15 nur an den erforderlichen Leiterbahnstellen vorzunehmen. Da die Grundschicht 2 äußerst
dünn ist, ist die Menge des entfernten Metalls dieser Schicht an den Stellen, wo sich keine aufplattierte Metallschicht 15 befindet, sehr gering. Wenn ein Isolierüberzug 5 auf der Oberfläche der Maske 4 gebildet wird,
erfolgt auf dieser keine Plattierung bei der Bildung der Metallschicht 15, so daß sie oft wiederverwendet werden kann. Zusätzlich wird der Vorteil erreicht, daß die
Maske 4, aus der die erforderlichen Teile zur Bildung der elektrischen Leiterbahnen ausgestanzt sind, wegen
ihrer Bildung aus Magnetmaterial leicht von einem Magnet gegen das isolierende Substrat 1 gehalten werden
kann und auf diese Weise wirksam in engster Nähe an diesem gehalten wird, wodurch eine präzise Bildung der
aufplattierten Metallschicht 15 möglich wird.
Im nächsten Verfahrensschritt wird eine zweite Maske 19 dicht auf die praktisch gesamte Oberfläche der
ersten aufplattierten Schicht 15 und der ersten Maske 4 aufgelegt, wie in F i g. 7 gezeigt ist. Wenn diese zweite
Maske 19 aus magnetischem Material ist, auf dem ein Isolierüberzug gebildet ist, wird eine Anzugkraft mittels
eines Permanentmagneten oder Elektromagneten 10 ausgeübt. Wie in F i g. 8 gezeigt ist, ist die zweite Maske
19 an den Stellen mit Ausstanzungen versehen, die den Stanzlöchern 20 der ersten Maske 4 entsprechen, so daß
in der Maske 19 Stanzlöcher 21 gebildet sind; diese Maske ist aus demselben Material wie die erste Maske 4
und wird an die erste aufplattierte Schicht 15 angezogen. Daraufhin wird eine zweite aufplattierte Schicht 22
auf der ersten aufplattierten Schicht 15 durch die zweite Maske 19 hindurch gebildet. Daraufhin werden die beiden Masken 4, 19 von der ersten aufplattierten Schicht
15 entfernt, und nur die Grandschicht 2, die auf dem
Substrat 1 ohne aufplattierte Schicht 15 gemäß F i g. 9a
freiliegt, wird entfernt bzw. durch ein Ätzmittel wie eine Ferrichlorlösung od. dgl. entfernt. Die elektrischen Leiterbahnen
sind dann auf dem isolierenden Substrat I gebildet, wobei Teile der ersten aufplattierten Schicht
15 mit der zweiten Schicht 22 überplattiert sind. Bei der Bildung der zweiten aufplattierten Schicht 22 wird eine
korrosionsbeständige Schicht z. B. aus Gold, Rhodium od. dgl. geschaffen. Wenn diese leitende Schicht als
Schleifkontakt verwendet wird, werden die Kontaktierungszuverlässigkeit und Verschleißfestigkeit zusätzlich
zur Korrosionsbeständigkeit verbessert, wobei eine korrosionsbeständige aufplattierte Schicht 22a gemäß
Fig. iO selekiiv nur an den Stellen der elektrischen Leiterbahnen
gebildet wird, wo die Korrosionsbeständigkeit und Kontaktierungszuverlässigkeit erforderlich
sind. Auf diese Weise können die elektrischen Leiterbahnen sehr leicht und mit hoher Produktivität korrosionsbeständig
und zuverlässig hinsichtlich der Kontaktierung gemacht werden. Funktionsstörungen an gedruckten
Schaltungskarten aufgrund von Korrosion und schlechten Kontakteigenschaften aufgrund von
Oxidation sowie Verschwefelung können auf diese Weise verhindert werden, um die Zuverlässigkeit zu verbessern.
Die zweite aufplattierte Schicht 22 kann bei geringen Materialkosten aufgebracht werden, da sie nur teilweise
vorhanden ist. Zur Herstellung der zweiten aufplattierten Schicht 22 aus Rhodium kann ein Rhodiumsulfatbad
verwendet werden, das z. B. mit einer Rhodiumkonzentration von 1 g/l und einer Schwcfelsäurekonzentration
von 80 g/l gebildet wird; die Korrosionsbeständigkeit kann weiter verbessert werden, indem ein
organischer Dünnschichtüberzug auf der zweiten aufplattierten Schicht 22 gebildet wird. Als Plattierungslösung
kann z. B. verwendet werden:
Zinnfluoroborat
Bleifluoroborat
Fluoroborsäure
Formalin (30%)
Bleifluoroborat
Fluoroborsäure
Formalin (30%)
200 g/l
40 g/l
240 g/I
240 g/I
10 cm3/!
oder aus einem äußerst dünnen Isolierfilm auf einer nichtmagnetischen Metallplatte gebildet ist, so kommen
zum dichten Aufeinanderfügen folgende Verfahren in Betracht: Evakuierung, Pressen, sandwichartige Anordnung.
Aufbringen eines Klebers auf der Maske, so daß diese auf dem Isoliersubstrat haftet, und dgl. F i g. 5 ist
eine Ansicht zur Erläuterung des Evakuierverfahrens. Das Isolicrsubslrat 1 weist eine Vielzahl von sehr kleinen
hindurchführenden Löchern 6 in gleichmäßigen Abständen auf. Eine Anzahl von Saugnäpfen 9 ist an eine
Vakuumpumpe 7 angeschlossen, und die Saugnäpfe sind auf der Rückseite la des isolierenden Substrats 1 aufgesetzt.
Die Pumpe 7 wird dann in Betrieb genommen, wodurch die Maske 4 durch die äußerst feinen Löcher 6
in dem isolierenden Substrat 1 hindurch angesaugt wird. Die Darstellung in Fig.6 zeigt eine Ausführungsform,
bei der die Maske 4 mit einem Schirm 9 aus Seide gekoppelt ist, der gegen die dünne Grundschicht gepreßt
wird und dicht an diese angelegt ist. Mit 12 ist ein Rahmen des Schirms aus Seide bezeichnet, und dieser Rahmen
12 ist um eine Welle 13 schwenkbar und wird gegen das isolierende Substrat t gepreßt.
Einige geringe weitere Additive, die einen Glanz bewirken.
Wenn die oben angegebene Zusammensetzung verwendet wird, kann die zweite aufplattierte Schicht 22 als
Lötmittelschicht aufgebracht werden, die selektiv nur an den Stellen der elektrischen Leiterbahnen gebildet
ist, an denen gelötet werden soll, so daß die Lötmittelschicht nicht an unnötigen Teilen vorhanden sein muß.
Auf diese Weise kann das elektrische Leiterbahnsystem wirtschaftlich und bei hoher Produktivität lötbar gemacht
werden, und Verbindungspunkte an den Anschlußenden von elektronischen Bauteilen können
leicht auf gedruckten Schaltungen aufgelötet werden, selbst wenn die elektrischen Leiterbahnen kompliziert
und empfindlich sind. Wenn die zweite aufplattierte Schicht 22 bzw. 22b aus demselben Metall wie die erste
ausplattierte Schicht 15 bzw. aus Kupfer gebildet ist, so befindet sich auf der ersten aufplattierten Schicht 15 t>o
stellenweise eine verdickte Kupferschicht 22b, wie in I" i g. 11 gezeigt ist, wobei diese dicker aufplattiertcn
Kupferschichtbereiche 22b nur an den Stellen vorhanden sind, wo hohe Ströme fließen.
Es wird nun ein weiteres Ausführungsbeispiel beschrieben, bei dem die Maske 4 dicht auf die Grundschicht
2 aufgefügt wird.
Wenn die Maske 4 aus einem isolierenden Material Hierzu 6 Blatt Zeichnungen
Claims (10)
1. Verfahren zur Bildung von elektrischen Leiterbahnen auf einem isolierenden Substrat, bei dem auf
dem Substrat eine dünne Grundschicht aus leitendem Metall aufpiattiert wird, auf diese Grundschicht
eine Maske eng anliegend aufgesetzt wird, deren öffnungen den herzustellenden elektrischen Leiterbahnen entsprechen, die Leiterbahnen durch die öffnungen der Maske hindurch aufplattiert werden und
anschließend die Maske und diejenigen Teile der Grundschicht entfernt werden, welche keine aufplattierten Leiterbahnen tragen, dadurch gekennzeichnet, daß auf diese erst2 Maske und die aufpljttierten Leiterbahnen eine zweite Maske eng anliegend aufgesetzt wird, deren Aussparungen nur
bestimmte Teile der Aussparungen der ersten Maske freilassen, die besonderen Teilen der herzustellenden Leiterbahnen entsprechen, anschließend
durch die zweite Maske hindurch eine zusätzliche Metallschicht aufplattiert wird und schließlich beide
Masken entfernt werden.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß ein nicht elektrolytisches Metallplattierungsverfahren zur Bildung der aufplattiertcn
Grundschicht aus Metall Anwendung findet.
3. Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß die Maske einen Matallwerkstoff
umfaßt, auf dessen Oberfläche ein Isolierüberzug gebildet ist.
4. Verfahren nach Anspruch 3, dadurch gekennzeichnet, daß der Metallwerkstoff ein magnetisches
Material ist.
5. Verfahren nach Anspruch 3 und 4, dadurch gekennzeichnet, daß der Isolierüherzug aus Polyparaxylylol ist.
6. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die zweite aufplattierte Metallschicht
aus einem korrosionsbeständigen bzw. gute Kontakteigenschaften aufweisenden Metall ist.
7. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die zusätzliche Metallschicht eine Lötmittelschicht ist.
8. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die zusätzliche Metallschicht aus demselben Metall wie die Leiterbahnen gebildet ist.
9. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß das isolierende Substrat aus einem flexiblen Film bzw. einer flexiblen Folie oder Bahn gebildet ist.
10. Verfahren nach Anspruch!), dadurch gekennzeichnet, daß wenigstens eine der Masken zylindrisch ausgebildet ist.
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP6478679A JPS55156388A (en) | 1979-05-24 | 1979-05-24 | Method of forming electric path onto insulating substrate |
PCT/JP1980/000042 WO1980002632A1 (en) | 1979-05-24 | 1980-03-13 | Method of forming electrical wire paths on an insulator substrate |
Publications (2)
Publication Number | Publication Date |
---|---|
DE3045280T1 DE3045280T1 (de) | 1982-02-18 |
DE3045280C2 true DE3045280C2 (de) | 1985-03-07 |
Family
ID=13268251
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE3045280T Expired DE3045280C2 (de) | 1979-05-24 | 1980-03-13 | Verfahren zur Bildung von elektrischen Leiterbahnen auf einem isolierenden Substrat |
Country Status (4)
Country | Link |
---|---|
US (1) | US4358349A (de) |
JP (1) | JPS55156388A (de) |
DE (1) | DE3045280C2 (de) |
WO (1) | WO1980002632A1 (de) |
Families Citing this family (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE3406583A1 (de) * | 1984-02-21 | 1985-08-22 | Schering AG, 1000 Berlin und 4709 Bergkamen | Vorrichtung und verfahren zur behandlung von leiterplatten |
JP2713548B2 (ja) * | 1994-03-29 | 1998-02-16 | 古河電気工業株式会社 | 配線導体の製造方法及び前記方法により製造された配線導体 |
US5545440A (en) * | 1994-12-05 | 1996-08-13 | At&T Global Information Solutions Company (Aka Ncr Corporation) | Method and apparatus for polymer coating of substrates |
US5597469A (en) * | 1995-02-13 | 1997-01-28 | International Business Machines Corporation | Process for selective application of solder to circuit packages |
WO1998041667A1 (en) * | 1997-03-19 | 1998-09-24 | Matsushita Electric Industrial Co., Ltd. | Method and apparatus for manufacturing thin film, thin-film laminate, and electronic parts |
DE102004056702B3 (de) * | 2004-04-22 | 2006-03-02 | Semikron Elektronik Gmbh & Co. Kg | Verfahren zur Befestigung von elektronischen Bauelementen auf einem Substrat |
DE102008024451A1 (de) * | 2008-05-20 | 2009-11-26 | Leonhard Kurz Stiftung & Co. Kg | Elektrisch leitende Schichtstruktur und Verfahren zu deren Herstellung |
US20160122856A1 (en) * | 2013-06-06 | 2016-05-05 | Oerlikon Metco Ag, Wohlen | Method for coating a partial area of a workpiece and screening element |
US9790598B2 (en) * | 2013-08-22 | 2017-10-17 | Sikorsky Aircraft Corporation | Removable mask for coating a substrate |
WO2016009345A1 (en) * | 2014-07-14 | 2016-01-21 | I.R.C.A. S.P.A. Industria Resistenze Corazzate E Affini | Process for the production of flexible resistances |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US2728693A (en) * | 1953-08-24 | 1955-12-27 | Motorola Inc | Method of forming electrical conductor upon an insulating base |
DE1763458U (de) * | 1956-06-23 | 1958-03-20 | N S F Nuernberger Schraubenfab | Gedruckte schaltungseinheit mit kontaktflaechen zum anschluss an weitere stromkreise. |
DE1817480A1 (de) * | 1968-01-08 | 1970-03-19 | Ibm | Verfahren zum selektiven Aufbringen von Loetmetallen oder dergleichen auf ein Substrat fuer mikrominiaturisierte Schaltkreise |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
GB840544A (en) | 1955-08-11 | 1960-07-06 | Telefunken Gmbh | Improvements in or relating to methods of forming conducting elements on insulating supports |
US3274092A (en) * | 1962-08-28 | 1966-09-20 | Columbia Cable & Electric Corp | Apparatus for electroplating narrow strips |
US3306830A (en) * | 1963-06-13 | 1967-02-28 | Bell Telephone Labor Inc | Printed circuit boards and their fabrication |
GB1098182A (en) * | 1963-12-27 | 1968-01-10 | Ibm | Electrolyte or electroless plating process |
US3582477A (en) * | 1969-02-20 | 1971-06-01 | Paul Gelb | Selective electroplating method |
US3763027A (en) * | 1971-10-12 | 1973-10-02 | Oxy Metal Finishing Corp | Sparger |
CH594067A5 (de) * | 1973-10-04 | 1977-12-30 | Galentan Ag | |
JPS576542Y2 (de) * | 1975-11-27 | 1982-02-06 |
-
1979
- 1979-05-24 JP JP6478679A patent/JPS55156388A/ja active Granted
-
1980
- 1980-03-13 WO PCT/JP1980/000042 patent/WO1980002632A1/ja active Application Filing
- 1980-03-13 DE DE3045280T patent/DE3045280C2/de not_active Expired
- 1980-03-13 US US06/233,596 patent/US4358349A/en not_active Expired - Lifetime
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US2728693A (en) * | 1953-08-24 | 1955-12-27 | Motorola Inc | Method of forming electrical conductor upon an insulating base |
DE1763458U (de) * | 1956-06-23 | 1958-03-20 | N S F Nuernberger Schraubenfab | Gedruckte schaltungseinheit mit kontaktflaechen zum anschluss an weitere stromkreise. |
DE1817480A1 (de) * | 1968-01-08 | 1970-03-19 | Ibm | Verfahren zum selektiven Aufbringen von Loetmetallen oder dergleichen auf ein Substrat fuer mikrominiaturisierte Schaltkreise |
Also Published As
Publication number | Publication date |
---|---|
US4358349A (en) | 1982-11-09 |
WO1980002632A1 (en) | 1980-11-27 |
DE3045280T1 (de) | 1982-02-18 |
JPS55156388A (en) | 1980-12-05 |
JPS646555B2 (de) | 1989-02-03 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE69728234T2 (de) | Verfahren zur herstellung von erhöhten metallischen kontakten auf elektrischen schaltungen | |
DE3048740C2 (de) | Verfahren zum Herstellen einer feingerasterten Dickfilm-Leiterbahnenanordnung | |
DE1271235B (de) | Verfahren zur Herstellung von leitenden Verbindungen zwischen den leitenden Schichten einer elektrischen Schaltungsplatte | |
DE1521436B2 (de) | Verfahren zum Herstellen von auf Isolierstofftrager aufgebrachte ge druckte Schaltungen oder dergleichen | |
DE3408630A1 (de) | Verfahren und schichtmaterial zur herstellung durchkontaktierter elektrischer leiterplatten | |
DE69935333T2 (de) | Verbessertes verfahren zur herstellung leitender spuren und so hergestellte gedruckte leiterplatten | |
DE3045280C2 (de) | Verfahren zur Bildung von elektrischen Leiterbahnen auf einem isolierenden Substrat | |
DE3013667C2 (de) | Leiterplatte und Verfahren zu deren Herstellung | |
DE3502744C2 (de) | ||
DE1085209B (de) | Gedruckte elektrische Leiterplatte | |
DE3137279C2 (de) | Verfahren zur Herstellung von Mehrlagen-Leiterplatten sowie nach dem Verfahren hergestellte mehrlagige Leiterplatte | |
DE3006117C2 (de) | Verfahren zum Herstellen von Leiterplatten mit mindestens zwei Leiterzugebenen | |
EP0370133A1 (de) | Verfahren zur Herstellung von Leiterplatten | |
DE10254927B4 (de) | Verfahren zur Herstellung von leitfähigen Strukturen auf einem Träger und Verwendung des Verfahrens | |
DE102009023629B4 (de) | Leiterplatte und Herstellungsverfahren | |
DE3522852C2 (de) | Verfahren zur Herstellung eines Zwischenträgers für Halbleiterkörper | |
DE2809013C2 (de) | Verfahren zum Herstellen einer mit Bauelementen bestückten gedruckten Schaltungsplatte | |
DE1765341B1 (de) | Verfahren zur herstellung einer mehrlagigen gedruckten schaltung | |
DE3523646A1 (de) | Mehrschichtige schaltungsplatine mit plattierten durchgangsbohrungen | |
DE2161829A1 (de) | Verfahren zur Herstellung einer gedruckten Schaltungsplatte | |
DE1665395B1 (de) | Verfahren zur herstellung gedruckter leiterplatten | |
EP0169265B1 (de) | Verfahren zur Herstellung von Durchkontaktierungen in gedruckten Schaltungen | |
DE10221553A1 (de) | Mehrlagen-Leiterplatten-Verbundkörper sowie Verfahren zu dessen Herstellung | |
DE4130121C2 (de) | Verfahren zum Herstellen von Leiterplatten, bei denen die Bauelementanschlußflächen mit lötfähigen Metallschichten versehen sind | |
EP1230679B1 (de) | Verfahren zur herstellung eines trägerelementes für einen ic-baustein |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
D2 | Grant after examination | ||
8364 | No opposition during term of opposition | ||
8339 | Ceased/non-payment of the annual fee |