DE1521436B2 - Verfahren zum Herstellen von auf Isolierstofftrager aufgebrachte ge druckte Schaltungen oder dergleichen - Google Patents
Verfahren zum Herstellen von auf Isolierstofftrager aufgebrachte ge druckte Schaltungen oder dergleichenInfo
- Publication number
- DE1521436B2 DE1521436B2 DE19641521436 DE1521436A DE1521436B2 DE 1521436 B2 DE1521436 B2 DE 1521436B2 DE 19641521436 DE19641521436 DE 19641521436 DE 1521436 A DE1521436 A DE 1521436A DE 1521436 B2 DE1521436 B2 DE 1521436B2
- Authority
- DE
- Germany
- Prior art keywords
- copper
- insulating material
- layer
- metal
- perforations
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Ceased
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
- H05K3/18—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material
- H05K3/181—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material by electroless plating
- H05K3/187—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material by electroless plating means therefor, e.g. baths, apparatus
-
- C—CHEMISTRY; METALLURGY
- C07—ORGANIC CHEMISTRY
- C07F—ACYCLIC, CARBOCYCLIC OR HETEROCYCLIC COMPOUNDS CONTAINING ELEMENTS OTHER THAN CARBON, HYDROGEN, HALOGEN, OXYGEN, NITROGEN, SULFUR, SELENIUM OR TELLURIUM
- C07F1/00—Compounds containing elements of Groups 1 or 11 of the Periodic System
- C07F1/005—Compounds containing elements of Groups 1 or 11 of the Periodic System without C-Metal linkages
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C18/00—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating
- C23C18/16—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by reduction or substitution, e.g. electroless plating
- C23C18/1601—Process or apparatus
- C23C18/1603—Process or apparatus coating on selected surface areas
- C23C18/1605—Process or apparatus coating on selected surface areas by masking
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C18/00—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating
- C23C18/16—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by reduction or substitution, e.g. electroless plating
- C23C18/31—Coating with metals
- C23C18/38—Coating with copper
- C23C18/40—Coating with copper using reducing agents
- C23C18/405—Formaldehyde
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
- H05K3/108—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by semi-additive methods; masks therefor
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/42—Plated through-holes or plated via connections
- H05K3/422—Plated through-holes or plated via connections characterised by electroless plating method; pretreatment therefor
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/42—Plated through-holes or plated via connections
- H05K3/425—Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern
- H05K3/427—Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern initial plating of through-holes in metal-clad substrates
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/42—Plated through-holes or plated via connections
- H05K3/425—Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern
- H05K3/428—Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern initial plating of through-holes in substrates having a metal pattern
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/03—Conductive materials
- H05K2201/0332—Structure of the conductor
- H05K2201/0335—Layered conductors or foils
- H05K2201/0344—Electroless sublayer, e.g. Ni, Co, Cd or Ag; Transferred electroless sublayer
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/03—Conductive materials
- H05K2201/0332—Structure of the conductor
- H05K2201/0335—Layered conductors or foils
- H05K2201/0347—Overplating, e.g. for reinforcing conductors or bumps; Plating over filled vias
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/095—Conductive through-holes or vias
- H05K2201/09581—Applying an insulating coating on the walls of holes
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/05—Patterning and lithography; Masks; Details of resist
- H05K2203/0562—Details of resist
- H05K2203/0565—Resist used only for applying catalyst, not for plating itself
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/07—Treatments involving liquids, e.g. plating, rinsing
- H05K2203/0703—Plating
- H05K2203/072—Electroless plating, e.g. finish plating or initial plating
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/13—Moulding and encapsulation; Deposition techniques; Protective layers
- H05K2203/1377—Protective layers
- H05K2203/1383—Temporary protective insulating layer
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/14—Related to the order of processing steps
- H05K2203/1423—Applying catalyst before etching, e.g. plating catalyst in holes before etching circuit
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/0094—Filling or covering plated through-holes or blind plated vias, e.g. for masking or for mechanical reinforcement
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
- H05K3/06—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
- H05K3/061—Etching masks
- H05K3/064—Photoresists
Landscapes
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Organic Chemistry (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Materials Engineering (AREA)
- Mechanical Engineering (AREA)
- Metallurgy (AREA)
- General Chemical & Material Sciences (AREA)
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
- Chemically Coating (AREA)
- Manufacturing Of Printed Wiring (AREA)
Description
1. Aufbringung eines ätzfesten Musters auf den mit Kupferfolie beaufschlagten Isolierstoffträger;
2. Abätzen der frei liegenden Kupferfolie;
3. Entfernung des ätzfesten Überzuges von dem Leitungsmuster;
4. Aufbringung eines säurefesten Überzuges über die gesamte Oberfläche der Leiterplatte;
5. Einbringung von Lochungen durch den Isolierstoffträger;
6. Sensibilisierung der nicht mit säurefestem Überzug versehenen Lochwandungen;
7. Entfernung des säurefesten Überzuges und
8. Einbringung des Isolierstoffträgers bzw. der Leiterplatte in ein Plattierungsbad zur
stromlosen Kupferabscheidung.
2. Verfahren nach Anspruch 1, gekennzeichnet durch die Kombination einzelner Verfahrensschritte in folgender Reihenfolge:
1. Einbringung von Lochungen in einen mit Kupferfolie wenigstens einseitig überzogenen
Isolierstoffträger;
2. Sensibilisierung der Gesamtoberfläche des Isolierstoff trägers;
3. stromlose Kupferabscheidung im Plattierungsbad auf der sensibilisierten Oberfläche;
4. Aufbringung eines ätzfesten Leitungsmusters;
5. Abätzung der frei liegenden Oberflächenbereiche der Kupferfolie und
6. Entfernung der ätzfesten Uberzugsschicht..
3. Verfahren nach Anspruch 2, dadurch gekennzeichnet, daß in der Reihenfolge der einzelnen
Verfahrensschritte die stromlose Kupferabscheidung im Plattierungbad erst nach der Entfernung
der ätzfesten Uberzugschicht erfolgt.
Die Erfindung bezieht sich auf ein Verfahren zur Herstellung von auf Isolierstoffträger aufgebrachte
gedruckte Schaltungen od. dgl., wobei Leitungsverbindungen des mittels Siebdruck, Offsetdruck oder
anderen derartigen Verfahren aufgebrachten Leitungsmusters durch Lochungen hindurchgeführt sind,
deren Wandungen mit Metallbelegungen beaufschlagt sind, und wobei nach entsprechender Sensibilisierung
die stromlose Metallabscheidung Anwendung findet. Die Verwendung metallisierter Lochungen in Isolierstoffträgern
zum Verbinden verschiedener in mehreren Ebenen angeordneter Leiterzüge bzw. zur Verbesserung
der Lötstellen zwischen Bauelementen-Anschlüssen und Leiterzügen gedruckter Schaltungen
hat in der einschlägigen Technik große Verbreitung gefunden. Die in diesem Zusammenhang zur Anwendung
gebrachten Verfahren sind jedoch zufolge ihrer Kompliziertheit kostspielig und teilweise auch qualitativ
nicht voll befriedigend. Bei einem bekannten Verfahren wird zunächst eine nur wenige μ dünne
Schicht aus stromlos abgeschiedenem Metall vorgegeben, die als leitfähige Unterlage für den Aufbau einer
galvanisch hergestellten Metallschicht gewünschter Dicke dient. Um gedruckte Schaltungen mit metallisierten
Lochungen herzustellen, wird in der Regel von ein oder beidseitig mit einer Kupferfolie von beispielsweise
35 μ kaschierten Platte aus Isoliermaterial, beispielsweise einer solchen aus Phenol oder Epoxydharzen
ausgegangen. Die Weiterverarbeitung kann in unterschiedlicher Weise vorgenommen werden. Weitgehend
verbreitet ist das folgende Verfahren:
Zunächst werden die zu metallisierenden Lochungen in den Isolierstoffträger eingebracht und für die
stromlose Metallabscheidung sensibilisiert. Hierauf werden stromlos arbeitende Metallabscheidungsbäder
zur Einwirkung gebracht, um eine Metall- vorzugsweise Kupferschicht herzustellen, deren Stärke gerade
ausreicht, um die Strombelastung bei einer nachfolgenden galvanischen Metallisierung ohne Schaden
auszuhalten. Nachfolgend wird eine beispielsweise im Siebdruckverfahren hergestellte Maske aufgebracht,
welche jene Gebiete der Folienoberfläche bedeckt, die nicht Leiterzüge der gedruckten Schaltung werden
sollen (Negativ-Maske), um anschließend galvanisch eine Schicht auf der Folienoberfläche, die von der
Maske unbedeckt geblieben ist, sowie auf der mit dem stromlos hergestellten dünnen Metallüberzug ausgestatteten
Lochwand abzuscheiden. Diese Metallschicht besteht beispielsweise zunächst aus einer Kupferschicht
genügender Dicke, um die elektrischen Leitfähigkeitsanforderungen zu erfüllen und einer
darauf abgeschiedenen relativ dünnen Deckschicht aus einem oder mehreren Metallen, die gegenüber
Kupferätzlösungen beständig sind. Als Beispiel seien Nickel-Gold, Silber und Zinn/Blei Schichten genannt.
Anschließend wird die Maskenschicht entfernt und die nunmehr frei liegende ursprüngliche Folienkupferschicht
zwischen den Leiterzügen weggeätzt.
Dieses bekannte Herstellverfahren ist jedoch nicht nur verhältnismäßig kompliziert, _die erforderliche
galvanische Metallisierung bedingt auch zwangläufig, daß die Herstellung metallisierter Lochungen mit
abnehmendem Lochdurchmesser zunehmend schwieriger und bei sehr dünnen Lochungen unmöglich wird.
Ursache hierfür ist die Abhängigkeit der galvanischen Abscheidung von dem äußeren elektrischen Feld. Da
der Felddurchgriff in Bohrungen mit kleiner werdendem Durchmesser und zunetamehder Lochtiefe stark
abnimmt, wird wesentlich weniger Metall auf den Lochwandungen als auf der Folienoberfläche abgeschieden.
Um eine einigermaßen ausreichende Schichtdicke in der Isoliermaterialmitte zu erreichen,
bedarf es des Aufbaus einer übermäßig dicken Metallschicht auf der Folienoberfläche.
Auch ist es bekannt, Zusätze den Metallisierungs-
Auch ist es bekannt, Zusätze den Metallisierungs-
3 4
Bädern zuzugeben, um die Abscheidung auf den ohne äußeres elektrisches Feld arbeitende Bäder, sind
Lochwandungen gegenüber jener auf der Folienober- frei von der abgeschiedenen Metallschicht. Sie sind
fläche vorteilhafter zu gestalten. Damit ist zwar die daher geeignet, gleichmäßige Schichten auch in exGrenze für galvanisch herstellbare metallisierte Lö- trem dünnen und tiefen Löchern aufzubauen. Da
eher zugunsten kleinerer Durchmesser hinausgescho- '5 autokatalytische Badlösungen an der Oberfläche des
ben, nicht jedoch aufgehoben. Die Zusatzmittel wer- aus ihnen abgeschiedenen Metalls zur weiteren Abden
in geringen Mengen mit abgeschieden und führen scheidung katalysiert werden, können für alle praktizu
Komplikationen bezüglich der Haftung nachfol- sehen Zwecke beliebig dicke Schichten vermittels dergend
aufzubringender Schichten, wie Nickel oder artiger stromlos arbeitender Bäder hergestellt werden.
Gold. Ebenso bedarf es eines aufwendigen und io Stromlos abgeschiedene Kupferschichten sind jedoch
schwierigen Verfahrens, um die Haftung zwischen in der Regel außerordentlich spröde und zeigen häuf ig
dem galvanisch abgeschiedenen Kupfer und üblichen, eine pulverartige Struktur. Zudem sind stromlos arauf
der Kupferfolienoberfläche ausgeschiedenen, ... behende Verkupferungsbäder oftmals instabil und unstromlosen
Metallfilmen sicherzustellen. brauchbar, um über längere Zeiträume sicher und
Für Oberflächenstrukturen, wie Schrauben od. dgl., 15 wirtschaftlich zu arbeiten. Um eine elektrisch einist
es im übrigen nicht neu, stromlose Nickelschichten wandfreie und auch mechanisch — insbesondere gein
gleichmäßiger Dicke abzuscheiden. genüber thermischen Belastungen wie jenen bei einem
'Der Erfindung liegt die Aufgabe zugrunde, die Lo- Lötvorgang — feste Metallschicht und Verbindung
chungen in Isolierstoff trägem mit metallisierten Wan- zwischen dieser und dem beispielsweise zum Aufbau
düngen auf einfache, sichere und wirtschaftliche ao von Leiterzügen benutzten oder mitbenutzten Folien-Weise
auch für Lochungen kleinsten Durchmessers zu kupfer zu erzielen, ist es notwendig, ein stromlos herermöglichen,
gestelltes Kupfer zu benutzen, das hohe Duktilität auf-
Nach dem erfindungsgemäßen Verfahren soll weist und eine feinkristalline Struktur aufweist, die
sichergestellt werden, daß der Metallbelag über die frei von pulverartiger Abscheidung ist. Solche Schich-
ganze Lochtiefe gleichmäßige Dicke aufweist, und 35 ten können jedoch aus stromlos arbeitenden Bädern
daß Lochungen mit praktisch beliebig geringem hergestellt werden, die neben üblichen Bestandteilen
Durchmesser und beliebig großer Tiefe einwandfrei einschließlich eines Komplexbildners für Kupfer-
ünd einfach mit metallisierten Wandungen ausgestat- (Il)-Ionen auch eine geringe Menge eines Komplex-
tet werden können. Dies ist im Hinblick auf die bildners für Kupfer-(I)-Ionen enthalten. Als Beispiel
schnell fortschreitende Miniaturisierung und für die 30 für eine solche Badlösung kann eine Verkupferungs-
Herstellung von relativ dicken, sogenannten flüssigkeit dienen, die ein wasserlösliches Kupfersalz
Mehrebenen-Leiterplatten mit ihren in der Regel in einer Menge zwischen 0,5 g und der Sättigungskon-
gleichfalls gerüigdurchmeßrigen Bohrungen von gro- zentration (0,002 bis 0,15 Mol/liter oder mehr), einen
Bei Bedeutung. Komplexer für Kupfer-(II)-Ionen in einer Menge, die
Die Lösung dieser Aufgabe wird für ein Verfahren 35 dem 0,5 bis 2,5fachen der anwesenden Kupfer-Ionen
der eingangs genannten Art durch die Kombination entspricht, ein Reduktionsmittel, beispielsweise
folgender Verfahrensschritte erreicht: Formaldehyd, in einer Konzentration von 0,06 bis 3,4
: 1. Aufbringung eines ätzfesten Musters auf den mit Mol/Liter ein Alkalimetallhydroxid in einer Menge
Kupferfolie beaufschlagten Isolierstoff träger; dlf ausreicht, um emen pH-Wert der der Lösung zwi-
V 2. Abätzen der frei liegenden Kupferfolie; 4° schen 10'5 und 14 (bei Formaldehyd als Reduktions-
V3. Entfernung des ätzfesten Überzuges von dem "\lttel) und .emen Komplexbildner für .Kupfer-
: Leitunesmuster (I)-Ionen in einer Menge von 0,0002 bis 0,06 Mol/Li-
'.4. Aufbringung eines säurefesten Überzuges über ter>
sowie Wasser für einen Liter Lösun§ enthält. Als
;: die gesamte Oberfläche der Leiterplatte; Komplexbildner können für das Kupfer-(I)-Ion be-
.::i5. Einbringung von Lochungen durch den Isolier- 45 vorzugt wasserlösliche anorganische oder organische
■''■' stoffträser Cyanide verwendet werden, wobei geeignete anorga-
:6. Sensibilisierung der nicht mit säurefestem Über- n.ische Cyanide, insbesondere die Alkalimetallcyanide
zug versehenen Lochwandungen; smc*· . .
7. Entfernung des säurefesten Überzuges und Leitfähige Verbindungswege in Isolierstoffen, wie
8. Einbringung des Isolierstoffträgers bzw. der 5° metallisierte Lochungen in gedruckten Schaltungen,
Leiterplatte in ein Plattierungsbad zur stromlo- zeichnen slch demnach erfindungsgemäß besonders
sen Kupferabscheidung. dadurch aus, daß die gesamte Leitkupferschicht auf
den Lochwandungen aus duktilem, stromlos abge-
Eine weitere vorteilhafte Verfahrenskombination schiedenem Kupfer besteht, und daß dieser Metallist durch folgende Reihenfolge gegeben: 55 niederschlag aus einem metallischen Kupfer besteht,
1. Einbringung von Lochungen in einen mit Kup- das in mni§em metallischem Kontakt mit entsprechenferfolie
wenigstens einseitig überzogenen Isolier- den Flachenbezirken von Leiterzugen steht. Nach
stoffträeer dem vorliegenden Verfahren wird nicht nur die Her-
2. Sensibilisierung der Gesamtoberfläche des Iso- stellung solcher Metallschichten auf Lochwandungen
lierstoffträgers· 6o od. dgl. wesentlich vereinfacht und deren Qualität we-
3. stromlose Kupferabscheidung im Plattieruhgs- sentlkh vergrößert, es wird darüber hinaus auch mögbad
auf der sensibilisierten Oberfläche; hch>
die Innenflächen von Löchern mit einem Durch-
4. Aufbringung eines ätzfesten Leitungsmusters; messer der nur Bruchteile eines Millimeters ausma-
5. Abätzung der frei liegenden Oberflächenbereiche chen kann und die .durch Platten großer Dicke hinder
Kupferfolie und 6S durchgeführt sind, sicher zu metallisieren.
6. Entfernung der ätzfesten Überzugsschicht. Die Erfindung wird nachfolgend an Hand von Figuren
näher beschrieben, die der Verdeutlichung der Stromlos, also ohne äußere Stromzufuhr und damit einzelnen in bestimmter Reihenfolge vorgegebenen
5 6
Verfahrensschritte für verschiedene vorteilhafte Ver- sehenen Stellen mit Lochungen 21 versehen, so daß
fahrensweisen dienen sollen. der in Fig. 2A im Querschnitt dargestellte Zustand
F i g. 1 zeigt die einzelnen Verfahrensschritte für vorliegt. Hierauf wird die gelochte Leiterplatte sensi-
eines der besonders bevorzugten erfindungsgemäßen bilisiert und anschließend einem autokatalytischen
Verfahren. Die Isolierstoffschicht 10 kann beispiels- 5 Bad für die stromlose Abscheidung von duktilem
weise aus einer mit Phenol getränkten Papierschich- Kupfer ausgesetzt. Das derart erzielte Zwischenpro-
tung bestehen, auf der Kupferfolienkaschierungen 12 dukt stellt F i g. 2 B dar, wobei die Bezugszeichen 24
auf beiden Oberflächenseiten vorhanden sind; und 25 sowohl die Folienoberfläche als auch alle
(Fig. IA) Lochwandungen überziehende Kupferschicht darstel-
Fig. IB zeigt eine Querschnittdarstellung nach io len. Die Kupferschicht besitzt die endgültig gedem
Herstellen einer dem gewünschten Leiterbild ent- wünschte Stärke. Anschließend wird eine Maske hersprechenden
Maske aus einem Material, das der zu gestellt, die nur jene Gebiete unbedeckt läßt, welche in
verwendenden Ätzlösung widersteht. Diese Maske der fertigen Leiterplatte frei von Metall sein sollen,
kann beispielsweise im Lichtdruck oder im Siebdruck Dies kann beispielsweise derart geschehen, daß zuhergestellt
werden. Die Abdeckmaske ist mit dem Be- 15 nächst die Oberfläche der Leiterplatte einschließlich
zugszeichen 14 bezeichnet; der Lochwandungen mit einem ätzfesten Photolack
Fig. IC zeigt den Zustand nach dem Wegätzen der überzogen wird, nachfolgend diese durch eine ent-Kupferfolie
in den nicht von der Maske abgedeckten sprechende Schablone belichtet und entwickelt und
Bereichen. Anschließend wird die Abdeckmaske 14 damit eine Maske hergestellt wird, die sowohl die
entfernt und die gesamte Plattenoberfläche mit einer 20 Lochwaiidungen als auch jene Teile der Folienober-Abdeckschicht
16 versehen; fläche überzieht, die den gewünschten Leiterzügen
Fig. ID zeigt den * hiernach erhaltenen Zustand. entsprechen.
Nunmehr werden die Lochungen, beispielsweise Eine weitere Ausführungsform des Verfahrens ist
durch Stanzen oder Bohren eingebracht. So ergibt sich in F i g. 3 schematisch dargestellt. Als Ausgangsmatedas
in F i g. 1E dargestellte Zwischenprodukt mit der 25 rial dient wiederum beidseitig kupferkaschiertes Iso-Lochung
17. Nachfolgend wird der so vorbereitete lierstoffmaterial. Dieses wird zunächst an den geIsolierstoff
träger in üblicher Weise weiterbehandelt, wünschten Stellen mit Lochungen versehen. Sodann
um die Lochwandungen für die katalytische Einlei- wird die perforierte Leiterplatte in üblicher Weise
tung der stromlosen Metallabscheidung zu sensibili- einem Sensibilisierungsvorgang unterworfen, um so
sieren. Dies kann beispielsweise durch Behandlung 30 die Lochwandungen für die stromlose Metallabscheimit
Zinnsalz- und Palladiumsalzlösungen geschehen. dung zu katalysieren. Fig. 3A zeigt diesen Zustand,
Sodann wird die Abdeckschicht 16 entfernt und der wobei 30 die Isolierstoffschicht, 32 die Kupferfolie
plattenförmige Träger einem autokatalytisch arbei- und 31 eine der Lochungen darstellen. Hierauf wird
tenden stromlos metallisierenden Bade ausgesetzt, das die Folienoberfläche in an sich bekannter Weise mit
eine duktile Kupferschicht 18 sowohl auf der Folien- 35 einer Maske 34 versehen, die dem gewünschten
kupferoberfläche der Leiterzüge als auch auf den Leiterzugmuster entspricht. (Fig.3B). Wird an-Lochwandungen
in der Stärke abscheidet, die für die schließend die so vorbereitete Platte einer Ätzlösung
gedruckten Schaltungen ausreichend ist. für Kupfer ausgesetzt, so ergibt sich das in F i g. 3 C
Fig. IF zeigt die fertige gedruckte Schaltung im dargestellte Zwischenprodukt.
Querschnitt. 40 Wird nun die ätzresistente Maske 34 entfernt, so er-
Fig.2 bezieht sich auf eine andere Ausführungs- gibt sich Fig. 3D. Fig. 3E zeigt das Fertigprodukt,
form des erfindungsgemäßen Verfahrens. Hierbei das sich ergibt, wenn das Zwischenprodukt nach
wird wiederum von kupferkaschiertem Basismaterial Fig.3D einem autokatalytischen, stromlos arbeitenausgegangen,
wobei der Isolierstoffkern 20 beispiels- den Verkupferungsbad für duktiles Metall ausgesetzt
weise aus einer mit Epoxydharz getränkten Glasfaser- 45 wird. Hierbei werden sowohl die Leiterzüge 32 als
gewebeschicht bestehen kann, die von den aufka- auch die Lochwandungen 31 mit einer duktilen, fest
schierten Kupferfolien 22 beaufschlagt ist. Dieses haftenden Kupferschicht 38 überzogen, welche die
Ausgangsmaterial wird zunächst an den hierfür vorge- hierfür gewünschte, endgültige Dicke besitzt.
Hierzu 1 Blatt Zeichnungen
Claims (1)
1. Verfahren zur Herstellung von;auf Isolierstoffträger
aufgebrachte gedruckte Schaltungen od. dgl., wobei Leitungsverbindungen des mittels
Siebdruck, Offsetdruck oder anderen derartigen Verfahren aufgebrachten Leitungsmusters durch
Lochungen hindurchgeführt sind, deren Wandungen mit Metallbelegungen beaufschlagt sind, und
wobei nach entsprechender Sensibilisierung die stromlose Metallabscheidung Anwendung findet,
gekennzeichnet durch die Kombination einer Mehrzahl von die Abscheidung duktilem
Kupfers wenigstens auf den Lochwandungen ausschließlich stromlos ermöglichenden Verfahrensschritten in folgender Reihenfolge:
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US289633A US3269861A (en) | 1963-06-21 | 1963-06-21 | Method for electroless copper plating |
Publications (2)
Publication Number | Publication Date |
---|---|
DE1521436A1 DE1521436A1 (de) | 1970-01-08 |
DE1521436B2 true DE1521436B2 (de) | 1972-10-12 |
Family
ID=23112377
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19641521436 Ceased DE1521436B2 (de) | 1963-06-21 | 1964-06-22 | Verfahren zum Herstellen von auf Isolierstofftrager aufgebrachte ge druckte Schaltungen oder dergleichen |
Country Status (8)
Country | Link |
---|---|
US (1) | US3269861A (de) |
AT (1) | AT250472B (de) |
BR (1) | BR6460196D0 (de) |
CH (1) | CH455898A (de) |
DE (1) | DE1521436B2 (de) |
DK (1) | DK125903B (de) |
GB (1) | GB1056814A (de) |
NL (1) | NL6407079A (de) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE3121131A1 (de) * | 1981-05-27 | 1983-06-01 | AEG-Telefunken Nachrichtentechnik GmbH, 7150 Backnang | Verfahren zur herstellung von mit leiterbahnen versehenen schaltungsplatten mit metallischen durchkontaktierungen |
Families Citing this family (50)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
GB1095117A (en) * | 1963-12-26 | 1967-12-13 | Matsushita Electric Ind Co Ltd | Method of making printed circuit board |
DE1275646B (de) * | 1965-05-10 | 1968-08-22 | Siemens Ag | Verfahren zur Herstellung einer thermoelektrischen Anordnung |
US3415679A (en) * | 1965-07-09 | 1968-12-10 | Western Electric Co | Metallization of selected regions of surfaces and products so formed |
AT310285B (de) * | 1966-02-22 | 1973-09-25 | Photocircuits Corp | Verfahren zur Herstellung eines Schichtkörpers für gedruckte Schaltungen |
US3426427A (en) * | 1966-08-01 | 1969-02-11 | Gen Dynamics Corp | Internal connection method for circuit boards |
US3481777A (en) * | 1967-02-17 | 1969-12-02 | Ibm | Electroless coating method for making printed circuits |
DE1615961A1 (de) * | 1967-04-12 | 1970-06-25 | Degussa | Verfahren zur Herstellung von gedruckten Schaltungen |
FR1577660A (de) * | 1967-08-18 | 1969-08-08 | ||
US3640765A (en) * | 1969-08-06 | 1972-02-08 | Rca Corp | Selective deposition of metal |
US3628999A (en) * | 1970-03-05 | 1971-12-21 | Frederick W Schneble Jr | Plated through hole printed circuit boards |
JPS50112231A (de) * | 1974-02-15 | 1975-09-03 | ||
US4073981A (en) * | 1977-03-11 | 1978-02-14 | Western Electric Company, Inc. | Method of selectively depositing metal on a surface |
GB2000874B (en) * | 1977-07-12 | 1982-02-17 | Asahi Chemical Ind | Process for producing image and photosensitive element therefor and method of producing printed circuit board |
CH632356A5 (de) * | 1977-12-15 | 1982-09-30 | Bbc Brown Boveri & Cie | Verfahren zur herstellung von metallmustern auf siliziumscheiben fuer die thermomigration. |
JPS5494869A (en) * | 1978-01-11 | 1979-07-26 | Hitachi Ltd | Production of semiconductor device |
US4191789A (en) * | 1978-11-02 | 1980-03-04 | Bell Telephone Laboratories, Incorporated | Fabrication of bi-level circuits |
DE2932536A1 (de) * | 1979-08-09 | 1981-02-26 | Schering Ag | Verfahren zur herstellung von gedruckten schaltungen |
NL183380C (nl) * | 1979-12-27 | 1988-10-03 | Asahi Chemical Ind | Van een patroon voorziene en een dikke laag omvattende geleiderconstructie en werkwijze voor het vervaardigen daarvan. |
USH325H (en) | 1980-07-30 | 1987-09-01 | Richardson Chemical Company | Electroless deposition of transition metals |
DE3279915D1 (en) * | 1981-12-11 | 1989-10-05 | Western Electric Co | Circuit board fabrication leading to increased capacity |
US4593016A (en) * | 1985-02-14 | 1986-06-03 | International Business Machines Corporation | Process for manufacturing a concentrate of a palladium-tin colloidal catalyst |
CA2018208C (en) * | 1989-06-16 | 1995-01-31 | Albert Ott | Method of manufacturing printed circuit boards |
US5302492A (en) * | 1989-06-16 | 1994-04-12 | Hewlett-Packard Company | Method of manufacturing printing circuit boards |
US5355019A (en) * | 1992-03-04 | 1994-10-11 | At&T Bell Laboratories | Devices with tape automated bonding |
GB9212395D0 (en) * | 1992-06-11 | 1992-07-22 | Knopp John F D | Method of making a printed circuit board |
US5758412A (en) * | 1992-06-11 | 1998-06-02 | Macdermid, Incorporated | Method of making a printed circuit board |
GB2284509B (en) * | 1993-12-03 | 1997-11-26 | John Frederick David Knopp | Method of making a printed circuit board |
AU4338693A (en) * | 1992-06-11 | 1994-01-04 | John Frederick David Knopp | Method of making a printed circuit board |
US5840402A (en) * | 1994-06-24 | 1998-11-24 | Sheldahl, Inc. | Metallized laminate material having ordered distribution of conductive through holes |
US5620612A (en) * | 1995-08-22 | 1997-04-15 | Macdermid, Incorporated | Method for the manufacture of printed circuit boards |
GB9520887D0 (en) * | 1995-10-12 | 1995-12-13 | Philips Electronics Nv | Method of plating through holes of a printed circuit board |
US6044550A (en) * | 1996-09-23 | 2000-04-04 | Macdermid, Incorporated | Process for the manufacture of printed circuit boards |
US6023842A (en) * | 1996-09-24 | 2000-02-15 | Macdermid, Incorporated | Process for the manufacture of printed circuit boards |
US5747098A (en) * | 1996-09-24 | 1998-05-05 | Macdermid, Incorporated | Process for the manufacture of printed circuit boards |
US5862010A (en) * | 1997-07-08 | 1999-01-19 | International Business Machines Corporation | Transducer suspension system |
US6518160B1 (en) * | 1998-02-05 | 2003-02-11 | Tessera, Inc. | Method of manufacturing connection components using a plasma patterned mask |
US6162365A (en) * | 1998-03-04 | 2000-12-19 | International Business Machines Corporation | Pd etch mask for copper circuitization |
US6265075B1 (en) | 1999-07-20 | 2001-07-24 | International Business Machines Corporation | Circuitized semiconductor structure and method for producing such |
US20060178007A1 (en) * | 2005-02-04 | 2006-08-10 | Hiroki Nakamura | Method of forming copper wiring layer |
JP5491528B2 (ja) * | 2009-02-06 | 2014-05-14 | エルジー・ケム・リミテッド | 絶縁された導電性パターンの製造方法及び積層体 |
TWI441585B (zh) * | 2012-02-29 | 2014-06-11 | Line laminating circuit structure | |
US9398703B2 (en) | 2014-05-19 | 2016-07-19 | Sierra Circuits, Inc. | Via in a printed circuit board |
US10849233B2 (en) | 2017-07-10 | 2020-11-24 | Catlam, Llc | Process for forming traces on a catalytic laminate |
US10349520B2 (en) | 2017-06-28 | 2019-07-09 | Catlam, Llc | Multi-layer circuit board using interposer layer and conductive paste |
US10765012B2 (en) | 2017-07-10 | 2020-09-01 | Catlam, Llc | Process for printed circuit boards using backing foil |
US10827624B2 (en) | 2018-03-05 | 2020-11-03 | Catlam, Llc | Catalytic laminate with conductive traces formed during lamination |
US11460778B2 (en) * | 2018-04-12 | 2022-10-04 | Versum Materials Us, Llc | Photoresist stripper |
CN109195341A (zh) * | 2018-09-12 | 2019-01-11 | 安捷利(番禺)电子实业有限公司 | 一种提高线路铜层厚度和宽度的精密印制电路板的制备方法 |
CN112312668A (zh) * | 2020-10-26 | 2021-02-02 | 江西志浩电子科技有限公司 | 一种使用感光油墨生产外层线路的制作方法 |
CN115011952B (zh) * | 2022-06-10 | 2023-06-20 | 江苏富乐华半导体科技股份有限公司 | 一种预防陶瓷覆铜基板表面化学镀银漏镀的方法 |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US2897409A (en) * | 1954-10-06 | 1959-07-28 | Sprague Electric Co | Plating process |
US3119709A (en) * | 1956-09-28 | 1964-01-28 | Atkinson Lab Inc | Material and method for electroless deposition of metal |
US3031344A (en) * | 1957-08-08 | 1962-04-24 | Radio Ind Inc | Production of electrical printed circuits |
US3075856A (en) * | 1958-03-31 | 1963-01-29 | Gen Electric | Copper plating process and solution |
US2938805A (en) * | 1958-03-31 | 1960-05-31 | Gen Electric | Process of stabilizing autocatalytic copper plating solutions |
US3134690A (en) * | 1960-02-09 | 1964-05-26 | Eriksson Lars Erik | Method for deposition of a copper layer on a non-conductive material |
US3095309A (en) * | 1960-05-03 | 1963-06-25 | Day Company | Electroless copper plating |
US3146125A (en) * | 1960-05-31 | 1964-08-25 | Day Company | Method of making printed circuits |
-
1963
- 1963-06-21 US US289633A patent/US3269861A/en not_active Expired - Lifetime
-
1964
- 1964-06-19 BR BR160196/64A patent/BR6460196D0/pt unknown
- 1964-06-19 GB GB25359/64A patent/GB1056814A/en not_active Expired
- 1964-06-20 DK DK313164AA patent/DK125903B/da unknown
- 1964-06-22 CH CH813464A patent/CH455898A/de unknown
- 1964-06-22 NL NL6407079A patent/NL6407079A/xx unknown
- 1964-06-22 DE DE19641521436 patent/DE1521436B2/de not_active Ceased
- 1964-06-22 AT AT536464A patent/AT250472B/de active
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE3121131A1 (de) * | 1981-05-27 | 1983-06-01 | AEG-Telefunken Nachrichtentechnik GmbH, 7150 Backnang | Verfahren zur herstellung von mit leiterbahnen versehenen schaltungsplatten mit metallischen durchkontaktierungen |
Also Published As
Publication number | Publication date |
---|---|
DK125903B (da) | 1973-05-21 |
NL6407079A (de) | 1964-12-22 |
CH455898A (de) | 1968-05-15 |
US3269861A (en) | 1966-08-30 |
BR6460196D0 (pt) | 1973-12-26 |
GB1056814A (en) | 1967-02-01 |
AT250472B (de) | 1966-11-10 |
DE1521436A1 (de) | 1970-01-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE1521436B2 (de) | Verfahren zum Herstellen von auf Isolierstofftrager aufgebrachte ge druckte Schaltungen oder dergleichen | |
DE3045281C2 (de) | Loesung und verfahren zur elektrochemischen metallisierung von dielektrika | |
DE3341431C2 (de) | ||
DE4447897B4 (de) | Verfahren zur Herstellung von Leiterplatten | |
DE4292563C1 (de) | Verfahren zur Metallisierung von Substraten unter Verwendung einer Verarmungsreaktions-Metalloxid-Reduzierung | |
DE3323476C2 (de) | ||
DE3002166A1 (de) | Verfahren zur herstellung von gedruckten schaltungsplatten | |
DE2242132B2 (de) | Verfahren zur Herstellung einer durchkontaktlerten Leiterplatte | |
DE102004005300A1 (de) | Verfahren zum Behandeln von Trägermaterial zur Herstellung von Schltungsträgern und Anwendung des Verfahrens | |
DE3408630A1 (de) | Verfahren und schichtmaterial zur herstellung durchkontaktierter elektrischer leiterplatten | |
DE2739494A1 (de) | Verfahren zum herstellen von elektrischen leiterplatten und basismaterial fuer solche | |
DE19740431C1 (de) | Verfahren zum Metallisieren eines elektrisch nichtleitende Oberflächenbereiche aufweisenden Substrats | |
DE3008434C2 (de) | ||
DE1665314C2 (de) | Basismaterial zur Herstellung gedruckter Schaltungen | |
DE19544514C2 (de) | Verfahren und Reduzierlösung zum Metallisieren einer Oberfläche | |
DE3006117C2 (de) | Verfahren zum Herstellen von Leiterplatten mit mindestens zwei Leiterzugebenen | |
DE2014138C3 (de) | Verfahren zur Herstellung von gedruckten Leiterplatten | |
EP0802266B1 (de) | Verfahren zur Herstellung von induktiv arbeitenden Zählsystemen | |
DE4314259C2 (de) | Verfahren zur Durchkontaktierung von Leiterplatten mittels leitfähiger Kunststoffe zur direkten Metallisierung | |
DE1665395B1 (de) | Verfahren zur herstellung gedruckter leiterplatten | |
DE102021126402B4 (de) | Verfahren zum Herstellen elektrisch leitfähiger Strukturen | |
DE2161829A1 (de) | Verfahren zur Herstellung einer gedruckten Schaltungsplatte | |
DE19540122C2 (de) | Verfahren zur stromlosen Metallisierung und seine Anwendung | |
DE2348966C3 (de) | Mehrlagen-Leiterplatte und deren Herstellungs-Verfahren | |
DE2109576C3 (de) | Verfahren zur Herstellung gedruckter Schaltungen |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
BHV | Refusal |