TWI441585B - Line laminating circuit structure - Google Patents

Line laminating circuit structure Download PDF

Info

Publication number
TWI441585B
TWI441585B TW101106506A TW101106506A TWI441585B TW I441585 B TWI441585 B TW I441585B TW 101106506 A TW101106506 A TW 101106506A TW 101106506 A TW101106506 A TW 101106506A TW I441585 B TWI441585 B TW I441585B
Authority
TW
Taiwan
Prior art keywords
layer
circuit
substrate
alloy
circuit layer
Prior art date
Application number
TW101106506A
Other languages
English (en)
Other versions
TW201336368A (zh
Inventor
Jun Chung Hsu
Chi Ming Lin
Tso Hung Yeh
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed filed Critical
Priority to TW101106506A priority Critical patent/TWI441585B/zh
Priority to US13/663,141 priority patent/US8754328B2/en
Publication of TW201336368A publication Critical patent/TW201336368A/zh
Application granted granted Critical
Publication of TWI441585B publication Critical patent/TWI441585B/zh

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/22Secondary treatment of printed circuits
    • H05K3/28Applying non-metallic protective coatings
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4644Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03Conductive materials
    • H05K2201/0332Structure of the conductor
    • H05K2201/0335Layered conductors or foils
    • H05K2201/0347Overplating, e.g. for reinforcing conductors or bumps; Plating over filled vias
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/22Secondary treatment of printed circuits
    • H05K3/24Reinforcing the conductive pattern
    • H05K3/243Reinforcing the conductive pattern characterised by selective plating, e.g. for finish plating of pads
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00Stock material or miscellaneous articles
    • Y10T428/12All metal or with adjacent metals
    • Y10T428/12472Microscopic interfacial wave or roughness

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Laminated Bodies (AREA)

Description

線路積層板之複層線路結構
本發明涉及一種線路積層板之複層線路結構,主要是在線路金屬層上鍍覆合金奈米層,而不需預留線路寬度補償。
參閱第一圖,習用技術線路積層板之線路結構的剖面示意圖。習用技術線路積層板之線路結構1包含基板10、線路金屬層25、以及覆蓋層30。基板10的上表面為一粗糙表面15,線路金屬層25形成在基板10的上表面上,通常由銅、鋁、銀、金的至少其中之一所製成,覆蓋層30為黏結膠或防焊層,將線路金屬層25覆蓋,由於線路金屬層25與覆蓋層30的材料不同,為了避免脫層,通常會將線路金屬層25的表面利用化學、機械或是電漿等方式粗糙化,增加表面摩擦係數,而改善界面性質,而使外表面形成一粗糙表面27。
然而,習用技術將線路金屬層25的表面粗糙化具有一些缺點,在製作線路金屬層25時,為了將線路金屬層25的表面粗糙化,通常需要預留寬度,以補償粗糙化所減少的寬度,然而,目前的線路密度越來越高,使得在設計上受限明顯的限制,因此,需要一種減少線路補償以增加線路密度的線路結構及製作方法。
本發明的主要目的在於提供一種線路積層板之複層線路結構,該結構包含:一基板,該基板的一上表面及一下表面為平坦表面;一第一線路層,形成於該基板的上表面上;一第二線路層,形成於該基板的下表面上;一第一合金奈米層,包覆該第一線路層;一第二合金奈米層,包覆該第二線路層;以及層的該第一線路層及包覆有該第二合金奈米層的該第二線路層覆蓋,其中該第一線路層、該第二線路層、該第一合金奈米層以及該第二合金奈米層都為平坦表面,平坦表面定義為粗糙度Ra<0.35μm、Rz<3μm,在1000倍光學顯微鏡下以剖面檢視,無法判斷出粗糙度。
本發明的另一目的在於提供一種線路積層板之複層線路結構,該結構包含:一基板,該基板的表面為平坦表面;一第一線路層,形成於該基板的一表面上;一第一合金奈米層,包覆該第一線路層;一覆蓋層,形成於該基板的表面上,將該基板的表面及包覆有該第一合金奈米層的該第一線路層覆蓋;一第三線路層,形成於該覆蓋層之上,且填滿該覆蓋層中對應於該第一線路層的至少一開口,使該第三線路層與該第一線路層電氣連接;一第三合金奈米層,包覆該第三線路層;以及一第二覆蓋層,形成在該覆蓋層之上,將包覆有該第三合金奈米層的該第三線路層覆蓋,其中該第一線路層、該第三線路層、該第一合金奈米層以及該第三合金奈米層都為平坦表面,平坦表面定義為粗糙度Ra<0.35μm、Rz<3μm,在1000倍光學顯微鏡下以剖面檢視,無法判斷出粗糙度。
本發明的再一目的在於提供一種線路積層板之複層線路結構,該結構包含:一基板,其表面為平坦表面;一第一線路層,埋設於該基板之中,並暴露出於該基板的一表面,並與該表面切齊而形成為平坦表面;一第一合金奈米層,鑲埋於該基板之中,形成為包覆該第一線路層,但不包含該第一線路層暴露出於該基板的表面;一第二線路層,形成於該基板相對於暴露出該第一線路層的另一表面,填滿該基板中對應於該第一線路層的至少一開口而與該第一線路層電氣連接;一第二合金奈米層,包覆該第二線路層;以及一覆蓋層,形成於該基板上,將暴露出該第一線路層的表面及包覆該第二合金奈米層之該第二線路層覆蓋,其中該基板、該第一線路層、該第二線路層、該第一合金奈米層以及該第二合金奈米層都為平坦表面,平坦表面定義為粗糙度Ra<0.35μm、Rz<3μm,在1000倍光學顯微鏡下以剖面檢視,無法判斷出粗糙度。
其中第一合金奈米層、該第二合金奈米層及該第三奈米覆蓋層的厚度為5~40nm,且由銅、錫、鋁、鎳、銀、金的至少兩種所製成。
本發明線路積層板之線路結構,主要藉由合金奈米層與覆蓋層或基板之化學鍵結力,而大幅改善了界面接合效果,而改善了習用為了改善界面接合效果將線路金屬層表面粗糙化,而需要預留線路寬度來進行尺寸補償的副作用,由於本發明線路積層板之線路結構的表面平整,不需要預留線路寬度來進行尺寸補償,可以增加線路密度,能夠在同一面積的製作更密集的線路,進而堆疊而形成複層線路結構。
以下配合圖式及元件符號對本創作之實施方式做更詳細的說明,俾使熟習該項技藝者在研讀本說明書後能據以實施。
參閱第二A圖,本發明線路積層板之複層線路結構第一實施例的圖。如第二A圖所示,本發明第一實施例的線路積層板之複層線路結構包含一基板10、第一線路層20、第二線路層22、第一合金奈米層40、第二合金奈米層42以及一覆蓋層30。第一線路層20及第二線路層22分別形成於基板10的上表面及下表面上,第一合金奈米層40包覆該第一線路層20、該第二合金奈米層42包覆該第二線路層22,該覆蓋層30形成於該基板10的表面上,將包覆有該第一合金奈米層40的該第一線路層20及包覆有第二合金奈米層42的該第二線路層22覆蓋,其中基板10的至少一表面、該第一線路層20、第二線路層22、第一合金奈米層40以及第二合金奈米層42都為平坦表面,該平坦表面定義為粗糙度Ra<0.35μm、Rz<3μm,在1000倍光學顯微鏡下以剖面檢視,無法判斷出粗糙度。
參閱第二B圖,本發明線路積層板之複層線路結構第二實施例的圖。如第二B圖所示,本發明第一實施例的線路積層板之複層線路結構包含一基板10、第一線路層20、覆蓋層30、第一合金奈米層40、第三線路層24、第三合金奈米層44,以及第二覆蓋層32,第一線路層20形成於基板10的一表面上,該表面為一平坦表面,第一合金奈米層40包覆該第一線路層20,而覆蓋層30將基板10的表面包覆,並將包覆該第一合金奈米層40之第一線路層20覆蓋,第三線路層24形成於覆蓋層30之上,且填滿覆蓋層30中對應於該第一線路層20的開口35,使得第三線路層24與該第一線路層20電氣連接,第三合金奈米層44包覆該第三線路層24,第二覆蓋層32形成在覆蓋層30之上,將包覆有該第三合金奈米層44的該第三線路層24覆蓋。
進一步地,基板10的另一表面也可以形成一第二線路層22及包覆該第二線路層22的第二合金奈米層42,其中基板10的表面、該第一線路層20、第二線路層22、第三線路層24、第一合金奈米層40、第二合金奈米層42,以及第三合金奈米層44都為平坦表面,該平坦表面定義為粗糙度Ra<0.35μm、Rz<3μm,在1000倍光學顯微鏡下以剖面檢視,無法判斷出粗糙度。
該基板10為絕緣層,例如由FR4玻璃纖維或是雙馬來醯亞胺-三嗪樹脂(BT樹脂)所製成,第一線路層20、第二線路層22及第三線路層24由銅、鋁、銀、金的至少其中之一所製成,第一合金奈米層40、第二合金奈米層42以及第三合金奈米層44,具有5~40nm的厚度,由銅、錫、鋁、鎳、銀、金的至少兩種所製成,該覆蓋層30及該第二覆蓋層32為黏結膠或防焊層(即,綠漆)。
參閱第三A圖,本發明線路積層板之複層線路結構第三實施例的圖。如第三A圖所示,本發明第一實施例的線路積層板之複層線路結構包含一基板10、第一線路層20、第二線路層22、第一合金奈米層40、第二合金奈米層42以及一覆蓋路層22、第一合金奈米層40、第二合金奈米層42以及一覆蓋層30。第一線路層20埋設於基板10之中,並暴露出於基板10的一表面,並與該表面切齊而形成為一平坦表面。第一合金奈米層40鑲埋於基板10之中,形成為包覆第一線路層,但不包含該第一線路層20暴露出於基板10的表面,第二線路層22形成於基板10相對於暴露出第一線路層20的另一表面,填滿基板10中對應該第一線路層20的開口12而與該第一線路層20電氣連接,第二合金奈米層42包覆該第二線路層22,而該覆蓋層30形成於基板10之上,將暴露出該第一線路層20的表面及該第二線路層22完全覆蓋。
進一步地,在該暴露出基板10的第一線路層20的表面,進一步形成一第四合金奈米層46,且該第四奈米覆蓋層46被該覆蓋層30所覆蓋。更進一步地,參照第三B圖,為第三實施例的延伸變化,可以依照如第二實施例的方式,進一步在覆蓋層30形成包覆有第三合金奈米層44之第三線路層24,且該第三線路層24填滿覆蓋層30中對應於該第二線路層22之開口35而與該第二線路層22電氣連接,之後第二覆蓋層32再將包覆有第三合金奈米層44之第三線路層24覆蓋。
在此,基板10的表面、該第一線路層20、第二線路層22、第三線路層24、第一合金奈米層40、第二合金奈米層42、第三合金奈米層44以及第四奈米覆蓋層46都為平坦表面,即,粗糙度Ra<0.35μm、Rz<3μm,在1000倍光學顯微鏡下以剖面檢視,無法判斷出粗糙度。
在此,線路積層板之線路結構的層數,僅用於示例,而不限於此,本領域具有此技術者,可以基於本發明來改變。
本發明線路積層板之線路結構,主要藉由合金奈米層與覆蓋層或基板之化學鍵結力,改善了界面接合效果,而不需為了改善界面接合效果將線路層表面粗糙化,而需要預留線路寬度來進行尺寸補償的副作用,且使本發明線路積層板之線路結構的表面平整,不需要預留線路寬度來進行尺寸補償,可以增加形成複層線路結構。
以上所述者僅為用以解釋本發明之較佳實施例,並非企圖據以對本發明做任何形式上之限制,是以,凡有在相同之發明精神下所作有關本發明之任何修飾或變更,皆仍應包括在本發明意圖保護之範疇。
10...基板
12...開口
15...粗糙表面
20...第一線路層
22...第二線路層
24...第三線路層
25...線路金屬層
27...粗糙表面
30...覆蓋層
32...第二覆蓋層
35...開口
40...第一合金奈米層
42...第二合金奈米層
44...第三合金奈米層
46...第四合金奈米層
第一圖是習用技術線路積層板之線路結構的剖面示意圖。
第二A及第二B圖是本發明第一實施例即第二實施例之線路積層板之複層線路結構的剖面示意圖。
第三A圖及第三B圖是本發明第三實施例線路積層板之複層線路結構及其延伸變化的剖面示意圖。
10...基板
15...粗糙表面
20...第一線路層
22...第二線路層
30...覆蓋層
40...第一合金奈米層
42...第二合金奈米層

Claims (14)

  1. 一種線路積層板之複層線路結構,包含:一基板,該基板的一上表面及一下表面的其中之一為平坦表面;一第一線路層,形成於該基板的上表面上;一第二線路層,形成於該基板的下表面上;一第一合金奈米層,包覆該第一線路層;一第二合金奈米層,包覆該第二線路層;以及一覆蓋層,形成於該基板的表面上,將包覆有該第一合金奈米層的該第一線路層及包覆有該第二合金奈米層的該第二線路層覆蓋,其中該第一線路層、該第二線路層、該第一合金奈米層以及該第二合金奈米層都為平坦表面,平坦表面定義為粗糙度Ra<0.35μm、Rz<3μm,在1000倍光學顯微鏡下以剖面檢視,無法判斷出粗糙度,且該第一合金奈米層、該第二合金奈米層具有5~40nm的厚度,且由銅、錫、鋁、鎳、銀、金的至少兩種所製成。
  2. 如申請專利範圍第1項所述之線路積層板之複層線路結構,其中該第一線路層、該第二線路層由銅、鋁、銀、金的至少其中之一所製成,該覆蓋層為一黏結膠或一防焊層。
  3. 如申請專利範圍第1項所述之線路積層板之複層線路結構,其中該基板為一絕緣層,由FR4玻璃纖維或是雙馬來醯亞胺-三嗪樹脂所製成。
  4. 一種線路積層板之複層線路結構,包含:一基板,該基板的表面為平坦表面;一第一線路層,形成於該基板的一表面上;一第一合金奈米層,包覆該第一線路層; 一覆蓋層,形成於該基板的表面上,將該基板的表面及包覆有該第一合金奈米層的該第一線路層覆蓋;一第三線路層,形成於該覆蓋層之上,且填滿該覆蓋層中對應於該第一線路層的至少一開口,使該第三線路層與該第一線路層電氣連接;一第三合金奈米層,包覆該第三線路層;以及一第二覆蓋層,形成在該覆蓋層之上,將包覆有該第三合金奈米層的該第三線路層覆蓋,其中該第一線路層、該第三線路層、該第一合金奈米層以及該第三合金奈米層都為平坦表面,平坦表面定義為粗糙度Ra<0.35μm、Rz<3μm,在1000倍光學顯微鏡下以剖面檢視,無法判斷出粗糙度,且該第一合金奈米層、該第三合金奈米層具有5~40nm的厚度,且由銅、錫、鋁、鎳、銀、金的至少兩種所製成。
  5. 如申請專利範圍第4項所述之線路積層板之複層線路結構,進一步在該基板對應於該第一線路層之另一表面形成一第二線路層,以及包覆該第二線路層的一第二合金奈米層,並且該第二線路層及該第二合金奈米層被該覆蓋層所包覆。
  6. 如申請專利範圍第4項所述之線路積層板之複層線路結構,其中該第一線路層、該第三線路層由銅、鋁、銀、金的至少其中之一所製成,該覆蓋層及該第二覆蓋層為一黏結膠或一防焊層。
  7. 如申請專利範圍第5項所述之線路積層板之複層線路結構,其中該第二線路層由銅、鋁、銀、金的至少其中之一所製成,該第二合金奈米層具有5~40nm的厚度,且由銅、錫、鋁、鎳、銀、金的至少兩種所製成。
  8. 如申請專利範圍第4項所述之線路積層板之複層線路結構,其中該基板為一絕緣層,由FR4玻璃纖維或是雙馬來醯亞胺-三嗪樹脂所製成。
  9. 一種線路積層板之複層線路結構,包含:一基板,其表面為平坦表面;一第一線路層,埋設於該基板之中,並暴露出於該基板的一表面,並與該表面切齊而形成為平坦表面;一第一合金奈米層,鑲埋於該基板之中,形成為包覆該第一線路層,但不包含該第一線路層暴露出於該基板的表面;一第二線路層,形成於該基板相對於暴露出該第一線路層的另一表面,填滿該基板中對應於該第一線路層的至少一開口而與該第一線路層電氣連接;一第二合金奈米層,包覆該第二線路層;以及一覆蓋層,形成於該基板上,將暴露出該第一線路層的表面及包覆該第二合金奈米層之該第二線路層覆蓋,其中該基板、該第一線路層、該第二線路層、該第一合金奈米層以及該第二合金奈米層都為平坦表面,平坦表面定義為粗糙度Ra<0.35μm、Rz<3μm,在1000倍光學顯微鏡下以剖面檢視,無法判斷出粗糙度。
  10. 如申請專利範圍第9項所述之線路積層板之複層線路結構,進一步在該基板對應於該覆蓋層上形成一第三線路層、包覆該第三線路層之的一第三合金奈米層以及一第二覆蓋層,該第三線路層填滿該覆蓋層中對應於該第二線路層之至少一開口而使該第三線路層與該第二線路層電氣連接,而該第二覆蓋層再將包覆有該第三合金奈米層之第三線路層覆蓋。
  11. 如申請專利範圍第9項所述之線路積層板之複層線路結構,其中該第一線路層、該第二線路層由銅、鋁、銀、金的至 少其中之一所製成,該第一合金奈米層、該第二合金奈米層具有5~40nm的厚度,且由銅、錫、鋁、鎳、銀、金的至少兩種所製成,該覆蓋層為一黏結膠或一防焊層。
  12. 如申請專利範圍第10項所述之線路積層板之複層線路結構,其中該第三線路層由銅、鋁、銀、金的至少其中之一所製成,該第三合金奈米層具有5~40nm的厚度,且由銅、錫、鋁、鎳、銀、金的至少兩種所製成,該第二覆蓋層為一黏結膠或一防焊層。
  13. 如申請專利範圍第9項所述之線路積層板之複層線路結構,其中該基板為一絕緣層,由FR4玻璃纖維或是雙馬來醯亞胺-三嗪樹脂所製成。
  14. 如申請專利範圍第9項所述之線路積層板之複層線路結構,進一步在該第一線路層暴露出於該基板的表面,形成一第四合金奈米層,該第四合金奈米層具有5~40nm的厚度即平坦表面,且該第四奈米覆蓋層被該覆蓋層所覆蓋,該第四覆蓋層由銅、錫、鋁、鎳、銀、金的至少兩種所製成。
TW101106506A 2012-02-29 2012-02-29 Line laminating circuit structure TWI441585B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW101106506A TWI441585B (zh) 2012-02-29 2012-02-29 Line laminating circuit structure
US13/663,141 US8754328B2 (en) 2012-02-29 2012-10-29 Laminate circuit board with a multi-layer circuit structure

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW101106506A TWI441585B (zh) 2012-02-29 2012-02-29 Line laminating circuit structure

Publications (2)

Publication Number Publication Date
TW201336368A TW201336368A (zh) 2013-09-01
TWI441585B true TWI441585B (zh) 2014-06-11

Family

ID=49003189

Family Applications (1)

Application Number Title Priority Date Filing Date
TW101106506A TWI441585B (zh) 2012-02-29 2012-02-29 Line laminating circuit structure

Country Status (2)

Country Link
US (1) US8754328B2 (zh)
TW (1) TWI441585B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019032846A1 (en) * 2017-08-10 2019-02-14 Molex, Llc METHOD AND APPARATUS FOR FORMING AN ELECTRICAL CIRCUIT COMPRISING ALUMINUM AND ONE OR MORE DISSOLVABLE METALS
TWI697082B (zh) * 2019-11-01 2020-06-21 藍勝堃 降低電路板導體訊號損失的結構
CN110831343B (zh) * 2019-11-04 2020-10-02 上海申和热磁电子有限公司 一种dbc基板选择性化学沉银的表面处理方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3269861A (en) * 1963-06-21 1966-08-30 Day Company Method for electroless copper plating
US6117784A (en) * 1997-11-12 2000-09-12 International Business Machines Corporation Process for integrated circuit wiring
US6265075B1 (en) * 1999-07-20 2001-07-24 International Business Machines Corporation Circuitized semiconductor structure and method for producing such
US6467160B1 (en) * 2000-03-28 2002-10-22 International Business Machines Corporation Fine pitch circuitization with unfilled plated through holes
US6504111B2 (en) * 2001-05-29 2003-01-07 International Business Machines Corporation Solid via layer to layer interconnect
JP2003163458A (ja) * 2001-11-29 2003-06-06 Fujitsu Ltd 多層配線基板及びその製造方法
US7260890B2 (en) * 2002-06-26 2007-08-28 Georgia Tech Research Corporation Methods for fabricating three-dimensional all organic interconnect structures
WO2004103039A1 (ja) * 2003-05-19 2004-11-25 Dai Nippon Printing Co., Ltd. 両面配線基板および両面配線基板の製造方法並びに多層配線基板
TWI330053B (en) * 2006-08-14 2010-09-01 Unimicron Technology Corp Conductive connection structure formed on the surface of circuit board and manufacturing method thereof
US7662662B2 (en) * 2007-03-13 2010-02-16 Kinsus Interconnect Technology Corp. Method for manufacturing carrier substrate
US7805835B2 (en) * 2008-05-29 2010-10-05 Kinsus Interconnect Technology Corp. Method for selectively processing surface tension of solder mask layer in circuit board
US8377815B2 (en) * 2011-03-09 2013-02-19 Kinsus Interconnect Technology Corp. Manufacturing method of a semiconductor load board

Also Published As

Publication number Publication date
TW201336368A (zh) 2013-09-01
US8754328B2 (en) 2014-06-17
US20130224513A1 (en) 2013-08-29

Similar Documents

Publication Publication Date Title
TWI413475B (zh) 電氣結構製程及電氣結構
TWI538573B (zh) 柔性電路板及其製作方法
TWI590734B (zh) 柔性電路板及其製作方法
JP2014501448A (ja) 印刷回路基板及びその製造方法
TWI441585B (zh) Line laminating circuit structure
JP2017073531A (ja) プリント回路基板及びその製造方法
TWI578873B (zh) 高密度增層多層板之製造方法
JP2010123829A (ja) プリント配線板とその製造方法
JP5694241B2 (ja) 多層基板の表面処理層の構造及びその製造方法
TW201345327A (zh) 電路板之導電貫通孔結構
US20130284500A1 (en) Laminate circuit board structure
TW201336367A (zh) 電路板及其製作方法
CN103379726A (zh) 线路积层板的复层线路结构
TW201936019A (zh) 線路板結構及其製作方法
TWI430731B (zh) The Method of Making Multi - layer Line Structure of Line Laminate
TWI444122B (zh) Line structure of the circuit board
TWI446849B (zh) 線路板結構的製作方法
WO2019107289A1 (ja) フレキシブルプリント配線板の製造方法及びフレキシブルプリント配線板
CN103327754A (zh) 线路积层板的多层线路结构的制作方法
JP2009026898A (ja) 多層プリント配線板の製造方法、多層プリント配線板
TWI608779B (zh) 高密度互連多層電路板及其製造方法
TWI580330B (zh) A multi - layer circuit board manufacturing method for embedded electronic components
JP3226494U (ja) 多層フレキシブル回路基板及びその埋め込み回路層
US20170215282A1 (en) Printed wiring board and method for manufacturing printed wiring board
JP2011228471A (ja) 多層基板とその製造方法

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees