TWI590734B - 柔性電路板及其製作方法 - Google Patents

Description

柔性電路板及其製作方法

本發明涉及電路板製作領域，尤其涉及一種柔性電路板的製作方法。

隨著柔性電路板內的導電線路越來越密集，不但需要依賴多層板來滿足其佈局需求，對導電線路本身也提出了細緻化的要求。通常細線路製作走選鍍銅流程，可避免因全板電鍍後銅層過厚而限制蝕刻能力。然而這種方法在形成的選鍍孔環是形成在線路層之上的，從而在選鍍孔環處必然存在斷差。為保證導電孔的導通可靠性，孔環斷差一般在10微米(um)以上，且電路板的層數越多，斷差越大，從而制約細線路的製作。

進一步，在線路製作過程中要用到乾膜，斷差越厚，乾膜也就越厚，從而乾膜的解析度也越差，從而同樣影響到細線路的製作。

因此，有必要提供一種可解決上述問題的柔性電路板的製作方法及由該製作方法得到的柔性電路板。

一種柔性電路板的製作方法，包括步驟：提供一基板，所述基板包括基底層和形成於所述基底層兩側的第一底銅層和第二底銅層；開孔以獲得穿過所述基底層及所述第一底銅層的第一孔； 在所述第一底銅層、第二底銅層上貼乾膜；去除覆蓋於所述第一底銅層上的所述乾膜對應於所述第一孔的部分以暴露部分的所述第一底銅層，暴露的所述第一底銅層環繞所述第一孔呈環狀；對暴露的所述第一底銅層執行減銅步驟以在所述第一底銅層上形成與所述第一孔相通的第二孔；在所述第一孔、第二孔處局部鍍銅以在所述第一孔、第二孔孔壁處形成鍍銅孔環，並得到一導電孔；及去除所述乾膜，並處理所述第一底銅層形成線路層，以獲得所述柔性電路板。

一種柔性電路板的製作方法，包括步驟：提供一基板，所述基板包括依次疊加的多個基底層和多個內線路層，和形成於所述基板最外側的兩個外線路層；開孔以獲得穿過所述基底層、所述內線路層及兩個所述外線路層的第一孔；在兩個所述外線路層上貼乾膜；去除覆蓋於所述兩個外線路層上的所述乾膜對應於所述第一孔的部分以暴露部分的兩個所述外線路層，暴露的所述外線路層環繞所述第一孔呈環狀；對暴露的兩個所述外線路層執行減銅步驟以在兩個所述外線路層上分別形成與所述第一孔相通的第二孔；在所述第一孔、第二孔處局部鍍銅以在所述第一孔、第二孔孔壁處形成鍍銅孔環，並得到一導電孔；及去除所述乾膜，並在兩個所述外線路層上形成線路，以獲得所述柔性電路板。

一種柔性電路板，包括基底層和形成於所述基底層兩側的第一線路層和第二線路層；所述柔性電路板還包括穿過所述第一線路層和所述基底層的導電孔，所述導電孔包括內嵌於所述第一線路層的鍍銅孔環，所述鍍銅孔環表面與所述第一線路層表面的高度差在0至3微米之間。

一種柔性電路板，包括依次疊加的多個基底層和多個內線路層，和形成於所述柔性電路板最外側的兩個外線路層；所述柔性電路板還包括穿過所述基底層、所述內線路層及兩個所述外線路層的導電孔；所述導電孔包括內嵌於兩個所述外線路層的鍍銅孔環，所述鍍銅孔環兩端表面與兩個所述外線路層表面的高度差在0至3微米之間。

相對於現有技術，本發明先在第一孔的開口處執行減銅步驟再局部鍍銅，使得鍍銅孔環內嵌入線路層中，減少了鍍銅孔環與線路層之間的高度差，有利於細線路製作。

100‧‧‧基板

110‧‧‧基底層

111‧‧‧第一底銅層

112‧‧‧第三底銅層

114‧‧‧第一孔

116‧‧‧第一乾膜

118‧‧‧第二乾膜

120‧‧‧第二孔

122‧‧‧鍍銅孔環

124‧‧‧導電孔

131‧‧‧第一線路層

132‧‧‧第二線路層

200‧‧‧基板

210‧‧‧基底層

211‧‧‧內線路層

212‧‧‧外線路層

214‧‧‧第一孔

216‧‧‧乾膜

220‧‧‧第二孔

222‧‧‧鍍銅孔環

224‧‧‧導電孔

圖1是本發明第一實施方式提供的基板的剖視圖。

圖2是在圖1的基板上開第一孔的剖視圖。

圖3是在圖2的基板上覆蓋乾膜的剖視圖。

圖4是去除圖3的部分乾膜的剖視圖。

圖5是在圖4的基板上執行減銅步驟的剖視圖。

圖6是在圖5的基板上形成鍍銅孔環的剖視圖。

圖7是去除圖6的基板上的剖視圖。

圖8是在圖7中的基板上形成線路的剖視圖。

圖9是本發明第二實施方式提供的基板的剖視圖。

圖10是在圖9的基板上開第一孔的剖視圖。

圖11是在圖10的基板上覆蓋乾膜的剖視圖。

圖12是去除圖11的部分乾膜的剖視圖。

圖13是在圖12的基板上執行減銅步驟的剖視圖。

圖14是在圖13的基板上形成鍍銅孔環的剖視圖。

圖15是去除圖14的基板上的剖視圖。

圖16是在圖15中的基板上形成線路的剖視圖。

下面將結合附圖，對本發明作進一步的詳細說明。

請參閱圖1至圖8，本發明第一實施例提供一種雙層柔性電路板的製作方法，包括如下步驟：

第一步，請參閱圖1，提供一基板100。

在本實施方式中，所述基板100為雙面板，所述基板100包括一基底層110、形成於所述基底層110相對兩側的第一底銅層111和第二底銅層112。

本實施例中，所述基底層110為柔性樹脂層，如聚醯亞胺(Polyimide,PI)、聚對苯二甲酸乙二醇酯(Polyethylene Terephthalate,PET)或聚萘二甲酸乙二醇酯(Polyethylene Naphthalate,PEN)。

第二步，請參閱圖2，在基板100上開設第一孔114。在本實施方式中，該第一孔114為盲孔，其穿過第一底銅層111、基底層110而止於第二底銅層112。該第一孔114以鐳射加工的形式獲得。

第三步，請參閱圖3，在對基板100進行黑影或有機導電塗覆處理後，在基板100上壓上第一乾膜116、第二乾膜118。在本實施方式中，第一乾膜116覆蓋在第一底銅層111上，第二乾膜118覆蓋在第二底銅層112上。

第四步，請參閱圖4，去除第一孔114的開口處的乾膜以暴露部分第一底銅層111。在本實施方式中，通過曝光、顯影的方式去除乾膜。由於第一孔114僅在第一乾膜116處開口，因此，僅需要去除部分的第一乾膜116以暴露第一底銅層111。暴露的第一底銅層111環繞第一孔114形成一個環。

第五步，請參閱圖5，在暴露的第一底銅層111處執行減銅步驟降低暴露的底銅層的厚度，以在底銅層上形成與第一孔114相通的第二孔120。在本實施方式中，僅對第一底銅層111暴露的部分執行減銅步驟以形成與第一孔114相 通的第二孔120。第二孔120的直徑大於第一孔114的直徑，第一孔114、第二孔120整體形成一個臺階孔。減銅的厚度可根據第一底銅層111的厚度及後續鍍銅的厚度進行調節。在減銅時，不可將暴露處的第一底銅層111完全去掉，而是要保留2~4微米厚的底銅。

可以通過化學腐蝕的方式執行所述減銅步驟。另外，由於減銅時第一孔114的底部也暴露在腐蝕液中，第二底銅層112暴露於第一孔114中的部分也會受到腐蝕而被減銅，去除的部分的厚度約為1~3微米。

第六步，請參閱圖6，在第一孔114、第二孔120處局部鍍銅以形成鍍銅孔環122，並形成一個導電孔124。在本實施方式中，導電孔124為盲孔。鍍銅孔環122形成於第一孔114的孔底及孔壁，以及第二孔120的孔壁。鍍銅孔環122與第一底銅層111之間的高度差(斷差)在0~3微米之間，相比於現有技術的孔環斷差高於10微米，本發明可大大減少斷差的高度，從而增加板面平整度，有利於板面打件，增加產品良率。

第七步，請參閱圖7，將第一乾膜116、第二乾膜118從基板100上剝下。

第八步，請參閱圖8，加工第一底銅層111、第二底銅層112成第一線路層131、第二線路層132，以獲得雙層柔性電路板成品。在本實施方式中，通過貼乾膜、曝光、顯影、蝕刻、褪膜、自動光學檢測等工序，以獲得雙層柔性電路板成品。由於其工序是本領域技術人員所熟知的，在此不再累述。

在此處貼乾膜時，由於板面的平整度較好，故可以選擇解析度更好的薄型乾膜及選用乾膜幹壓的方式進行貼膜，有助於減少因為乾膜填充性不佳引起的斷線不良，而乾膜解析度更好也有利於細線路製作。

請參閱圖8，本實施方式提供的雙層柔性電路板，包括基底層110和形成於所述基底層110兩側的第一線路層131和第二線路層132；所述柔性電路板 還包括穿過所述第一線路層131和所述基底層110的導電孔124，所述導電孔124包括內嵌於所述第一線路層131的鍍銅孔環122，所述鍍銅孔環122表面與所述第一線路層131表面的高度差在0至3微米之間。

請參閱圖9至圖16，本發明第二實施例提供一種多層柔性電路板的製作方法，包括如下步驟：

第一步，請參閱圖9，提供一基板200。

在本實施方式中，所述基板200為多層板，所述基板200包括依次疊加的多個基底層210和內線路層211，和形成於最外層的兩個基底層210之上的兩個外線路層212。所述兩個外線路層212分別構成所述基板200的最上層和最下層。

本實施例中，所述基底層210為柔性樹脂層，如聚醯亞胺(Polyimide,PI)、聚對苯二甲酸乙二醇酯(Polyethylene Terephthalate,PET)或聚萘二甲酸乙二醇酯(Polyethylene Naphthalate,PEN)。

第二步，請參閱圖10，在基板200上開設第一孔214。在本實施方式中，該第一孔214為通孔，其穿過所有的外線路層212、基底層210、和內線路層211。該第一孔214以機械加工的形式獲得。

第三步，請參閱圖11，在對基板200進行黑影或有機導電塗覆處理後，在基板200上壓上兩層乾膜216。在本實施方式中，乾膜216分別覆蓋在外線路層212上。

第四步，請參閱圖12，去除第一孔214的開口處的乾膜以暴露底銅層。在本實施方式中，通過曝光、顯影的方式去除乾膜。由於第一孔214為通孔，因此，兩層乾膜216都需要去除部分以暴露外線路層212。暴露的外線路層212環繞第一孔214並呈環狀。

第五步，請參閱圖13，在暴露的外線路層212處執行減銅步驟降低暴露的外線路層的厚度，以在外線路層212上形成與第一孔214相通的第二孔 220。在本實施方式中，共形成兩個第二孔220。第二孔220的直徑大於第一孔214的直徑，第一孔214、第二孔220整體形成一個工字型的孔。減銅的厚度可根據外線路層212的厚度及後續鍍銅的厚度進行調節。在減銅時，不可將暴露處的外線路層212完全去掉，而是要保留2~4微米厚的底銅。

可以通過化學腐蝕的方式執行所述減銅步驟。

第六步，請參閱圖14，在第一孔214、第二孔220處局部鍍銅以形成鍍銅孔環222，並形成一個導電孔224。在本實施方式中，導電孔224為通孔。鍍銅孔環222形成於第一孔214以及第二孔220的孔壁。鍍銅孔環222與外線路層212之間的高度差(斷差)在0~3微米之間。

第七步，請參閱圖15，將乾膜216從基板200上剝下。

第八步，請參閱圖16，在外線路層212上形成線路，以獲得多層柔性電路板成品。在本實施方式中，通過貼乾膜、曝光、顯影、蝕刻、褪膜、自動光學檢測等工序，以獲得多層柔性電路板成品。由於其工序是本領域技術人員所熟知的，在此不再累述。

請參閱圖16，本實施方式提供的多層柔性電路板，包括依次疊加的多個基底層210和多個內線路層211，和形成於所述柔性電路板最外側的兩個外線路層212。所述柔性電路板還包括穿過所述基底層210、所述內線路層211及兩個所述外線路層212的導電孔224。所述導電孔224包括內嵌於兩個所述外線路層212的鍍銅孔環222，所述鍍銅孔環222兩端表面與兩個所述外線路層212表面的高度差在0至3微米之間。

綜上所述，本發明確已符合發明專利之要件，遂依法提出專利申請。惟，以上所述者僅為本發明之較佳實施方式，自不能以此限制本案之申請專利範圍。舉凡熟悉本案技藝之人士爰依本發明之精神所作之等效修飾或變化，皆應涵蓋於以下申請專利範圍內。

110‧‧‧基底層

111‧‧‧第一底銅層

112‧‧‧第三底銅層

114‧‧‧第一孔

116‧‧‧第一乾膜

118‧‧‧第二乾膜

120‧‧‧第二孔

Claims (8)

1. 一種柔性電路板的製作方法，包括步驟：提供一基板，所述基板包括基底層和形成於所述基底層兩側的第一底銅層和第二底銅層；開孔以獲得穿過所述基底層及所述第一底銅層的第一孔；在所述第一底銅層、第二底銅層上貼乾膜；去除覆蓋於所述第一底銅層上的所述乾膜對應於所述第一孔的部分以暴露部分的所述第一底銅層，暴露的所述第一底銅層環繞所述第一孔呈環狀；對暴露的所述第一底銅層執行減銅步驟以在所述第一底銅層上形成與所述第一孔相通的第二孔；在所述第一孔、第二孔處局部鍍銅以在所述第一孔、第二孔孔壁處形成鍍銅孔環，並得到一導電孔；及去除所述乾膜，並處理所述第一底銅層形成線路層，以獲得所述柔性電路板。
2. 如請求項1所述的柔性電路板的製作方法，其中，所述鍍銅孔環表面與所述第一底銅層表面平齊或略微高出所述第一底銅層表面。
3. 如請求項2所述的柔性電路板的製作方法，其中，所述鍍銅孔環表面與所述第一底銅層表面的高度差在0至3微米之間。
4. 如請求項1所述的柔性電路板的製作方法，其中，在貼乾膜之前，還包括黑影或有機導電塗覆的步驟。
5. 一種柔性電路板的製作方法，包括步驟：提供一基板，所述基板包括依次疊加的多個基底層和多個內線路層，和形成於所述基板最外側的兩個外線路層；開孔以獲得穿過所述基底層、所述內線路層及兩個所述外線路層的第一孔；在兩個所述外線路層上貼乾膜； 去除覆蓋於所述兩個外線路層上的所述乾膜對應於所述第一孔的部分以暴露部分的兩個所述外線路層，暴露的所述外線路層環繞所述第一孔呈環狀；對暴露的兩個所述外線路層執行減銅步驟以在兩個所述外線路層上分別形成與所述第一孔相通的第二孔；在所述第一孔、第二孔處局部鍍銅以在所述第一孔、第二孔孔壁處形成鍍銅孔環，並得到一導電孔；及去除所述乾膜，並在兩個所述外線路層上形成線路，以獲得所述柔性電路板。
6. 如請求項5所述的柔性電路板的製作方法，其中，所述鍍銅孔環表面與所述外線路層表面平齊或略微高出所述外線路層表面。
7. 如請求項6所述的柔性電路板的製作方法，其中，所述鍍銅孔環表面與所述外線路層表面的高度差在0至3微米之間。
8. 如請求項5所述的柔性電路板的製作方法，其中，在貼乾膜之前，還包括黑影或有機導電塗覆的步驟。