JP2006216714A - 多層プリント配線板 - Google Patents

多層プリント配線板 Download PDF

Info

Publication number
JP2006216714A
JP2006216714A JP2005026899A JP2005026899A JP2006216714A JP 2006216714 A JP2006216714 A JP 2006216714A JP 2005026899 A JP2005026899 A JP 2005026899A JP 2005026899 A JP2005026899 A JP 2005026899A JP 2006216714 A JP2006216714 A JP 2006216714A
Authority
JP
Japan
Prior art keywords
filled via
layer
hole
wiring board
filled
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2005026899A
Other languages
English (en)
Inventor
Masanori Tamaki
昌徳 玉木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ibiden Co Ltd
Original Assignee
Ibiden Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ibiden Co Ltd filed Critical Ibiden Co Ltd
Priority to JP2005026897A priority Critical patent/JP2006216712A/ja
Priority to JP2005026899A priority patent/JP2006216714A/ja
Priority to PCT/JP2006/301454 priority patent/WO2006082784A1/ja
Priority to CNA2006800038695A priority patent/CN101112142A/zh
Priority to KR1020097021598A priority patent/KR101047824B1/ko
Priority to KR1020077017828A priority patent/KR101050697B1/ko
Priority to EP06712597A priority patent/EP1848257B1/en
Priority to KR1020117004379A priority patent/KR101069572B1/ko
Priority to TW095103776A priority patent/TW200638815A/zh
Publication of JP2006216714A publication Critical patent/JP2006216714A/ja
Priority to US11/831,389 priority patent/US8367943B2/en
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/115—Via connections; Lands around holes or via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4602—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0335—Layered conductors or foils
    • H05K2201/0347—Overplating, e.g. for reinforcing conductors or bumps; Plating over filled vias
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0335—Layered conductors or foils
    • H05K2201/0352—Differences between the conductors of different layers of a multilayer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09372—Pads and lands
    • H05K2201/09454—Inner lands, i.e. lands around via or plated through-hole in internal layer of multilayer PCB
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09509—Blind vias, i.e. vias having one side closed
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09563—Metal filled via
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/0959—Plated through-holes or plated blind vias filled with insulating material
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/096—Vertically aligned vias, holes or stacked vias
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09627—Special connections between adjacent vias, not for grounding vias

Abstract

【課題】 小径のフィルドビアの直上にフィルドビアを形成して接続信頼性を低下させない多層プリント配線板を提供する。
【解決手段】 蓋めっき層３６ａ、３６ｄの上に形成されるフィルドビア６０は、第２の層間樹脂絶縁層１５０に形成されるフィルドビア１６０よりヒートサイクル時に加わる応力が小さい。このため、フィルドビア６０の底径ｄ１を、直上に形成されるフィルドビア１６０の底径ｄ２よりも小さくする。
【選択図】 図７

Description

この発明は、多層プリント配線板に係り、特にＩＣチップ実装用のパッケージ基板に好適に用い得るビルドアップ多層プリント配線板に関する。
ＩＣチップ用のパッケージを構成するビルドアップ式の多層プリント配線板では、ドリルによりスルーホールが形成されたコア基板の両面もしくは片面に、層間絶縁樹脂を形成し、層間導通のためのバイアホールをレーザもしくはフォトエッチングにより開口させて、層間樹脂絶縁層を形成させる。そのバイアホール内壁にめっきなどにより導体層を形成し、エッチングなどを経て、パターンを形成し、導体回路を作り出させる。さらに、層間絶縁層と導体層を繰り返し形成させることにより、ビルドアップ多層プリント配線板が得られる。最新のビルドアップ多層配線板では、スルーホール及びビルドアップ層の配線密度を高めるために、スルーホール表面を覆う導体層（蓋めっき層）を設け、その蓋めっき上にバイアホールを形成することが行われている。同様に、バイアホールを導体で充填するフィルドビアを形成し、更に、該フィルドビアの直上にフィルドビアを設ける所謂スタックドビア構造が配線長の短縮のために用いられている。
蓋めっき層を設けたスルーホールを有する従来技術のビルドアップ多層配線板やフィルドビアを有する従来技術のビルドアップ多層配線板としては、特許文献１、特許文献２などがある。
特開２００１−１２７４３５公報 特開平１１−２５１７４９号公報
上述した配線長の短縮のためにスタックドビア構造を取ると、バイアホールの信頼性が下がり易く、バイアホール径を小さくすることが困難であって。一般的に、バイアホールの底径が小さくなると、バイアホールに形成した導体と下層の導体（ランド）間の接続面積が小さくなるので、バイアホールとランドとの接合力が低下し、ヒートサイクル試験等を施すと、両者間で接続抵抗が増大する傾向が見られた。
ここで、ビルドアップ多層配線板において、バイアホールは、無電解めっき膜を形成してから電解めっき膜を形成することにより成る。先に形成する無電解めっき膜は、有機物、水素分子、水素原子等を含み脆いために、該無電解めっき膜において、クラックが発生し易いと考えられる。また、無電解めっき膜は延性が低いため、ＩＣチップ等の実装時にプリント配線板に反りが発生した場合、無電解めっき膜は、その反りに追従できないため、ランドから剥離しやすいためと考えられる。
本発明は、上述した課題を解決するためになされたものであり、その目的とするところは、小径のフィルドビアの直上にフィルドビアを形成して接続信頼性を低下させない多層プリント配線板を提供することにある。
発明者が鋭意研究した結果、多層プリント配線板において特定の部位でバイアホールの信頼性が低下する傾向があることが明らかになった。
ここで、第１の層間絶縁層のフィルドビア（以下、第１フィルドビアと言う）の直上に形成される第２の層間絶縁層のフィルドビア（以下、第２フィルドビアと言う）の底部には、当該第１フィルドビアの底部よりヒートサイクル時に加わる応力が大きい事がシミュレーションにより分かった。
請求項１では、第１の層間絶縁層のフィルドビアの底径を、該フィルドビアの直上に形成される第２の層間絶縁層のフィルドビアの底径よりも小さくすることで、小径のバイアホールを用いて集積率を高めながら、スタックドビアの接続信頼性を低下させないことを可能にした。
さらに、第１フィルドビアを蓋状導体層（蓋めっき層）の上に形成することができる。蓋状導体層上に形成した場合、スルーホールとコアをなす絶縁性基板では物性が異なるため、蓋状導体層は、大きく複雑に変形する。このような蓋状導体層上にスタックドビアとした場合、より上に位置する部分では変形量が大きくなるので、第２フィルドビアの底部には大きな応力が掛かりやすい。
[第１実施例]
先ず、本発明の第１実施例に係る多層プリント配線板１０の構成について、図１〜図８を参照して説明する。図７は、該多層プリント配線板１０の断面図を、図８は、図７に示す多層プリント配線板１０にＩＣチップ９０を取り付け、ドータボード９４へ載置した状態を示している。図７に示すように、多層プリント配線板１０では、コア基板３０の表面に導体回路３４が形成されている。コア基板３０の表面と裏面とはスルーホール３６を介して接続されている。スルーホール３６は、スルーホールランドを構成する蓋めっき層３６ａ、３６ｄと、側壁導体層３６ｂとから成り、側壁導体層３６ｂの内部には樹脂充填材３７が充填されている。蓋めっき層（スルーホールランド）３６ａ、３６ｄの上にフィルドビア６０及び導体回路５８の形成された層間樹脂絶縁層５０と、フィルドビア１６０及び導体回路１５８の形成された層間樹脂絶縁層１５０とが配設されている。該フィルドビア１６０及び導体回路１５８の上層にはソルダーレジスト層７０が形成されており、該ソルダーレジスト層７０の開口部７１を介して、フィルドビア１６０及び導体回路１５８にバンプ７８Ｕ、７８Ｄが形成されている。
図８中に示すように、多層プリント配線板１０の上面側のハンダバンプ７８Ｕは、ＩＣチップ９０のランド９２へ接続される。一方、下側のハンダバンプ７８Ｄは、ドータボード９４のランド９６へ接続されている。
図９（Ａ）は、蓋めっき層（スルーホールランド）３６ａの平面図である。スルーホール用の開口はドリルにより０．０８mm〜０．２５mmで形成されている。蓋めっき層３６ａは、円形に形成され、該蓋めっき層３６ａ上のフィルドビア６０の底部は、側壁導体層３６ｂの内側に形成されている。ここで、フィルドビア６０の底部は直径ｄ１（４５μｍ）に形成されている。一方、図６中に示すフィルドビア６０の上層の層間絶縁層１５０に形成されるフィルドビア１６０は、底部の直径ｄ２（６０μｍ）に形成されている。
図９（Ｂ）は、蓋めっき層（スルーホールランド）３６ｄの平面図である。蓋めっき層３６ｄは、半円を２つ合わせたダルマ型に形成され、該蓋めっき層３６ｄ上のフィルドビア６０の底部は、スルーホールの上側ではない部分に形成されている。ここで、フィルドビア６０の底部は直径ｄ１（４５μｍ）に形成されている。方、図６中に示すフィルドビア６０の直上に形成されるフィルドビア１６０は、底部の直径ｄ２（６０μｍ）に形成されている。図９（Ｅ），図９（Ｆ）に示すように蓋めっき層は円の一部でなくても良い。これらの例のように、蓋めっき層がフィルドビアを形成する部分のみスルーホールより平面方向に突出させるとスルーホールを狭ピッチに配置することが可能となる。また、スルーホール内部に充填材を充填せず、側壁導体層と同一な材質で充填してもよい。
ここで、蓋めっき層３６ｄの上のフィルドビア６０と、該フィルドビアの直上に形成されるフィルドビア１６０にヒートサイクル時に加わる応力をシミュレーションした結果について説明する。
ここでは、有限要素法(FEM)による３Ｄ熱応力シミュレーションを行った。半田等のような塑性・クリープ特性の顕著な材料が解析構造体に含まれている場合には、塑性・クリープ特性を考慮した非線形熱応力シミュレーションが必要なため、まず基板全体を含むモデルを粗いメッシュで解析し、そこから計算された変位を細かいメッシュで分割されたサブモデルの境界条件とし、問題視する部分の精密な解析をするマルチスケ−リング(サブモデリング)手法を用い、高多層・高密度有機パッケージのマイクロビアにかかる熱衝撃試験時の熱応力を解析した。即ち、パッケージのCoarseモデルを解析し、その変位をサブモデルの境界条件として設定し、半田の塑性を考慮して、-55℃〜比較例５℃の熱衝撃試験条件で非線形熱応力解析を行った。
この結果、蓋めっき層３６ｄのフィルドビア６０の底部には１００ＭＰａが、該フィルドビア６０の上層に形成されるフィルドビア１６０の底部には１３０ＭＰａ加わることが分かった。
即ち、蓋状導体層（蓋めっき層）３６ｄの上に形成されるフィルドビア６０の底部は、第２の層間樹脂絶縁層１５０に形成されるフィルドビア１６０の底部よりヒートサイクル時に加わる応力が小さい。
このため、第１実施例では、蓋状導体層（蓋めっき層）３６ａ、３６ｄ上に形成されるフィルドビア６０の底径ｄ１を、直上に形成されるフィルドビア１６０の底径ｄ２よりも小さくする。これにより、接続信頼性を低下させないように、それぞれの部位で最小径のフィルドビアを用いて、集積率を高めることを可能にした。
図９（Ｃ）、図９（Ｄ）は、別例の蓋めっき層の形状を示している。図９（Ｃ）では、円形の蓋めっき層３６ａにおいて、側壁導体層３６ｂ上にフィルドビア６０が形成されている。図９（Ｄ）では、ダルマ型の蓋めっき層３６ｄにおいて、側壁導体層３６ｂの上側にフィルドビア６０が形成されている。図９（Ｇ）は、ランド３６ｅ上のフィルドビアの形態を示しており、フィルドビアのランド３６ｅと蓋めっき層３６ａ、スルーホール側壁導体層３６ｂとを配線１２で接続している。係る場合にも、フィルドビア６０は、フィルドビア１６０の径よりも大きくすることが接続信頼性の上から望ましい。
引き続き、図８を参照して上述した多層プリント配線板１０の製造方法について図１〜図６を参照して説明する。
（１）厚さ０．２〜０．８ｍｍのガラスエポキシ樹脂またはＢＴ（ビスマレイミドトリアジン）樹脂からなる絶縁性基板３０の両面に５〜２５０μｍの銅箔３２がラミネートされている銅張積層板３０Ａを出発材料とした（図１（Ａ））。まず、この銅張積層板をドリル削孔して通孔１６を穿設し（図１（Ｂ））、無電解めっき処理および電解めっき処理（後述するめっき液と条件（工程（１３）、（１５））参照）を施し、スルーホール３６の側壁導体層３６ｂを形成した（図１（Ｃ））。通孔１６の開口径は、ドリルの選択により０．１〜０．２５ｍｍΦで形成し、そのピッチは０．１５〜０．５７５ｍｍとした。
（２）スルーホール３６を形成した基板３０を水洗いし、乾燥した後、ＮａＯＨ（１０ｇ／ｌ）、ＮａＣｌＯ2 （４０ｇ／ｌ）、Ｎａ3 ＰＯ4 （６ｇ／ｌ）を含む水溶液を黒化浴（酸化浴）とする黒化処理、および、ＮａＯＨ（１０ｇ／ｌ）、ＮａＢＨ4 （６ｇ／ｌ）を含む水溶液を還元浴とする還元処理を行い、スルーホール３６の側壁導体層３６ｂ及び表面に粗化面３６αを形成する（図１（Ｄ））。
（３）次に、平均粒径１０μｍの銅粒子を含む充填剤３７（タツタ電線製の非導電性穴埋め銅ペースト、商品名：ＤＤペースト）を、スルーホール３６へスクリーン印刷によって充填し、乾燥、硬化させる（図２（Ａ））。これは、スルーホール部分に開口を設けたマスクを載置した基板上に、印刷法にて塗布することによりスルーホールに充填させ、充填後、乾燥、硬化させる。
引き続き、そして、スルーホール３６からはみ出した充填剤３７を、＃６００のベルト研磨紙（三共理化学製）を用いたベルトサンダー研磨により除去し、さらにこのベルトサンダー研磨による傷を取り除くためのバフ研磨を行い、基板３０の表面を平坦化する（図２（Ｂ）参照）。このようにして、スルーホール３６の側壁導体層３６ｂと樹脂充填剤３７とが粗化層３６αを介して強固に密着した基板３０を得る。
（４）前記（３）で平坦化した基板３０表面に、パラジウム触媒（アトテック製）を付与し、無電解銅めっきを施すことにより、厚さ０．６μｍの無電解銅めっき膜２３を形成する（図２（Ｃ）参照）。
（５）ついで、以下の条件で電解銅めっきを施し、厚さ１５μｍの電解銅めっき膜２４を形成し、導体回路３４となる部分の厚付け、およびスルーホール３６に充填された充填剤３７を覆う蓋めっき層（スルーホールランド）となる部分を形成する（図２（Ｄ））。
〔電解めっき水溶液〕
硫酸 １８０ ｇ／ｌ
硫酸銅 ８０ ｇ／ｌ
添加剤（アトテックジャパン製、商品名：カパラシドＧＬ）
１ ｍｌ／ｌ
〔電解めっき条件〕
電流密度 １Ａ／ｄｍ２
時間 ３０分
温度 室温
（６）導体回路および蓋めっき層となる部分を形成した基板３０の両面に、市販の感光性ドライフィルムを張り付け、パターンを有するマスクを載置して、１００ｍＪ／ｃｍ２ で露光、０．８％炭酸ナトリウムで現像処理し、厚さ１５μｍのエッチングレジスト２５を形成する（図２（Ｅ）参照）。マスクに形成してあるパターンを調整することで、フィルドビアのランド形状を、図９（Ａ）〜図９（Ｆ）のいずれか１形状にしたり、各フィルドビアごと、それらの中から選択することも可能である。また、他の形状とすることもできる。図９（Ａ）の場合において、側壁導体層３６ｂがある場合はフィルドビア６０は側壁導体層３６ｂの内壁内にある必要があり、スルーホール内が同一の材質で充填されている場合は開口１６内にある必要がある。図９（Ｃ）、図９（Ｄ）おいて、スルーホール内が同一の材質（例えば銅（無電解銅と電解銅の組み合わせでも可）や導電性ペースト）で充填されている場合は、フィルドビア６０が開口１６上にある。
（７）そして、エッチングレジスト２５を形成してない部分のめっき膜２３，２４と銅箔３２を、塩化第２銅を主成分とするエッチング液にて溶解除去し、さらに、エッチングレジスト２５を５％ＫＯＨで剥離除去して、独立した導体回路３４、および、充填剤３７を覆う蓋めっき層３６ａ、３６ｄを形成する（図３（Ａ）参照）。所謂テンティング法である。
（８）次に、導体回路３４および充填剤２７を覆う蓋めっき層３６ａ、３６ｄの表面にＣｕ−Ｎｉ−Ｐ合金からなる厚さ２．５μｍの粗化層（凹凸層）３４βを形成し、さらにこの粗化層３４βの表面に厚さ０．３μｍのＳｎ層を形成した（図３（Ｂ）参照、但し、Ｓｎ層については図示しない）。
（９）基板の両面に、基板より少し大きめの層間樹脂絶縁層用樹脂フィルム（味の素社製：商品名；ＡＢＦ−４５ＳＨ）５０γを基板上に載置し、圧力０．４５ＭＰａ、温度８０℃、圧着時間１０秒の条件で仮圧着して裁断した後、さらに、以下の方法により真空ラミネーター装置を用いて貼り付けることにより層間樹脂絶縁層５０を形成した（図３（Ｃ））。すなわち、層間樹脂絶縁層用樹脂フィルムを基板上に、真空度６７Ｐａ、圧力０．４７ＭＰａ、温度８５℃、圧着時間６０秒の条件で本圧着し、その後、１７０℃で４０分間熱硬化させた。
（１０）次に、波長１０．４μｍのＣＯ2 ガスレーザにて、ビーム径４．０ｍｍ、トップハットモード、パルス幅３〜３０μ秒、マスクの貫通孔の径１．０〜５．０ｍｍ、１〜３ショットの条件で層間樹脂絶縁層５０にバイアホール用開口５１を形成した（図３（Ｄ））。ここで、層間樹脂絶縁層５０には、バイアホールの底の直径がφ４５μｍになるように、上記レーザ条件を調整した。この結果、蓋めっき層３６ａ，３６ｄ上に形成されたバイアホールの底径はΦ４５μｍとなった。
（１１）フィルドビア用開口５１を形成した基板を、６０ｇ／ｌの過マンガン酸を含む８０℃の溶液に１０分間浸漬し、層間樹脂絶縁層２の表面に存在するエポキシ樹脂粒子を溶解除去することにより、フィルドビア用開口５１の内壁を含む層間樹脂絶縁層５０の表面に粗化面５０αを形成した（図４（Ａ））。
（１２）次に、上記処理を終えた基板を、中和溶液（シプレイ社製）に浸漬してから水洗いした。
さらに、粗面化処理（粗化深さ３μｍ）した該基板の表面に、パラジウム触媒を付与することにより、層間樹脂絶縁層の表面およびフィルドビア用開口の内壁面に触媒核を付着させた。すなわち、上記基板を塩化パラジウム（ＰｂＣｌ2 ）と塩化第一スズ（ＳｎＣｌ2 ）とを含む触媒液中に浸漬し、パラジウム金属を析出させることにより触媒を付与した。
（１３）次に、上村工業社製の無電解銅めっき水溶液（スルカップＰＥＡ）中に、触媒を付与した基板を浸漬して、粗面全体に厚さ０．３〜３．０μｍの無電解銅めっき膜を形成し、バイアホール用開口５１の内壁を含む層間樹脂絶縁層５０の表面に無電解銅めっき膜５２が形成された基板を得た（図４（Ｂ））。
〔無電解めっき条件〕
３４度の液温度で４５分
（１４）無電解銅めっき膜５２が形成された基板に市販の感光性ドライフィルムを張り付け、マスクを載置して、１１０ｍＪ／ｃｍ2 で露光し、０．８％炭酸ナトリウム水溶液で現像処理することにより、厚さ２５μｍのめっきレジスト５４を設けた（図４（Ｃ））。
（１５）ついで、基板３０を５０℃の水で洗浄して脱脂し、２５℃の水で水洗後、さらに硫酸で洗浄してから、以下の条件で電解めっきを施し電解めっき膜５６を形成した（図５（Ａ））。
〔電解めっき液〕
硫酸 ２．２４ ｍｏｌ／ｌ
硫酸銅 ０．２６ ｍｏｌ／ｌ
添加剤 １９．５ ｍｌ／ｌ
レベリング剤 ５０ ｍｇ／ｌ
光沢剤 ５０ ｍｇ／ｌ
〔電解めっき条件〕
電流密度 １ Ａ／ｄｍ2
時間 ７０ 分
温度 ２２±２ ℃
（１６）さらに、めっきレジスト５４を５％ＫＯＨで剥離除去した後、そのめっきレジスト下の無電解めっき膜を硫酸と過酸化水素との混合液でエッチング処理して溶解除去し、独立の導体回路５８及びフィルドビア６０とした（図５（Ｂ））。
（１７）ついで、上記（４）と同様の処理を行い、導体回路５８及びフィルドビア６０の表面に粗化面５８αを形成した。上層の導体回路５８の厚みは１５μｍの厚みであった（図５（Ｃ））。ただし、上層の導体回路の厚みは、５〜２５μｍの間で形成してもよい。
（１８）上記（９）〜（１７）の工程を繰り返すことにより、さらに上層の導体回路１５８及びフィルドビア１６０を有する層間絶縁層１５０を形成し、多層配線板を得た（図５（Ｄ））。ここで、フィルドビア１６０は、底面の直径が６０μｍになるように調整した。
（１９）次に、多層配線基板の両面に、市販のソルダーレジスト組成物７０を２０μｍの厚さで塗布し、７０℃で２０分間、７０℃で３０分間の条件で乾燥処理を行った後、ソルダーレジスト開口部のパターンが描画された厚さ５ｍｍのフォトマスクをソルダーレジスト層７０に密着させて１０００ｍＪ／ｃｍ2 の紫外線で露光し、ＤＭＴＧ溶液で現像処理し、２００μｍの直径の開口７１を形成した（図６（Ａ））。
そして、さらに、８０℃で１時間、１００℃で１時間、１２０℃で１時間、１５０℃で３時間の条件でそれぞれ加熱処理を行ってソルダーレジスト層を硬化させ、開口を有し、その厚さが１５〜２５μｍのソルダーレジストパターン層を形成した。
（２０）次に、ソルダーレジスト層７０を形成した基板を、塩化ニッケル（２．３×１０-1ｍｏｌ／ｌ）、次亜リン酸ナトリウム（２．８×１０-1ｍｏｌ／ｌ）、クエン酸ナトリウム（１．６×１０-1ｍｏｌ／ｌ）を含むｐＨ＝４．５の無電解ニッケルめっき液に２０分間浸漬して、開口部７１に厚さ５μｍのニッケルめっき層７２を形成した。さらに、その基板をシアン化金カリウム（７．６×１０-3ｍｏｌ／ｌ）、塩化アンモニウム（１．９×１０-1ｍｏｌ／ｌ）、クエン酸ナトリウム（１．２×１０-1ｍｏｌ／ｌ）、次亜リン酸ナトリウム（１．７×１０-1ｍｏｌ／ｌ）を含む無電解金めっき液に８０℃の条件で７．５分間浸漬して、ニッケルめっき層７２上に、厚さ０．０３μｍの金めっき層７４を形成した（図６（Ｂ））。ニッケル−金層以外にも、スズ、貴金属層（金、銀、パラジウム、白金など）の単層を形成してもよい。
（２１）この後、基板のＩＣチップを載置する面のソルダーレジスト層７０の開口７１に、スズ−鉛を含有するはんだペーストを印刷し、さらに他方の面のソルダーレジスト層の開口にスズ−アンチモンを含有するはんだペーストを印刷した後、２００℃でリフローすることによりはんだバンプ（はんだ体）を形成し、はんだバンプ７８Ｕ、７８Ｄを有する多層プリント配線板を製造した（図７）。
半田バンプ７８Ｕを介してＩＣチップ９０を取り付ける。そして、半田バンプ７８Ｄを介してドータボード９４へ取り付ける（図８）。
以下に、本第１実施例の多層プリント配線板１０の効果を実証するための実施例について説明する。まず、第１フィルドビアの底の直径、第２フィルドビアの底の直径、第１フィルドビアのランド形状（図９参照）を変え、更に、第1フィルドビアの形成位置（（i）蓋めっき層上であってスルーホール直上（図９（Ａ）参照）または（ii）ランド３６ｅ上（図９（Ｇ）参照）または（iii）蓋めっき層上であってスルーホール直上以外の蓋めっき層上（図９（Ｂ）参照）または（iv）蓋めっき層上であって側壁導体層上（図９（Ｃ）、（Ｄ）参照））を変えた多層プリント配線板を加熱・冷却を繰り返した後の電気抵抗の変化率について説明する。ここでは、図１０〜図１３に示す実施例１〜１２０、比較例１〜比較例６の多層プリント配線板を上述した第１実施例に準じて作製した。具体的には、図１（Ｂ）を参照して上述した（１）工程において、穴あけに用いるドリルの径を変化させて開口１６の径を変化させ、そのピッチは穴あけ機に孔あけ位置データを入力して変化させた。また、第１及び第２フィルドビアの底の直径は、上記（１０）工程中で示したレーザ条件を調整し、その形成位置は、フィルドビアのランド形状やランド上の形成位置に合わせてレーザ加工機にバイアホール開口形成位置データを入力することで行った。第1フィルドビアのランド形状は、図２（Ｅ）を参照して上述した（６）工程中で説明したようにマスクのパターンを調整して行った。このように作製した各実施例、比較例の多層プリント配線板にＩＣチップを実装し、その後ＩＣチップと多層プリント配線板との間に封止樹脂を充填しＩＣ搭載基板とした。そして、ＩＣチップを介した特定回路の電気抵抗（ＩＣ搭載基板のＩＣチップ搭載面とは反対側の面に露出しＩＣチップと導通している一対の電極間の電気抵抗）を測定し、その値を初期値とした。その後、それらのＩＣ搭載基板に、−５５度×５分、比較例５度×５分を１サイクルとし、これを２５００回繰り返すヒートサイクル試験を行った。このヒートサイクル試験において、５００、１０００、比較例５０、１５００、１７５０、２０００、２５００サイクル目の電気抵抗を測定し、初期値との変化率（１００×（測定値―初期値）／初期値（％））を求めた。その結果を図１０〜図１３中に示す。図中、電気抵抗の変化率が±５％以内のものを「良好」（○）、±５〜１０％のものを「ふつう」（△）、±１０をこえたものを「不良」（×）とした。なお、目標スペックは１０００サイクル目の変化率が±１０％以内（つまり評価で「良好」か「ふつう」）である。また、±１０％以内のものを「合格」とした。
また、各実施例１〜１２０に対応して、スルーホール内を側壁導体層と同一な材質で全て充填した多層プリント配線板を作製し実施例１２１〜２４０とした。同様にＩＣを実装した後、ヒートサイクル試験を行なった。この場合、開口内の電解銅めっき条件を０．１Ａ／ｄｍ２とした。その結果を図１４〜図１７中に示す。
さらに、各実施例３、７、１１・・・・、１１５、１１９（実施例１〜１２０内における第１フィルドビアのランド形状が（iii：蓋めっき層上であってスルーホール直上以外の蓋めっき層上）に相当する実施例）において、ＩＣ直下のスルーホールにおける第１フィルドビアのランド形状を（i）とした第２実施例１〜３０を作製した。第２実施例１〜３０においても、ＩＣを実装した後ヒートサイクル試験を施した。その後の評価では、（i）と（iii）を共に含む特定回路の接続抵抗を測定した。第２実施例１〜３０のフィルドビアの底径等の形態と評価結果を図１８に示す。
この評価結果より、第１フィルドビアの底径を第２フィルドより小さくした実施例１〜１２０は、少なくとも目標スペックをクリアーし、さらに１５００サイクル目にても合格であった。それに対して、第１フィルドビアの底径が第２フィルドの底径以上の比較例１〜比較例６は、目標スペックのサイクルにおいて、「ふつう」か「不良」であって、１５００サイクル目では全て「不良」であった。比較例１〜比較例６では、第１フィルドビアの底径が第２フィルドビアの底径以上なため、第１フィルドビアと第１フィルドビアのランド間での接合が強固となる。そのため、第１フィルドビアやその周りの樹脂絶縁層等が応力を緩和するよう変形し難くなるので、加熱・冷却時の応力が第１フィルドビアの表面と第２フィルドビア底部に集中してしまい、第２フィルドビア底部と第１フィルドビア表面間の接合が弱くなって接続抵抗が増加したのではないかと推察している。
また、比較例１〜比較例４と実施例比較例５、比較例６の比較から、第１フィルドビアの底径が第２フィルドビアの底径以上であっても、スルーホール径とそのピッチが低密度な場合においては、目標スペックをクリアーしているが、スルーホールの半径が１００μｍ以下でそのピッチが３８５μｍ以下となると１０００サイクル目において不良であった。この違いは、後者の方が発生する応力が大きいからと推察している。その理由は、実施例比較例５、比較例６では、絶縁性基板３０に、絶縁性基板（熱膨張係数：５０〜６０ｐｐｍ）とは熱膨張係数が大きく異なるスルーホール導体（銅：１６ｐｐｍ）が高密度に設けられるため、多層プリント配線板の変形が大きくなるからと推察している。従って、スルーホールの半径が１００μｍ以下でそのピッチが３８５μｍ以下の多層プリント配線板に本願発明を適用する意義が大きいことが分かる。
実施例１〜１２０における１５００、１７５０、２０００サイクル目の結果より、第１フィルドビアの底径が第２フィルドビアの底径より小さくても、第１フィルドビアのランド形状で耐ヒートサイクル性が異なることが分かる。（iv）→（ii）→（iii）→（i）の順で長期信頼性に優れている。絶縁性基板３０には、絶縁性基板とはヤング率、ポアソン比、熱膨張係数等の物性値が異なるスルーホールが形成されているので、第１フィルドビアのランド形状や第１フィルドビアの位置、ランドとスルーホール間の配線の有無等により、第２フィルドビアの底部と第１フィルドビア表面間に掛かる応力が変化するためではないかと推察している。スルーホールと絶縁性基板は物性値が異なるので、絶縁性基板とスルーホールは異なった変形をする。（iv）の場合、第１フィルドビアの底部が両方に掛かっているため、第２フィルドビアの変形が（i）〜（iii）より大きいと推察される。それに対して、（i）〜（iii）では、第１フィルドビアがスルーホール上または絶縁性基板上であるので耐ヒートサイクル性に優れると推察している。（i）に対して（iii）が劣る理由は、スルーホール内壁には、スルーホール側壁導体として、変形し難い銅（絶縁性基板に対して、ヤング率大、熱膨張係数小）が形成されているので、スルーホール内部は絶縁性基材部に比べて変動量が小さくなる。内壁の粗化層３６α（図１（Ｄ）参照）の影響もあると考えられる。それ故、第２フィルドビアの底部と第１フィルドビアの表面間に掛かる応力が小さくなると推察している。そして、（iii）は（ii）に対して、第１フィルドビアのランドがスルーホール近くにあるため、スルーホール側壁導体の影響により、（iii）の第１フィルドビアの変動量が少なくなると推察している。
さらに、２５００サイクル目の結果より、第２フィルドビアの底径／第１のフィルドビアの底径が、１．３〜１．７が好ましいことが分かる。これは、このような範囲であれば、第１フィルドビアのランド（（i）、（iii）、（iv）の場合は蓋状導体層）と第１フィルドビア底部との間の接合力（単位面積当たりの密着力×接合面積）が、第２フィルドビア底部と第１フィルドビアの表面との間の接合力より低くても、両者間における応力に差があるため、接合力／応力がほぼ同等となるためと推察している（両者に差があると弱い方に応力が集中し、その部分で剥離等の問題が発生しやすい）。
また、実施例１２１〜２４０の結果は、実施例１〜１２０と同等であった。
第２実施例１〜３０の結果と実施例１、５、・・・１１３、１１７（実施例１〜１２０における第１フィルドビアのランドが（i）の場合）を比較すると、結果が同等であった。従って、少なくともＩＣ直下の第１フィルドビアをスルーホール直上に形成し、その底径を第２フィルドビアより小さくすればよいことが分かる。これは、ＩＣと絶縁性基板の熱膨張係数の差によりＩＣ直下では応力が大きいためと推察している。
本発明の第１実施例の多層プリント配線板を製造方法を示す工程図である。 第１実施例の多層プリント配線板を製造方法を示す工程図である。 第１実施例の多層プリント配線板を製造方法を示す工程図である。 第１実施例の多層プリント配線板を製造方法を示す工程図である。 第１実施例の多層プリント配線板を製造方法を示す工程図である。 第１実施例の多層プリント配線板を製造方法を示す工程図である。 第１実施例に係る多層プリント配線板の断面図である。 第１実施例に係る多層プリント配線板にＩＣチップを載置した状態を示す断面図である。 スルーホールの蓋めっき層の平面図である。 実施例の評価結果を示す図表である。 実施例の評価結果を示す図表である。 実施例の評価結果を示す図表である。 実施例及び比較例の評価結果を示す図表である。 実施例の評価結果を示す図表である。 実施例の評価結果を示す図表である。 実施例の評価結果を示す図表である。 実施例の評価結果を示す図表である。 第２実施例の評価結果を示す図表である。
符号の説明
３０ 基板
３４ 導体回路
３６ スルーホール
３６ａ 蓋めっき層（スルーホールランド）
３６ｂ 側壁導体層
３６ｄ 蓋めっき層（スルーホールランド）
４０ 樹脂充填層
５０ 層間樹脂絶縁層
５８ 導体回路
６０ フィルドビア
７０ ソルダーレジスト層
７１ 開口
７８Ｕ、７８Ｄ 半田バンプ
１６０ フィルドビア

Claims (2)

  1. スルーホールを有するコア基板に、第１の層間樹脂絶縁層と無電解めっき膜及び電解めっき膜からなるフィルドビア、導体回路とを積層し、該第１の層間樹脂絶縁層の上に第２の層間樹脂絶縁層と無電解めっき膜及び電解めっき膜からなるフィルドビア、導体回路とを積層してなる多層プリント配線板であって、
    第１の層間絶縁層のフィルドビアの底の直径を、該フィルドビア直上に形成される第２の層間絶縁層のフィルドビアの底の直径よりも小さくしたことを特徴とする多層プリント配線板。
  2. 請求項１に記載の多層プリント配線板であって、前記スルーホールの端には、該端を閉塞する蓋状導体層が形成され、第１の層間絶縁層のフィルドビアが前記蓋状導体層の上に形成されていることを特徴とする多層プリント配線板。
JP2005026899A 2005-02-02 2005-02-02 多層プリント配線板 Pending JP2006216714A (ja)

Priority Applications (10)

Application Number Priority Date Filing Date Title
JP2005026897A JP2006216712A (ja) 2005-02-02 2005-02-02 多層プリント配線板
JP2005026899A JP2006216714A (ja) 2005-02-02 2005-02-02 多層プリント配線板
KR1020077017828A KR101050697B1 (ko) 2005-02-02 2006-01-30 다층 프린트 배선판
CNA2006800038695A CN101112142A (zh) 2005-02-02 2006-01-30 多层印刷线路板
KR1020097021598A KR101047824B1 (ko) 2005-02-02 2006-01-30 다층 프린트 배선판
PCT/JP2006/301454 WO2006082784A1 (ja) 2005-02-02 2006-01-30 多層プリント配線板
EP06712597A EP1848257B1 (en) 2005-02-02 2006-01-30 Multilayer printed wiring board
KR1020117004379A KR101069572B1 (ko) 2005-02-02 2006-01-30 다층 프린트 배선판
TW095103776A TW200638815A (en) 2005-02-02 2006-02-03 Multilayer printed wiring board
US11/831,389 US8367943B2 (en) 2005-02-02 2007-07-31 Multilayered printed wiring board

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2005026897A JP2006216712A (ja) 2005-02-02 2005-02-02 多層プリント配線板
JP2005026899A JP2006216714A (ja) 2005-02-02 2005-02-02 多層プリント配線板

Publications (1)

Publication Number Publication Date
JP2006216714A true JP2006216714A (ja) 2006-08-17

Family

ID=36777168

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2005026897A Pending JP2006216712A (ja) 2005-02-02 2005-02-02 多層プリント配線板
JP2005026899A Pending JP2006216714A (ja) 2005-02-02 2005-02-02 多層プリント配線板

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP2005026897A Pending JP2006216712A (ja) 2005-02-02 2005-02-02 多層プリント配線板

Country Status (7)

Country Link
US (1) US8367943B2 (ja)
EP (1) EP1848257B1 (ja)
JP (2) JP2006216712A (ja)
KR (3) KR101047824B1 (ja)
CN (1) CN101112142A (ja)
TW (1) TW200638815A (ja)
WO (1) WO2006082784A1 (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008282842A (ja) * 2007-05-08 2008-11-20 Shinko Electric Ind Co Ltd 配線基板及びその製造方法
JP2010114108A (ja) * 2008-11-04 2010-05-20 Ngk Spark Plug Co Ltd 配線基板の非接触搬送装置及び方法
WO2011135900A1 (ja) * 2010-04-30 2011-11-03 日本メクトロン株式会社 ビルドアップ型多層プリント配線板及びその製造方法
JP2014222721A (ja) * 2013-05-14 2014-11-27 株式会社村田製作所 樹脂多層基板
JP2015126053A (ja) * 2013-12-26 2015-07-06 富士通株式会社 配線基板、配線基板の製造方法及び電子装置

Families Citing this family (44)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006216713A (ja) * 2005-02-02 2006-08-17 Ibiden Co Ltd 多層プリント配線板
KR100743020B1 (ko) * 2006-09-19 2007-07-26 삼성전기주식회사 패키지용 인쇄회로기판 및 그 제조방법
US7757196B2 (en) * 2007-04-04 2010-07-13 Cisco Technology, Inc. Optimizing application specific integrated circuit pinouts for high density interconnect printed circuit boards
US8263878B2 (en) * 2008-03-25 2012-09-11 Ibiden Co., Ltd. Printed wiring board
TWI383715B (zh) * 2008-05-16 2013-01-21 Nan Ya Printed Circuit Board 高密度基板之結構與製法
TW201110839A (en) * 2009-09-04 2011-03-16 Advanced Semiconductor Eng Substrate structure and method for manufacturing the same
JP5644242B2 (ja) 2009-09-09 2014-12-24 大日本印刷株式会社 貫通電極基板及びその製造方法
KR101097628B1 (ko) * 2010-06-21 2011-12-22 삼성전기주식회사 인쇄회로기판 및 이의 제조방법
TWI436699B (zh) 2010-07-12 2014-05-01 Princo Corp 多層導通孔疊構
JP5565949B2 (ja) * 2010-07-30 2014-08-06 京セラＳｌｃテクノロジー株式会社 配線基板
CN102404935B (zh) * 2010-09-13 2014-07-02 巨擘科技股份有限公司 多层导通孔叠层结构
JP5565958B2 (ja) * 2010-10-30 2014-08-06 京セラＳｌｃテクノロジー株式会社 配線基板
US8901431B2 (en) 2010-12-16 2014-12-02 Ibiden Co., Ltd. Printed wiring board and method for manufacturing printed wiring board
TWI425886B (zh) * 2011-06-07 2014-02-01 Unimicron Technology Corp 嵌埋有電子元件之封裝結構及其製法
KR101231362B1 (ko) * 2011-06-10 2013-02-07 엘지이노텍 주식회사 인쇄회로기판 및 그의 제조 방법
US8927875B2 (en) * 2011-10-28 2015-01-06 Ibiden Co., Ltd. Wiring board and method for manufacturing wiring board
US9275925B2 (en) 2013-03-12 2016-03-01 Taiwan Semiconductor Manufacturing Company, Ltd. System and method for an improved interconnect structure
KR102116962B1 (ko) 2013-06-25 2020-05-29 삼성전자주식회사 반도체 패키지
JP6375121B2 (ja) * 2014-02-27 2018-08-15 新光電気工業株式会社 配線基板、半導体装置及び配線基板の製造方法
JP6329027B2 (ja) * 2014-08-04 2018-05-23 ミネベアミツミ株式会社 フレキシブルプリント基板
CN104392934A (zh) * 2014-10-31 2015-03-04 华进半导体封装先导技术研发中心有限公司 封装基板的阻焊制作方法
CN105657988B (zh) * 2014-11-21 2019-04-23 宏启胜精密电子(秦皇岛)有限公司 柔性电路板及其制作方法
JP6641717B2 (ja) * 2015-04-08 2020-02-05 日立化成株式会社 多層配線基板の製造方法
US9743526B1 (en) * 2016-02-10 2017-08-22 International Business Machines Corporation Wiring board with stacked embedded capacitors and method of making
US11056436B2 (en) * 2016-06-07 2021-07-06 Taiwan Semiconductor Manufacturing Co., Ltd. Integrated fan-out structure with rugged interconnect
KR20190012485A (ko) * 2017-07-27 2019-02-11 삼성전기주식회사 인쇄회로기판 및 그 제조 방법
US11342256B2 (en) 2019-01-24 2022-05-24 Applied Materials, Inc. Method of fine redistribution interconnect formation for advanced packaging applications
EP3709779A1 (en) * 2019-03-12 2020-09-16 AT & S Austria Technologie & Systemtechnik Aktiengesellschaft Component carrier and method of manufacturing the same
IT201900006736A1 (it) 2019-05-10 2020-11-10 Applied Materials Inc Procedimenti di fabbricazione di package
IT201900006740A1 (it) 2019-05-10 2020-11-10 Applied Materials Inc Procedimenti di strutturazione di substrati
US11931855B2 (en) 2019-06-17 2024-03-19 Applied Materials, Inc. Planarization methods for packaging substrates
US11862546B2 (en) 2019-11-27 2024-01-02 Applied Materials, Inc. Package core assembly and fabrication methods
JP2021093417A (ja) * 2019-12-09 2021-06-17 イビデン株式会社 プリント配線板、及び、プリント配線板の製造方法
US11257790B2 (en) 2020-03-10 2022-02-22 Applied Materials, Inc. High connectivity device stacking
US11454884B2 (en) 2020-04-15 2022-09-27 Applied Materials, Inc. Fluoropolymer stamp fabrication method
US11400545B2 (en) 2020-05-11 2022-08-02 Applied Materials, Inc. Laser ablation for package fabrication
TWI720898B (zh) * 2020-05-28 2021-03-01 欣興電子股份有限公司 具有增加芯層走線面積的載板結構及其製作方法
US11232951B1 (en) 2020-07-14 2022-01-25 Applied Materials, Inc. Method and apparatus for laser drilling blind vias
US11676832B2 (en) 2020-07-24 2023-06-13 Applied Materials, Inc. Laser ablation system for package fabrication
US11532524B2 (en) 2020-07-27 2022-12-20 Taiwan Semiconductor Manufacturing Co., Ltd. Integrated circuit test method and structure thereof
JP2022057232A (ja) * 2020-09-30 2022-04-11 イビデン株式会社 配線基板
US11521937B2 (en) 2020-11-16 2022-12-06 Applied Materials, Inc. Package structures with built-in EMI shielding
US11404318B2 (en) 2020-11-20 2022-08-02 Applied Materials, Inc. Methods of forming through-silicon vias in substrates for advanced packaging
US11705365B2 (en) 2021-05-18 2023-07-18 Applied Materials, Inc. Methods of micro-via formation for advanced packaging

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000165046A (ja) * 1998-09-24 2000-06-16 Ibiden Co Ltd 多層ビルドアップ配線板
JP2001044640A (ja) * 1996-03-04 2001-02-16 Ibiden Co Ltd 多層プリント配線板
JP2002094240A (ja) * 2000-09-19 2002-03-29 Nippon Mektron Ltd 層間接続バイア・ホールを有する多層プリント基板の製造方法

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3290041B2 (ja) * 1995-02-17 2002-06-10 インターナショナル・ビジネス・マシーンズ・コーポレーション 多層プリント基板、多層プリント基板の製造方法
JPH1174651A (ja) * 1997-03-13 1999-03-16 Ibiden Co Ltd プリント配線板及びその製造方法
JP2944576B2 (ja) 1997-06-11 1999-09-06 富山日本電気株式会社 多層プリント配線板の製造方法
JPH11251749A (ja) 1997-12-29 1999-09-17 Ibiden Co Ltd 多層プリント配線板
JPH11354932A (ja) * 1998-06-03 1999-12-24 Sharp Corp ビルドアップ多層配線板の製造方法
JP2000101246A (ja) * 1998-09-17 2000-04-07 Ibiden Co Ltd 多層ビルドアップ配線板及び多層ビルドアップ配線板の製造方法
MY144574A (en) * 1998-09-14 2011-10-14 Ibiden Co Ltd Printed circuit board and method for its production
MY139405A (en) * 1998-09-28 2009-09-30 Ibiden Co Ltd Printed circuit board and method for its production
JP4646371B2 (ja) * 1999-09-02 2011-03-09 イビデン株式会社 プリント配線板及びプリント配線板の製造方法
JP2001127435A (ja) 1999-10-26 2001-05-11 Ibiden Co Ltd 多層プリント配線板及び多層プリント配線板の製造方法
JP2002009443A (ja) * 2000-06-22 2002-01-11 Nec Corp 多層プリント配線板の製造方法とその製造装置
JP3459398B2 (ja) * 2000-09-19 2003-10-20 日本メクトロン株式会社 層間接続バイア・ホールを有する多層プリント基板の製造方法
JP5004378B2 (ja) 2001-01-10 2012-08-22 イビデン株式会社 多層プリント配線板
JP2003152311A (ja) 2001-11-15 2003-05-23 Ngk Spark Plug Co Ltd 配線基板の製造方法
JP3959266B2 (ja) * 2001-12-13 2007-08-15 日本特殊陶業株式会社 配線基板
JP3959267B2 (ja) * 2001-12-18 2007-08-15 日本特殊陶業株式会社 配線基板
JP3854160B2 (ja) 2002-01-23 2006-12-06 京セラ株式会社 多層配線基板
JP4488684B2 (ja) * 2002-08-09 2010-06-23 イビデン株式会社 多層プリント配線板
JP4181510B2 (ja) * 2003-02-28 2008-11-19 日本特殊陶業株式会社 樹脂製配線基板
JP4289005B2 (ja) * 2003-04-30 2009-07-01 日本ビクター株式会社 多層プリント配線板
TWI335195B (en) * 2003-12-16 2010-12-21 Ngk Spark Plug Co Multilayer wiring board
JP2006216711A (ja) * 2005-02-02 2006-08-17 Ibiden Co Ltd 多層プリント配線板
JP2007129180A (ja) * 2005-10-03 2007-05-24 Cmk Corp プリント配線板、多層プリント配線板及びその製造方法
JP4892231B2 (ja) * 2005-12-08 2012-03-07 荏原実業株式会社 脱臭フィルター及び脱臭システム
JP4042787B2 (ja) * 2006-02-17 2008-02-06 ダイキン工業株式会社 回転数制御装置、空気調和装置及び回転数制御方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001044640A (ja) * 1996-03-04 2001-02-16 Ibiden Co Ltd 多層プリント配線板
JP2000165046A (ja) * 1998-09-24 2000-06-16 Ibiden Co Ltd 多層ビルドアップ配線板
JP2002094240A (ja) * 2000-09-19 2002-03-29 Nippon Mektron Ltd 層間接続バイア・ホールを有する多層プリント基板の製造方法

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008282842A (ja) * 2007-05-08 2008-11-20 Shinko Electric Ind Co Ltd 配線基板及びその製造方法
JP2010114108A (ja) * 2008-11-04 2010-05-20 Ngk Spark Plug Co Ltd 配線基板の非接触搬送装置及び方法
WO2011135900A1 (ja) * 2010-04-30 2011-11-03 日本メクトロン株式会社 ビルドアップ型多層プリント配線板及びその製造方法
JP2011233836A (ja) * 2010-04-30 2011-11-17 Nippon Mektron Ltd ビルドアップ型多層プリント配線板及びその製造方法
CN102415228A (zh) * 2010-04-30 2012-04-11 日本梅克特隆株式会社 增层型多层印刷布线板及其制造方法
JP2014222721A (ja) * 2013-05-14 2014-11-27 株式会社村田製作所 樹脂多層基板
JP2015126053A (ja) * 2013-12-26 2015-07-06 富士通株式会社 配線基板、配線基板の製造方法及び電子装置

Also Published As

Publication number Publication date
KR20070089886A (ko) 2007-09-03
US8367943B2 (en) 2013-02-05
WO2006082784A1 (ja) 2006-08-10
US20080314632A1 (en) 2008-12-25
TW200638815A (en) 2006-11-01
EP1848257A4 (en) 2009-11-25
KR101069572B1 (ko) 2011-10-05
KR101050697B1 (ko) 2011-07-20
CN101112142A (zh) 2008-01-23
JP2006216712A (ja) 2006-08-17
TWI320675B (ja) 2010-02-11
EP1848257B1 (en) 2013-03-27
EP1848257A1 (en) 2007-10-24
KR20110028556A (ko) 2011-03-18
KR101047824B1 (ko) 2011-07-08
KR20090115774A (ko) 2009-11-05

Similar Documents

Publication Publication Date Title
JP2006216714A (ja) 多層プリント配線板
JP2006216713A (ja) 多層プリント配線板
JP4973494B2 (ja) 多層プリント配線板
US8592691B2 (en) Printed wiring board
JP2010157718A (ja) プリント配線板及びプリント配線板の製造方法
JP2010206192A (ja) プリント配線板の製造方法及びプリント配線板
US20100221414A1 (en) Method for manufacturing printed wiring board
US7402760B2 (en) Multi-layer printed wiring board and manufacturing method thereof
JP2010206170A (ja) プリント配線板
JP5432800B2 (ja) 配線基板の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080122

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100216

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100402

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20100525