KR101069572B1 - 다층 프린트 배선판 - Google Patents

다층 프린트 배선판 Download PDF

Info

Publication number
KR101069572B1
KR101069572B1 KR1020117004379A KR20117004379A KR101069572B1 KR 101069572 B1 KR101069572 B1 KR 101069572B1 KR 1020117004379 A KR1020117004379 A KR 1020117004379A KR 20117004379 A KR20117004379 A KR 20117004379A KR 101069572 B1 KR101069572 B1 KR 101069572B1
Authority
KR
South Korea
Prior art keywords
hole
insulating layer
layer
wiring board
resin insulating
Prior art date
Application number
KR1020117004379A
Other languages
English (en)
Other versions
KR20110028556A (ko
Inventor
유홍 오
마사노리 다마키
Original Assignee
이비덴 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 이비덴 가부시키가이샤 filed Critical 이비덴 가부시키가이샤
Publication of KR20110028556A publication Critical patent/KR20110028556A/ko
Application granted granted Critical
Publication of KR101069572B1 publication Critical patent/KR101069572B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/115—Via connections; Lands around holes or via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4602—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0335—Layered conductors or foils
    • H05K2201/0347—Overplating, e.g. for reinforcing conductors or bumps; Plating over filled vias
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0335—Layered conductors or foils
    • H05K2201/0352—Differences between the conductors of different layers of a multilayer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09372—Pads and lands
    • H05K2201/09454—Inner lands, i.e. lands around via or plated through-hole in internal layer of multilayer PCB
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09509—Blind vias, i.e. vias having one side closed
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09563—Metal filled via
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/0959—Plated through-holes or plated blind vias filled with insulating material
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/096—Vertically aligned vias, holes or stacked vias
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09627—Special connections between adjacent vias, not for grounding vias

Abstract

과제
소경의 비아홀을 이용하여 접속 신뢰성을 저하시키지 않는 다층 프린트 배선판을 제공한다.
해결 수단
덮개 도금층 (36a) 상에 형성되어 있는 비아홀 (60A) 로서, 그 바닥부의 대부분이 스루홀 (36) 상 이외의 부분에 형성되는 비아홀 (60A) 은, 제 2 층간 수지 절연층 (150) 에 형성되는 비아홀 (160) 보다 히트 사이클시에 가해지는 응력이 크다. 이 때문에, 비아홀 (60A) 의 바닥 직경을, 비아홀 (160) 의 바닥 직경보다 크게 한다.

Description

다층 프린트 배선판{MULTILAYER PRINTED WIRING BOARD}
본 발명은, 다층 프린트 배선판에 관한 것으로, 특히, IC 칩 실장용의 패키지 기판에 바람직하게 이용할 수 있는 빌드업 다층 프린트 배선판에 관한 것이다.
IC 칩용의 패키지를 구성하는 빌드업식의 다층 프린트 배선판에서는, 드릴에 의해 스루홀이 형성된 코어 기판의 양면 혹은 편면에, 층간 절연 수지를 형성하고, 층간 도통을 위한 비아홀을 레이저 혹은 포토 에칭에 의해 개구시켜, 층간 수지 절연층을 형성시킨다. 그 비아홀 내벽에 도금 등에 의해 도체층을 형성하고, 에칭 등을 거쳐, 패턴을 형성하여, 도체 회로를 만들어 내게 한다. 또한 층간 절연층과 도체층을 반복 형성시킴으로써, 빌드업 다층 프린트 배선판을 얻을 수 있다. 최신의 빌드업 다층 배선판에서는, 스루홀 및 빌드업층의 배선 밀도를 높이기 위해서, 스루홀 표면을 덮는 도체층 (덮개 도금층) 을 형성하고, 그 덮개 도금층 상에 비아홀을 형성하는 것이 실시되고 있다.
동일하게, 비아홀을 도체로 충전하는 필드 비아를 형성하고, 추가로, 그 필드 비아의 바로 위에 필드 비아를 형성하는 소위 스택드 비아 구조가 배선 길이의 단축을 위해서 이용되고 있다.
덮개 도금층을 형성한 스루홀을 갖는 종래 기술의 빌드업 다층 배선판으로는, 특허 문헌 1, 특허 문헌 2 등이 있다. 또, 필드 비아를 갖는 종래 기술의 빌드업 다층 배선판으로는, 특허 문헌 3 등이 있다.
특허 문헌 1 : 일본 공개특허공보 2001-127435호
특허 문헌 2 : 일본 공개특허공보 2002-208778호
특허 문헌 3 : 일본 공개특허공보 평11-251749호
상기 서술한 배선 길이의 단축을 위해 덮개 도금층 상에 비아홀을 형성하는 구조를 취하면, 비아홀의 신뢰성이 떨어지기 쉽고, 비아홀 직경을 작게 하는 것이 곤란하였다. 일반적으로, 비아홀의 바닥 직경이 작아지면, 비아홀에 형성된 도체와 하층의 도체 (랜드) 간의 접속 면적이 작아지므로, 비아홀과 랜드의 접합력이 저하되고, 히트 사이클 시험 등을 행하면 양자 사이에서 접속 저항이 증대하는 경향이 보였다.
여기서, 빌드업 다층 배선판에 있어서, 비아홀은, 무전해 도금막을 형성하고 나서 전해 도금막을 형성함으로써 이루어진다. 먼저 형성되는 무전해 도금막은, 유기물, 수소 분자, 수소 원자 등을 약하게 함유하기 때문에, 그 무전해 도금막에서, 크랙이 발생하기 쉽다고 생각된다. 또, 무전해 도금막은 연성이 낮기 때문에, IC 칩 등의 실장시에 프린트 배선판에 휨이 발생했을 경우, 무전해 도금막은, 그 휨에 추종할 수 없기 때문에, 랜드로부터 박리되기 쉽기 때문이라고 생각된다.
상기 서술한 배선 길이의 단축을 위해서 스택드 비아 구조를 취하면, 비아홀의 신뢰성이 떨어지기 쉽고, 비아홀 직경을 작게 하는 것이 곤란하였다. 일반적으로, 비아홀의 바닥 직경이 작아지면, 비아홀에 형성된 도체와 하층의 도체 (랜드) 간의 접속 면적이 작아지므로, 비아홀과 랜드의 접합력이 저하되고, 히트 사이클 시험 등을 실시하면, 양자 사이에 접속 저항이 증대되는 경향을 볼 수 있었다.
여기서, 빌드업 다층 배선판에 있어서, 비아홀은, 무전해 도금막을 형성하고 나서 전해 도금막을 형성함으로써 이루어진다. 먼저 형성되는 무전해 도금막은, 유기물, 수소 분자, 수소 원자 등을 약하게 함유하기 때문에, 그 무전해 도금막에 있어서, 크랙이 발생하기 쉽다고 생각된다. 또, 무전해 도금막은 연성이 낮기 때문에, IC 칩 등의 실장시에 프린트 배선판에 휨이 발생했을 경우, 무전해 도금막은, 그 휨에 추종할 수 없기 때문에, 랜드로부터 박리되기 쉽기 때문이라고 생각된다.
본 발명은, 상기 서술한 과제를 해결하기 위해서 이루어진 것으로, 그 목적으로 하는 바는, 소경의 비아홀을 이용하여 접속 신뢰성을 저하시키지 않는 다층 프린트 배선판을 제공하는 것에 있다.
본 발명은, 상기 서술한 과제를 해결하기 위해서 이루어진 것으로, 그 목적으로 하는 바는, 소경의 필드 비아의 바로 위에 필드 비아를 형성하여 접속 신뢰성을 저하시키지 않는 다층 프린트 배선판을 제공하는 것에 있다.
발명자가 예의 연구한 결과, 다층 프린트 배선판에 있어서 특정 부위에서 비아홀의 신뢰성이 저하되는 경향이 있는 것이 밝혀졌다.
여기서, 덮개 형상 도체층 (덮개 도금층) 상에 형성되어 있는 비아홀로서, 그 바닥부의 대부분이 스루홀 상 이외의 부분에 형성되는 비아홀은, 제 2 층간 수지 절연층에 형성되는 비아홀 (제 2 비아홀) 보다 히트 사이클시에 가해지는 응력이 큰 것을 시뮬레이션에 의해 알 수 있었다.
청구항 1 에서는, 스루홀의 반경을 R, 덮개 도금층 상의 비아홀의 반경을 r로 했을 때, 스루홀의 중심 (重心) 을 중심 (中心) 으로 하는 반경 (R-r/3) 의 원보다 먼 지점에 중심이 있는 덮개 형상 도체층 (덮개 도금층) 상의 비아홀 바닥의 반경을 제 2 층간 수지 절연층에 형성되는 비아홀 바닥의 반경보다 크게 함으로써, 소경의 비아홀을 이용하여 집적률을 높이면서, 접속 신뢰성을 저하시키지 않는 것을 가능하게 하였다.
또한, 비아홀이 원이 아니고, 타원인 경우나 다각형인 경우, r 은 외주에 있어서 양단 (가장 떨어진 2 점) 을 연결한 직선의 1/2 로 한다. 스루홀의 경우도 동일하다. 예를 들어, 타원이면 긴 직경의 1/2 이고, 직사각형이면 대각을 연결한 직선의 1/2 이다.
발명자가 예의 연구한 결과, 다층 프린트 배선판에 있어서 특정 부위에서 비아홀의 신뢰성이 저하되는 경향이 있는 것이 밝혀졌다.
여기서, 제 1 층간 절연층의 필드 비아 (이하, 제 1 필드 비아라고 한다) 의 바로 위에 형성되는 제 2 층간 절연층의 필드 비아 (이하, 제 2 필드 비아라고 한다) 의 바닥부에는, 당해 제 1 필드 비아의 바닥부보다 히트 사이클시에 가해지는 응력이 큰 것을 시뮬레이션에 의해 알 수 있었다.
청구항 2 에서는, 제 1 층간 절연층의 필드 비아의 바닥 직경을, 그 필드 비아의 바로 위에 형성되는 제 2 층간 절연층의 필드 비아의 바닥 직경보다 작게 함으로써, 소경의 비아홀을 이용하여 집적률을 높이면서, 스택드 비아의 접속 신뢰성을 저하시키지 않는 것을 가능하게 하였다. 여기서, 본 발명에서는, 도 28(A) 에 나타내는 바와 같이 오목량 (상단면으로부터의 패임량 ; P1) 이 7㎛ 이하인 비아, 및, 도 28(B) 에 나타내는 바와 같이 볼록량 (상부 평탄면으로부터의 돌출량 ; P2) 가 7㎛ 이하인 비아를 필드 비아라고 정의한다.
또한, 제 1 필드 비아를 덮개 형상 도체층 (덮개 도금층) 상에 형성할 수 있다. 덮개 형상 도체층 상에 형성했을 경우, 스루홀과 코어를 이루는 절연성 기판에서는 물성이 상이하기 때문에, 덮개 형상 도체층은, 크고 복잡하게 변형된다. 이러한 덮개 형상 도체층 상에 스택드 비아로 했을 경우, 보다 위에 위치하는 부분에서는 변형량이 커지므로, 제 2 필드 비아의 바닥부에는 큰 응력이 가해지기 쉽다.
도 1 은 본 발명의 제 1 실시예의 다층 프린트 배선판의 제조 방법을 나타내는 공정도이다.
도 2 는 제 1 실시예의 다층 프린트 배선판의 제조 방법을 나타내는 공정도이다.
도 3 은 제 1 실시예의 다층 프린트 배선판의 제조 방법을 나타내는 공정도이다.
도 4 는 제 1 실시예의 다층 프린트 배선판의 제조 방법을 나타내는 공정도이다.
도 5 는 제 1 실시예의 다층 프린트 배선판의 제조 방법을 나타내는 공정도이다.
도 6 은 제 1 실시예의 다층 프린트 배선판의 제조 방법을 나타내는 공정도이다.
도 7 은 제 1 실시예에 관련되는 다층 프린트 배선판의 단면도이다.
도 8 은 제 1 실시예에 관련되는 다층 프린트 배선판에 IC 칩을 탑재한 상태를 나타내는 단면도이다.
도 9 는 스루홀의 덮개 도금층의 평면도이다.
도 10 은 제 1 실시예의 평가 결과를 나타내는 도표이다.
도 11 은 제 1 실시예의 평가 결과를 나타내는 도표이다.
도 12 는 제 1 실시예의 평가 결과를 나타내는 도표이다.
도 13 은 제 1 실시예 및 제 1 비교예의 평가 결과를 나타내는 도표이다.
도 14 는 제 2 실시예의 다층 프린트 배선판의 제조 방법을 나타내는 공정도이다.
도 15 는 제 2 실시예의 다층 프린트 배선판의 제조 방법을 나타내는 공정도이다.
도 16 은 제 2 실시예에 관련되는 다층 프린트 배선판의 단면도이다.
도 17 은 제 2 실시예에 관련되는 다층 프린트 배선판에 IC 칩을 탑재한 상태를 나타내는 단면도이다.
도 18 은 스루홀의 덮개 도금층의 평면도이다.
도 19 는 제 2 실시예의 평가 결과를 나타내는 도표이다.
도 20 은 제 2 실시예의 평가 결과를 나타내는 도표이다.
도 21 은 제 2 실시예의 평가 결과를 나타내는 도표이다.
도 22 는 제 2 실시예 및 제 2 비교예의 평가 결과를 나타내는 도표이다.
도 23 은 제 2 실시예의 평가 결과를 나타내는 도표이다.
도 24 는 제 2 실시예의 평가 결과를 나타내는 도표이다.
도 25 는 제 2 실시예의 평가 결과를 나타내는 도표이다.
도 26 은 제 2 실시예의 평가 결과를 나타내는 도표이다.
도 27 는 제 3 실시예의 평가 결과를 나타내는 도표이다.
도 28 은 본 발명에서의 필드 비아를 나타내는 설명도이다.
[제 1 실시예]
먼저, 본 발명의 제 1 실시예에 관련되는 다층 프린트 배선판 (10) 의 구성에 대해, 도 1∼도 8 을 참조하여 설명한다. 도 7 은, 그 다층 프린트 배선판 (10) 의 단면도를, 도 8 은, 도 7 에 나타내는 다층 프린트 배선판 (10) 에 IC 칩 (90) 을 장착하고, 도터 보드 (94) 에 탑재한 상태를 나타내고 있다. 도 7 에 나타내는 바와 같이, 다층 프린트 배선판 (10) 에서는, 코어 기판 (30) 의 표면에 도체 회로 (34) 가 형성되어 있다. 코어 기판 (30) 의 표면과 이면은 스루홀 (36) 을 통하여 접속되어 있다. 스루홀 (36) 은, 스루홀 랜드를 구성하는 덮개 도금층 (36a, 36d) 과, 측벽 도체층 (36b) 으로 이루어지고, 측벽 도체층 (36b) 의 내부에는 수지 충전재 (37) 가 충전되어 있다. 수지 충전제 없이 구리만으로 충전해도 된다. 덮개 도금층 (스루홀 랜드 ; 36a, 36d) 상에 비아홀 (60A, 60B) 및 도체 회로 (58) 가 형성된 층간 수지 절연층 (50) 과, 비아홀 (160) 및 도체 회로 (158) 가 형성된 층간 수지 절연층 (150) 이 배치 형성되어 있다. 그 비아홀 (160) 및 도체 회로 (158) 의 상층에는 솔더 레지스트층 (70) 이 형성되어 있고, 그 솔더 레지스트층 (70) 의 개구부 (71) 를 통하여, 비아홀 (160) 및 도체 회로 (158) 에 범프 (78U, 78D) 가 형성되어 있다.
도 8 중에 나타내는 바와 같이, 다층 프린트 배선판 (10) 의 상면측의 땜납 범프 (78U) 는, IC 칩 (90) 의 랜드 (92) 에 접속된다. 한편, 하측의 땜납 범프 (78D) 는, 도터 보드 (94) 의 랜드 (96) 에 접속되어 있다.
도 9(A) 는, 덮개 도금층 (스루홀 랜드 ; 36a) 의 평면도이다. 스루홀용의 개구는 드릴에 의해 0.08mm∼0.25mm 로 형성되어 있다. 덮개 도금층 (36a) 은, 원형으로 형성되고, 그 덮개 도금층 (36a) 상의 비아홀 (60A) 의 바닥의 중심 (重心 ; 60g) 은, 스루홀의 개구 (16) 의 반경을 R, 비아홀 (60A) 의 바닥부의 반경을 r 로 했을 때, 스루홀 (36) 의 중심 (重心 ; 36g) 을 중심으로 하는 반경 : R-r/3 의 원보다 먼 지점에 위치한다. 여기서, 스루홀 개구 (16) 의 반경 R 은 50㎛, 비아홀 (60A) 의 바닥부의 반경 r 은 25㎛ 로 형성되어 있다. 한편, 도 7 중에 나타내는 비아홀 (60A) 의 상층의 층간 절연층 (150) 에 형성되는 비아홀 (160) 의 바닥부의 반경 r3 은 22.5㎛ 로 형성되어 있다. 또한 덮개 도금층 (스루홀 랜드 ; 36) 과 제 1 비아홀 위치의 다른 형태를 도 9(C), (D), (E) 에 나타낸다.
도 9(B) 는, 덮개 도금층 (스루홀 랜드) 의 다른 형태를 나타낸다. 덮개 도금층 (36d) 은, 반원을 2 개 합친 오뚝이형으로 형성되고, 그 덮개 도금층 (36d) 상의 비아홀 (60B) 의 바닥의 중심 (60g) 도 비아홀 (60A) 과 동일하게, 스루홀의 중심 (36g) 을 중심으로 하는 반경 : R-r/3 의 원보다 먼 지점에 위치한다.
여기서, 덮개 도금층 (36a, 36d) 상의 비아홀 (60A, 60B) 과, 그 비아홀의 상층에 형성되는 비아홀 (160) 에 히트 사이클시에 가해지는 응력을 시뮬레이션한 결과에 대해 설명한다.
여기에서는, 유한 요소법 (FEM) 에 의한 3D 열응력 시뮬레이션을 실시하였다. 땜납 등과 같은 소성·크립 특성이 현저한 재료가 해석 구조체에 포함되어 있는 경우에는, 소성·크립 특성을 고려한 비선형 열응력 시뮬레이션이 필요하기 때문에, 먼저 기판 전체를 포함한 모델을 성긴 메쉬로 해석하고, 거기에서 계산된 변위를 촘촘한 메쉬로 분할된 서브 모델의 경계 조건으로 하여, 문제시되는 부분의 정밀한 해석을 하는 멀티 스케일링 (서브 모델링) 수법을 이용하여 고다층·고밀도 유기 패키지의 마이크로 비아에 가해지는 열충격 시험시의 열응력을 해석하였다. 즉, 패키지의 성긴 (Coarse) 모델을 해석하고, 그 변위를 서브 모델의 경계 조건으로서 설정하고, 땜납의 소성을 고려하여, -55℃∼125℃ 의 열충격 시험 조건에서 비선형 열응력 해석을 하였다.
이 결과, 덮개 도금층 (36a, 36d) 상으로서, 스루홀의 중심 (重心) 을 중심으로 하는 반경 : R-r/3 의 원보다 먼 지점에 비아홀 바닥의 중심 (重心) 이 위치하는 비아홀 (60A, 60B) 에는 100MPa 이, 그 비아홀의 상층에 형성되는 비아홀 (160) 에는 80MPa 이 가해지는 것을 알 수 있었다.
즉, 덮개 형상 도체층 (덮개 도금층 ; 36a, 36d) 상으로서, 스루홀의 중심 (重心; 36g) 을 중심으로 하는 반경 : R-r/3 의 원보다 먼 지점에 비아홀 바닥의 중심 (60g) 이 위치하는 비아홀 (60A, 60B) 은, 제 2 층간 수지 절연층 (150) 에 형성되는 비아홀 (160) 보다 히트 사이클시에 가해지는 응력이 크다.
이 때문에, 제 1 실시예에서는, 제 2 층간 수지 절연층 (150) 에 형성되는 비아홀 (160) 의 바닥의 반경 r3 를, 덮개 형상 도체층 (덮개 도금층 ;36a) 상으로서 스루홀의 중심 (36g) 을 중심으로 하는 반경 : R-r/3 의 원보다 먼 지점에 비아홀 바닥의 중심이 위치하는 비아홀 (60A, 60B) 의 바닥의 반경 r 보다 작게 함으로써, 접속 신뢰성을 저하시키지 않도록, 각각의 부위에서 최소 직경의 비아홀을 이용하여, 집적률을 높이는 것을 가능하게 하였다.
제 2 비아홀 바닥의 반경이 30㎛ 이하, 스루홀 개구의 반경이 100㎛ 이하, 스루홀 피치가 385㎛ 이하인 경우, 본 발명을 적용하는 의의가 크다. 왜냐하면, 소경의 스루홀이 협피치로 배치되어 있는 코어에서는 환경 변화에 의해 프린트 배선판이 보다 휘어지기 쉽기 때문에, 제 2 비아홀에 응력이 집중되기 쉽다.
도 9(C), 도 9(D), 및 도 9(E) 는, 다른 예의 덮개 도금층 (36a, 36d) 의 형상을 나타내고 있다. 도 9(C) 및 도 9(E) 와 같이 덮개 도금층은 오뚝이형으로 할 필요는 없다. 도 9(E) 의 경우, 덮개 도금층 (36d) 이 스루홀 개구 (36b) 에 대해서, 비아홀 (60A) 이 탑재되는 방향으로만 돌출되어 있으므로 스루홀 피치를 협피치화로 할 수 있으므로 고밀도화가 된다.
계속해서, 도 7 을 참조하여 상기 서술한 다층 프린트 배선판 (10) 의 제조 방법에 대해 도 1∼도 6 을 참조하여 설명한다.
(1) 두께 0.2∼0.8mm 의 유리 에폭시 수지 또는 BT (비스말레이미드 트리아진) 수지로 이루어지는 절연성 기판 (30) 의 양면에 5∼250㎛ 의 구리박 (32) 이 라미네이트되어 있는 구리 부착 적층판 (30A) 을 출발 재료로 하였다 (도 1(A)). 먼저, 이 구리 부착 적층판을 드릴로 뚫어 통과공 (16) 을 형성하고 (도 1(B)), 무전해 도금 처리 및 전해 도금 처리를 실시하여, 스루홀 (36) 의 측벽 도체층 (36b) 을 형성하였다 (도 1(C)). 통과공 (16) 의 개구 직경은, 드릴의 선택에 의해 0.1∼0.25mm Φ 로 형성하고, 그 피치는 0.15∼0.575mm 로 하였다.
(2) 스루홀 (36) 을 형성한 기판 (30) 을 수세하고, 건조시킨 후, NaOH (10 g/l), NaClO2 (40g/l), Na3PO4 (6g/l) 를 함유하는 수용액을 흑화욕 (산화욕) 으로 하는 흑화 처리, 및, NaOH (10g/l), NaBH4 (6g/l) 를 함유하는 수용액을 환원욕으로 하는 환원 처리를 실시하고, 스루홀 (36) 의 측벽 도체층 (36b) 및 표면에 조화면 (36α) 을 형성한다 (도 1(D)).
(3) 다음으로, 평균 입경 10㎛ 의 구리 입자를 함유하는 충전제 (37 ; 타츠타 전선 제조의 비도전성 구멍 매립 구리 페스트, 상품명 : DD 페이스트) 을, 스루홀 (36) 에 스크린 인쇄에 의해 충전하고, 건조, 경화시킨다 (도 2(A)). 이것은, 스루홀 부분에 개구를 형성한 마스크를 탑재한 기판 상에, 인쇄법으로 도포함으로써 스루홀에 충전시키고, 충전 후, 건조, 경화시킨다.
계속해서, 그리고, 스루홀 (36) 로부터 비져나온 충전제 (37) 를, #600 의 벨트 연마지 (산쿄 이화학 제조) 를 이용한 벨트 샌더 연마에 의해 제거하고, 추가로 이 벨트 샌더 연마에 의한 흠집을 제거하기 위한 버프 연마를 실시하여, 기판 (30) 의 표면을 평탄화시킨다 (도 2(B) 참조). 이와 같이 하여, 스루홀 (36) 의 측벽 도체층 (36b) 과 수지 충전제 (37) 가 조화층 (36α) 을 통하여 강고하게 밀착된 기판 (30) 을 얻는다.
(4) 상기 (3) 에서 평탄화한 기판 (30) 표면에, 팔라듐 촉매 (아트텍크 제조) 를 부여하여, 무전해 구리 도금을 실시함으로써, 두께 0.6㎛ 의 무전해 구리 도금막 (23) 을 형성한다 (도 2(C) 참조).
(5) 이어서, 이하의 조건에서 전해 구리 도금을 실시하여, 두께 15㎛ 의 전해 구리 도금막 (24) 을 형성하고, 도체 회로 (34) 가 되는 부분의 두께 부여, 및 스루홀 (36) 에 충전된 충전제 (37) 를 덮는 덮개 도금층 (스루홀 랜드) 이 되는 부분을 형성한다 (도 2(D)).
〔전해 도금 수용액〕
황산 180g/l
황산 구리 80g/l
첨가제 (아트텍크 재팬 제조, 상품명 : 카파라시드 GL) 1ml/l
〔전해 도금 조건〕
전류 밀도 1A/d㎡
시간 70 분
온도 실온
(6) 도체 회로 및 덮개 도금층이 되는 부분을 형성한 기판 (30) 의 양면에, 시판되는 감광성 드라이 필름을 부착시키고, 패턴을 갖는 마스크를 탑재하여, 100mJ/㎠ 로 노광, 0.8% 탄산나트륨으로 현상 처리하여, 두께 15㎛ 의 에칭 레지스트 (25) 를 형성하였다 (도 2(E) 참조). 덮개 도금층의 형상은 마스크의 패턴을 조정함으로써 변경할 수 있다.
(7) 그리고, 에칭 레지스트 (25) 를 형성하고 있지 않는 부분의 도금막 (23, 24) 과 구리박 (32) 을, 염화 제 2 구리를 주성분으로 하는 에칭액으로 용해 제거하고, 추가로 에칭 레지스트 (25) 를 5% KOH 로 박리 제거하여, 독립적인 도체 회로 (34), 및, 충전제 (37) 를 덮는 덮개 도금층 (36a, 36d) 을 형성한다 (도 3(A) 참조).
(8) 다음으로, 도체 회로 (34) 및 충전제 (37) 를 덮는 덮개 도금층 (36a, 36d) 의 표면에 Cu-Ni-P 합금으로 이루어지는 두께 2.5㎛ 의 조화층 (요철층 ; 34β) 를 형성하고, 그리고 이 조화층 (34β) 의 표면에 두께 0.3㎛ 의 Sn 층을 형성하였다 (도 3(B) 참조, 단, Sn 층에 대해서는 도시하지 않는다).
(9) 기판의 양면에, 기판보다 조금 큰 층간 수지 절연층용 수지 필름 (아지노모토사 제조 : 상품명 ; ABF-45SH ; 50γ) 을 기판 상에 탑재하고, 압력 0.45MPa, 온도 80℃, 압착 시간 10 초의 조건에서 가압착하여 재단한 후, 추가로 이하의 방법에 의해 진공 라미네이터 장치를 이용하여 접착함으로써 층간 수지 절연층 (50) 을 형성하였다 (도 3(C)). 즉, 층간 수지 절연층용 수지 필름을 기판 상에, 진공도 67Pa, 압력 0.47MPa, 온도 85℃, 압착 시간 60초의 조건에서 본압착하고, 그 후, 170℃ 에서 40 분간 열경화시켰다.
(10) 다음으로, 파장 10.4㎛ 의 CO2 가스 레이저로, 빔 직경 4.0mm, 탑 하트모드, 펄스폭 3∼30μ 초, 마스크의 관통공의 직경 1.0∼5.0mm, 1∼3 쇼트의 조건에서 층간 수지 절연층 (2) 에 비아홀용 개구 (51) 를 형성하였다 (도 3(D)). 여기서, 덮개 도금층 (36a, 36d) 상에는, 비아홀의 저면의 반경이 25㎛ 가 되도록, 상기 레이저 조건을 조정하였다. 또, 저면의 중심의 위치는, 레이저 가공용의 얼라인먼트 마크를 판독하여, 얼라인먼트 기준대로 가공하거나, 보정하여 가공함으로써 조정하여, R+1.2r 이 되도록 하였다.
(11) 비아홀용 개구 (51) 를 형성한 기판을, 60g/l 의 과망간산을 함유하는 80℃ 의 용액에 10 분간 침지하고, 층간 수지 절연층 (2) 의 표면에 존재하는 입자를 제거함으로써, 비아홀용 개구 (51) 의 내벽을 포함하는 층간 수지 절연층 (50) 의 표면에 조화면 (50α) 을 형성하였다 (도 4(A)).
(12) 다음으로, 상기 처리를 끝낸 기판을, 중화 용액 (시프레이사 제조) 에 침지하고 나서 수세하였다.
추가로, 조면화 처리 (조화 깊이 3㎛) 한 그 기판의 표면에, 팔라듐 촉매를 부여함으로써, 층간 수지 절연층의 표면 및 비아홀용 개구의 내벽면에 촉매 핵을 부착시켰다. 즉, 상기 기판을 염화 팔라듐 (PdCl2) 과 염화 제 1 주석 (SnCl2) 을 함유하는 촉매액 중에 침지하고, 팔라듐 금속을 석출시킴으로써 촉매를 부여하였다.
(13) 다음으로, 카미무라 공업사 제조의 무전해 구리 도금 수용액 (스루캅 PEA) 중에, 촉매를 부여한 기판을 침지하여, 조면 (粗面) 전체에 두께 0.3∼3.0㎛ 의 무전해 구리 도금막을 형성하고, 비아홀용 개구 (51) 의 내벽을 포함하는 층간 수지 절연층 (50) 의 표면에 무전해 구리 도금막 (52) 이 형성된 기판을 얻었다 (도 4(B)).
〔무전해 도금 조건〕
34℃ 의 액체 온도에서 45분
(14) 무전해 구리 도금막 (52) 이 형성된 기판에 시판되는 감광성 드라이 필름을 부착하고 마스크를 탑재하여, 110mJ/㎠ 로 노광하고, 0.8% 탄산나트륨 수용액으로 현상 처리함으로써, 두께 25㎛ 의 도금 레지스트 (54) 를 형성하였다 (도 4(C)).
(15) 이어서, 기판을 50℃ 의 물로 세정하여 탈지하고, 25℃ 의 물로 세정 후, 다시 황산으로 세정하고 나서, 이하의 조건에서 전해 도금을 실시하여, 도금 레지스트 (54) 비형성부에, 두께 15㎛ 의 전해 구리 도금막 (56) 을 형성하였다 (도 5(A)).
〔전해 도금액〕
황산 2.24mol/l
황산 구리 0.26mol/l
첨가제 19.5 ml/l (아트텍크 재팬사 제조, 카파라시드 GL)
〔전해 도금 조건〕
전류 밀도 1A/d㎡
시간 70분
온도 22±2℃
(16) 또한, 도금 레지스트 (54) 를 5% KOH 로 박리 제거한 후, 그 도금 레지스트 하의 무전해 도금막을 황산과 과산화 수소의 혼합액으로 에칭 처리하여 용해 제거하고, 독립적인 도체 회로 (58) 및 비아홀 (60A, 60B) 로 하였다 (도 5(B)).
(17) 이어서, 상기 (4) 와 동일한 처리를 실시하고, 도체 회로 (58) 및 비아홀 (60A, 60B) 의 표면에 조화면 (58α) 을 형성하였다. 하층의 도체 회로 (58) 의 두께는 15㎛ 의 두께였다 (도 5(C)). 단, 하층의 도체 회로의 두께는, 5∼25㎛ 사이에서 형성해도 된다.
(18) 상기 (9)∼(17) 의 공정을 반복함으로써, 추가로 상층의 도체 회로 (158), 비아홀 (160) 을 갖는 층간 절연층 (150) 을 형성하여, 다층 배선판을 얻었다 (도 5(D)). 여기서, 비아홀 (160) 의 저면의 반경은 22.5㎛ 가 되도록 조정하였다.
(19) 다음으로, 다층 배선 기판의 양면에, 시판되는 솔더 레지스트 조성물 (70) 을 20㎛ 의 두께로 도포하고, 70℃ 에서 20 분간, 70℃ 에서 30 분간의 조건에서 건조 처리를 실시한 후, 솔더 레지스트 개구부의 패턴이 묘화된 두께 5mm 의 포토마스크를 솔더 레지스트층 (70) 에 밀착시켜, 1000mJ/㎠ 의 자외선으로 노광하고, DMTG 용액으로 현상 처리하여, 200㎛ 직경의 개구 (71) 를 형성하였다 (도 6(A)).
그리고, 다시 80℃ 에서 1 시간, 100℃ 에서 1 시간, 120℃ 에서 1 시간, 150℃ 에서 3 시간의 조건에서 각각 가열 처리를 하여, 솔더 레지스트층을 경화시키고, 개구를 가지고, 그 두께가 15∼25㎛ 인 솔더 레지스트 패턴층을 형성하였다.
(20) 다음으로, 솔더 레지스트층 (70) 을 형성한 기판을, 염화 니켈 (2.3×10-1mol/l), 하이포아인산 나트륨 (2.8×10-1mol/l), 시트르산 나트륨 (1.6×10-1mol/l) 을 함유하는 pH=4.5 의 무전해 니켈 도금액에 20 분간 침지하고, 개구부 (71) 에 두께 5㎛ 의 니켈 도금층 (72) 를 형성하였다. 또한 그 기판을 시안화금 칼륨 (7.6×10-3mol/l), 염화 암모늄 (1.9×10-1mol/l), 시트르산 나트륨 (1.2×10-1mol/l), 하이포아인산 나트륨 (1.7×10-1mol/l) 을 함유하는 무전해 금 도금액에 80℃ 의 조건에서 7.5 분간 침지하여, 니켈 도금층 (72) 상에, 두께 0.03㎛ 의 금도금층 (74) 을 형성하였다 (도 6(B)). 니켈-금층 이외에도, 주석, 귀금속층 (금,은, 팔라듐, 백금 등) 의 단층을 형성해도 된다.
(21) 그 후, 기판의 IC 칩을 탑재하는 면의 솔더 레지스트층 (70) 의 개구 (71) 에, 주석-납을 함유하는 땜납 페이스트를 인쇄하고, 그리고 타방 면의 솔더 레지스트층의 개구에 주석-안티몬을 함유하는 땜납 페이스트를 인쇄한 후, 200℃ 에서 리플로우함으로써 땜납 범프 (땜납체) 를 형성하고, 땜납 범프 (78U, 78D) 를 갖는 다층 프린트 배선판을 제조하였다 (도 7).
땜납 범프 (78U) 를 개재하여 IC 칩 (90) 을 장착한다. 그리고, 땜납 범프 (78D) 를 개재하여 도터 보드 (94) 에 장착한다 (도 8).
이하에, 제 1 실시예의 다층 프린트 배선판 (10) 의 효과를 실증하기 위한 제 1 실시예 1∼120 에 대해 설명한다. 먼저, 덮개 형상 도체층 상 비아홀 바닥의 반경, 덮개 형상 도체층 상 비아홀 바닥의 중심 (重心) 의 위치, 제 2 비아홀 바닥의 반경, 스루홀의 반경, 스루홀의 피치 등과 가열·냉각을 반복한 후의 전기 저항의 변화율의 관계에 대해 설명한다. 여기에서는, 도 10∼도 13 중에 나타내는 제 1 실시예 1∼120, 제 1 비교예 1∼6 의 다층 프린트 배선판을 상기 서술한 제 1 실시예에 준하여 제작하였다. 구체적으로는, 도 1(B) 에 있어서, 천공에 이용하는 드릴의 직경을 변화시켜 개구 (16) 의 직경을 변화시키고, 그 피치는 천공기에 구멍 형성 위치 데이터를 입력하여 변화시켰다. 또, 덮개 형상 도체층 상 비아홀 바닥의 반경 및 제 2 비아홀 바닥의 반경은, (10) 공정 중에서 나타낸 레이저 조건을 조정함으로써 실시하고, 덮개 형상 도체층 상 비아홀 바닥의 중심 (重心) 의 위치는, (10) 공정 중에서 나타낸 바와 같이 레이저 가공기에 얼라인먼트 마크 위치에 대한 보정량을 설정함으로써 실시하였다. 이와 같이 제작한 각 제 1 실시예, 제 1 비교예의 다층 프린트 배선판에 IC 칩을 실장하고, 그 후 IC 칩과 다층 프린트 배선판 사이에 밀봉 수지를 충전하여 IC 탑재 기판으로 하였다. 그리고, IC 칩을 개재시킨 특정 회로의 전기 저항 (IC 탑재 기판의 IC 칩 탑재면과는 반대측 면에 노출시켜 IC 칩과 도통하고 있는 한 쌍의 전극간의 전기 저항) 을 측정하고, 그 값을 초기치로 하였다. 그 후, 그들 IC 탑재 기판에, -55도×5분, 125도×5분을 1 사이클로 하고, 이것을 2000회 반복하는 히트 사이클 시험을 실시하였다. 이 히트 사이클 시험에 있어서, 500, 1000, 1500, 1750, 2000 사이클째의 전기 저항을 측정하여, 초기치와의 변화율 (100도×(측정치-초기치)/초기치(%)) 을 구하였다. 그 결과를 도 10∼도 13 중에 나타낸다. 도면 중, 전기 저항의 변화율이 ±5% 이내인 것을 「양호」(○), ±5∼10% 인 것을 「보통」(△), ±10 을 초과한 것을 「불량」(×) 으로 하였다. 또한, 목표 스펙은 1000 사이클 째의 변화율이 ±10% 이내 (즉 평가로 「양호」하거나 「보통」) 이다. 또, ±10% 이내의 것을 「합격」으로 하였다.
이 평가 결과에서, 덮개 형상 도체층 상에 형성되는 비아홀 바닥의 중심을, 스루홀의 중심 (重心) 을 중심으로 하는 반경 (R-r/3) 의 원보다 먼 지점으로 하고, 또한 덮개 형상 도체층 상의 비아홀 바닥의 반경 (이하, 제 1 반경이라고 한다) 을, 제 2 층간 수지 절연층에 형성되는 비아홀 (제 2 비아홀) 바닥의 반경 (이하, 제 2 반경이라고 한다) 보다 크게 한 제 1 실시예 1∼120 은, 적어도 목표 스펙을 클리어하고, 추가로 1500 사이클째에서도 합격이었다 (R: 스루홀의 반경, r : 덮개 형상 도체층 상의 비아홀 바닥의 반경). 반면에, 덮개 형상 도체층 상에 형성하는 비아홀 바닥의 중심 (重心) 이 스루홀의 중심 (重心) 을 중심으로 하는 반경 (R-r/3) 의 원보다 멀지만, 덮개 형상 도체층 상의 비아홀 바닥의 반경과 제 2 반경이 동등한 제 1 비교예 1∼제 1 비교예 6 은, 목표 스펙의 사이클에 있어서, 「보통」이거나 「불량」으로서, 1500 사이클째에서는 모두 「불량」이었다. 제 1 비교예 1∼ 제 1 비교예 6 에서는, 제 1 반경과 제 2 반경이 동등하므로, 하층의 도체층 (랜드 ; 58) 과 제 2 비아홀 사이의 접합이 응력에 대해서 강고해진다. 왜냐하면, 하층의 도체층 (랜드 ; 58) 과 제 2 비아홀 사이의 응력이 작기 때문이다. 그 때문에, 제 2 비아홀이나 그 주위의 수지 절연층 등이 응력을 완화하도록 변형되기 어려워지므로, 가열·냉각시의 응력이 덮개 형상 도체층 상 비아홀 바닥부와 덮개 도금층간에 집중되어, 덮개 형상 도체층 상 비아홀 바닥부와 덮개 도금층간의 접합이 약해져 접속 저항이 증가된 것은 아닌가라고 추찰하고 있다.
또, 제 1 비교예 1∼4 와 제 1 비교예 5, 제 1 비교예 6 의 비교에서, 제 1 반경과 제 2 반경이 동등하여도, 스루홀 직경과 그 피치가 저밀도인 경우에서는, 목표 스펙을 클리어하고 있지만, 제 1 반경과 제 2 반경이 동등하여서, 스루홀의 반경이 100㎛ 이하이고 그 피치가 385㎛ 이하가 되면 1000 사이클째에서 불량이었다. 이 차이는, 후자 쪽이 발생하는 응력이 크기 때문이라고 추찰하고 있다. 그 이유는, 제 1 실시예 125, 제 1 비교예 6 에서는, 절연성 기판 (30) 에 절연성 기판 (열팽창 계수 : 50∼60ppm) 과는 열팽창 계수가 크게 상이한 스루홀 도체 (구리:16ppm) 가 고밀도로 설치되기 때문에, 다층 프린트 배선판의 변형이 커지기 때문이라고 추찰하고 있다. 따라서, 스루홀의 반경이 100㎛ 이하이고 그 피치가 385㎛ 이하인 다층 프린트 배선판에 본원 발명을 적용하는 의의가 큰 것을 알 수 있다.
제 1 실시예 1∼120 에 있어서의 1500, 1750 사이클째의 결과에서, 제 1 비아홀의 반경/제 2 비아홀의 반경이, 1.3∼1.7 이 바람직한 것을 알 수 있다. 이것은, 이러한 범위이면, 제 2 비아홀과 하층의 도체층 (랜드 ; 58) 사이의 접합력 (단위 면적 당의 밀착력×접합 면적) 이, 덮개 형상 도체층과 덮개 형상 도체층 상 비아홀의 바닥 사이의 접합력보다 낮아도, 양자 사이에 있어서의 응력에 차이가 있기 때문에, 접합력/응력이 거의 동등해지기 때문이라고 추찰하고 있다 (양자에 차이가 있으면 약한 쪽에 응력이 집중되어, 그 부분에서 박리 등의 문제가 발생하기 쉽다).
또한 1750, 2000 사이클째의 결과에서, 덮개 형상 도체층 상 비아홀 바닥의 중심은, R+1.2r 보다 먼 것이 바람직한 것을 알 수 있다. 이것은, 덮개 형상 도체층 상 비아홀 바닥의 중심 (重心) 이, R+1.2r 보다 멀어지면, 스루홀로부터 멀어져 완전하게 절연성 기판 상에 모든 비아홀 바닥부가 형성되게 되므로, 스루홀의 영향을 받지 않게 되기 때문이라고 추찰하고 있다. 스루홀에 가까우면 스루홀과 절연성 기판의 물성 (영률, 푸아송비, 열팽창 계수 등) 의 차이로부터, 보다 복잡한 변형이 일어나고, 보다 많은 응력이 덮개 형상 도체층 상 비아홀에 전달되는 것으로 추찰하고 있다.
[제 2 실시예]
다음으로, 본 발명의 제 2 실시예에 관련되는 다층 프린트 배선판 (10) 의 구성에 대해, 도 16 및 도 17 을 참조하여 설명한다. 도 16 은, 그 다층 프린트 배선판 (10) 의 단면도를, 도 17 은, 도 16 에 나타내는 다층 프린트 배선판 (10) 에 IC 칩 (90) 을 장착하여, 도터 보드 (94) 에 탑재한 상태를 나타내고 있다. 도 16 에 나타내는 바와 같이, 다층 프린트 배선판 (10) 에서는, 코어 기판 (30) 의 표면에 도체 회로 (34) 가 형성되어 있다. 코어 기판 (30) 의 표면과 이면은 스루홀 (36) 을 개재하여 접속되어 있다. 스루홀 (36) 은, 스루홀 랜드를 구성하는 덮개 도금층 (36a, 36d) 과, 측벽 도체층 (36b) 으로 이루어지고, 측벽 도체층 (36b) 의 내부에는 수지 충전재 (37) 가 충전되어 있다. 덮개 도금층 (스루홀 랜드 ; 36a, 36d) 상에 필드 비아 (60) 및 도체 회로 (58) 가 형성된 층간 수지 절연층 (50) 과, 필드 비아 (160) 및 도체 회로 (158) 가 형성된 층간 수지 절연층 (150) 이 배치 형성되어 있다. 그 필드 비아 (160) 및 도체 회로 (158) 의 상층에는 솔더 레지스트층 (70) 이 형성되어 있고, 그 솔더 레지스트층 (70) 의 개구부 (71) 를 통하여, 필드 비아 (160) 및 도체 회로 (158) 에 범프 (78U, 78D) 가 형성되어 있다.
도 17 중에 나타내는 바와 같이, 다층 프린트 배선판 (10) 의 상면측의 땜납 범프 (78U) 는, IC 칩 (90) 의 랜드 (92) 에 접속된다. 한편, 하측의 땜납 범프 (78D) 는, 도타 보드 (94) 의 랜드 (96) 에 접속되어 있다.
도 18(A) 는, 덮개 도금층 (스루홀 랜드 ; 36a) 의 평면도이다. 스루홀용의 개구는 드릴에 의해 0.08mm∼0.25mm 로 형성되어 있다. 덮개 도금층 (36a) 은 원형으로 형성되고, 그 덮개 도금층 (36a) 상의 필드 비아 (60) 의 바닥부는, 측벽 도체층 (36b) 의 내측에 형성되어 있다. 여기서, 필드 비아 (60) 의 바닥부는 직경 d1 (45㎛) 로 형성되어 있다. 한편, 도 15 중에 나타내는 필드 비아 (60) 의 상층의 층간 절연층 (150) 에 형성되는 필드 비아 (160) 는, 바닥부의 직경 d2 (60㎛) 로 형성되어 있다.
도 18(B) 는, 덮개 도금층 (스루홀 랜드 ; 36d) 의 평면도이다. 덮개 도금층 (36d) 은, 반원을 2 개 합친 오뚝이형으로 형성되고, 그 덮개 도금층 (36d) 상의 필드 비아 (60) 의 바닥부는, 스루홀의 상측이 아닌 부분에 형성되어 있다. 여기서, 필드 비아 (60) 의 바닥부는 직경 dl (45㎛) 로 형성되어 있다. 한편, 도 15 중에 나타내는 필드 비아 (60) 의 바로 위에 형성되는 필드 비아 (160) 는, 바닥부의 직경 d2 (60㎛) 로 형성되어 있다. 도 18(E) 및 도 18(F) 에 나타내는 바와 같이 덮개 도금층은 원의 일부가 아니어도 된다. 이들 예와 같이, 덮개 도금층이 필드 비아를 형성하는 부분만 스루홀로부터 평면 방향으로 돌출시키면 스루홀을 협피치로 배치할 수 있게 된다. 또, 스루홀 내부에 충전재를 충전하지 않고, 측벽 도체층과 동일한 재질로 충전해도 된다.
여기서, 덮개 도금층 (36d) 상의 필드 비아 (60) 와, 그 필드 비아의 바로 위에 형성되는 필드 비아 (160) 에 히트 사이클시에 가해지는 응력을 시뮬레이션한 결과에 대해 설명한다.
여기에서는, 유한 요소법 (FEM) 에 의한 3D 열응력 시뮬레이션을 실시하였다. 땜납 등과 같은 소성·크립 특성이 현저한 재료가 해석 구조체에 포함되어 있는 경우에는, 소성·크립 특성을 고려한 비선형 열 응력 시뮬레이션이 필요하기 때문에, 먼저 기판 전체를 포함하는 모델을 성긴 메쉬로 해석하고, 거기에서 계산된 변위를 촘촘한 메쉬로 분할된 서브 모델의 경계 조건으로 하고, 문제시하는 부분의 정밀한 해석을 하는 멀티 스케일링 (서브 모델링) 수법을 이용하여 고다층·고밀도 유기 패키지의 마이크로 비아에 가해지는 열충격 시험시의 열응력을 해석하였다. 즉, 패키지의 성긴 모델을 해석하고, 그 변위를 서브 모델의 경계 조건으로서 설정하여, 땜납의 소성을 고려하여, -55℃∼ 제 2 비교예 5℃ 의 열충격 시험 조건에서 비선형 열응력 해석을 하였다.
이 결과, 덮개 도금층 (36d) 의 필드 비아 (60) 의 바닥부에는 100MPa 이, 그 필드 비아 (60) 의 상층에 형성되는 필드 비아 (160) 의 바닥부에는 130MPa 이 가해지는 것을 알 수 있었다.
즉, 덮개 형상 도체층 (덮개 도금층 ; 36d) 상에 형성되는 필드 비아 (60) 의 바닥부는, 제 2 층간 수지 절연층 (150) 에 형성되는 필드 비아 (160) 의 바닥부보다 히트 사이클시에 가해지는 응력이 작다.
이 때문에, 제 2 실시예에서는, 덮개 형상 도체층 (덮개 도금층 ; 36a, 36d) 상에 형성되는 필드 비아 (60) 의 바닥 직경 d1 을, 바로 위에 형성되는 필드 비아 (160) 의 바닥 직경 d2 보다 작게 한다. 이로써, 접속 신뢰성을 저하시키지 않도록, 각각의 부위에서 최소 직경의 필드 비아를 이용하여, 집적률을 높이는 것을 가능하게 하였다.
도 18(C) 및 도 18(D) 은, 다른 예의 덮개 도금층의 형상을 나타내고 있다. 도 18(C) 에서는, 원형의 덮개 도금층 (36a) 에 있어서, 측벽 도체층 (36b) 상에 필드 비아 (60) 가 형성되어 있다. 도 18(D) 에서는, 오뚝이형의 덮개 도금층 (36d) 에 있어서, 측벽 도체층 (36b) 의 상측에 필드 비아 (60) 가 형성되어 있다. 도 18(G) 는, 랜드 (36e) 상의 필드 비아의 형태를 나타내고 있고, 필드 비아의 랜드 (36e) 와 덮개 도금층 (36a), 스루홀 측벽 도체층 (36b) 을 배선 (12) 으로 접속하고 있다. 이러한 경우에도, 필드 비아 (60) 는, 필드 비아 (160) 의 직경보다 크게 하는 것이 접속 신뢰성 면에서 바람직하다.
계속해서, 도 17 을 참조하여 상기 서술한 다층 프린트 배선판 (10) 의 제조 방법에 대해 도 14 및 도 15 를 참조하여 설명한다.
여기서, 도 1∼도 4 를 참조하여 상기 서술한 제 1 실시예에서의 (1)∼(14)까지의 공정은, 제 2 실시예와 동일하기 때문에, 도시 및 설명을 생략하고, 전해 도금막 (56) 의 형성 공정부터 설명을 시작한다.
(15) 기판 (30) 을 50℃ 의 물로 세정하여 탈지하고, 25℃ 의 물로 세정 후, 다시 황산으로 세정하고 나서, 이하의 조건으로 전해 도금을 실시하여 전해 도금막 (56) 을 형성하였다 (도 14(A)).
〔전해 도금액〕
황산 2.24mol/l
황산 구리 0.26mol/l
첨가제 19.5ml/l
레벨링제 50㎎/l
광택제 50㎎/l
〔전해 도금 조건〕
전류 밀도 1A/d㎡
시간 70분
온도 22±2℃
(16) 또한, 도금 레지스트 (54) 를 5% KOH 로 박리 제거한 후, 그 도금 레지스트 하의 무전해 도금막을 황산과 과산화수소의 혼합액으로 에칭 처리하여 용해 제거하고, 독립적인 도체 회로 (58) 및 필드 비아 (60) 로 하였다 (도 14(B)).
(17) 이어서, 상기 (4) 와 동일한 처리를 실시하고, 도체 회로 (58) 및 필드 비아 (60) 의 표면에 조화면 (58α) 을 형성하였다. 상층의 도체 회로 (58) 의 두께는 15㎛ 의 두께였다 (도 14(C)). 단, 상층의 도체 회로의 두께는, 5∼25㎛ 의 사이에서 형성해도 된다.
(18) 상기 (9)∼(17) 의 공정을 반복함으로써, 추가로 상층의 도체 회로 (158) 및 필드 비아 (160) 를 갖는 층간 절연층 (150) 을 형성하여, 다층 배선판을 얻었다 (도 14(D)). 여기서, 필드 비아 (160) 는, 저면의 직경이 60㎛ 가 되도록 조정하였다.
(19) 다음으로, 다층 배선 기판의 양면에, 시판되는 솔더 레지스트 조성물 (70) 을 20㎛ 의 두께로 도포하고, 제 1 실시예와 동일하게 200㎛ 의 직경의 개구 (71) 를 갖는 솔더 레지스트층을 형성하였다 (도 15(A)).
(20) 다음으로, 제 1 실시예와 동일하게 개구부 (71) 에 두께 5㎛ 의 니켈 도금층 (72), 두께 0.03㎛ 의 금 도금층 (74) 을 형성하였다 (도 15(B)).
(21) 그 후, 기판의 IC 칩을 탑재하는 면의 솔더 레지스트층 (70) 의 개구 (71) 에, 주석-납을 함유하는 땜납 페이스트를 인쇄하고, 그리고 타방 면의 솔더 레지스트층의 개구에 주석-안티몬을 함유하는 땜납 페이스트를 인쇄한 후, 200℃ 에서 리플로우함으로써 땜납 범프 (땜납체) 를 형성하고, 땜납 범프 (78U, 78D) 를 갖는 다층 프린트 배선판을 제조하였다 (도 16).
땜납 범프 (78U) 를 개재하여 IC 칩 (90) 을 장착한다. 그리고, 땜납 범프 (78D) 를 개재하여 도터 보드 (94) 에 장착한다 (도 17).
이하에, 본 제 2 실시예의 다층 프린트 배선판 (10) 의 효과를 실증하기 위한 제 2 실시예 1∼240 에 대해 설명한다. 먼저, 제 1 필드 비아 바닥의 직경, 제 2 필드 비아 바닥의 직경, 제 1 필드 비아의 랜드 형상 (도 18 참조) 을 바꾸고, 또한, 제 1 필드 비아의 형성 위치 ((i) 덮개 도금층 상으로서 스루홀 바로 위 (도 18(A) 참조) 또는 (ⅱ) 랜드 (36e) 상 (도 18(G) 참조) 또는 (ⅲ) 덮개 도금층 상으로서 스루홀 바로 위 이외의 덮개 도금층 상 (도 18(B) 참조) 또는 (iv) 덮개 도금층 상으로서 측벽 도체층 상 (도 18(C), (D) 참조)) 을 바꾼 다층 프린트 배선판을 가열·냉각을 반복한 후의 전기 저항의 변화율에 대해 설명한다. 여기에서는, 도 19∼도 22 에 나타내는 제 2 실시예 1∼120, 제 2 비교예 1∼제 2 비교예 6 의 다층 프린트 배선판을 상기 서술한 제 2 실시예에 준하여 제작하였다. 구체적으로는, 도 1(B) 를 참조하여 상기 서술한 (1) 공정에 있어서, 천공에 이용하는 드릴의 직경을 변화시켜 개구 (16) 의 직경을 변화시키고, 그 피치는 천공기에 구멍 형성 위치 데이터를 입력하여 변화시켰다. 또, 제 1 및 제 2 필드 비아 바닥의 직경은, 상기 (10) 공정 중에서 나타낸 레이저 조건을 조정하고, 그 형성 위치는, 필드 비아의 랜드 형상이나 랜드 상의 형성 위치에 맞추어 레이저 가공기에 비아홀 개구 형성 위치 데이터를 입력함으로써 실시하였다. 제 1 필드 비아의 랜드 형상은, 도 2(E) 를 참조하여 상기 서술한 (6) 공정 중에서 설명한 바와 같이 마스크의 패턴을 조정하여 실시하였다. 이와 같이 제작한 각 제 2 실시예, 제 2 비교예의 다층 프린트 배선판에 IC 칩을 실장하고, 그 후 IC 칩과 다층 프린트 배선판 사이에 밀봉 수지를 충전하여 IC 탑재 기판으로 하였다. 그리고, IC 칩을 개재한 특정 회로의 전기 저항 (IC 탑재 기판의 IC 칩 탑재면과는 반대측 면에 노출시켜 IC 칩과 도통하고 있는 한 쌍의 전극간의 전기 저항) 을 측정하고, 그 값을 초기치로 하였다. 그 후, 그들의 IC 탑재 기판에, -55도×5 분, 제 2 비교예 5도×5분을 1 사이클로 하고, 이것을 2500 회 반복하는 히트 사이클 시험을 실시하였다. 이 히트 사이클 시험에 있어서, 500, 1000, 1250, 1500, 1750, 2000, 2500 사이클째의 전기 저항을 측정하여, 초기치와의 변화율 (100×(측정치-초기치)/초기치(%)) 을 구하였다. 그 결과를 도 19∼도 22 중에 나타낸다. 도면 중, 전기 저항의 변화율이 ±5% 이내인 것을 「양호」(○), ±5%∼10% 인 것을 「보통」(△), ±10% 를 초과한 것을 「불량」(×) 으로 하였다. 또한, 목표 스펙은 1000 사이클째의 변화율이±10% 이내 (즉 평가에서 「양호」이거나 「보통」) 이다. 또, ±10% 이내인 것을 「합격」으로 하였다.
또, 각 제 2 실시예 1∼120 에 대응하여, 스루홀 내를 측벽 도체층과 동일한 재질로 모두 충전한 다층 프린트 배선판을 제작하고, 제 2 실시예 121∼240 으로 하였다. 동일하게 IC 를 실장한 후, 히트 사이클 시험을 실시하였다. 이 경우, 개구 내의 전해 구리 도금 조건을 0.1A/d㎡ 로 하였다. 그 결과를 도 23∼도 26 중에 나타낸다.
또한 각 제 2 실시예 3, 7, 11 ……, 115, 119 (제 2 실시예 1∼120 내에 있어서의 제 1 필드 비아의 랜드 형상이 (ⅲ ; 덮개 도금층 상으로서 스루홀 바로 위 이외의 덮개 도금층 상) 에 상당하는 제 2 실시예) 에 있어서, IC 바로 아래의 스루홀에 있어서의 제 1 필드 비아의 랜드 형상을 (i) 로 한 제 3 실시예 1∼30 을 제작하였다. 제 3 실시예 1∼30 에 있어서도, IC 를 실장한 후 히트 사이클 시험을 행하였다. 그 후의 평가에서는, (i) 와 (ⅱ) 를 모두 포함하는 특정 회로의 접속 저항을 측정하였다. 제 3 실시예 1∼30 의 필드 비아의 바닥 직경 등의 형태와 평가 결과를 도 27 에 나타낸다.
이 평가 결과에서, 제 1 필드 비아의 바닥 직경을 제 2 필드보다 작게 한 제 2 실시예 1∼120 은, 적어도 목표 스펙을 클리어하고, 또한 1250 사이클째에서도 합격이었다. 반면에, 제 1 필드 비아의 바닥 직경이 제 2 필드의 바닥 직경 이상인 제 2 비교예 1∼제 2 비교예 6 은, 목표 스펙의 사이클에 있어서, 「보통」이거나 「불량」으로서, 1250 사이클째에서는 모두 「불량」이었다. 제 2 비교예 1∼ 제 2 비교예 6 에서는, 제 1 필드 비아의 바닥 직경이 제 2 필드 비아의 바닥 직경 이상이므로, 제 1 필드 비아와 제 1 필드 비아의 랜드간에서의 접합이 강고해진다. 그 때문에, 제 1 필드 비아나 그 주위의 수지 절연층 등이 응력을 완화하도록 변형되기 어려워지므로, 가열·냉각시의 응력이 제 1 필드 비아의 표면과 제 2 필드 비아 바닥부에 집중되어 버려, 제 2 필드 비아 바닥부와 제 1 필드 비아 표면간의 접합이 약해져 접속 저항이 증가한 것이 아닌지 추찰하고 있다.
또, 제 2 비교예 1∼제 2 비교예 4 와 제 2 실시예 제 2 비교예 5, 제 2 비교예 6 의 비교로부터, 제 1 필드 비아의 바닥 직경이 제 2 필드 비아의 바닥 직경 이상이어도, 스루홀 직경과 그 피치가 저밀도인 경우에서는, 목표 스펙을 클리어하고 있지만, 스루홀의 반경이 100㎛ 이하이고 그 피치가 385㎛ 이하가 되면 1000 사이클째에서 불량이었다. 이 차이는, 후자 쪽이 발생하는 응력이 크기 때문이라고 추찰하고 있다. 그 이유는, 제 2 실시예 제 2 비교예 5, 제 2 비교예 6 에서는, 절연성 기판 (30) 에, 절연성 기판 (열팽창 계수 : 50∼60ppm) 과는 열팽창 계수가 크게 상이한 스루홀 도체 (구리 : 16ppm) 가 고밀도로 설치되기 때문에, 다층 프린트 배선판의 변형이 커지기 때문이라고 추찰하고 있다. 따라서, 스루홀의 반경이 100㎛ 이하이고 그 피치가 385㎛ 이하인 다층 프린트 배선판에 본원 발명을 적용하는 의의가 큰 것을 알 수 있다.
제 2 실시예 1∼120 에 있어서의 1500, 1750, 2000 사이클째의 결과에서, 제 1 필드 비아의 바닥 직경이 제 2 필드 비아의 바닥 직경보다 작아도, 제 1 필드 비아의 랜드 형상으로 내히트 사이클성이 상이한 것을 알 수 있다. (iv)→(ⅱ)→(ⅲ)→(i) 의 순서로 장기 신뢰성이 우수하다. 절연성 기판 (30) 에는, 절연성 기판과는 영률, 푸아송비, 열팽창 계수 등의 물성치가 상이한 스루홀이 형성되어 있으므로, 제 1 필드 비아의 랜드 형상이나 제 1 필드 비아의 위치, 랜드와 스루홀간의 배선의 유무 등에 의해, 제 2 필드 비아의 바닥부와 제 1 필드 비아 표면 사이에 가해지는 응력이 변화되기 때문에는 아닌지 추찰하고 있다. 스루홀과 절연성 기판은 물성치가 상이하므로, 절연성 기판과 스루홀은 상이한 변형을 한다. (iv) 의 경우, 제 1 필드 비아의 바닥부가 양방에 걸려 있기 때문에, 제 2 필드 비아의 변형이 (i)∼(ⅲ) 보다 크다고 추찰된다. 반면에, (i)∼(ⅲ) 에서는, 제 1 필드 비아가 스루홀 상 또는 절연성 기판 상이므로 내히트 사이클성이 우수하다고 추찰하고 있다. (i) 에 대해서 (ⅲ) 이 뒤떨어지는 이유는, 스루홀 내벽에는, 스루홀이 측벽 도체로서, 변형되기 어려운 구리 (절연성 기판에 대해서, 영률 큼, 열팽창 계수 작음) 가 형성되어 있으므로, 스루홀 내부는 절연성 기재부에 비해 변동량이 작아진다. 내벽의 조화층 (36α; 도 1(D) 참조) 의 영향도 있다고 생각된다. 그러므로, 제 2 필드 비아의 바닥부와 제 1 필드 비아의 표면 사이에 가해지는 응력이 작아진다고 추찰하고 있다. 그리고, (ⅲ) 는 (ⅱ) 에 대해서, 제 1 필드 비아의 랜드가 스루홀 근처에 있기 때문에, 스루홀 측벽 도체의 영향에 의해, (ⅲ) 의 제 1 필드 비아의 변동량이 적어진다고 추찰하고 있다.
또한, 2500 사이클째의 결과에서, 제 2 필드 비아의 바닥 직경/제 1 의 필드 비아의 바닥 직경이, 1.3∼1.7 이 바람직한 것을 알 수 있다. 이것은, 이러한 범위이면, 제 1 필드 비아의 랜드 ((i), (ⅲ), (ⅳ) 인 경우에는 덮개 형상 도체층) 와 제 1 필드 비아 바닥부 사이의 접합력 (단위 면적 당의 밀착력 × 접합 면적) 이, 제 2 필드 비아 바닥부와 제 1 필드 비아의 표면 사이의 접합력보다 낮아도, 양자 사이에 있어서의 응력에 차이가 있기 때문에, 접합력/응력이 거의 동등해지기 때문이라고 추찰하고 있다 (양자에 차이가 있으면 약한 쪽에 응력이 집중되어, 그 부분에서 박리 등의 문제가 발생하기 쉽다).
또, 제 2 실시예 121∼240 의 결과는, 제 2 실시예 1∼120 과 동등하였다.
제 3 실시예 1∼30 의 결과와 제 2 실시예 1, 5,…113, 117 (제 2 실시예 1∼120 에 있어서의 제 1 필드 비아의 랜드가 (i) 인 경우) 를 비교하면, 결과가 동등하였다. 따라서, 적어도 IC 바로 아래의 제 1 필드 비아를 스루홀 바로 위에 형성하고, 그 바닥 직경을 제 2 필드 비아보다 작게 하면 좋은 것을 알 수 있다. 이것은, IC 와 절연성 기판의 열팽창 계수의 차이에 의해 IC 바로 아래에서는 응력이 크기 때문이라고 추찰하고 있다.
30 기판
34 도체 회로
36 스루홀
36a 덮개 도금층 (스루홀 랜드)
36b 측벽 도체층
36d 덮개 도금층 (스루홀 랜드)
40 수지 충전층
50 층간 수지 절연층
58 도체 회로
60A, 60B 비아홀
70 솔더 레지스트층
71 개구
78U, 78D 땜납 범프
160 비아홀

Claims (19)

  1. 다층 프린트 배선판으로서,
    반경 R 을 갖는 스루홀 개구를 갖는 코어 기판;
    무전해 도금막 및 상기 무전해 도금막 상에 형성된 전해 도금 막을 포함하고 상기 스루홀 개구에 형성되는 스루홀 구조로서, 상기 스루홀 개구의 끝 부분에서 상기 코어 기판 위에 형성되고 상기 스루홀 개구의 끝 부분을 커버하는 덮개 형상 도체 구조를 갖는, 상기 스루홀 구조;
    바닥 반경 r 을 갖는 제 1 비아홀 구조를 갖고 상기 코어 기판 위에 형성되는 제 1 층간 수지 절연층으로서, 상기 제 1 비아홀 구조는 상기 덮개 형상 도체 구조 상에 형성되고 상기 제 1 층간 수지 절연층 내의 개구에 채워진 무전해 도금막 및 전해 도금막을 포함하는 필드 비아를 포함하는, 상기 제 1 층간 수지 절연층; 및
    상기 제 1 층간 수지 절연층 위에 형성되고 제 2 비아홀 구조를 갖는 제 2 층간 수지 절연층으로서, 상기 제 2 비아홀 구조는 무전해 도금막 및 전해 도금막을 포함하는, 상기 제 2 층간 수지 절연층을 포함하고,
    상기 제 1 비아홀 구조는 반경 D 또는 반경 D 보다 먼 지점에 무게 중심을 갖고, D=(R-r/3) 이고, 상기 반경 D 는 상기 스루홀 개구의 무게 중심으로부터 측정되며, 상기 제 1 비아홀 구조의 바닥 반경 r 은 상기 제 2 비아홀 구조의 바닥 반경보다 큰, 다층 프린트 배선판.
  2. 제 1 항에 있어서,
    상기 제 2 층간 수지 절연층 위에 형성된 솔더 레지스트층을 더 포함하는, 다층 프린트 배선판.
  3. 제 2 항에 있어서,
    IC 칩에 전기적으로 연결되도록 구성된 복수의 솔더 범프들을 더 포함하고,
    상기 솔더 범프들은 상기 솔더 레지스트층의 개구들에 형성되는, 다층 프린트 배선판.
  4. 제 1 항에 있어서,
    상기 스루홀 구조는 상기 스루홀 개구에 형성된 적어도 하나의 측벽 도체층을 포함하고, 상기 덮개 형상 도체 구조는 상기 측벽 도체층의 끝 부분 위에 형성된, 다층 프린트 배선판.
  5. 제 4 항에 있어서,
    상기 스루홀 구조는 도체 재료 및 수지 필러 중 적어도 하나를 포함하는, 다층 프린트 배선판.
  6. 제 4 항에 있어서,
    상기 스루홀 구조는 구리 및 수지 필러 중 적어도 하나를 포함하는, 다층 프린트 배선판.
  7. 제 1 항에 있어서,
    상기 제 2 층간 수지 절연층 상에 직접 형성된 솔더 레지스트층을 더 포함하는, 다층 프린트 배선판.
  8. 제 7 항에 있어서,
    도터 보드에 전기적으로 연결되도록 구성된 복수의 솔더 범프들을 더 포함하고,
    상기 솔더 범프들은 상기 솔더 레지스트층의 개구들에 형성된, 다층 프린트 배선판.
  9. 다층 프린트 배선판으로서,
    스루홀 개구를 갖는 코어 기판;
    무전해 도금막 및 상기 무전해 도금막 상에 형성된 전해 도금 막을 포함하고 상기 스루홀 개구에 형성되는 스루홀 구조로서, 상기 스루홀 개구의 끝 부분에서 상기 코어 기판 위에 형성되고 상기 스루홀 개구의 끝 부분을 커버하는 덮개 형상 도체 구조를 갖는, 상기 스루홀 구조;
    상기 코어 기판 위에 형성되고 제 1 필드 비아 구조를 갖는 제 1 층간 수지 절연층으로서, 상기 제 1 필드 비아 구조는 상기 덮개 형상 도체 구조 상에 형성되고 상기 제 1 층간 수지 절연층 내의 개구에 채워진 무전해 도금막 및 전해 도금막을 포함하는 필드 비아를 포함하는, 제 1 층간 수지 절연층;
    상기 제 1 층간 수지 절연층 위에 형성되고 제 2 필드 비아 구조를 갖는 제 2 층간 수지 절연층으로서, 상기 제 2 필드 비아 구조는 상기 제 1 필드 비아 구조 상에 직접 형성되고 무전해 도금막 및 전해 도금막을 포함하는, 상기 제 2 층간 수지 절연층을 포함하고,
    상기 제 1 필드 비아 구조는 상기 제 2 필드 비아 구조의 바닥 직경 보다 작은 바닥 직경을 갖는, 다층 프린트 배선판.
  10. 제 9 항에 있어서,
    상기 코어 기판 상에 형성된 덮개 형상 도체 구조를 더 포함하고,
    상기 코어 기판은 스루홀 개구를 갖고, 상기 덮개 형상 도체 구조는 상기 스루홀 개구의 끝 부분에 형성되고 상기 스루홀 개구의 상기 끝 부분을 커버하고, 상기 제 1 필드 비아 구조는 상기 덮개 형상 도체 구조 상에 형성된, 다층 프린트 배선판.
  11. 제 9 항에 있어서,
    상기 제 2 층간 수지 절연층 위에 형성된 솔더 레지스트층을 더 포함하는, 다층 프린트 배선판.
  12. 제 11 항에 있어서,
    IC 칩에 전기적으로 연결되도록 구성된 복수의 솔더 범프들을 더 포함하고,
    상기 솔더 범프들은 상기 솔더 레지스트층의 개구들에 형성된, 다층 프린트 배선판.
  13. 제 9 항에 있어서,
    상기 스루홀 구조는 상기 스루홀 개구에 형성된 하나 이상의 측벽 도체층을 포함하고, 상기 덮개 형상 도체 구조는 상기 측벽 도체층의 끝 부분 위에 형성된, 다층 프린트 배선판.
  14. 제 13 항에 있어서,
    상기 스루홀 구조는 도체 재료 및 수지 필러 중 적어도 하나를 포함하는, 다층 프린트 배선판.
  15. 제 13 항에 있어서,
    상기 스루홀 구조는 구리 및 수지 필러 중 적어도 하나를 포함하는, 다층 프린트 배선판.
  16. 제 9 항에 있어서,
    상기 제 2 층간 수지 절연층 상에 직접 형성된 솔더 레지스트층을 더 포함하는, 다층 프린트 배선판.
  17. 제 16 항에 있어서,
    도터 보드에 전기적으로 연결되도록 구성된 복수의 솔더 범프들을 더 포함하고,
    상기 솔더 범프들은 상기 솔더 레지스트층의 개구들에 형성된, 다층 프린트 배선판.
  18. 제 1 항에 있어서,
    상가 제 1 비아홀 구조의 바닥 반경 및 상기 제 2 비아홀 구조의 바닥 반경은 상기 제 1 비아홀 구조의 바닥 반경을 상기 제 2 비아홀 구조의 바닥 반경으로 나누어서 얻어지는 비율을 1.3 내지 1.7 의 범위 내에서 갖는, 다층 프린트 배선판.
  19. 제 9 항에 있어서,
    상기 제 1 필드 비아 구조의 바닥 반경 및 상기 제 2 필드 비아 구조의 바닥 반경은 상기 제 2 필드 비아 구조의 바닥 반경을 상기 제 1 필드 비아 구조의 바닥 반경으로 나누어서 얻어지는 비율을 1.3 내지 1.7 의 범위 내에서 갖는, 다층 프린트 배선판.
KR1020117004379A 2005-02-02 2006-01-30 다층 프린트 배선판 KR101069572B1 (ko)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JPJP-P-2005-026897 2005-02-02
JP2005026899A JP2006216714A (ja) 2005-02-02 2005-02-02 多層プリント配線板
JPJP-P-2005-026899 2005-02-02
JP2005026897A JP2006216712A (ja) 2005-02-02 2005-02-02 多層プリント配線板
PCT/JP2006/301454 WO2006082784A1 (ja) 2005-02-02 2006-01-30 多層プリント配線板

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR1020097021598A Division KR101047824B1 (ko) 2005-02-02 2006-01-30 다층 프린트 배선판

Publications (2)

Publication Number Publication Date
KR20110028556A KR20110028556A (ko) 2011-03-18
KR101069572B1 true KR101069572B1 (ko) 2011-10-05

Family

ID=36777168

Family Applications (3)

Application Number Title Priority Date Filing Date
KR1020077017828A KR101050697B1 (ko) 2005-02-02 2006-01-30 다층 프린트 배선판
KR1020097021598A KR101047824B1 (ko) 2005-02-02 2006-01-30 다층 프린트 배선판
KR1020117004379A KR101069572B1 (ko) 2005-02-02 2006-01-30 다층 프린트 배선판

Family Applications Before (2)

Application Number Title Priority Date Filing Date
KR1020077017828A KR101050697B1 (ko) 2005-02-02 2006-01-30 다층 프린트 배선판
KR1020097021598A KR101047824B1 (ko) 2005-02-02 2006-01-30 다층 프린트 배선판

Country Status (7)

Country Link
US (1) US8367943B2 (ko)
EP (1) EP1848257B1 (ko)
JP (2) JP2006216712A (ko)
KR (3) KR101050697B1 (ko)
CN (1) CN101112142A (ko)
TW (1) TW200638815A (ko)
WO (1) WO2006082784A1 (ko)

Families Citing this family (49)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006216713A (ja) * 2005-02-02 2006-08-17 Ibiden Co Ltd 多層プリント配線板
KR100743020B1 (ko) * 2006-09-19 2007-07-26 삼성전기주식회사 패키지용 인쇄회로기판 및 그 제조방법
US7757196B2 (en) * 2007-04-04 2010-07-13 Cisco Technology, Inc. Optimizing application specific integrated circuit pinouts for high density interconnect printed circuit boards
JP2008282842A (ja) * 2007-05-08 2008-11-20 Shinko Electric Ind Co Ltd 配線基板及びその製造方法
US8263878B2 (en) * 2008-03-25 2012-09-11 Ibiden Co., Ltd. Printed wiring board
TWI383715B (zh) * 2008-05-16 2013-01-21 Nan Ya Printed Circuit Board 高密度基板之結構與製法
JP2010114108A (ja) * 2008-11-04 2010-05-20 Ngk Spark Plug Co Ltd 配線基板の非接触搬送装置及び方法
TW201110839A (en) * 2009-09-04 2011-03-16 Advanced Semiconductor Eng Substrate structure and method for manufacturing the same
JP5644242B2 (ja) * 2009-09-09 2014-12-24 大日本印刷株式会社 貫通電極基板及びその製造方法
JP5313202B2 (ja) * 2010-04-30 2013-10-09 日本メクトロン株式会社 ビルドアップ型多層プリント配線板及びその製造方法
KR101097628B1 (ko) * 2010-06-21 2011-12-22 삼성전기주식회사 인쇄회로기판 및 이의 제조방법
TWI436699B (zh) 2010-07-12 2014-05-01 Princo Corp 多層導通孔疊構
JP5565949B2 (ja) * 2010-07-30 2014-08-06 京セラＳｌｃテクノロジー株式会社 配線基板
CN102404935B (zh) * 2010-09-13 2014-07-02 巨擘科技股份有限公司 多层导通孔叠层结构
JP5565958B2 (ja) * 2010-10-30 2014-08-06 京セラＳｌｃテクノロジー株式会社 配線基板
US8901431B2 (en) 2010-12-16 2014-12-02 Ibiden Co., Ltd. Printed wiring board and method for manufacturing printed wiring board
TWI425886B (zh) * 2011-06-07 2014-02-01 Unimicron Technology Corp 嵌埋有電子元件之封裝結構及其製法
KR101231362B1 (ko) * 2011-06-10 2013-02-07 엘지이노텍 주식회사 인쇄회로기판 및 그의 제조 방법
US8927875B2 (en) * 2011-10-28 2015-01-06 Ibiden Co., Ltd. Wiring board and method for manufacturing wiring board
US9275925B2 (en) 2013-03-12 2016-03-01 Taiwan Semiconductor Manufacturing Company, Ltd. System and method for an improved interconnect structure
JP6205834B2 (ja) * 2013-05-14 2017-10-04 株式会社村田製作所 樹脂多層基板
KR102116962B1 (ko) 2013-06-25 2020-05-29 삼성전자주식회사 반도체 패키지
JP2015126053A (ja) * 2013-12-26 2015-07-06 富士通株式会社 配線基板、配線基板の製造方法及び電子装置
JP6375121B2 (ja) * 2014-02-27 2018-08-15 新光電気工業株式会社 配線基板、半導体装置及び配線基板の製造方法
JP6329027B2 (ja) * 2014-08-04 2018-05-23 ミネベアミツミ株式会社 フレキシブルプリント基板
CN104392934A (zh) * 2014-10-31 2015-03-04 华进半导体封装先导技术研发中心有限公司 封装基板的阻焊制作方法
CN105657988B (zh) * 2014-11-21 2019-04-23 宏启胜精密电子(秦皇岛)有限公司 柔性电路板及其制作方法
JP6641717B2 (ja) * 2015-04-08 2020-02-05 日立化成株式会社 多層配線基板の製造方法
US9743526B1 (en) * 2016-02-10 2017-08-22 International Business Machines Corporation Wiring board with stacked embedded capacitors and method of making
US11056436B2 (en) 2016-06-07 2021-07-06 Taiwan Semiconductor Manufacturing Co., Ltd. Integrated fan-out structure with rugged interconnect
KR20190012485A (ko) * 2017-07-27 2019-02-11 삼성전기주식회사 인쇄회로기판 및 그 제조 방법
US11342256B2 (en) 2019-01-24 2022-05-24 Applied Materials, Inc. Method of fine redistribution interconnect formation for advanced packaging applications
EP3709779A1 (en) * 2019-03-12 2020-09-16 AT & S Austria Technologie & Systemtechnik Aktiengesellschaft Component carrier and method of manufacturing the same
IT201900006740A1 (it) 2019-05-10 2020-11-10 Applied Materials Inc Procedimenti di strutturazione di substrati
IT201900006736A1 (it) 2019-05-10 2020-11-10 Applied Materials Inc Procedimenti di fabbricazione di package
US11931855B2 (en) 2019-06-17 2024-03-19 Applied Materials, Inc. Planarization methods for packaging substrates
US11862546B2 (en) 2019-11-27 2024-01-02 Applied Materials, Inc. Package core assembly and fabrication methods
JP2021093417A (ja) * 2019-12-09 2021-06-17 イビデン株式会社 プリント配線板、及び、プリント配線板の製造方法
US11257790B2 (en) 2020-03-10 2022-02-22 Applied Materials, Inc. High connectivity device stacking
US11454884B2 (en) 2020-04-15 2022-09-27 Applied Materials, Inc. Fluoropolymer stamp fabrication method
US11400545B2 (en) 2020-05-11 2022-08-02 Applied Materials, Inc. Laser ablation for package fabrication
TWI720898B (zh) * 2020-05-28 2021-03-01 欣興電子股份有限公司 具有增加芯層走線面積的載板結構及其製作方法
US11232951B1 (en) 2020-07-14 2022-01-25 Applied Materials, Inc. Method and apparatus for laser drilling blind vias
US11676832B2 (en) 2020-07-24 2023-06-13 Applied Materials, Inc. Laser ablation system for package fabrication
US11532524B2 (en) 2020-07-27 2022-12-20 Taiwan Semiconductor Manufacturing Co., Ltd. Integrated circuit test method and structure thereof
JP2022057232A (ja) * 2020-09-30 2022-04-11 イビデン株式会社 配線基板
US11521937B2 (en) 2020-11-16 2022-12-06 Applied Materials, Inc. Package structures with built-in EMI shielding
US11404318B2 (en) 2020-11-20 2022-08-02 Applied Materials, Inc. Methods of forming through-silicon vias in substrates for advanced packaging
US11705365B2 (en) 2021-05-18 2023-07-18 Applied Materials, Inc. Methods of micro-via formation for advanced packaging

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000101246A (ja) 1998-09-17 2000-04-07 Ibiden Co Ltd 多層ビルドアップ配線板及び多層ビルドアップ配線板の製造方法
JP2000165046A (ja) 1998-09-24 2000-06-16 Ibiden Co Ltd 多層ビルドアップ配線板
JP2003152311A (ja) 2001-11-15 2003-05-23 Ngk Spark Plug Co Ltd 配線基板の製造方法
JP2003218531A (ja) 2002-01-23 2003-07-31 Kyocera Corp 多層配線基板

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3290041B2 (ja) * 1995-02-17 2002-06-10 インターナショナル・ビジネス・マシーンズ・コーポレーション 多層プリント基板、多層プリント基板の製造方法
JP2000315867A (ja) * 1996-03-04 2000-11-14 Ibiden Co Ltd 多層プリント配線板
JPH1174651A (ja) * 1997-03-13 1999-03-16 Ibiden Co Ltd プリント配線板及びその製造方法
JP2944576B2 (ja) 1997-06-11 1999-09-06 富山日本電気株式会社 多層プリント配線板の製造方法
JPH11251749A (ja) 1997-12-29 1999-09-17 Ibiden Co Ltd 多層プリント配線板
JPH11354932A (ja) * 1998-06-03 1999-12-24 Sharp Corp ビルドアップ多層配線板の製造方法
MY144573A (en) * 1998-09-14 2011-10-14 Ibiden Co Ltd Printed circuit board and method for its production
MY139405A (en) * 1998-09-28 2009-09-30 Ibiden Co Ltd Printed circuit board and method for its production
JP4646371B2 (ja) * 1999-09-02 2011-03-09 イビデン株式会社 プリント配線板及びプリント配線板の製造方法
JP2001127435A (ja) 1999-10-26 2001-05-11 Ibiden Co Ltd 多層プリント配線板及び多層プリント配線板の製造方法
JP2002009443A (ja) * 2000-06-22 2002-01-11 Nec Corp 多層プリント配線板の製造方法とその製造装置
JP3459398B2 (ja) * 2000-09-19 2003-10-20 日本メクトロン株式会社 層間接続バイア・ホールを有する多層プリント基板の製造方法
JP2002094240A (ja) * 2000-09-19 2002-03-29 Nippon Mektron Ltd 層間接続バイア・ホールを有する多層プリント基板の製造方法
JP5004378B2 (ja) 2001-01-10 2012-08-22 イビデン株式会社 多層プリント配線板
JP3959266B2 (ja) * 2001-12-13 2007-08-15 日本特殊陶業株式会社 配線基板
JP3959267B2 (ja) * 2001-12-18 2007-08-15 日本特殊陶業株式会社 配線基板
JP4488684B2 (ja) * 2002-08-09 2010-06-23 イビデン株式会社 多層プリント配線板
JP4181510B2 (ja) * 2003-02-28 2008-11-19 日本特殊陶業株式会社 樹脂製配線基板
JP4289005B2 (ja) * 2003-04-30 2009-07-01 日本ビクター株式会社 多層プリント配線板
TWI335195B (en) * 2003-12-16 2010-12-21 Ngk Spark Plug Co Multilayer wiring board
JP2006216711A (ja) * 2005-02-02 2006-08-17 Ibiden Co Ltd 多層プリント配線板
JP2007129180A (ja) * 2005-10-03 2007-05-24 Cmk Corp プリント配線板、多層プリント配線板及びその製造方法
JP4892231B2 (ja) * 2005-12-08 2012-03-07 荏原実業株式会社 脱臭フィルター及び脱臭システム
JP4042787B2 (ja) * 2006-02-17 2008-02-06 ダイキン工業株式会社 回転数制御装置、空気調和装置及び回転数制御方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000101246A (ja) 1998-09-17 2000-04-07 Ibiden Co Ltd 多層ビルドアップ配線板及び多層ビルドアップ配線板の製造方法
JP2000165046A (ja) 1998-09-24 2000-06-16 Ibiden Co Ltd 多層ビルドアップ配線板
JP2003152311A (ja) 2001-11-15 2003-05-23 Ngk Spark Plug Co Ltd 配線基板の製造方法
JP2003218531A (ja) 2002-01-23 2003-07-31 Kyocera Corp 多層配線基板

Also Published As

Publication number Publication date
KR20070089886A (ko) 2007-09-03
KR20090115774A (ko) 2009-11-05
WO2006082784A1 (ja) 2006-08-10
TWI320675B (ko) 2010-02-11
KR101050697B1 (ko) 2011-07-20
US20080314632A1 (en) 2008-12-25
EP1848257A4 (en) 2009-11-25
KR101047824B1 (ko) 2011-07-08
EP1848257B1 (en) 2013-03-27
US8367943B2 (en) 2013-02-05
KR20110028556A (ko) 2011-03-18
TW200638815A (en) 2006-11-01
CN101112142A (zh) 2008-01-23
EP1848257A1 (en) 2007-10-24
JP2006216712A (ja) 2006-08-17
JP2006216714A (ja) 2006-08-17

Similar Documents

Publication Publication Date Title
KR101069572B1 (ko) 다층 프린트 배선판
KR20090104142A (ko) 다층 프린트 배선판
US7595454B2 (en) Method of making a circuitized substrate with enhanced circuitry and electrical assembly utilizing said substrate
KR101162524B1 (ko) 다층 프린트 배선판
JP4973494B2 (ja) 多層プリント配線板
KR20110040756A (ko) 프린트 배선판, 프린트 배선판의 제조 방법 및 전자 기기
KR101669534B1 (ko) 범프를 구비한 회로기판 및 그 제조 방법
JPH0614592B2 (ja) 多層プリント配線板の製造方法
KR100498977B1 (ko) Ｅ-ｂｇａ 인쇄회로기판의 공동 내벽을 도금하는 방법
JP2007150111A (ja) 配線基板
JPH08186357A (ja) プリント配線板及びその製造方法

Legal Events

Date Code Title Description
A107 Divisional application of patent
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20140901

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20150827

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20160831

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20180903

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20190829

Year of fee payment: 9