CN101112142A - 多层印刷线路板 - Google Patents

多层印刷线路板 Download PDF

Info

Publication number
CN101112142A
CN101112142A CNA2006800038695A CN200680003869A CN101112142A CN 101112142 A CN101112142 A CN 101112142A CN A2006800038695 A CNA2006800038695 A CN A2006800038695A CN 200680003869 A CN200680003869 A CN 200680003869A CN 101112142 A CN101112142 A CN 101112142A
Authority
CN
China
Prior art keywords
hole
filling vias
multilayer printed
circuit board
printed circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA2006800038695A
Other languages
English (en)
Inventor
吴有红
玉木昌德
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ibiden Co Ltd
Original Assignee
Ibiden Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ibiden Co Ltd filed Critical Ibiden Co Ltd
Publication of CN101112142A publication Critical patent/CN101112142A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/115—Via connections; Lands around holes or via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4602—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0335—Layered conductors or foils
    • H05K2201/0347—Overplating, e.g. for reinforcing conductors or bumps; Plating over filled vias
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0335—Layered conductors or foils
    • H05K2201/0352—Differences between the conductors of different layers of a multilayer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09372—Pads and lands
    • H05K2201/09454—Inner lands, i.e. lands around via or plated through-hole in internal layer of multilayer PCB
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09509—Blind vias, i.e. vias having one side closed
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09563—Metal filled via
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/0959—Plated through-holes or plated blind vias filled with insulating material
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/096—Vertically aligned vias, holes or stacked vias
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09627—Special connections between adjacent vias, not for grounding vias

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)

Abstract

本发明提供一种采用小直径的导通孔也不降低连接可靠性的多层印刷线路板。在热循环时，施加于导通孔(60A)上的应力大于施加于导通孔(160)上的应力，上述导通孔(60A)形成在盖镀层(36a)上，且其底部的大部分形成在通孔(36)上及其以外的部分上。因此，使导通孔(60A)的底部直径大于导通孔(160)的底部直径。

Description

多层印刷线路板
技术领域
本发明涉及一种多层印刷线路板，特别涉及可适用于IC芯片安装用的封装基板的积层多层印刷线路板。
背景技术
在构成IC芯片用封装的积层式多层印刷线路板中，在通过钻孔形成了通孔的芯基板的两面或单面上形成层间绝缘树脂，并通过激光或光刻技术开设用于进行层间导通的导通孔，从而形成了层间树脂绝缘层。在该导通孔的内壁上，通过电镀等形成导体层，并经过蚀刻等形成图案，从而制作出导体电路。再通过反复进行形成层间绝缘层和导体层的操作，从而得到了积层多层印刷线路板。在最新的积层多层线路板中，为了提高通孔及积层层的布线密度，而设置了覆盖通孔表面的导体层(盖状电镀层)，并在该盖状电镀层上形成了导通孔。
同样，为了缩短布线长度而采用这样的所谓叠加通路结构：形成用导体填充导通孔而成的填充通孔，进而在该填充通孔的上方并与其相邻地设置填充通孔。
专利文献1、专利文献2等为具有设置了盖状电镀层的通孔的现有技术的积层多层线路板。此外，专利文献3等为具有填充通孔的现有技术的积层多层印刷线路板。
专利文献1：日本特开2001-127435号公报
专利文献2：日本特开2002-208778号公报
专利文献3：日本特开平11-251749号公报
在为了缩短上述布线长度而采取了在盖状电镀层上形成导通孔的构造时，容易使导通孔的可靠性降低、难以减小导通孔直径。通常，导通孔的底部直径变小，则形成在导通孔上的导体与下层导体(连接盘(land))之间的连接面积变小，因此导通孔与连接盘之间的接合力降低，在进行热循环试验等时，可看出在两者之间连接电阻增大的倾向。
在此，在积层多层线路板中，通过在形成无电解电镀膜之后形成电解电镀膜来形成导通孔。一般认为，由于先形成的无电解电镀膜含有有机物、氢分子、氢原子等而比较脆，因此在该无电解电镀膜上容易产生裂纹。另外，一般认为，由于无电解电镀膜的延展性较差，因此在安装IC芯片等时、在印刷线路板上产生了翘曲的情况下，无电解电镀膜会因无法追随于该翘曲进行变形而容易从连接盘上剥离。
在为了缩短上述布线长度而采取了叠加通孔构造时，容易使导通孔的可靠性降低、难以减小导通孔直径。通常，导通孔的底部直径变小，则形成在导通孔上的导体与下层导体(连接盘(land))之间的连接面积变小，因此导通孔与连接盘之间的接合力降低，在进行热循环试验等时，可看出在两者之间连接电阻增大的倾向。
在此，在积层多层线路板中，通过在形成无电解电镀膜之后形成电解电镀膜来形成导通孔。一般认为，由于先形成的无电解电镀膜含有有机物、氢分子、氢原子等而比较脆，因此在该无电解电镀膜上容易产生裂纹。另外，一般认为，由于无电解电镀膜的延展性较差，因此在安装IC芯片等时、在印刷线路板上产生了翘曲的情况下，无电解电镀膜会因无法追随于该翘曲进行变形而容易从连接盘上剥离。
发明内容
本发明是为了解决上述课题而作出的，其目的在于提供一种采用小直径的导通孔而不降低连接可靠性的多层印刷线路板。
本发明是为了解决上述课题而作出的，其目的在于提供一种在小直径的填充通孔上方并与其相邻地形成填充通孔而不降低连接可靠性的多层印刷线路板。
由发明人进行的锐意研究的结果可明确知道，在多层印刷线路板上存在特定部位上的导通孔可靠性降低的倾向。
在此，通过模拟可知，在热循环时，作用在形成于盖状导体层(盖状电镀层)上的、且其底部大部分形成在通孔上或通孔上以外的部分的导通孔比作用在形成于第2层间树脂绝缘层上的导通孔(第2导通孔)的应力小。
在技术方案1中，在将通孔的半径设为R、盖状电镀层上的导通孔的半径设为r时，使重心位于以通孔的重心为中心的半径为(R-r/3)的圆上及其以外的盖状导体层(盖状电镀层)上的导通孔的底部半径大于形成于第2层间树脂绝缘层上的导通孔的底部半径，从而可以实现采用小直径的导通孔来提高集成率，同时不使连接可靠性降低。
另外，在导通孔不是圆形、而是椭圆形或多边形时，将r设为连结外周上两端(距离最远的2点)的直线的1/2。对于通孔的情况也一样。例如，若导通孔是椭圆形则r为长径的1/2，若导通孔是长方形则r为连结对角的对角线的1/2。
由发明人进行的锐意研究的结果可明确知道，在多层印刷线路板上存在特定部位上的导通孔可靠性降低的倾向。
在此，通过模拟可知，在热循环时，对形成在第1层间绝缘层的填充通孔(以下称为第1填充通孔)上方并与其相邻的第2层间绝缘层的填充通孔(以下称为第2填充通孔)的底部施加的应力大于对该第1填充通孔底部施加的应力。
在技术方案2中，通过使第1层间绝缘层的填充通孔的底部直径小于形成在该填充通孔上方并与其相邻的第2层间绝缘层的填充通孔底部直径，从而可以实现采用小直径的导通孔来提高集成率，同时不使叠加通孔的连接可靠性降低。在此，在本发明中，将如图28(A)所示那样的凹入量(从上端面起的凹入量)P1为7μm以下的通孔、以及如图28(B)所示那样的凸起量(从上部平坦面起的突出量)P2为7μm以下通孔定义为填充通孔。
进而，可以在盖状导体层(盖状电镀层)之上形成第1填充通孔。在盖状导体层上形成第1填充通孔时，由于通孔与成为芯部的绝缘性基板处的物性不同，所以盖状导体层变形得较大且复杂。这种在盖状导体层上做成叠加通孔的情况，由于在位于更上方位置的部分处变形量变大，所以容易对第2填充通孔的底部施加较大应力。
附图说明
图1是表示本发明的第1实施例的多层印刷线路板的制造方法的工序图。
图2是表示第1实施例的多层印刷线路板的制造方法的工序图。
图3是表示第1实施例的多层印刷线路板的制造方法的工序图。
图4是表示第1实施例的多层印刷线路板的制造方法的工序图。
图5是表示第1实施例的多层印刷线路板的制造方法的工序图。
图6是表示第1实施例的多层印刷线路板的制造方法的工序图。
图7是第1实施例的多层印刷线路板的剖视图。
图8是表示把IC芯片载置于第1实施例的多层印刷线路板上的状态的剖视图。
图9是通孔的盖状电镀层的俯视图。
图10是表示第1实施例的评价结果的图表。
图11是表示第1实施例的评价结果的图表。
图12是表示第1实施例的评价结果的图表。
图13是表示第1实施例和第1比较例的评价结果的图表。
图14是表示第2实施例的多层印刷线路板的制造方法的工序图。
图15是表示第2实施例的多层印刷线路板的制造方法的工序图。
图16是第2实施例的多层印刷线路板的剖视图。
图17是表示把IC芯片载置于第2实施例的多层印刷线路板上的状态的剖视图。
图18是通孔的盖状电镀层的俯视图。
图19是表示第2实施例的评价结果的图表。
图20是表示第2实施例的评价结果的图表。
图21是表示第2实施例的评价结果的图表。
图22是表示第2实施例和第2比较例的评价结果的图表。
图23是表示第2实施例的评价结果的图表。
图24是表示第2实施例的评价结果的图表。
图25是表示第2实施例的评价结果的图表。
图26是表示第2实施例的评价结果的图表。
图27是表示第3实施例的评价结果的图表。
图28是表示本发明中的填充通孔的说明图。
附图标记的说明
30：基板；34：导体电路；36：通孔；36a：盖状电镀层(通孔连接盘)；36b：侧壁导体层；36d：盖状电镀层(通孔连接盘)；40：树脂填充层；50：层间树脂绝缘层；58：导体电路；60A、60B：导通孔；70：阻焊剂层；71：开口；78U、78D：焊锡凸块；160：导通孔。
具体实施方式
第1实施例
首先，参照图1～图8说明本发明的第1实施例的多层印刷线路板10的结构。图7表示该多层印刷线路板10的剖视图，图8表示在图7所示的多层印刷线路板10上安装IC芯片90、并将多层印刷线路板10载置在子板94上的状态。如图7所示，在多层印刷线路板10中，在芯基板30的表面上形成有导体电路34。芯基板30的表面和背面通过通孔36相连接。通孔36由构成通孔连接盘的盖状电镀层36a、36d、和侧壁导体层36b构成，并在侧壁导体层36b的内部填充入树脂填充材料37。也可以不使用树脂填充剂而只填充入铜。在盖状电镀层(通孔连接盘)36a、36d上配设有层间树脂绝缘层50和层间树脂绝缘层150。在层间树脂绝缘层50上形成有导通孔60A、60B及导体电路58；在层间树脂绝缘层150上形成有导通孔160及导体电路158。在该导通孔160及导体电路158的上层形成有阻焊剂层70，穿过该阻焊剂层70的开口部71而在导通孔160及导体电路158上形成有凸块78U、78D。
如图8所示，多层印刷线路板10的上表面侧的焊锡凸块78U与IC芯片90的连接盘92相连接。另一方面，下表面侧的焊锡凸块78D与子板94的连接盘96相连接。
图9(A)为盖状电镀层(通孔连接盘)36a的俯视图。通过钻孔将通孔用开口形成为0.08mm～0.25mm。盖状电镀层36a形成为圆形，在将通孔的开口16的半径设为R、导通孔60A的底部半径设为r时，该盖状电镀层36a上的导通孔60A的底部重心60g位于以通孔36的重心36g为中心的半径为R-r/3的圆上及其以外。在此，通孔开口16的半径R形成为50μm，导通孔60A的底部半径r形成为25μm。另一方面，图7中所示的导通孔60A上层的形成于层间绝缘层150上的导通孔160的底部半径r3形成为22.5μm。并且，盖状电镀层(通孔连接盘)36与第1导通孔位置的其他方式如图9(C)、(D)、(E)所示。
图9(B)表示盖状电镀层(通孔连接盘)的另一方式。盖状电镀层36d形成为将2个半圆合起来的不倒翁型，该盖状电镀层36d上的导通孔60B的底部重心60g也与导通孔60A相同地形成在以通孔的重心36g为中心的半径为R-r/3的圆上及其以外。
在此，对于模拟了在热循环时施加在盖状电镀层36a、36d上的导通孔60A、60B和形成于该导通孔上层的导通孔160上的应力的结果进行说明。
在此，进行了有限元法(FEM)的3D热应力模拟。在解析构造体中含有焊锡等这样的塑性、蠕变特性显著的材料时，由于考虑到塑性、蠕变特性而需要进行非线性热应力模拟，首先以较粗的网格对包括整个基板在内的模型进行解析，并将由此计算出的变位作为以较细的网格分割成的子模型的分界条件，采用对视为问题的部分进行精密解析的通用换算(子模型化)手法，对热冲击试验时施加在高多层、高密度有机封装的微通路上的热应力进行解析。即，对封装的Coarse模型进行解析，并将其变位设定为子模型的分界条件，考虑到焊锡的塑性而在-5℃～125℃的热冲击试验条件下进行非线性热应力解析。
其结果可知，对在盖状电镀层36a、36d上的、其底部重心处于以通孔的重心为中心的、半径为R-r/3的圆上及其以外的导通孔60A、60B施加了100MPa热应力，而对形成于该导通孔上层的导通孔160施加了80MPa热应力。
即，在热循环时，导通孔底部重心60g位于在盖状导体层(盖状电镀层)36a、36d上的、以通孔的重心36g为中心的半径为R-r/3的圆上及其以外的导通孔60A、60B上被施加的应力小于在形成于第2层间树脂绝缘层150上的导通孔160被施加的应力。
因此，在第1实施例中，使在盖状导体层(盖状电镀层)36a上的、导通孔底部重心位于以通孔的重心36g为中心的半径为R-r/3的圆上及其以外的导通孔60A、60B的底部半径r小于形成于第2层间树脂绝缘层150上的导通孔160的底部半径r3，由此，从而可以实现在各部位采用最小直径的导通孔来提高集成率，而不降低连接可靠性。
在第2导通孔的底部半径为30μm以下、通孔开口的半径为100μm以下、通孔间距为385μm以下时，应用本发明具有较大的意义。究其原因，是因为由于在以狭窄间距配置了小直径通孔的芯部，因环境的变化而使印刷线路板更易于翘曲，因此应力易于集中在第2导通孔上。
图9(C)、图9(D)、图9(E)表示其他例子的盖状电镀层36a、36d的形状。如图9(C)、图9(E)所示，盖状电镀层不必做成不倒翁型。在图9(E)的情况下，由于盖状电镀层36d相对于通孔开口6b而仅向导通孔60A载入的方向突出，因此可以将通孔间距狭窄化，从而实现高密度化。
接下来，参照图1～图6对参照图7记述的多层印刷线路板10的制造方法进行说明。
(1)将在由厚度为0.2～0.8mm的玻璃纤维环氧树脂或BT(双马来酰亚胺三嗪)树脂构成的绝缘性基板30的两面上层压了5～250μm的铜箔32而成的覆铜层压板30A作为原始材料(图1(A))。首先，用钻头对该覆铜层压板进行钻孔而贯穿设置通孔16(图1(B))，实施无电解电镀处理及电解电镀处理，形成了通孔36的侧壁导体层36b(图1(C))。通过选择钻头使通孔16的开口直径形成为Φ0.1～0.25mm，并将这些通孔的间距做为0.15～0.575mm。
(2)对形成了通孔36的基板30进行水洗、并使其干燥之后，进行将含有NaOH(10g/l)、NaClO2(40g/l)、Na3PO4(6g/l)的水溶液作为黑化浴(氧化浴)的黑化处理、及将含有NaOH(10g/l)、NaBH4(6g/l)的水溶液作为还原浴的还原处理，从而在通孔36的侧壁导体层36b及表面上形成了粗糙面36α(图1(D))。
(3)接着，通过丝网印刷将含有平均粒径为10μm的铜粒子的填充剂37(タツタ(Tatsuta)电线制的非导电性填坑铜膏，商品名称：DD膏)填充到通孔36中并使其干燥、固化(图2(A))。这就是指在载置有掩模的基板上，通过印刷法进行涂敷，从而填充到通孔中，并在填充之后使其干燥固化。上述掩模在通孔部分设有开口。
而且，接着，采用#600的带式研磨纸(三共理化学制)进行砂带磨床研磨来除去从通孔36溢出的填充剂37，再进行抛光研磨，用于除去由该砂带磨床研磨造成的伤痕，使基板30的表面变平坦(图2(B))。像这样地操作，得到了通过粗糙层36α将通孔36的侧壁导体层36b与树脂填充剂37牢固地紧贴在一起的基板30。
(4)在上述(3)中变平坦了的基板30的表面上施加钯催化剂(アトテツク(AtoTech)制)并实施无电解镀铜，从而形成了厚度为0.6μm的无电解镀铜膜23(参照图2(C))。
(5)接着，以以下条件实施电解镀铜，形成厚度为15μm的电解镀铜膜24，从而形成了成为导体电路34部分的增厚层、及成为覆盖填充在通孔36中的填充剂37的盖状电镀层(通孔连接盘)的部分(图2(D))。
电解电镀水溶液
硫酸      180g/l
硫酸铜    80g/l
添加剂(アトテツクジヤパン(Atotech japan)制，商品名称：カパラシド GL)    1ml/l
电解电镀条件
电流密度    1A/dm2
时间        70分钟
温度        室温
(6)在形成有成为导体电路及盖状电镀层的部分的基板30的两面上粘贴市场上销售的感光性干膜，并在其上载置具有图案的掩模，以100mJ/cm2进行曝光，以0.8％碳酸钠进行显影处理，从而形成了厚度为15μm的抗蚀层25(参照图2(E))。通过调整掩模的图案可以改变盖状电镀层的形状。
(7)而且，由以氯化铜为主要成分的蚀刻液溶解并除去未形成抗蚀层25的部分的电镀膜23、24和铜箔32，然后用5％KOH剥离除去抗蚀层25，从而形成了独立的导体电路34、及覆盖填充剂37的盖状电镀层36a、36d(参照图3(A))。
(8)接着，在导体电路34及覆盖填充剂37的盖状电镀层36a、36d的表面上形成由Cu-Ni-P合金构成的厚度为2.5μm的粗糙层(凹凸层)34β，再在该粗糙层34β的表面上形成了厚度为0.3μm的Sn层(参照图3(B)，但Sn层未图示)。
(9)将比基板稍大一些的层间树脂绝缘层用树脂膜(味之素社制，商品名称：ABF-45SH)50γ载置在基板的两面上，并在以压力0.45MPa、温度80℃、压接时间10秒的条件进行临时压接并将其裁断之后，再使用真空层压装置通过以下方法进行粘贴，从而形成了层间树脂绝缘层50(图3(C))。即，以真空度67Pa、压力0.47MPa、温度85℃、压接时间60秒的条件将层间树脂绝缘层用树脂膜正式压接到基板上，之后在170℃的条件下使其热固化40分钟。
(10)接着，用波长为10.4μm的CO2气体激光在光束直径为4.0mm、凹帽头模式、脉冲宽度为3～30μ秒、掩模的通孔直径为1.0～5.0mm、1～3次射击的条件下，在层间树脂绝缘层2上形成了导通孔用开口51(图3(D))。在此，调整上述激光条件，以使得在盖状电镀层36a、36d之上，导通孔的底面半径成为25μm。此外，通过读取激光加工用的对准标记，按照对准基准进行加工，或者通过修正进行加工而对底面的重心位置进行调整，使其成为R+1.2r。
(11)将形成了导通孔用开口51的基板浸渍在含有60g/l的高锰酸的80℃溶液中10分钟，除去存在于层间树脂绝缘层2表面上的粒子，从而在包括导通孔用开口51的内壁在内的层间树脂绝缘层50的表面上形成了粗糙面50α(图4(A))。
(12)接着，将完成了上述处理的基板浸渍在中和溶液(シプレイ(Shipley Company)社制)中之后，对其进行水洗。
然后，通过在进行了表面粗糙化处理(粗糙化深度3μm)的该基板表面上施加钯催化剂，使催化剂核附着在层间树脂绝缘层的表面及导通孔用开口的内壁面上。即，通过将上述基板浸渍在含有氯化钯(PdCl2)和氯化亚锡(SnCl2)的催化剂溶液中，析出钯金属来施加催化剂。
(13)接着，将施加了催化剂的基板浸渍在上村工业社制的无电解镀铜水溶液(スルカツプPEA)中，在整个粗糙面上形成了厚度为0.3～3.0μm的无电解镀铜膜，从而得到了在包括导通孔用开口51的内壁在内的层间树脂绝缘层50的表面上形成了无电解镀铜膜52的基板(图4(B))。
无电解电镀条件
在34℃的液体温度中进行45分钟
(14)在形成有无电解镀铜膜52的基板上粘贴市场上销售的感光性干膜，并在其上载置掩模，以110mJ/cm2进行曝光、以0.8％碳酸钠水溶液进行显影处理，从而形成了厚度为25μm的阻镀层54(参照图4(C))。
(15)接着，在用50℃的水将基板清洗干净、对其进行脱脂，并用25℃的水对其进行水洗之后，再用硫酸对其进行清洗，然后在以下条件下实施电解电镀，从而在未形成阻镀层54的部位上形成了厚度为15μm的电解镀铜膜56(图5(A))。
电解电镀溶液
硫酸      2.24mol/l
硫酸铜    0.26mol/l
添加剂    19.5ml/l
(アトテツクジヤパン(Atotech japan)制，商品名称：カパラシド GL)
电解电镀条件
电流密度    1A/dm2
时间        70分钟
温度        22±2℃
(16)然后，在用5％KOH剥离并除去了阻镀层54之后，用硫酸与过氧化氢的混合液对该阻镀层下面的无电解电镀膜进行侵蚀处理而将其溶解除去，做成了独立的导体电路58及导通孔60A、60B(图5(B))。
(17)接着，进行与上述(4)相同的处理，在导体电路58及导通孔60A、60B的表面上形成了粗糙面58α。下层的导体电路58的厚度为15μm(图5(C))。但是，下层导体电路的厚度也可以形成在5～25μm之间。
(18)通过重复进行上述(9)～(17)的工序，进而形成了具有上层导体电路158、导通孔160的层间绝缘层150，从而得到了多层线路板(图5(D))。在此，将导通孔160的底面半径调整为22.5μm。
(19)接着，在多层布线基板的两面上涂敷20μm厚的市场上销售的阻焊剂组成物70，并在以70℃下进行20分钟、70℃下进行30分钟的条件进行干燥处理之后，使描画出阻焊剂开口部的图案的、厚度为5mm的光掩模紧贴在阻焊剂层70上，并用1000mJ/cm2的紫外线进行曝光，用DMTG溶液进行显影处理，从而形成了直径为200μm的开口71(图6(A))。
而且，进一步在80℃下进行1小时、100℃下进行1小时、120℃下进行1小时、150℃下进行3小时的条件下分别进行加热处理，使阻焊剂层固化并使其具有开口，从而形成了其厚度为15～25μm的阻焊剂图案层。
接着，将形成了阻焊剂层70的基板在含有氯化镍(2.3×10-1mol/l)、次磷酸钠(2.8×10-1mol/l)、柠檬酸钠(1.6×10-1mol/l)的pH＝4.5的无电解镀镍溶液中浸渍20分钟，在开口部71上形成了厚度为5μm的镀镍层72。并且，在80℃的条件下将该基板在含有氰化金钾(7.6×10-3mol/l)、氯化铵(1.9×10-1mol/l)、柠檬酸钠(1.2×10-1mol/l)、次磷酸钠(1.7×10-1mol/l)的无电解镀金溶液中浸渍7.5分钟，在镀镍层72上形成了厚度为0.03μm的镀金层74(图6(B))。除了镍-金层之外，也可以形成单层的贵金属层(金、银、钯、铂等)。
(21)之后，在基板的载置IC芯片的一面的阻焊剂层70的开口71上印刷了含有锡-铅的焊锡膏，并在另一面的阻焊剂层的开口上印刷了含有锡-锑的焊锡膏，之后在200℃的条件下进行回流焊而形成了焊锡凸块(焊锡体)，从而制造出具有焊锡凸块78U、78D的多层印刷线路板(图7)。
通过焊锡凸块78U安装IC芯片90。而且，通过焊锡凸块78D将多层印刷线路板10安装到子板94上(图8)。
下面，对用于实际验证第1实施例的多层印刷线路板10的效果的第1实施例1～120进行说明。首先，对盖状导体层上的导通孔的底部半径、盖状导体层上导通孔的底部重心位置、第2导通孔的底部半径、通孔的半径、通孔的间距与反复进行了加热、冷却之后的电阻变化率之间的关系进行说明。在此，以上述第1实施例为基准制作出如图10～13中所示的第1实施例1～120、第1比较例1～6的多层印刷线路板。具体地说，在图1(B)中，改变用于进行开孔的钻头的直径来改变开口16的直径，其间距随着将开孔位置数据输入到开孔机中而变化。另外，盖状导体层上的导通孔的底部半径及第2导通孔的底部半径是通过调整工序(10)中所示的激光条件而设定的，盖状导体层上导通孔的底部重心位置是通过如工序(10)所示那样地在激光加工机上设定与对准标记位置相对应的补正量而设定的。将IC芯片安装在像这样制作成的各第1实施例、第1比较例的多层印刷线路板上，之后在IC芯片与多层印刷线路板之间填充密封树脂而做成IC搭载基板。而且，对通过IC芯片的特定回路的电阻(从IC搭载基板的与IC芯片搭载面相反侧的面露出、并与IC芯片导通的一对电极之间的电阻)进行测定，并将该值设为初始值。之后，在这些IC搭载基板上，将-55度×5分钟、125度×5分钟作为1个循环地进行将该循环重复2000次的热循环试验。在该热循环试验中，对第500、1000、1500、1750、2000次循环的电阻进行测定，求得与初始值相比的变化率(100×(测定值-初始值)/初始值(％))。其结果如图10～13中所示。图中将电阻变化率在±5％以内的情况设为“良好”(○)，将电阻变化率在±5～10％的情况设为“一般”(△)，将电阻变化率在超过±10％的情况设为“不良”(×)。另外，目标规格为第1000次循环的变化率在±10％以内(即评价为“良好”或“一般”)。另外，将变化率在±10％以内的情况设为合格。
根据该评价结果，将形成于盖状导体层上的导通孔的底部重心设在以通孔重心为中心的半径为(R-r/3)的圆上及其以外、并使盖状导体层上的导通孔的底部半径(以下称作第1半径)小于形成于第2层间树脂绝缘层上的导通孔(第2导通孔)的底部半径(以下称作第2半径)的第1实施例1～120至少达到目标规格，并且在第1500次循环时也是合格的(R：通孔的半径，r：盖状导体层上的导通孔的底部半径)。相对于此，形成于盖状导体层上的导通孔的底部重心在以通孔重心为中心的半径为(R-r/3)的圆上及其以外、而盖状导体层上的导通孔的底部半径与第2半径相同的第1比较例1～第1比较例6在目标规格的循环上为“一般”或“不良”，在第1500次循环时全部为“不良”。在第1比较例1～第1比较例6中，由于第1半径与第2半径相同，因此下层导体层(连接盘)58与第1导通孔之间的接合相对于应力为牢固。究其原因，是由于下层导体层(连接盘)58与第2导通孔之间的应力较小的缘故。因此可以推测为，是否是由于第2导通孔和其周围的树脂绝缘层等缓和了应力而难以变形，因此加热、冷却时的应力集中在盖状导体层上导通孔底部与盖状导体层之间，使盖状导体层上导通孔底部与盖状导体层之间的接合变弱而增加连接电阻。
另外，由第1比较例1～第1比较例4与第1比较例5、第1比较例6的比较可知，即使第1半径与第2半径相同，在通孔直径与其间距密度较低的情况下，也达到了目标规格，而在第1半径与第2半径相同、在通孔半径为100μm以下的情况下，若其间距为385μm以下，则在第1000次循环处为不良。其差异推测为是由于后者所产生的应力较大。其理由推测为，在第1实施例125、第1比较例6中，由于在绝缘性基板30上高密度地设置与绝缘性基板30(热膨胀系数：50～60ppm)的热膨胀系数有较大差异的通孔导体(铜：16ppm)，而使多层印刷线路板的变形较大。因而可知，将本发明应用在通孔半径为100μm以下其间距为385μm以下的多层印刷线路板上具有较大的意义。
由第1实施例1～120中的第1500、1750次循环的结果可知，第1导通孔的半径/第2导通孔的半径的值优选1.3～1.7。这可推测为，若处于这样的范围中，即使第2导通孔与下层导体层(连接盘)58之间的接合力(每单位面积的粘合力×接合面积)低于盖状导体层与盖状导体层上导通孔底部之间的接合力，由于两者之间的应力存在差异，而使接合力/应力也大致相同(在两者存在差异时，应力集中在较弱的一方上，在该部分易于产生剥离等问题)。
并且，由第1750、2000次循环的结果可知，盖状导体层上导通孔的底部重心优选在R+1.2r及其以外。这可推测为，若盖状导体层上导通孔的底部重心位于R+1.2r及其以外，则该盖状导体层上导通孔与通孔分离开，所有导通孔底部都完全形成在绝缘性基板上，因此不会受到通孔的影响。若离通孔较近，则由于通孔与绝缘性基板这两方的物性值(杨氏模量、横向变形系数、热膨胀系数等)的差异而引起更复杂的变形，因此会将更多的应力传递至盖状导体层上导通孔。
第2实施例
首先，参照图16、17说明本发明的第2实施例的多层印刷线路板10的结构。图16表示该多层印刷线路板10的剖视图，图17表示在图16所示的多层印刷线路板10上安装IC芯片90、并将多层印刷线路板10载置在子板94上的状态。如图16所示，在多层印刷线路板10中，在芯基板30的表面上形成有导体电路34。芯基板30的表面和背面通过通孔36相连接。通孔36由构成通孔连接盘的盖状电镀层36a、36d、和侧壁导体层36b构成，并在侧壁导体层36b的内部填充入树脂填充材料37。在盖状电镀层(通孔连接盘)36a、36d上配设有层间树脂绝缘层50和层间树脂绝缘层150。在层间树脂绝缘层50上形成有填充通孔60及导体电路58；在层间树脂绝缘层150上形成有填充通孔160及导体电路158。在该填充通孔160及导体电路158的上层形成有阻焊剂层70，穿过该阻焊剂层70的开口部71而在填充通孔160及导体电路158上形成有凸块78U、78D。
如图17所示，多层印刷线路板10的上表面侧的焊锡凸块78U与IC芯片90的连接盘92相连接。另一方面，下表面侧的焊锡凸块78D与子板94的连接盘96相连接。
图18(A)为盖状电镀层(通孔连接盘)36a的俯视图。通过钻孔将通孔用开口形成为0.08mm～0.25mm。盖状电镀层36a形成为圆形，该盖状电镀层36a上的填充通孔60的底部形成在侧壁导体层36b的内侧。在此，填充通孔60的底部形成为直径d1(45μm)。另一方面，在图15中所示的填充通孔60上层的层间绝缘层150上所形成的填充通孔160，形成为底部直径d2为(60μm)。
图18(B)是盖状电镀层(通孔连接盘)36d的俯视图。盖状电镀层36d形成为将2个半圆合起来的不倒翁型，该盖状电镀层36d上的填充通孔60的底部形成于不是通孔上侧的部分上。在此，填充通孔60的底部形成为直径d1(45μm)。另一方面，形成在图15中所示的填充通孔60上方并与其相邻的填充通孔160，被形成为底部的直径d2(60μm)。如图18(E)、图18(F)所示那样，盖状电镀层也可以不是圆的一部分。如这些例子所示，若只使盖状电镀层的形成填充通孔的部分自通孔向平面方向突出，则可以以较窄间距配置通孔。此外，也可以不将填充材料填充在通孔内部，而用与侧壁导体层同样的材质来填充通孔。
在此，对于模拟了在热循环时施加在盖状电镀层36d上的填充通孔60、和形成于该填充通孔上方并与其相邻的填充通孔160上的应力的结果进行说明。
在此，进行了有限元法(FEM)的3D热应力模拟。在解析构造体中含有焊锡等这样的塑性、蠕变特性显著的材料时，由于考虑到塑性、蠕变特性而需要进行非线性热应力模拟，首先以较粗的网格对包括整个基板在内的模型进行解析，并将由此计算出的变位作为以较细的网格分割成的子模型的分界条件，采用对视为问题的部分进行精密解析的通用换算(子模型化)手法，对热冲击试验时施加在高多层、高密度有机封装的微通路上的热应力进行解析。即，对封装的Coarse模型进行解析，并将其变位设定为子模型的分界条件，考虑到焊锡的塑性而在-5℃～125℃的热冲击试验条件下进行非线性热应力解析。
其结果可知，在盖状电镀层36d的填充通孔60的底部上施加的应力为100MPa，在形成于该填充通孔60上层的填充通孔160的底部上施加的应力为130MPa。
即，在热循环时，施加在形成于盖状导体层(盖状电镀层)36d之上的填充通孔60的底部的应力小于施加在形成于第2层间树脂绝缘层150上的填充通孔160的底部的应力。
因此，在第2实施例中，形成在盖状导体层(盖状电镀层)36a、36d上的填充通孔60的底部直径d1小于形成在其上方且与其相邻的填充通孔160的底部直径d2。由此，从而可以实现在各部位采用最小直径的导通孔来提高集成率，而不降低连接可靠性。
图18(C)、图18(D)示出其他例子的盖状电镀层的形状。在图18(C)中，在圆形的盖状电镀层36a中，在侧壁导体层36b上形成填充通孔60。在图18(D)中，在不倒翁型的盖状电镀层36d中，在侧壁导体层36b的上侧形成填充通孔60。图18(G)示出连接盘36e上的填充通孔的形态，由布线12连接填充通孔的连接盘36e与盖状电镀层36a、通孔侧壁导体层36b。在该情况下，从提高连接可靠性方面考虑，最好是填充通孔60的直径大于填充通孔160的直径。
接下来，参照图14及图15对参照图17上述的多层印刷线路板10的制造方法进行说明。
在此，参照图1～图4上述的第1实施例中(1)～(14)的工序与第2实施例的相同，因此省略图示和说明，从电解电镀膜56的形成工序开始说明。
(15)在用50℃的水将基板30清洗干净、对其进行脱脂，并用25℃的水对其进行水洗之后，再用硫酸对其进行清洗，然后在以下条件下实施电解电镀，形成了电解电镀膜56(图14(A))。
电解电镀溶液
硫酸      2.24mol/l
硫酸铜    0.26mol/l
添加剂    19.5ml/l
整平剂    50mg/l
光泽剂    50mg/l
电解电镀条件
电流密度    1A/dm2
时间        70分钟
温度        22±2℃
(16)然后，在用5％KOH剥离并除去了阻镀层54之后，用硫酸与过氧化氢的混合溶液对该阻镀层下面的无电解电镀膜进行处理而将其溶解除去，做成了独立的导体电路58及填充通孔60(图14(B))。
(17)接着，进行与上述(4)相同的处理，而在导体电路58及填充通孔60的表面上形成了粗糙面58α。上层的导体电路58的厚度为15μm(图14(C))。但是，下层导体电路的厚度也可以形成在5～25μm之间。
(18)通过重复进行上述(9)～(17)的工序，进而形成了具有上层导体电路158、填充通孔160的层间绝缘层150，从而得到了多层线路板(图14(D))。在此，将填充通孔160的底面直径调整为60μm。
(19)接着，在多层布线基板的两面上涂敷20μm厚的市场上销售的阻焊剂组成物70，与第1实施例同样地形成具有直径为200μm的开口71的阻焊剂层(图15(A))。
(20)接着，与第1实施例同样地在开口部71上形成厚度为5μm的镀镍层72、厚度为0.03μm的镀金层74(图15(B))。
(21)之后，在基板的载置IC芯片的一面的阻焊剂层70的开口71上印刷了含有锡-铅的焊锡膏，并在另一面的阻焊剂层的开口上印刷了含有锡-锑的焊锡膏，之后在200℃的条件下进行回流焊而形成了焊锡凸块(焊锡体)，从而制造出具有焊锡凸块78U、78D的多层印刷线路板(图16)。
通过焊锡凸块78U安装IC芯片90。而且，通过焊锡凸块78D将多层印刷线路板10安装在子板94上(图17)。
下面，对用于实际验证第2实施例的多层印刷线路板10的效果的第2实施例1～240进行说明。首先，对改变了第1填充通孔的底部直径、第2填充通孔的底部直径、第1填充通孔的连接盘形状(参照图18)，并改变了第1填充通孔的形成位置((i)在盖状电镀层上、且在通孔上方并与其相邻(参照图18(A))，或(ii)连接盘36e上(参照图18(G))，或(iii)在盖状电镀层上、且在除了位于通孔上方并与其相邻的部分以外的盖状电镀层上(参照图18(B))，或(iv)在盖状电镀层上，且在侧壁导体层上(参照图18(C)、(D)))的多层印刷线路板反复进行加热、冷却之后的电阻变化率进行说明。在此，以上述第2实施例为基准制作出如图19～22所示的第2实施例1～120、第2比较例1～第2比较例6的多层印刷线路板。具体地说，参照图1(B)，在上述工序(1)中，改变用于进行开孔的钻头的直径来改变开口16的直径，其间距随着将开孔位置数据输入到开孔机中而变化。另外，通过调整工序(10)中所示的激光条件来设定第1及第2填充通孔的底部直径，通过根据填充通孔的连接盘形状或连接盘上的形成位置将导通孔开口形成位置数据输入到激光加工机来调整第1及第2填充通孔的形成位置。如参照图2(E)所述的(6)工序中说明的那样，通过调整掩模图案来设定第1填充通孔的连接盘形状。将IC芯片安装在像这样制作成的各第2实施例、第2比较例的多层印刷线路板上，之后在IC芯片与多层印刷线路板之间填充密封树脂而做成IC搭载基板。而且，对通过IC芯片的特定回路的电阻(从IC搭载基板的与IC芯片搭载面相反侧的面露出、并与IC芯片导通的一对电极之间的电阻)进行测定，并将该值设为初始值。之后，在这些IC搭载基板上，将-55度×5分钟、125度×5分钟作为1个循环地进行将该循环重复2500次的热循环试验。在该热循环试验中，对第500、1000、1250、1500、1750、2000、2500次循环的电阻进行测定，求得与初始值相比的变化率(100×(测定值-初始值)/初始值(％))。其结果如图19～22中所示。图中将电阻变化率在±5％以内的情况设为“良好”(○)，将电阻变化率在±5～10％的情况设为“一般”(△)，将电阻变化率在超过±10％的情况设为“不良”(×)。另外，目标规格为第1000次循环的变化率在±10％以内(即评价为“良好”或“一般”)。另外，将变化率在±10％以内的情况设为合格。
此外，与各第2实施例1～120对应，制作用与侧壁导体层相同材质完全填充到通孔内而成的多层印刷线路板，作为第2实施例121～240。同样地安装IC后，进行热循环试验。此时，把开口内的电解镀铜条件设为0.1A/dm2。其结果示于图23～图26中。
进而，在各第2实施例3、7、11......、115、119(第2实施例1～120内的相当于第1填充通孔的连接盘形状为iii：在盖状电镀层上、且在除了位于通孔上方并与其相邻的部分以外的盖状电镀层上的第2实施例)中，制作将IC下方并与其相邻的通孔处的第1填充通孔的连接盘形状做成(i)的第3实施例1～30。在第3实施例1～30中也是在安装了IC后实施热循环试验。在其后的评价中，测定同时含有(i)与(iii)的特定回路的连接电阻。第3实施例1～30的填充通孔的底部直径等的形态与评价结果示于图27。
根据该评价结果可知，使第1填充通孔的底部直径小于第2填充通孔直径的第2实施例1～120至少达到目标规格，并且在第1250次循环时也是合格的。相对于此，第1填充通孔的底部直径为第2填充通孔的底部直径以上的第2比较例1～第2比较例6在目标规格的循环上为“一般”或“不良”，在第1250次循环时全部为“不良”。在第2比较例1～第2比较例6中，由于第1填充通孔的底部直径为第2填充通孔的底部直径以上，因此第1填充通孔与第2填充通孔的连接盘之间的接合为牢固。因此，其原因推测为：是否是由于第1填充通孔和其周围的树脂绝缘层等缓和了应力而难以变形，所以加热、冷却时的应力集中在第1填充通孔表面与第2填充通孔底部，使第2填充通孔底部与第1填充通孔表面之间的接合变弱而增加了连接电阻。
此外，根据第2比较例1～第2比较例4与第2实施例第2比较例5、第2比较例6的比较可知，即使第1填充通孔的底部直径在第2填充通孔的底部直径以上，在通孔直径与其间距密度较低的情况下，也达到了目标规格，而在通孔半径为100μm以下，如其间距为385μm以下，则在第1000次循环处为不良。其差异推测为是由于后者所产生的应力较大。其理由推测为，在第2实施例第2比较例5、第2比较例6中，由于在绝缘性基板30上高密度地设置与绝缘性基板(热膨胀系数：50～60ppm)的热膨胀系数有较大差异的通孔导体(铜：16ppm)，而使多层印刷线路板的变形较大。因而可知，将本发明应用在通孔半径为100μm以下、其间距为385μm以下的多层印刷线路板上具有较大的意义。
根据第2实施例1～120中的第1500、1750、2000次循环的结果可知，即使第1填充通孔的底部直径小于第2填充通孔的底部直径，因第1填充通孔的连接盘形状而耐热循环性也不同。按(iv)→(ii)→(iii)→(i)的顺序长期可靠性优良。推测其原因为：是否是由于在绝缘性基板30上形成有与绝缘性基板的杨氏模量、横向变形系数、热膨胀系数等物性值不同的通孔，所以因第1填充通孔的连接盘形状或第1填充通孔的位置、连接盘与通孔间有无布线，而使施加于第2填充通孔底部与第1填充通孔表面之间的应力发生变化。由于通孔与绝缘性基板的物性值不同，所以绝缘性基板与通孔进行不同的变形。在(iv)时，估计因为第1填充通孔的底部覆盖于两侧，所以第2填充通孔的变形大于(i)～(iii)时的变形。与此相对，在(i)～(iii)中，估计由于第1填充通孔位于通孔上或绝缘性基板上，所以耐热循环性优良。相对于(i)，(iii)较差的理由是，由于在通孔内壁上形成难变形的铜(相对于绝缘性基板的杨氏模量大、热膨胀系数小)作为通孔侧壁导体，所以通孔内部相对于绝缘性基材部的变动量变小。还认为也有内壁的粗糙层36α(参照图1(D))的影响。因此，估计施加于第2填充通孔底部与第1填充通孔表面之间的应力变小。而且，估计相对于(i)，因为(iii)中第1填充通孔的连接盘位于通孔附近，所以因通孔侧壁导体的影响使(iii)的第1填充通孔的变动量变少。
进而，由第2500次循环的结果可知，优选是第2填充通孔的底部直径/第1填充通孔的底部直径为1.3～1.7。推测是由于，如果是这种范围，则即使第1填充通孔的连接盘((i)、(iii)、(iv)时为盖状导体层)与第1填充通孔底部之间的接合力(每单位面积的粘合力×接合面积)低于第2填充通孔底部与第1填充通孔表面之间的接合力，由于两者间的应力存在差异，所以接合力/应力成为几乎同等(在两者存在差异时，应力集中在较弱的一方上，在该部分易于产生剥离等问题)。
此外，第2实施例121～240的结果与第2实施例1～120相同。
若比较第3实施例1～30的结果与第2实施例1、5、...113、117(第2实施例1～120中的第1填充通孔的连接盘(i)时)，则结果相同。因而，可知只要是将至少位于IC下方并与该IC相邻的第1填充通孔形成在通孔上方并与该通孔相邻，使该第1填充通孔的底部直径小于第2填充通孔的底部直径即可。推测这是由于因IC与绝缘性基板的热膨胀系数的差异而在IC下方并与该IC相邻的部位处应力较大。

Claims (3)

1.一种多层印刷线路板，是在具有通孔(半径R)的芯基板上叠层第1层间树脂绝缘层、由无电解电镀膜和电解电镀膜构成的第1导通孔(底部半径为r)、和导体电路，并在该第1层间树脂绝缘层之上叠层第2层间树脂绝缘层、由无电解电镀膜和电解电镀膜构成的第2导通孔、和导体电路而成，其特征在于，
在上述通孔端处形成封闭该通孔的盖状导体层，
上述第1导通孔的重心位于该第1通路孔之内、以通孔重心为中心的半径为D(D＝(R-r/3))的圆上及其以外的区域，且上述第1导通孔形成在上述盖状导体层之上，使该上述第1导通孔的底部半径大于上述第2导通孔的底部半径。
2.一种多层印刷线路板，是在具有通孔的芯基板上叠层第1层间树脂绝缘层、由无电解电镀膜和电解电镀膜构成的填充通孔、和导体电路，并在该第1层间树脂绝缘层之上叠层第2层间树脂绝缘层、由无电解电镀膜和电解电镀膜组成的填充通孔、和导体电路而成，其特征在于，
使第1层间绝缘层的填充通孔的底部直径小于形成在该填充通孔上方并与该填充通孔相邻的第2层间绝缘层的填充通孔的底部直径。
3.根据权利要求2所述的多层印刷线路板，其特征在于，在上述通孔端处形成封闭该端的盖状导体层，第1层间绝缘层的填充通孔形成在上述盖状导体层之上。
CNA2006800038695A 2005-02-02 2006-01-30 多层印刷线路板 Pending CN101112142A (zh)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP2005026899A JP2006216714A (ja) 2005-02-02 2005-02-02 多層プリント配線板
JP2005026897A JP2006216712A (ja) 2005-02-02 2005-02-02 多層プリント配線板
JP026899/2005 2005-02-02
JP026897/2005 2005-02-02
PCT/JP2006/301454 WO2006082784A1 (ja) 2005-02-02 2006-01-30 多層プリント配線板

Publications (1)

Publication Number Publication Date
CN101112142A true CN101112142A (zh) 2008-01-23

Family

ID=36777168

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA2006800038695A Pending CN101112142A (zh) 2005-02-02 2006-01-30 多层印刷线路板

Country Status (7)

Country Link
US (1) US8367943B2 (zh)
EP (1) EP1848257B1 (zh)
JP (2) JP2006216714A (zh)
KR (3) KR101047824B1 (zh)
CN (1) CN101112142A (zh)
TW (1) TW200638815A (zh)
WO (1) WO2006082784A1 (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2012034383A1 (zh) * 2010-09-13 2012-03-22 巨擘科技股份有限公司 多层导通孔叠层结构
CN101978799B (zh) * 2008-03-25 2013-03-20 揖斐电株式会社 印刷电路板及其制造方法
US8405223B2 (en) 2010-07-12 2013-03-26 Princo Middle East Fze Multi-layer via structure
CN104392934A (zh) * 2014-10-31 2015-03-04 华进半导体封装先导技术研发中心有限公司 封装基板的阻焊制作方法

Families Citing this family (45)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006216713A (ja) * 2005-02-02 2006-08-17 Ibiden Co Ltd 多層プリント配線板
KR100743020B1 (ko) * 2006-09-19 2007-07-26 삼성전기주식회사 패키지용 인쇄회로기판 및 그 제조방법
US7757196B2 (en) * 2007-04-04 2010-07-13 Cisco Technology, Inc. Optimizing application specific integrated circuit pinouts for high density interconnect printed circuit boards
JP2008282842A (ja) * 2007-05-08 2008-11-20 Shinko Electric Ind Co Ltd 配線基板及びその製造方法
TWI383715B (zh) * 2008-05-16 2013-01-21 Nan Ya Printed Circuit Board 高密度基板之結構與製法
JP2010114108A (ja) * 2008-11-04 2010-05-20 Ngk Spark Plug Co Ltd 配線基板の非接触搬送装置及び方法
TW201110839A (en) * 2009-09-04 2011-03-16 Advanced Semiconductor Eng Substrate structure and method for manufacturing the same
JP5644242B2 (ja) 2009-09-09 2014-12-24 大日本印刷株式会社 貫通電極基板及びその製造方法
JP5313202B2 (ja) * 2010-04-30 2013-10-09 日本メクトロン株式会社 ビルドアップ型多層プリント配線板及びその製造方法
KR101097628B1 (ko) * 2010-06-21 2011-12-22 삼성전기주식회사 인쇄회로기판 및 이의 제조방법
JP5565949B2 (ja) * 2010-07-30 2014-08-06 京セラＳｌｃテクノロジー株式会社 配線基板
JP5565958B2 (ja) * 2010-10-30 2014-08-06 京セラＳｌｃテクノロジー株式会社 配線基板
US8901431B2 (en) 2010-12-16 2014-12-02 Ibiden Co., Ltd. Printed wiring board and method for manufacturing printed wiring board
TWI425886B (zh) * 2011-06-07 2014-02-01 Unimicron Technology Corp 嵌埋有電子元件之封裝結構及其製法
KR101231362B1 (ko) * 2011-06-10 2013-02-07 엘지이노텍 주식회사 인쇄회로기판 및 그의 제조 방법
US8927875B2 (en) * 2011-10-28 2015-01-06 Ibiden Co., Ltd. Wiring board and method for manufacturing wiring board
US9275925B2 (en) 2013-03-12 2016-03-01 Taiwan Semiconductor Manufacturing Company, Ltd. System and method for an improved interconnect structure
JP6205834B2 (ja) * 2013-05-14 2017-10-04 株式会社村田製作所 樹脂多層基板
KR102116962B1 (ko) 2013-06-25 2020-05-29 삼성전자주식회사 반도체 패키지
JP2015126053A (ja) * 2013-12-26 2015-07-06 富士通株式会社 配線基板、配線基板の製造方法及び電子装置
JP6375121B2 (ja) * 2014-02-27 2018-08-15 新光電気工業株式会社 配線基板、半導体装置及び配線基板の製造方法
JP6329027B2 (ja) * 2014-08-04 2018-05-23 ミネベアミツミ株式会社 フレキシブルプリント基板
CN105657988B (zh) * 2014-11-21 2019-04-23 宏启胜精密电子(秦皇岛)有限公司 柔性电路板及其制作方法
JP6641717B2 (ja) * 2015-04-08 2020-02-05 日立化成株式会社 多層配線基板の製造方法
US9743526B1 (en) * 2016-02-10 2017-08-22 International Business Machines Corporation Wiring board with stacked embedded capacitors and method of making
US11056436B2 (en) * 2016-06-07 2021-07-06 Taiwan Semiconductor Manufacturing Co., Ltd. Integrated fan-out structure with rugged interconnect
KR20190012485A (ko) * 2017-07-27 2019-02-11 삼성전기주식회사 인쇄회로기판 및 그 제조 방법
US11342256B2 (en) 2019-01-24 2022-05-24 Applied Materials, Inc. Method of fine redistribution interconnect formation for advanced packaging applications
EP3709779A1 (en) * 2019-03-12 2020-09-16 AT & S Austria Technologie & Systemtechnik Aktiengesellschaft Component carrier and method of manufacturing the same
IT201900006740A1 (it) 2019-05-10 2020-11-10 Applied Materials Inc Procedimenti di strutturazione di substrati
IT201900006736A1 (it) 2019-05-10 2020-11-10 Applied Materials Inc Procedimenti di fabbricazione di package
US11931855B2 (en) 2019-06-17 2024-03-19 Applied Materials, Inc. Planarization methods for packaging substrates
US11862546B2 (en) 2019-11-27 2024-01-02 Applied Materials, Inc. Package core assembly and fabrication methods
JP2021093417A (ja) * 2019-12-09 2021-06-17 イビデン株式会社 プリント配線板、及び、プリント配線板の製造方法
US11257790B2 (en) 2020-03-10 2022-02-22 Applied Materials, Inc. High connectivity device stacking
US11454884B2 (en) 2020-04-15 2022-09-27 Applied Materials, Inc. Fluoropolymer stamp fabrication method
US11400545B2 (en) 2020-05-11 2022-08-02 Applied Materials, Inc. Laser ablation for package fabrication
TWI720898B (zh) * 2020-05-28 2021-03-01 欣興電子股份有限公司 具有增加芯層走線面積的載板結構及其製作方法
US11232951B1 (en) 2020-07-14 2022-01-25 Applied Materials, Inc. Method and apparatus for laser drilling blind vias
US11676832B2 (en) 2020-07-24 2023-06-13 Applied Materials, Inc. Laser ablation system for package fabrication
US11532524B2 (en) 2020-07-27 2022-12-20 Taiwan Semiconductor Manufacturing Co., Ltd. Integrated circuit test method and structure thereof
JP2022057232A (ja) * 2020-09-30 2022-04-11 イビデン株式会社 配線基板
US11521937B2 (en) 2020-11-16 2022-12-06 Applied Materials, Inc. Package structures with built-in EMI shielding
US11404318B2 (en) 2020-11-20 2022-08-02 Applied Materials, Inc. Methods of forming through-silicon vias in substrates for advanced packaging
US11705365B2 (en) 2021-05-18 2023-07-18 Applied Materials, Inc. Methods of micro-via formation for advanced packaging

Family Cites Families (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3290041B2 (ja) * 1995-02-17 2002-06-10 インターナショナル・ビジネス・マシーンズ・コーポレーション 多層プリント基板、多層プリント基板の製造方法
JP2000315867A (ja) * 1996-03-04 2000-11-14 Ibiden Co Ltd 多層プリント配線板
JPH1174651A (ja) * 1997-03-13 1999-03-16 Ibiden Co Ltd プリント配線板及びその製造方法
JP2944576B2 (ja) 1997-06-11 1999-09-06 富山日本電気株式会社 多層プリント配線板の製造方法
JPH11251749A (ja) 1997-12-29 1999-09-17 Ibiden Co Ltd 多層プリント配線板
JPH11354932A (ja) * 1998-06-03 1999-12-24 Sharp Corp ビルドアップ多層配線板の製造方法
JP2000165046A (ja) * 1998-09-24 2000-06-16 Ibiden Co Ltd 多層ビルドアップ配線板
MY144574A (en) * 1998-09-14 2011-10-14 Ibiden Co Ltd Printed circuit board and method for its production
JP2000101246A (ja) * 1998-09-17 2000-04-07 Ibiden Co Ltd 多層ビルドアップ配線板及び多層ビルドアップ配線板の製造方法
MY139405A (en) * 1998-09-28 2009-09-30 Ibiden Co Ltd Printed circuit board and method for its production
JP4646371B2 (ja) * 1999-09-02 2011-03-09 イビデン株式会社 プリント配線板及びプリント配線板の製造方法
JP2001127435A (ja) 1999-10-26 2001-05-11 Ibiden Co Ltd 多層プリント配線板及び多層プリント配線板の製造方法
JP2002009443A (ja) * 2000-06-22 2002-01-11 Nec Corp 多層プリント配線板の製造方法とその製造装置
JP3459398B2 (ja) * 2000-09-19 2003-10-20 日本メクトロン株式会社 層間接続バイア・ホールを有する多層プリント基板の製造方法
JP2002094240A (ja) * 2000-09-19 2002-03-29 Nippon Mektron Ltd 層間接続バイア・ホールを有する多層プリント基板の製造方法
JP5004378B2 (ja) 2001-01-10 2012-08-22 イビデン株式会社 多層プリント配線板
JP2003152311A (ja) 2001-11-15 2003-05-23 Ngk Spark Plug Co Ltd 配線基板の製造方法
JP3959266B2 (ja) * 2001-12-13 2007-08-15 日本特殊陶業株式会社 配線基板
JP3959267B2 (ja) * 2001-12-18 2007-08-15 日本特殊陶業株式会社 配線基板
JP3854160B2 (ja) 2002-01-23 2006-12-06 京セラ株式会社 多層配線基板
JP4488684B2 (ja) * 2002-08-09 2010-06-23 イビデン株式会社 多層プリント配線板
JP4181510B2 (ja) * 2003-02-28 2008-11-19 日本特殊陶業株式会社 樹脂製配線基板
JP4289005B2 (ja) * 2003-04-30 2009-07-01 日本ビクター株式会社 多層プリント配線板
TWI335195B (en) * 2003-12-16 2010-12-21 Ngk Spark Plug Co Multilayer wiring board
JP2006216711A (ja) * 2005-02-02 2006-08-17 Ibiden Co Ltd 多層プリント配線板
JP2007129180A (ja) * 2005-10-03 2007-05-24 Cmk Corp プリント配線板、多層プリント配線板及びその製造方法
JP4892231B2 (ja) * 2005-12-08 2012-03-07 荏原実業株式会社 脱臭フィルター及び脱臭システム
JP4042787B2 (ja) * 2006-02-17 2008-02-06 ダイキン工業株式会社 回転数制御装置、空気調和装置及び回転数制御方法

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101978799B (zh) * 2008-03-25 2013-03-20 揖斐电株式会社 印刷电路板及其制造方法
US8405223B2 (en) 2010-07-12 2013-03-26 Princo Middle East Fze Multi-layer via structure
WO2012034383A1 (zh) * 2010-09-13 2012-03-22 巨擘科技股份有限公司 多层导通孔叠层结构
CN102404935A (zh) * 2010-09-13 2012-04-04 巨擘科技股份有限公司 多层导通孔叠层结构
CN102404935B (zh) * 2010-09-13 2014-07-02 巨擘科技股份有限公司 多层导通孔叠层结构
CN104392934A (zh) * 2014-10-31 2015-03-04 华进半导体封装先导技术研发中心有限公司 封装基板的阻焊制作方法

Also Published As

Publication number Publication date
KR101050697B1 (ko) 2011-07-20
JP2006216714A (ja) 2006-08-17
US8367943B2 (en) 2013-02-05
KR20070089886A (ko) 2007-09-03
TW200638815A (en) 2006-11-01
TWI320675B (zh) 2010-02-11
KR101047824B1 (ko) 2011-07-08
KR20110028556A (ko) 2011-03-18
EP1848257A1 (en) 2007-10-24
KR20090115774A (ko) 2009-11-05
WO2006082784A1 (ja) 2006-08-10
JP2006216712A (ja) 2006-08-17
EP1848257A4 (en) 2009-11-25
KR101069572B1 (ko) 2011-10-05
US20080314632A1 (en) 2008-12-25
EP1848257B1 (en) 2013-03-27

Similar Documents

Publication Publication Date Title
CN101112141B (zh) 多层印刷线路板
CN101112142A (zh) 多层印刷线路板
JP5267604B2 (ja) 配線板及びその製造方法
CN101180727B (zh) 印刷线路板及其制造方法
CN101107892B (zh) 多层印刷线路板
TWI571191B (zh) 在無核心基體處理中之電解沉積及通孔充填技術
CN102239753B (zh) 多层印刷线路板和多层印刷线路板的制造方法
CN102124826B (zh) 印刷电路板的制造方法及印刷电路板
JP3815431B2 (ja) 半導体装置用テープキャリアおよびその製造方法
JPH08307033A (ja) Ｉｃチップモジュール

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C12 Rejection of a patent application after its publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20080123