CN101978799B - 印刷电路板及其制造方法 - Google Patents

印刷电路板及其制造方法 Download PDF

Info

Publication number
CN101978799B
CN101978799B CN2009801099844A CN200980109984A CN101978799B CN 101978799 B CN101978799 B CN 101978799B CN 2009801099844 A CN2009801099844 A CN 2009801099844A CN 200980109984 A CN200980109984 A CN 200980109984A CN 101978799 B CN101978799 B CN 101978799B
Authority
CN
China
Prior art keywords
mentioned
conductor
insulating barrier
resin insulating
conductor circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN2009801099844A
Other languages
English (en)
Other versions
CN101978799A (zh
Inventor
竹中芳纪
中村武志
服部贵光
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ibiden Co Ltd
Original Assignee
Ibiden Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ibiden Co Ltd filed Critical Ibiden Co Ltd
Publication of CN101978799A publication Critical patent/CN101978799A/zh
Application granted granted Critical
Publication of CN101978799B publication Critical patent/CN101978799B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0271—Arrangements for reducing stress or warp in rigid printed circuit boards, e.g. caused by loads, vibrations or differences in thermal expansion
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/04—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed mechanically, e.g. by punching
    • H05K3/045—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed mechanically, e.g. by punching by making a conductive layer having a relief pattern, followed by abrading of the raised portions
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/465—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits by applying an insulating layer having channels for the next circuit layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4682—Manufacture of core-less build-up multilayer circuits on a temporary carrier or on a metal foil
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0335—Layered conductors or foils
    • H05K2201/0352—Differences between the conductors of different layers of a multilayer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0364—Conductor shape
    • H05K2201/0373—Conductors having a fine structure, e.g. providing a plurality of contact points with a structured tool
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/096—Vertically aligned vias, holes or stacked vias
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/01—Tools for processing; Objects used during processing
    • H05K2203/0147—Carriers and holders
    • H05K2203/0156—Temporary polymeric carrier or foil, e.g. for processing or transferring
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/02—Details related to mechanical or acoustic processing, e.g. drilling, punching, cutting, using ultrasound
    • H05K2203/0228—Cutting, sawing, milling or shearing
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/15—Position of the PCB during processing
    • H05K2203/1536—Temporarily stacked PCBs
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0017—Etching of the substrate by chemical or physical means
    • H05K3/0026—Etching of the substrate by chemical or physical means by laser ablation
    • H05K3/0032—Etching of the substrate by chemical or physical means by laser ablation of organic insulating material
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0017—Etching of the substrate by chemical or physical means
    • H05K3/0026—Etching of the substrate by chemical or physical means by laser ablation
    • H05K3/0032—Etching of the substrate by chemical or physical means by laser ablation of organic insulating material
    • H05K3/0035—Etching of the substrate by chemical or physical means by laser ablation of organic insulating material of blind holes, i.e. having a metal layer at the bottom
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/007—Manufacture or processing of a substrate for a printed circuit board supported by a temporary or sacrificial carrier
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0097—Processing two or more printed circuits simultaneously, e.g. made from a common substrate, or temporarily stacked circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/107—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by filling grooves in the support with conductive material
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/20—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern
    • H05K3/205—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern using a pattern electroplated or electroformed on a metallic carrier
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base

Abstract

本发明提供一种印刷电路板及其制造方法，该印刷电路板具备：树脂绝缘层，其具有设置于第一面侧的第一导体电路用的第一凹部和第一通路导体用的第一开口部；第一导体电路，其形成于上述第一凹部中；部件装载用焊盘，其形成在上述树脂绝缘层的位于与上述第一面相反侧的第二面上，用于装载电子部件；以及第一通路导体，其形成于上述开口部中，连接上述部件装载用焊盘与上述第一导体电路，其中，上述第一导体电路的侧面朝向上述部件装载用焊盘侧具有锥形形状。由此，施加到内层导体层的应力减小，从而能够适当地抑制在绝缘层内部产生裂纹，并且确保基板的平坦性。

Description

印刷电路板及其制造方法
技术领域
本发明涉及一种能够实现薄型化并且还能够确保足够的平坦性的印刷电路板及其制造方法。
背景技术
近年来，电子设备的高功能化不断发展，另一方面对小型化/薄型化的要求不断增加。并且，随着使用于这种电子设备的IC芯片、LSI等电子部件的高密度集成化迅速发展，为了实现小型化/薄型化，要求装载这些电子部件的封装基板(下面，有时称为“PKG基板”)中的布线密度也进一步提高。
通常，这种PKG基板具有以下结构：将玻璃布覆铜层压板等加强部件设为芯基板，在其两面形成积层层，在芯基板上还需要形成通孔。
然而，存在以下问题：由于难以使形成于芯基板的通孔微细，因此不能实现PKG基板的布线的高密度化。另外，还存在以下问题：由于存在这种芯基板而整个PKG基板的厚度增加，不能满足上述那样的薄型化/小型化的要求。
为了满足这种要求，提出了不具有芯基板的多层印刷电路板。例如，在日本特开2006-19591号公报(专利文献1)中，提出了通过以下(1)～(3)的工序制造的多层印刷电路板(下面，称为“以往例”)。
(1)在支承基板上的金属箔表面交替地层叠层间构件和导体层来形成积层层；
(2)从积层层的周围去除规定的部分，以在积层层和支承基板上分别残留金属箔的方式剥离支承基板和积层层；以及
(3)对残留于积层层的金属箔进行蚀刻来形成BGA焊盘。
专利文献1：日本特开2006-19591号公报
发明内容
发明要解决的问题
以往例所记载的多层印刷电路板通过设为不具有芯基板的多层印刷电路板来实现薄型化，在这一方面以往例所记载的多层印刷电路板是优良的技术。
但是，在以往例1的多层印刷电路板中，由于形成于树脂绝缘层的表面上的布线而产生凹凸，随着这种布线的凹凸，形成于该布线上的树脂绝缘层的表面也产生凹凸。
通常，这种树脂绝缘层的凹凸具有随着交替层叠树脂绝缘层和布线而变大的趋势，有时也由于布线的疏密不同而在这种树脂绝缘层表面产生的凹凸进一步增大。
并且，当这种树脂绝缘层表面的凹凸堆叠时，位于最外层(最上层)的焊盘的高度也产生偏差。焊盘的高度偏差使焊盘与电子部件的电极之间的距离变得不均等，因此应力容易集中到特定的焊锡凸块。并且，应力集中的焊锡凸块容易发生疲劳劣化，其结果是有可能产生电子部件的安装成品率、安装可靠性降低这种问题。
在此，作为解决上述那样的问题的一个方法，能够举出通过将布线嵌入到树脂绝缘层的内部来确保平坦性这种思想。由于嵌入布线而使各层中的凹凸变小。
另一方面，例如，在更薄型的不具有芯基板的多层印刷电路板的情况下，由于安装于该多层印刷电路板上的半导体元件发热而引起的热历史记录，整个基板翘曲成向上凸起的状态的可能性较高，半导体元件与最外层的焊盘之间的距离发生变动。
另外，在多层印刷电路板中，经由最外层的焊盘来装载半导体元件，但是在很多情况下在半导体元件与多层印刷电路板之间填充有底部填充树脂。
由于存在这种底部填充树脂，形成印刷电路板的树脂绝缘层被划分为未装载底部填充树脂的部分和装载有底部填充树脂的部分这两个部分。并且，如上所述，热膨胀系数小的半导体元件经由底部填充树脂与上述树脂绝缘层成为一体，因此该部分的树脂绝缘层的膨胀由于半导体元件的热膨胀系数而受到限制。
其结果是在上述两个部分中树脂绝缘层的热膨胀系数不同，由此推测由于该情况而产生内部应力。这种内部应力容易集中到被嵌入到树脂绝缘层内部的导体电路的边缘部分。
并且，以该导体电路的边缘部分为基点而在树脂绝缘层内部产生应力，由于这种应力而有可能使树脂绝缘层的内部产生裂纹。当内部产生裂纹时，即使保持平坦性，在耐久性、耐绝缘性上也会产生问题。
用于解决问题的方案
根据第一观点，本发明是一种第一印刷电路板，具备：树脂绝缘层，其具有设置于第一面侧的第一导体电路用的第一凹部和第一通路导体用的第一开口部；第一导体电路，其形成于上述第一凹部中；部件装载用焊盘，其形成在上述树脂绝缘层的位于与上述第一面相反侧的第二面上，用于装载电子部件；以及第一通路导体，其形成于上述开口部内，连接上述部件装载用焊盘与上述第一导体电路，该印刷电路板的特征在于，上述第一导体电路的侧面朝向上述部件装载用焊盘侧具有锥形形状。
在本发明的第一印刷电路板中，优选还具备：至少一层第二树脂绝缘层，其层叠在上述树脂绝缘层的第一面上，在该至少一层第二树脂绝缘层的第一面侧形成有第二导体电路形成用的第二凹部并且形成有第二通路导体用的第二开口部；第二导体电路，其形成于上述第二凹部内；以及第二通路导体，其形成于上述第二开口部内，对上述第二导体电路和上述第一导体电路进行层间连接，其中，上述第二导体电路的侧面朝向上述部件装载用焊盘侧具有锥形形状。
根据第二观点，本发明是一种第二印刷电路板，具备：树脂绝缘层，其具有设置于第一面侧的第一导体电路用的第一凹部、设置于位于与上述第一面相反侧的第二面侧的部件装载用焊盘用的焊盘形成凹部以及第一通路导体用的第一开口部；第一导体电路，其形成于上述第一凹部中；部件装载用焊盘，其形成于上述焊盘形成凹部中；以及第一通路导体，其形成于上述开口部内，连接上述部件装载用焊盘与上述第一导体电路，该印刷电路板的特征在于，上述第一导体电路的侧面朝向上述部件装载用焊盘侧具有锥形形状。在此，优选在上述焊盘的表面形成有保护膜。
另外，在本发明的第二印刷电路板中，优选上述第一导体电路的表面位于与上述树脂绝缘层的第一面大致相同的平面上。
另外，在本发明的第一以及第二印刷电路板中，优选上述第一导体电路的上边缘呈圆弧状。
并且，在上述第一以及第二印刷电路板中，优选还具备：至少一层第二树脂绝缘层，其层叠在上述树脂绝缘层的第一面上，形成有设置于该至少一层树脂绝缘层的第一面侧的第二导体电路形成用的第二凹部和第二通路导体用的第二开口部；第二导体电路，其形成于上述第二凹部内；以及第二通路导体，其形成于上述第二开口部内，将上述第二导体电路和上述第一导体电路进行层间连接，其中，上述第二导体电路的侧面朝向上述部件装载用焊盘侧具有锥形形状。
本发明的上述第一以及第二印刷电路板优选还具备：第三树脂绝缘层，其层叠在上述第二树脂绝缘层的第一面上，形成有第三通路导体用的第三开口部；第三导体电路，其形成于上述第三树脂绝缘层的第一面上；以及第三通路导体，其形成于上述第三开口部内，将上述第三导体电路和上述第二导体电路进行层间连接。
另外，优选上述第一导体电路的线宽与间距的比小于上述第三导体电路的线宽与间距的比。
在本发明的第一以及第二印刷电路板中，优选形成上述第一凹部以及上述第一开口部的上述树脂绝缘层的表面被粗糙化。
根据第三观点，本发明的印刷电路板的制造方法具有以下工序：在作为最外层的树脂绝缘层的第一树脂绝缘层的第二面侧形成成为电子部件装载用焊盘的导体部；形成贯通上述第一树脂绝缘层的第一通路导体用的第一开口部并且在上述第一树脂绝缘层的第一面侧形成第一导体电路用的第一凹部；在上述第一凹部内以如下方式形成第一导体电路，该方式为使上述第一导体电路的表面在与上述第一树脂绝缘层的第一面大致相同的平面上露出，该第一导体电路具有朝向上述导体部呈锥形形状的侧面；以及在上述第一开口部内形成将上述第一导体电路和上述导体部进行电连接的第一通路导体。
在本发明的印刷电路板的制造方法中，优选还具有利用激光器形成上述第一凹部以及上述第一开口部的工序。在此，在利用激光器形成上述第一凹部以及上述第一开口部的工序中，利用准分子激光器来形成上述第一凹部，利用二氧化碳激光器来形成上述第一开口部。
在本发明的印刷电路板的制造方法中，优选还具有以下工序：在上述第一树脂绝缘层的第一面层叠至少一层第二树脂绝缘层；形成贯通上述第二树脂绝缘层的第二通路导体用的第二开口部并且在上述第二树脂绝缘层的第一面侧形成第二导体电路用的第二凹部；在上述第二凹部内以如下方式形成第二导体电路，该方式为使上述第二导体电路的表面在与上述第二树脂绝缘层的第一面大致相同的平面上露出，该第二导体电路具有朝向上述导体部呈锥形形状的侧面；以及在上述第二开口部内形成将上述第一导体电路和上述第二导体电路进行电连接的第二通路导体。
在此，优先还具有以下工序：在上述第二树脂绝缘层的第一面层叠至少一层第三树脂绝缘层；形成贯通上述第三树脂绝缘层的第三通路导体用的第三开口部；在上述第三树脂绝缘层的第一面上形成第三导体电路；以及在上述第三开口部内形成将上述第三导体电路和上述第二导体电路进行层间连接的第三通路导体。
发明的效果
通过设为以上那样的结构，能够高成品率地制造平坦性良好的印刷电路板。并且，焊锡凸块与所安装的电子部件之间的距离的偏差减少而能够制造更小型/薄型的电子设备。
附图说明
图1A是概要示出本发明的第一实施方式所涉及的印刷电路板的结构的截面图。
图1B是放大第一实施方式所涉及的印刷电路板的截面图的一部分的图。
图2A是表示第一实施方式所涉及的印刷电路板的制造工序的工序图(之1)。
图2B是表示第一实施方式所涉及的印刷电路板的制造工序的工序图(之2)。
图2C是表示第一实施方式所涉及的印刷电路板的制造工序的工序图(之3)。
图2D是表示第一实施方式所涉及的印刷电路板的制造工序的工序图(之4)。
图3A是表示第一实施方式所涉及的印刷电路板的制造工序的工序图(之5)。
图3B是表示第一实施方式所涉及的印刷电路板的制造工序的工序图(之6)。
图3C是表示第一实施方式所涉及的印刷电路板的制造工序的工序图(之7)。
图3D是表示第一实施方式所涉及的印刷电路板的制造工序的工序图(之8)。
图3E是表示第一实施方式所涉及的印刷电路板的制造工序的工序图(之9)。
图3F是表示第一实施方式所涉及的印刷电路板的制造工序的工序图(之10)。
图3G是表示第一实施方式所涉及的印刷电路板的制造工序的工序图(之11)。
图4A是表示第一实施方式所涉及的印刷电路板的制造工序的工序图(之12)。
图4B是表示第一实施方式所涉及的印刷电路板的制造工序的工序图(之13)。
图4C是表示第一实施方式所涉及的印刷电路板的制造工序的工序图(之14)。
图4D是表示第一实施方式所涉及的印刷电路板的制造工序的工序图(之15)。
图4E是表示第一实施方式所涉及的印刷电路板的制造工序的工序图(之16)。
图4F是表示第一实施方式所涉及的印刷电路板的制造工序的工序图(之17)。
图5是表示第一实施方式所涉及的印刷电路板的制造工序的工序图(之18)。
图6是表示第一实施方式所涉及的印刷电路板的制造工序的工序图(之19)。
图7A是表示本发明的其它实施方式所涉及的印刷电路板的结构的截面图。
图7B是放大第二实施方式所涉及的印刷电路板的截面图的一部分的图。
图8A是表示第二实施方式所涉及的印刷电路板的制造工序的工序图(之1)。
图8B是表示第二实施方式所涉及的印刷电路板的制造工序的工序图(之2)。
图8C是表示第二实施方式所涉及的印刷电路板的制造工序的工序图(之3)。
图8D是表示第二实施方式所涉及的印刷电路板的制造工序的工序图(之4)。
图8E是表示本第二实施方式所涉及的印刷电路板的制造工序的工序图(之5)。
图9A是表示第二实施方式所涉及的印刷电路板的制造工序的工序图(之6)。
图9B是表示第二实施方式所涉及的印刷电路板的制造工序的工序图(之7)。
图9C是表示第二实施方式所涉及的印刷电路板的制造工序的工序图(之8)。
图9D是表示第二实施方式所涉及的印刷电路板的制造工序的工序图(之9)。
图10是表示第二实施方式所涉及的印刷电路板的制造工序的工序图(之10)。
具体实施方式
下面，参照图1A～10，以第一以及第二实施方式来详细说明本发明的印刷电路板以及电子部件的示例。此外，在以下的说明以及附图中，对相同或者同等的要素附加相同附图标记，省略重复说明。
[第一实施方式]
图1A是表示本发明的第一实施方式所涉及的印刷电路板100、构成上述印刷电路板100的层叠部20L、焊锡部件(焊锡凸块)46L以及阻焊层30L等的位置关系的图。
在此，焊锡部件46L形成在焊盘42L上，该焊盘42L被设置于上述层叠部20L的形成在+Z方向的最外层的树脂绝缘层21L1的+Z方向侧表面上。并且，阻焊层30L被设置于上述层叠部20L的形成在-Z方向的最外层的-Z方向侧表面上。并且，在阻焊层30L中设置有开口部51LO，该开口部51LO用于露出作为布线图案的一部分的焊盘28L(28L与22L5相同)。另外，在上述层叠部20L的内部设置有内层导体电路22Lj(j＝1～N)以及层间连接用的通路导体24Lj。
下面，详细说明印刷电路板100。
印刷电路板100具备：(a)层叠部20L，其由多个绝缘层21Lj形成；(b)焊盘42L，其形成在构成层叠部20L的树脂绝缘层中的最外层的+Z方向侧表面上；以及(c)阻焊层30L，其形成在层叠部20L的-Z方向侧表面上。
层叠部20L具备：(i)树脂绝缘层21Lj(j＝1～N，在本实施方式中，设为N＝5)；(ii)具有内层导体电路(布线图案)22Lj的导体层；以及(iii)层间连接用的通路导体24Lj，其连接形成于不同的导体层的导体电路之间。
在内层导体电路中，存在以具有与各树脂绝缘层的-Z方向侧表面(第一面)大致水平面的方式被嵌入到各树脂绝缘层内部这种结构的导体电路22Lk(k＝1～M，在本实施方式中，设为M＝2)，和形成在各树脂绝缘层的-Z方向侧表面(第一面)上这种结构的导体电路(22Lk以外的22Lj)。
上述印刷电路板100还具备：(iv)设置于焊盘42L上的焊锡部件46L；(V)设置于阻焊层30L的开口部51LO；以及(vi)从开口部51LO露出的焊盘28L。
在图1A中，在构成最上层的树脂绝缘层21L1中，在-Z方向侧表面(第一面侧)设置有第一凹部。在树脂绝缘层21L1的第一面开口而形成该第一凹部。并且，形成第一凹部的树脂绝缘层21L1的表面被粗糙化。并且，在第一凹部内形成有导体电路22L1，导体电路22L1的表面与树脂绝缘层21L1的第一面位于大致同一水平面上。
在此，导体电路22L1的侧面朝向焊盘42L侧呈锥形形状。即，导体电路22L1的宽度随着朝向下方(-Z方向)而变宽，如图1B所示，导体电路22L1中的相当于第一凹部的开口部分的宽度t最宽。此外，此时，导体电路22L1的+Z方向侧的边(上边缘)呈圆弧状。
此外，在本申请发明中，不考虑由形成凹部的树脂绝缘层21L1表面的粗糙形状引起的宽度扩大(参照图1B)。
并且，关于位于构成最上层的树脂绝缘层21L1的正下方的树脂绝缘层21L2以及通过形成于该树脂绝缘层21L2内部的通路导体24L1与导体电路22L1相连接的22L2，也具有与上述结构相同的结构(参照图1A、图1B)。
接着，以使用两面形成有导体层的支承部件的情况为例来说明第一实施方式的印刷电路板100的制造。
在制造印刷电路板100时，首先准备支承部件SM(参照图2A)。支承部件SM包括绝缘部件10和形成在绝缘部件10两面的导体层FU以及FL。导体层FU以及FL是厚度大约为几μm至几十μm左右的金属箔。
作为绝缘部件10，例如可举出玻璃基材双马来酰亚胺三嗪树脂浸渗层叠板、玻璃基材聚苯醚树脂浸渗层叠板、玻璃基材聚酰亚胺树脂浸渗层叠板等，可以通过公知的方法在它们的两面固定铜箔或者其它金属箔。
另外，作为支承部件SM，还能够使用市场上销售的双面覆铜层叠板、单面覆铜层叠板。作为这种市场上销售的产品，例如可举出MCL-E679FGR(日立化成工业(株)社制)等。此外，作为支承部件SM还能够使用金属板。
首先，如图2B所示，在支承部件SM的第一面以及第二面分别重叠金属箔11U、11L的第一面。在此，作为所使用的金属箔，能够举出铜箔、镍箔、钛箔等，优选这些金属箔的第二面为无光泽面(金属箔表面有凹凸的面)。此外，金属箔的第二面意味着第一面相反侧的面。在将铜箔作为上述金属箔来使用的情况下，优选厚度为3～35μm。
另外，从后续加工这一点考虑，优选使用超声波或者粘接剂在期望的部位AD(端部附近)接合或者粘接这种金属箔11U以及11L和形成于绝缘部件10上的导体层FU以及FL。从两者的紧密接合强度、简单性这种观点出发，优选使用超声波作为这种导体层(支承基板)与金属箔之间的固定方法。
接着，如图2C所示，以与在导体层FU、FL和金属箔11U、11L的接合部AD以重叠一部分的方式形成防蚀涂层RU1以及RL1。该抗蚀层RU1以及RL1例如能够使用市场上销售的干膜抗蚀剂或者液状抗蚀剂来形成。
接着，如图2D所示，进行使用了公知方法的蚀刻等来去除没有形成抗蚀层RU1的部分的导体层(金属箔)FU以及金属箔11U和没有形成抗蚀层RL1的部分的金属箔FL以及11L。之后，通过常用的方法来去除抗蚀层RU1以及RL1。
接着，如图3A所示，以覆盖绝缘部件10的第一面和金属箔FU以及11U的方式形成树脂绝缘层(形成于支承部件10上的树脂绝缘层)21U1。另外，以覆盖绝缘部件10的第二面和金属箔FL以及11L的方式形成树脂绝缘层(芯上的树脂绝缘层)21L1。最终，该绝缘层形成各多层印刷电路板的最上面的绝缘层。
作为该树脂绝缘层，能够使用层间绝缘用膜、预浸料以外的半固化树脂板。另外，也可以通过在上述金属箔上丝网印刷未固化的液体树脂来形成树脂绝缘层。在本实施方式中，作为这种层间绝缘用膜，例如能够使用作为积层电路板用层间膜的ABF系列(Ajinomoto Fine-Techno(株)社制)。
接着，如图3B所示，形成多个层间连接用的通路导体用开口部21UV1以及21LV1。作为能够使用于形成这些开口部的激光器，能够举出二氧化碳激光器、准分子激光器、YAG激光器、UV激光器等。此外，在利用激光器来形成开口部的情况下，也可以使用PET(聚对苯二甲酸乙二醇酯)膜等保护膜。
接着，如图3C所示，在使用UV激光器或者准分子激光器的第二激光加工工序中，形成导体电路用的第一凹部21UOp1以及21LOp1。此时，形成第一凹部的树脂绝缘层的表面随着接近形成焊盘的金属箔11U或者11L而向内侧倾斜。另外，与此同时，利用激光器对作为通路开口部的21UV1以及21LV1的上部进行加工，如图3C所示那样形成21UVp1以及21LVp1。
在进行该第二激光加工工序时，优选对上述通路导体用开口部21UVp1以及21LVp1的底部也照射UV激光，来同时去除残留于它们底部的树脂残渣。由此，能够提高后面所形成的通路导体与后面所形成的焊盘之间的连接可靠性。
另外，在形成上述导体电路用的凹部21UOp1以及21LOp1之后，也可以将该部件浸渍到高锰酸溶液，使树脂绝缘层21U1以及21L1的表面粗糙化(参照图3D)。
接着，如图3E所示，以覆盖包括通路导体用开口部以及第一凹部的树脂绝缘层21U1、21L1的表面的方式形成镀层24UP以及24LP，该镀层24UP以及24LP包括无电解镀膜(无电解铜镀膜)和形成在无电解镀膜上的电解镀膜(电解铜镀膜)。
接着，研磨上述镀层24UP以及24LP直到露出树脂绝缘层21U1以及21L1的表面为止，从而形成被嵌入到树脂绝缘层的通路导体24U1以及内层导体电路22U1以及22L1(参照图3F)。作为在此所使用的研磨方法，例如能够举出化学机械研磨(ChemicalMechanical Polishing、CMP)、抛光研磨等。由此，形成内层导体电路以及连接该内层导体电路与金属箔的通路导体。此时，内层导体电路22U1、22L1具有其宽度随着远离构成焊盘的金属箔而变宽的倾斜的侧面。
之后，将树脂绝缘层21Uk以及21Lk的形成至层间连接用通路导体24Uk以及24Lk和内层导体层22Uk以及22Lk的形成反复进行期望的次数(参照图3G)。
接着，以分别覆盖上述那样形成的积层部分BU1的+Z方向侧表面以及BL1的-Z方向侧表面的方式重叠层间绝缘用膜，形成树脂绝缘层21U3以及21L3(参照图4A)。之后，在这些树脂绝缘层21U3、21L3中形成层间连接用的通路导体用开口部21UO3以及21LO3(参照图4B)。
能够使用从由二氧化碳激光、准分子激光以及YAG激光构成的群中选择的任一个激光来形成通路导体用开口部21UO3以及21LO3(参照图4B)。
另外，在作为树脂绝缘层21U3以及21L3而使用感光性树脂的情况下，进行曝光/显影，与上述同样地形成通路导体用开口部21UO3以及21LO3即可。
接着，在树脂绝缘层21U3、21L3的表面形成催化核，通过无电解镀来形成镀膜26UP以及26LP(参照图4C)。
接着，在无电解镀膜26UP以及26LP上分别形成抗蚀图案RU2以及RL2(参照图4D)。之后，在没有形成抗蚀图案的部分形成电解镀膜，通过电解镀来填充通路导体用开口部。
接着，去除抗镀层，并且去除该抗镀层下的无电解镀膜，来在树脂绝缘层21U3的第一面上形成内层导体电路22U3，在树脂绝缘层21L3的第一面上形成内层导体电路22L3(参照图4E)。在此，优选树脂绝缘层21U3、21L3的表面和内层导体电路22U3、21L3的表面都被粗糙化。
以覆盖这样形成的内层导体层22U3和通路导体24UV3的方式形成树脂绝缘层21U4，另外，以覆盖内层导体层22L3和通路导体24LV3的方式形成树脂绝缘层21L4(未图示)。之后，将从使用激光来形成上述通路导体用开口部24UO4以及24LO4至形成内层导体层22U4以及22L4为止的步骤反复进行期望的次数，利用上述半添加法来形成积层部分BU2以及BL2(参照图4F)。
图4F示出21U5以及21L5为最外层的情况。使用激光器在上述最外层形成通路孔，与上述同样地，在通过抗镀层来覆盖和使用激光器进行图案形成之后，形成成为主图案的电极。之后，去除抗镀层，形成焊盘28U以及28L。
接着，在积层部分BU2、BL2的表面分别形成阻焊层30U、30L。例如能够涂覆市场上销售的阻焊层组合物并进行干燥处理来形成这种阻焊层30U以及30L。
之后，使用掩模来进行曝光/显影，在阻焊层30U以及30L中分别形成使导体电路的一部分露出的开口部51UO以及51LO(参照图5)。
在此，通过形成于阻焊层中的开口部51UO以及51LO而露出的导体电路28U以及28L作为焊盘而发挥功能，在该焊盘上形成焊锡部件(焊锡凸块)、管脚。并且，通过这些焊锡部件(焊锡凸块)、管脚，该印刷电路板与其它基板电连接。
此外，设置于阻焊层中的开口部也可以形成为使通路导体的表面以及与该通路导体相连接的导体电路(通路连接盘)的一部分露出。在这种情况下，通过阻焊层的开口部露出的导体的一部分也作为焊盘而发挥功能。
在接合部AD的内侧的规定位置A1-A1’以及B1-B1’处切断以上那样制造的层叠体40。由此，具有金属箔11U和层叠体20U的中间基板20U’与具有金属箔11L和层叠体20L的中间基板20L’分别与支承部件BS分离(参照图5)。
接着，在设置于层叠体20U’、20L’的表面上的金属箔11U、11L上形成抗蚀图案，使用含有氯化铜或者氯化亚铁的蚀刻液，去除形成了抗蚀图案的位置以外的位置处的金属箔11U或者11L。
由此，形成层叠体20L’的+Z方向侧表面的装载电子部件的焊盘42L。并且，在该焊盘42L的表面形成保护膜44L。保护膜44L可以形成一层，也可以形成多层。在层叠体20U’的-Z方向侧表面上也与上述同样地形成焊盘以及焊盘的保护膜。
在形成一层保护膜44L的情况下，例如，在焊盘上形成无电解Au镀膜或者无电解Pd镀膜，将该无电解Au镀膜或者无电解Pd镀膜作为保护膜。在将保护膜44L形成为两层的情况下，例如，在焊盘上按顺序首先形成无电解Ni镀膜、接着形成无电解Au镀膜，将它们作为保护膜。在将保护膜44L形成为三层的情况下，以无电解Ni镀膜、无电解钯镀膜以及无电解Au镀膜的顺序依次形成各镀膜，将它们作为保护膜。对焊盘28L也同样地形成保护膜(参照图6)。
之后，如图6所示，通过印刷焊锡糊剂、回流焊来形成焊锡部件(焊锡凸块)46L。
如以上说明那样，通过使嵌入到最外层的树脂绝缘层内部的导体电路的侧面倾斜，在以截面观察导体电路的情况下，边缘部分E的角度变得缓和(钝角)。因此，例如即使由于半导体元件发热而如上述那样在最外层的树脂绝缘层中产生内部应力，与以往那样的角度的情况相比，集中在导体电路的边缘部分的应力也变得缓和。其结果是能够有效抑制在树脂绝缘层中以导体电路的边缘部分为基点而产生裂纹。
并且，通过如本申请的发明那样将嵌入到最外层的树脂绝缘层的内部的导体电路的上边缘设为圆弧状，能够更容易得到这种效果。
另外，导体电路22Lk、树脂绝缘层21Lk以及通路导体24Lk各自的表面位于大致同一平面上，从而确保积层部分的平坦性。由此，焊盘42L的高度变得大致均等，因此能够提高电子部件的安装成品率。另外，能够使这些焊盘与电子部件的电极之间的距离大致均等。其结果是能够避免应力集中到特定的凸块，能够提高连接可靠性。
另外，在上述第一实施方式中，在积层部的上层侧(+Z方向侧)，将与电子部件的端子间隔的缩小对应地被要求微细引绕的布线，通过嵌入到树脂绝缘层的内部来形成。其另一方面，在与这些布线相比粗略引绕即可的积层部的下层侧(-Z方向侧)通过半添加法来形成布线。
通过采用这种布线形成工艺，与满足布线引绕的要求并且将所有布线通过嵌入布线形成工艺来形成的情况相比，能够提供生产性更良好的印刷电路板。并且，还能够实现成本降低。
此外，也可以省略在树脂绝缘层内形成凹部之后的粗糙处理。在省略这种粗糙处理的情况下，在包括导体电路用凹部在内的树脂绝缘层的表面，例如使用从由Ti、W、Ta以及Cu构成的群中选择的任一种金属，在通过溅射进行成膜来形成薄膜之后，将该薄膜作为供电层进行电解镀。接着，进行研磨使树脂绝缘层的表面露出。由此形成导体电路，还能够确保该导体电路与树脂绝缘层之间的良好的密合性。
另外，在上述第一实施方式中，将层叠部中的具有嵌入布线的导体层设为两层，但是不特别限定其层数。即，也可以利用嵌入布线来构成形成层叠部的所有导体层。此时，不通过半添加法来形成布线。
并且，也可以在树脂绝缘层21U3的第一面、21L3的第二面上，在与导体电路22U3或者22L3相同的层内形成电源平面层或者接地平面层中的至少一个。在这种情况下，包括这些平面层和位于该平面层正上方的导体电路22Lj在内形成微带结构。
在此，树脂绝缘层21U3、21L3分别形成在由导体电路22L2、22U2和树脂绝缘层21L2、21U2构成的大致平面上，因此平坦且厚度也均匀。其结果是能够有效地匹配特性阻抗，从而容易使信号的传输稳定。
此外，还能够使用在单面形成有导体层的支承部件，按照上述步骤在支承部件的单面形成积层部，由此制造多层印刷电路板。
[第二实施方式]
接着，图7A示出本申请发明的第二实施方式。
在图7A中，印刷电路板100A具备：(a’)层叠部20A，其由多个绝缘层21Aj(j＝1～5)形成；(b’)电子部件装载用焊盘42A；(c’)阻焊层30A，其形成于层叠部20A的-Z方向侧表面上；以及(d’)阻焊层30B，其形成于层叠部20A的+Z方向侧表面上。此外，也可以省略阻焊层30A以及30B。
在此，层叠部20A的结构与上述层叠部20U相同，具备：(i)代替上述树脂绝缘层21Lj的树脂绝缘层21Aj；(ii)具有代替22Lj的导体电路22A的导体层；以及(iii)代替导体24Lj的进行导体电路之间的层间连接的通路导体24Aj。
另外，上述焊盘42A被设置于第二凹部内部，该第二凹部被设置于层叠部20A的最外侧树脂绝缘层21A1的第二面(+Z方向侧表面)侧上。并且，在该焊盘42A上形成有保护膜。该保护膜的表面位于与树脂绝缘层21A1的第二面大致相同的平面上(参照图7B)。
在该第二实施方式中，如图8A所示，作为支承部件10A例如使用铜板等金属板。在该支承部件10A上形成由多种不同金属构成的晶种层11A。例如，在铜板的第一面(+Z方向侧表面)首先形成铬层、在该铬层的第一面形成铜层，来作为晶种层11A。能够使用无电解镀、溅射、蒸镀等方法来形成上述晶种层。
此外，代替铬，也可以使用会被对构成支承部件10A的金属进行蚀刻的蚀刻液蚀刻，但是蚀刻速度非常慢的金属。
接着，在形成晶种层11A之后，在晶种层11A的第一面形成抗蚀图案R’(参照图8B)。然后，在从抗蚀图案R’露出的晶种层11A的表面形成金属层P1(参照图8C)。该金属层P1能够形成为从晶种层11A表面朝向+Z方向依次具有金(Au)镀膜、钯(Pd)镀膜以及镍(Ni)镀膜。例如通过电解镀来形成这些镀膜。
另外，作为金属层P1，也可以形成Au-Ni复合层。这种金属层P1作为抑制后述的部件安装用焊盘氧化的保护膜而发挥功能，并且具有提高焊锡的润湿性的效果。
接着，在金属层P1上例如通过电解镀来形成例如含有铜的金属层P2(参照图8C)。该金属层P1以及P2还作为用于装载电子部件的焊盘42A而发挥功能。之后，按照公知的方法来去除抗蚀层(参照图8D)，接着，与第一实施方式同样地形成树脂绝缘层21A1(参照图8E)。在形成这种树脂绝缘层21A1时能够使用上述树脂。
以后，按照上述图3B～图4F示出的步骤来形成积层层，之后，通过蚀刻等来去除支承部件10A(参照图9A)。此时，对构成支承部件10A的铜的蚀刻在构成晶种层11A的铬层中停止。
接着，去除上述晶种层11A(参照图9A)。例如，在支承部件的+Z方向侧表面按照铬层、铜层的顺序形成晶种层11A的情况下，按照首先铬层、接着铜层的顺序去除晶种层11A。在这种情况下，使用对铬层进行蚀刻而不对铜层进行蚀刻的蚀刻液来去除铬层，接着使用对构成晶种层的铜层进行蚀刻的蚀刻液来去除铜层。由此，形成在部件安装用焊盘42A上的保护膜P1在树脂绝缘层21A1的第一面(-Z方向侧表面)露出(参照图9B)。此时，树脂绝缘层21A1的第一面和保护膜P1的表面位于大致相同的平面上。
在去除晶种层11A之后，在树脂绝缘层21A5上(+Z方向侧表面)形成阻焊层30A，在形成有上述焊盘42A的树脂绝缘层21A1上(-Z方向侧表面)形成阻焊层30B。然后，在该阻焊层30B内形成开口部53OA，该开口部53OA使部件安装用焊盘42A局部露出(参照图9C)。
接着，在部件安装用焊盘42A上形成焊锡部件(焊锡凸块)50A(参照图9D)，从而制造出印刷电路板100A(参照图10)。
根据上述第二实施方式的多层印刷电路板100A，得到与第一实施方式相同的效果，并且还能够得到以下效果。
即，第二实施方式的多层印刷电路板100A的焊盘42A形成于最外层的树脂绝缘层21A1的内部。并且，在焊盘42A表面形成有保护膜，由该保护膜与最外层的树脂绝缘层21A1构成的表面为大致平面。因此，在不形成阻焊层30B的情况下，能够提高底部填充树脂的填充性。并且，由该保护膜与最外层的树脂绝缘层21A1构成的表面为大致平面，因此容易使焊锡部件的高度统一，从而提高电子部件的安装性。
此外，在上述第二实施方式中，将层叠部中的具有嵌入布线的导体层设为两层，但是不特别限定其层数。即，也可以利用嵌入布线来构成形成层叠部的所有导体层。此时，不通过半添加法来形成布线。
另外，也可以在树脂绝缘层21A3的第一面上，在与导体电路22A3相同的层内形成电源平面层或者接地平面层中的至少一个。在这种情况下，包括这些平面层和位于该平面层正上方的导体电路22A2在内形成微带结构。
在此，树脂绝缘层21A3分别形成在由导体电路22A2和树脂绝缘层21A2构成的大致平面上，因此平坦且厚度也均匀。其结果是能够有效地匹配特性阻抗，从而容易使信号的传输稳定。
实施例
(实施例1)制造印刷电路板
(1)母材BS
作为支承部件SM而使用了在厚度0.4mm的玻璃环氧板的两面粘贴了厚度18μm的铜箔FU以及FL的双面覆铜层叠板(SM)(商品编号：MCL-E679FGR日立化成株式会社制)(参照图2)。
接着，如图2A所示，在双面覆铜层叠板(SM)的两面，将厚度18μm的铜箔11U以及11L的第一面层叠到覆铜层叠板上。铜箔11U以及11L都是其中一面为无光泽面(具有凹凸的面)，将第二面设为无光泽面。
接着，设置超声波接合装置的变幅杆，在以下条件下对覆铜层叠板与铜箔进行接合以使铜箔和双面覆铜层叠板在距各端部20mm的内侧位置处接合(参照图2B)。
变幅杆的振幅：大约12μm
变幅杆的振动数：f＝28kHz/sec
变幅杆对铜箔的压力：p＝大约0～12kgf
变幅杆对铜箔的进给速度：v＝大约10mm/sec
将固定部分设为从金属箔的端部朝向其中心部20mm的内侧位置，将两者的固定宽度设为2mm宽度。
接着，使用市场上销售的抗蚀剂来在铜箔上形成防蚀涂层。之后，实施曝光/显影处理，如图2C所示，以覆盖到结合部分(AD)的方式对防蚀涂层进行图案形成。
接着，通过使用了含有氯化铜等的蚀刻液来进行的压凹工艺，去除没有形成防蚀涂层的部分的铜箔FU以及11U和FL以及11L。之后，按照常用的方法来剥离防蚀涂层，制造了支承部件BS(参照图2D)。
(2)形成层叠体
(2-1)嵌入布线的形成
在以上那样制造出的母材BS的两面粘贴积层布线用层间膜(ABF系列，Ajinomoto Fine-Techno株式会社制)，在大约170℃条件下进行热固化180分钟，从而形成树脂绝缘层(最上层的树脂绝缘层)(参照图3A)。
接着，使用二氧化碳激光器，在波长10.4μm、光速直径4.0mm、单模、脉宽8.0μ秒钟、照射1～3次的条件下形成通路导体用开口部(参照图3B)。
接着，使用准分子激光器，在波长308mm或者355nm的条件下形成导体电路用凹部，并且去除通路导体开口底部残留的残渣(参照图3C)。
使用市场上销售的镀液来进行无电解镀铜，形成厚度大约0.3～1μm的无电解铜镀膜。接着，将该无电解铜镀膜作为供电层来进行电解镀铜，在树脂绝缘层的表面形成厚度10～30μm的电解铜镀膜(参照图3E)。
然后，通过抛光研磨对树脂绝缘层的镀膜(无电解铜镀膜以及电解铜镀膜)进行研磨，来使树脂绝缘层的表面露出并使其平坦化(参照图3F)。此时，使用#400、600、800中的任一个作为抛光的抛光系列。由此，形成通路导体24U1以及内层导体电路22U1。此外，在此所形成的内层导体电路22U1的线宽/间距(L/S)为大约5μm/5μm。
之后，再反复进行一次从积层布线用层间膜的粘贴至通路导体以及内层导体电路的形成的工序(参照图3G)。
(2-2)通过半添加法形成布线
接着，将积层布线用层间膜(ABF系列，AjinomotoFine-Techno株式会社制)粘贴到上述形成的结构体上，在大约170℃条件下进行热固化180分钟，从而形成树脂绝缘层21U3(参照图4A)。
然后，使用二氧化碳激光器，在波长10.4μm、光速直径4.0mm、单模、脉宽8.0μ秒钟、照射1次的条件下形成通路导体用开口部(参照图4B)。
接着，使用市场上销售的镀液来进行无电解镀铜，形成厚度大约0.3～1μm的无电解铜镀膜(参照图4C)。之后，层压市场上销售的抗镀层用的干膜，如图4D所示，通过照相制版法对干膜进行图案形成。然后，将形成于树脂绝缘层上的无电解铜镀膜作为电极进行电解镀铜，在没有形成抗镀层的部分的无电解铜镀膜上形成厚度5～20μm的电解铜镀膜。之后，去除抗镀层。
接着，去除存在于抗镀层下方的无电解铜镀膜，形成内层导体电路22U3以及通路导体24UV3(参照图4E)。在相反侧也同样地形成内层导体电路22L3以及通路导体24LV3。在此所形成的通路导体填充形成在树脂绝缘层21U3中的开口部，其上表面位于与形成在同一树脂绝缘层21U3上的内层导体电路22U3的上表面(+Z方向侧表面)大致相同的平面上。在相反侧也同样地，内层导体电路22L3的-Z方向侧表面和通路导体24LV3位于大致相同的平面上。
然后，反复进行两次从树脂绝缘层的形成至导体电路以及通路导体的形成为止的工序，形成层叠体BU2以及BL2(参照图4F)。
之后，使用市场上销售的产品在形成于最上层的树脂绝缘层21U5上的导体电路28U上形成阻焊层30U。接着，在这些阻焊层30U上层叠掩模，通过光刻法在阻焊层30U中形成开口部。通过该开口部露出的导体电路的表面部分作为焊盘而发挥功能(参照图5)。
接着，在接合部的紧内侧切断层叠部件，剥离支承部件BS和层叠体20U’以及20L’。在剥离后的层叠体20L’上的铜箔11L上层压市场上销售的防蚀涂层用干膜之后，通过照相制版法对防蚀涂层进行图案形成。下面，虽然未图示，但是对层叠体20U’也通过相同工序进行处理。
在这种状态下，使用以氯化铜为主要成分的蚀刻液来进行蚀刻，通过去除没有形成防蚀涂层的部分的铜箔来形成焊盘42L。
接着，在焊盘42L的表面上依次形成无电解Ni镀膜以及无电解Au镀膜来形成保护膜44L。然后，在形成了保护膜的焊盘42L上形成焊锡凸块46L(参照图6)。
在该实施例1中，最外层的导体电路的侧面倾斜，而其边缘部分成为缓和的钝角。因此，即使通过焊锡凸块安装到印刷电路板上的半导体元件例如发热，伴随该发热而在最外层的树脂绝缘层产生的内部应力集中到导体电路的边缘部分，该内部应力也被缓和的边缘部分缓和。其结果是能够有效抑制在树脂绝缘层中以导体电路的边缘部分为基点而产生裂纹。
(实施例2)
在此，制造了第二实施方式所记载的印刷电路板100A(参照图10)。
即，在绝缘部件10A上首先形成焊盘42A(参照图8A～图8D)，之后，通过与第一实施方式相同的步骤，在支承部件上形成积层部以及阻焊层。
(实施例3)
除了通过压印形成导体电路用的第一凹部以及通路导体用开口部以外，与实施例1同样地制造了印刷电路板100A。
产业上的可利用性
如上所述，本发明所涉及的印刷电路板有用于薄型的印刷电路板，适合使用于实现装置的小型化。
并且，本发明所涉及的印刷电路板的制造方法适合于抑制在树脂绝缘层内部产生裂纹并成品率良好地进行制造。

Claims (10)

1.一种印刷电路板，其特征在于具备：
树脂绝缘层，其具有设置于第一面侧的第一导体电路用的第一凹部和第一通路导体用的第一开口部；
第一导体电路，其形成于上述第一凹部中；
部件装载用焊盘，其形成在上述树脂绝缘层的位于与上述第一面相反侧的第二面上，用于装载电子部件；
第一通路导体，其形成于上述开口部内，连接上述部件装载用焊盘与上述第一导体电路；
至少一层第二树脂绝缘层，其层叠在上述树脂绝缘层的第一面上，形成有设置于该至少一层第二树脂绝缘层的第一面侧的第二导体电路形成用的第二凹部和第二通路导体用的第二开口部；
第二导体电路，其形成于上述第二凹部内；
第二通路导体，其形成于上述第二开口部内，对上述第二导体电路和上述第一导体电路进行层间连接；
第三树脂绝缘层，其层叠在上述第二树脂绝缘层的第一面上，形成有第三通路导体用的第三开口部；
第三导体电路，其形成于上述第三树脂绝缘层的第一面上；以及
第三通路导体，其形成于上述第三开口部内，将上述第三导体电路和上述第二导体电路进行层间连接，
其中，上述第一导体电路和上述第二导体电路的侧面朝向上述部件装载用焊盘侧具有锥形形状，
上述第一导体电路的线宽与间距的比小于上述第三导体电路的线宽与间距的比。
2.一种印刷电路板，具备：
树脂绝缘层，其具有设置于第一面侧的第一导体电路用的第一凹部、设置于位于与上述第一面相反侧的第二面侧的部件装载用焊盘用的焊盘形成凹部以及第一通路导体用的第一开口部；
第一导体电路，其形成于上述第一凹部中；
部件装载用焊盘，其形成于上述焊盘形成凹部中；以及
第一通路导体，其形成于上述开口部内，连接上述部件装载用焊盘与上述第一导体电路，
该印刷电路板的特征在于，上述第一导体电路的侧面朝向上述部件装载用焊盘侧具有锥形形状。
3.根据权利要求2所述的印刷电路板，其特征在于，
在上述焊盘的表面形成有保护膜。
4.根据权利要求3所述的印刷电路板，其特征在于，
上述保护膜的表面位于与上述树脂绝缘层的第二面大致相同的平面上。
5.根据权利要求1或2所述的印刷电路板，其特征在于，
上述第一导体电路的上边缘呈圆弧状。
6.根据权利要求1或2所述的印刷电路板，其特征在于，
上述第一导体电路的表面位于与上述树脂绝缘层的第一面大致相同的平面上。
7.根据权利要求1或2所述的印刷电路板，其特征在于，
形成上述第一凹部以及上述第一开口部的上述树脂绝缘层的表面被粗糙化。
8.一种印刷电路板的制造方法，其特征在于具有以下工序：
在作为最外层的树脂绝缘层的第一树脂绝缘层的第二面侧形成成为电子部件装载用焊盘的导体部；
形成贯通上述第一树脂绝缘层的第一通路导体用的第一开口部并且在上述第一树脂绝缘层的第一面侧形成第一导体电路用的第一凹部；
在上述第一凹部内以如下方式形成第一导体电路，该方式为使上述第一导体电路的表面在与上述第一树脂绝缘层的第一面大致相同的平面上露出，该第一导体电路具有朝向上述导体部呈锥形形状的侧面；
在上述第一开口部内形成将上述第一导体电路和上述导体部进行电连接的第一通路导体；
在上述第一树脂绝缘层的第一面层叠至少一层第二树脂绝缘层；
形成贯通上述第二树脂绝缘层的第二通路导体用的第二开口部并且在上述第二树脂绝缘层的第一面侧形成第二导体电路用的第二凹部；
在上述第二凹部内以如下方式形成第二导体电路，该方式为使上述第二导体电路的表面在与上述第二树脂绝缘层的第一面大致相同的平面上露出，该第二导体电路具有朝向上述导体部呈锥形形状的侧面；
在上述第二开口部内形成将上述第一导体电路和上述第二导体电路进行电连接的第二通路导体；
在上述第二树脂绝缘层的第一面层叠至少一层第三树脂绝缘层；
形成贯通上述第三树脂绝缘层的第三通路导体用的第三开口部；
在上述第三树脂绝缘层的第一面上形成第三导体电路；以及
在上述第三开口部内形成将上述第三导体电路和上述第二导体电路进行层间连接的第三通路导体，
其中，上述第一导体电路的线宽与间距的比小于上述第三导体电路的线宽与间距的比。
9.根据权利要求8所述的印刷电路板的制造方法，其特征在于，
还具有利用激光器形成上述第一凹部以及上述第一开口部的工序。
10.根据权利要求9所述的印刷电路板的制造方法，其特征在于，
在利用激光器形成上述第一凹部以及上述第一开口部的工序中，利用准分子激光器来形成上述第一凹部，利用二氧化碳激光器来形成上述第一开口部。
CN2009801099844A 2008-03-25 2009-03-25 印刷电路板及其制造方法 Active CN101978799B (zh)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US3922808P 2008-03-25 2008-03-25
US61/039,228 2008-03-25
US12/355,201 2009-01-16
US12/355,201 US8263878B2 (en) 2008-03-25 2009-01-16 Printed wiring board
PCT/JP2009/055985 WO2009119680A1 (ja) 2008-03-25 2009-03-25 プリント配線板及びその製造方法

Publications (2)

Publication Number Publication Date
CN101978799A CN101978799A (zh) 2011-02-16
CN101978799B true CN101978799B (zh) 2013-03-20

Family

ID=41113870

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2009801099844A Active CN101978799B (zh) 2008-03-25 2009-03-25 印刷电路板及其制造方法

Country Status (5)

Country Link
US (1) US8263878B2 (zh)
JP (1) JP5238801B2 (zh)
KR (1) KR101160498B1 (zh)
CN (1) CN101978799B (zh)
WO (1) WO2009119680A1 (zh)

Families Citing this family (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5344036B2 (ja) * 2009-05-12 2013-11-20 株式会社村田製作所 回路基板及びその製造方法
JP5700241B2 (ja) * 2009-11-09 2015-04-15 日立化成株式会社 多層配線基板及びその製造方法
JP5566720B2 (ja) * 2010-02-16 2014-08-06 日本特殊陶業株式会社 多層配線基板及びその製造方法
US20110253439A1 (en) * 2010-04-20 2011-10-20 Subtron Technology Co. Ltd. Circuit substrate and manufacturing method thereof
US8759691B2 (en) * 2010-07-09 2014-06-24 Ibiden Co., Ltd. Wiring board and method for manufacturing the same
JP5550526B2 (ja) 2010-10-29 2014-07-16 Ｔｄｋ株式会社 積層型電子部品およびその製造方法
JP5855905B2 (ja) 2010-12-16 2016-02-09 日本特殊陶業株式会社 多層配線基板及びその製造方法
US9113569B2 (en) 2011-03-25 2015-08-18 Ibiden Co., Ltd. Wiring board and method for manufacturing same
US8748750B2 (en) * 2011-07-08 2014-06-10 Honeywell International Inc. Printed board assembly interface structures
KR101216926B1 (ko) * 2011-07-12 2012-12-28 삼성전기주식회사 캐리어 부재와 그 제조방법 및 이를 이용한 인쇄회로기판의 제조방법
JP2013123035A (ja) * 2011-11-09 2013-06-20 Ngk Spark Plug Co Ltd 多層配線基板の製造方法
US20130168132A1 (en) * 2011-12-29 2013-07-04 Sumsung Electro-Mechanics Co., Ltd. Printed circuit board and method of manufacturing the same
JP5902559B2 (ja) * 2012-05-30 2016-04-13 京セラ株式会社 配線基板およびその製造方法
JP2014130856A (ja) * 2012-12-28 2014-07-10 Kyocer Slc Technologies Corp 配線基板の製造方法
JP6169955B2 (ja) * 2013-04-17 2017-07-26 新光電気工業株式会社 配線基板及びその製造方法
JP2014229698A (ja) * 2013-05-21 2014-12-08 イビデン株式会社 配線板及び配線板の製造方法
CN205726710U (zh) * 2014-02-07 2016-11-23 株式会社村田制作所 树脂多层基板及元器件模块
JP6133227B2 (ja) * 2014-03-27 2017-05-24 新光電気工業株式会社 配線基板及びその製造方法
US9603247B2 (en) 2014-08-11 2017-03-21 Intel Corporation Electronic package with narrow-factor via including finish layer
TWI554174B (zh) 2014-11-04 2016-10-11 上海兆芯集成電路有限公司 線路基板和半導體封裝結構
CN104966709B (zh) * 2015-07-29 2017-11-03 恒劲科技股份有限公司 封装基板及其制作方法
JP2017123377A (ja) * 2016-01-05 2017-07-13 イビデン株式会社 プリント配線板及びプリント配線板の製造方法
US10249561B2 (en) * 2016-04-28 2019-04-02 Ibiden Co., Ltd. Printed wiring board having embedded pads and method for manufacturing the same
US10892671B2 (en) * 2017-07-25 2021-01-12 GM Global Technology Operations LLC Electrically conductive copper components and joining processes therefor
JP2019079900A (ja) * 2017-10-24 2019-05-23 イビデン株式会社 プリント配線板
JP6951219B2 (ja) * 2017-11-29 2021-10-20 新光電気工業株式会社 配線基板、半導体装置、及び配線基板の製造方法
WO2019167918A1 (ja) * 2018-03-02 2019-09-06 京セラ株式会社 複合基板、および圧電素子
US11640934B2 (en) * 2018-03-30 2023-05-02 Intel Corporation Lithographically defined vertical interconnect access (VIA) in dielectric pockets in a package substrate
JP2019220547A (ja) * 2018-06-19 2019-12-26 凸版印刷株式会社 多層半導体パッケージ基板の製造方法および多層半導体パッケージ基板
JP6936774B2 (ja) * 2018-07-13 2021-09-22 日本特殊陶業株式会社 配線基板およびその製造方法
CN111341743B (zh) * 2018-12-19 2024-04-16 株式会社村田制作所 电子部件
CN109729639B (zh) * 2018-12-24 2020-11-20 奥特斯科技(重庆)有限公司 在无芯基板上包括柱体的部件承载件
US10607928B1 (en) 2019-04-08 2020-03-31 International Business Machines Corporation Reduction of laminate failure in integrated circuit (IC) device carrier
JP7266469B2 (ja) * 2019-06-17 2023-04-28 新光電気工業株式会社 配線基板の製造方法及び積層構造
US10905007B1 (en) 2019-07-01 2021-01-26 Qorvo Us, Inc. Contact pads for electronic substrates and related methods

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101069458A (zh) * 2005-07-07 2007-11-07 揖斐电株式会社 多层印刷电路板
CN101112142A (zh) * 2005-02-02 2008-01-23 揖斐电株式会社 多层印刷线路板

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5450290A (en) * 1993-02-01 1995-09-12 International Business Machines Corporation Printed circuit board with aligned connections and method of making same
US5390412A (en) * 1993-04-08 1995-02-21 Gregoire; George D. Method for making printed circuit boards
JPH07240568A (ja) * 1994-02-28 1995-09-12 Mitsubishi Electric Corp 回路基板およびその製造方法
JP3234757B2 (ja) * 1995-12-05 2001-12-04 インターナショナル・ビジネス・マシーンズ・コーポレーション 多層配線基板及びその製造方法
JPH10200236A (ja) 1996-12-27 1998-07-31 Victor Co Of Japan Ltd 配線基板の製造方法
KR100855530B1 (ko) * 1998-09-03 2008-09-01 이비덴 가부시키가이샤 다층프린트배선판 및 그 제조방법
DE60031680T2 (de) * 1999-06-02 2007-09-06 Ibiden Co., Ltd., Ogaki Mehrschichtige, gedruckte leiterplatte und herstellungsmethode für eine mehrschichtige, gedruckte leiterplatte
JP2002026522A (ja) * 2000-07-07 2002-01-25 Mitsubishi Electric Corp 多層プリント配線板の製造方法
US7262082B1 (en) * 2000-10-13 2007-08-28 Bridge Semiconductor Corporation Method of making a three-dimensional stacked semiconductor package with a metal pillar and a conductive interconnect in an encapsulant aperture
JP2003163323A (ja) 2001-11-27 2003-06-06 Sony Corp 回路モジュール及びその製造方法
JP3591524B2 (ja) 2002-05-27 2004-11-24 日本電気株式会社 半導体装置搭載基板とその製造方法およびその基板検査法、並びに半導体パッケージ
US7474538B2 (en) * 2002-05-27 2009-01-06 Nec Corporation Semiconductor device mounting board, method of manufacturing the same, method of inspecting the same, and semiconductor package
JP3811680B2 (ja) 2003-01-29 2006-08-23 富士通株式会社 配線基板の製造方法
JP4170266B2 (ja) 2004-07-02 2008-10-22 日本特殊陶業株式会社 配線基板の製造方法
JP2006041017A (ja) * 2004-07-23 2006-02-09 Soshin Electric Co Ltd 電子部品及び電子部品の製造方法
US7943861B2 (en) * 2004-10-14 2011-05-17 Ibiden Co., Ltd. Printed wiring board and method for manufacturing printed wiring board
WO2007074567A1 (ja) 2005-12-27 2007-07-05 Ibiden Co., Ltd. 光・電気複合配線板及びその製造方法
JP2008166736A (ja) 2006-12-06 2008-07-17 Hitachi Via Mechanics Ltd プリント基板の製造方法およびプリント基板加工機

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101112142A (zh) * 2005-02-02 2008-01-23 揖斐电株式会社 多层印刷线路板
CN101069458A (zh) * 2005-07-07 2007-11-07 揖斐电株式会社 多层印刷电路板

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
JP特开平10-200236A 1998.07.31

Also Published As

Publication number Publication date
US20090242261A1 (en) 2009-10-01
KR20100090806A (ko) 2010-08-17
JPWO2009119680A1 (ja) 2011-07-28
US8263878B2 (en) 2012-09-11
KR101160498B1 (ko) 2012-06-28
JP5238801B2 (ja) 2013-07-17
CN101978799A (zh) 2011-02-16
WO2009119680A1 (ja) 2009-10-01

Similar Documents

Publication Publication Date Title
CN101978799B (zh) 印刷电路板及其制造方法
US8177577B2 (en) Printed wiring board having a substrate with higher conductor density inserted into a recess of another substrate with lower conductor density
US8039756B2 (en) Multilayered wiring board, semiconductor device in which multilayered wiring board is used, and method for manufacturing the same
TWI436717B (zh) 可內設功能元件之電路板及其製造方法
US8181342B2 (en) Method for manufacturing a coreless packaging substrate
JP2006108211A (ja) 配線板と、その配線板を用いた多層配線基板と、その多層配線基板の製造方法
KR101027711B1 (ko) 다층 배선 기판의 제조 방법
TW200924135A (en) Wiring board, semiconductor device having wiring board, and method of manufacturing wiring board
TW201010552A (en) Multilayer printed wiring board and manufacturing method of the multilayer printed wiring board
TW200930163A (en) Method for manufacturing printed wiring board
CN102054710B (zh) 无核层封装基板的制法
JP2006135277A (ja) 配線基板と、その製造方法
TWI505756B (zh) 印刷電路板及其製造方法
JP2006165496A (ja) ビアポストにより層間伝導性を有するパラレル多層プリント基板およびその製造方法
KR20110003987A (ko) 인쇄회로기판 및 그 제조방법
JP2017084997A (ja) プリント配線板及びその製造方法
JP2016162835A (ja) 多層配線板
JP2010109180A (ja) 半導体装置内蔵基板の製造方法
JP2020202218A (ja) 配線基板及び配線基板の製造方法
EP4261876A1 (en) Substrate unit with support, substrate unit, and method for manufacturing substrate unit with support
US20040105955A1 (en) Lamination process and structure of high layout density substrate
KR102450598B1 (ko) 지지체 부착 인쇄회로기판 및 지지체 부착 인쇄회로기판의 제조방법
JP3913632B2 (ja) ビルドアップ多層プリント配線板の製造方法
JP2022012491A (ja) 配線基板及び配線基板の製造方法
JP2022015382A (ja) 支持体付き基板ユニット、基板ユニット、半導体装置、および、支持体付き基板ユニットの製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant