JP6951219B2 - 配線基板、半導体装置、及び配線基板の製造方法 - Google Patents

配線基板、半導体装置、及び配線基板の製造方法 Download PDF

Info

Publication number
JP6951219B2
JP6951219B2 JP2017229156A JP2017229156A JP6951219B2 JP 6951219 B2 JP6951219 B2 JP 6951219B2 JP 2017229156 A JP2017229156 A JP 2017229156A JP 2017229156 A JP2017229156 A JP 2017229156A JP 6951219 B2 JP6951219 B2 JP 6951219B2
Authority
JP
Japan
Prior art keywords
layer
opening
wiring
copper
metal post
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2017229156A
Other languages
English (en)
Other versions
JP2019102528A (ja
Inventor
能久 神部
能久 神部
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shinko Electric Industries Co Ltd
Original Assignee
Shinko Electric Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinko Electric Industries Co Ltd filed Critical Shinko Electric Industries Co Ltd
Priority to JP2017229156A priority Critical patent/JP6951219B2/ja
Priority to US16/199,465 priority patent/US10622298B2/en
Publication of JP2019102528A publication Critical patent/JP2019102528A/ja
Application granted granted Critical
Publication of JP6951219B2 publication Critical patent/JP6951219B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H01L23/49894—Materials of the insulating layers or coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Wire Bonding (AREA)

Description

本発明は、配線基板、半導体装置、及び配線基板の製造方法に関する。
LSI(Large Scale Integration)等の半導体素子と配線基板とを接続する端子には様々なタイプのものがある。はんだバンプもその端子の一例であるが、リフローした際に隣接するはんだバンプ同士がブリッジするおそれがあり、端子の狭ピッチ化には不利である。
一方、配線基板に端子として金属ポストを立設し、その金属ポストを介して配線基板と半導体素子とを接続する方法もある。この場合は、金属ポストの上面と半導体素子とを少量のはんだを介して接続できるため、隣接する金属ポスト間にはんだのブリッジが形成され難く、端子の狭ピッチ化に有利となる。
しかしながら、金属ポストには、配線基板と半導体素子との接続信頼性を高めるという点で改善の余地がある。
特開２０１２−５４２９５号公報
一側面によれば、本発明は、半導体素子と配線基板との間の接続信頼性を高めることを目的とする。
一側面によれば、配線と、前記配線の上に形成され、前記配線に重なる開口部を備えたソルダレジスト層と、前記開口部内に形成された銅のシード層と、前記シード層の上に形成され、前記開口部の途中の深さまでを埋める銅層と、前記銅層の上に立設され、前記ソルダレジスト層の上面よりも高い位置に上面を備えたニッケル、銀、及び錫のいずれかを含む金属ポストと、を有し、前記金属ポストの直径は前記開口部の開口端の直径よりも小さく、前記金属ポストの周囲において、前記開口部の開口端側の内壁面が露出している配線基板が提供される。
一側面によれば、金属ポストがニッケル、銀、及び錫のいずれかを含むため、金属ポストのエッチング速度がシード層のエッチング速度よりも遅くなる。その結果、シード層をウエットエッチングするときに金属ポストが消失する危険性を低減できると共に、ウエットエッチングの終了後でも金属ポストの強度を維持することができ、金属ポストと半導体素子との接続信頼性を高めることが可能となる。
図１（ａ）、（ｂ）は、調査に使用した配線基板の製造途中の断面図（その１）である。 図２（ａ）、（ｂ）は、調査に使用した配線基板の製造途中の断面図（その２）である。 図３（ａ）、（ｂ）は、調査に使用した配線基板の製造途中の断面図（その３）である。 図４（ａ）、（ｂ）は、調査に使用した配線基板の製造途中の断面図（その４）である。 図５は、調査に使用した配線基板の製造途中の断面図（その５）である。 図６（ａ）、（ｂ）は、本実施形態に係る配線基板の製造途中の断面図（その１）である。 図７（ａ）、（ｂ）は、本実施形態に係る配線基板の製造途中の断面図（その２）である。 図８（ａ）、（ｂ）は、本実施形態に係る配線基板の製造途中の断面図（その３）である。 図９は、本実施形態に係る配線基板の全体断面図である。 図１０は、本実施形態に係る半導体装置の製造途中の全体断面図（その１）である。 図１１は、本実施形態に係る半導体装置の製造途中の全体断面図（その２）である。
本実施形態の説明に先立ち、本願発明者が検討した事項について説明する。
前述のように金属ポストは端子の狭ピッチ化に有利である。本願発明者は、金属ポストとして銅ポストを形成した場合にどのような不都合が生じるのかを以下のように調査した。
図１〜図５は、その検討に使用した配線基板の製造途中の拡大断面図である。
最初に、図１（ａ）に示す断面構造を得るまでの工程について説明する。
まず、相対する第１の主面１ａと第２の主面１ｂとを有するコア基材１を用意し、ドリル加工等によりコア基材１に貫通孔１ｃを形成する。コア基材１として、例えばガラスクロスにエポキシ樹脂を含浸させたガラスエポキシ基板を使用する。
次いで、貫通孔１ｃの内部と各主面１ａ、１ｂとに銅めっき膜を形成することにより、貫通孔１ｃ内に貫通電極２を設けると共に、貫通電極２の周囲の各主面１ａ、１ｂ上に第１の配線３を形成する。
更に、第１の配線３の上にフェノール樹脂やポリイミド樹脂等の絶縁層６を形成した後、例えばレーザ加工によって第１の配線３に至るビアホール６ａを形成する。
そして、絶縁層６の上とビアホール６ａ内とに銅めっき層を形成し、その銅めっき層をパターニングして第２の配線７を形成する。
その後、絶縁層６と第２の配線７とを交互に複数積層することにより、図１（ａ）に示すように、絶縁層６と第２の配線７とが積層された多層配線構造を得る。
なお、第２の主面１ｂ側の最下層の第２の配線７には、後ではんだバンプが接合されるランド７ａが形成される。そのランド７ａは、複数の第２の配線７と貫通電極２とを介して、第１の主面１ａ側の最上層の第２の配線７と電気的に接続される。
次いで、図１（ｂ）に示すように、第１の主面１ａ側の絶縁層６と第２の配線７の上に第１のソルダレジスト層１１を形成し、レーザ加工により第２の配線７に重なる第１の開口部１１ａを形成する。
同様に、第２の主面１ｂ側の最下層の絶縁層６とランド７ａの上に第２のソルダレジスト層１２を形成した後、レーザ加工によりランド７ａに重なる第２の開口部１２ａを形成する。
なお、各ソルダレジスト層１１、１２として感光性樹脂層を形成し、その感光性樹脂層を露光、現像することによりビアホール１１ａ、１２ａを形成してもよい。
次に、図２（ａ）に示すように、各ビアホール１１ａ、１２ａから露出している第２の配線７とランド７ａの各々の表面に無電解めっき法でニッケル層１３ａ、パラジウム層１３ｂ、及び金層１３ｃをこの順に形成し、これらの積層膜を第１の拡散防止層１３とする。
ランド７ａに形成された第１の拡散防止層１３は、その上に後で接合されるはんだバンプとの接合強度を高めると共に、はんだがランド７ａに拡散するのを防止するのを防ぐための金属層であり、UBM(Under Barrier Metal)とも呼ばれる。
第１の拡散防止層１３のめっき条件は特に限定されない。例えば、ニッケル層１３ａは、硫酸ニッケル、カルボン酸塩、次亜リン酸ナトリウム、及び硫黄化合物の水溶液をめっき液として使用しながら、液温を７５℃〜８５℃、めっき時間を４０分程度とする条件で５μm〜１０μm程度の厚さに形成し得る。
また、パラジウム層１３ｂのめっき液としては、例えばジクロロテトラアンミンパラジウム、アミノカルボン酸、アミン化合物、次亜リン酸ナトリウム、及び無機塩化物の水溶液がある。そして、このめっき液の液温を４５℃〜５５℃、めっき時間を５分程度とする条件で２０nm〜１００nm程度の厚さにパラジウム１３ｂを形成し得る。
更に、金層１３ｃのめっき液としては、例えばシアン化金カリウム、シアン化カリウム、アミノカルボン酸塩、アミン化合物、リン酸塩、スルホン酸塩、及びホルムアルデヒドの水溶液がある。そして、液温を８０℃〜８５℃、めっき時間を１５分程度とする条件により、金層１３ｃを２０nm〜１００nm程度の厚さに形成する。
次いで、図２（ｂ）に示すように、各ビアホール１１ａ、１２ａ内と各ソルダレジスト層１１、１２のそれぞれの上にシード層１５として無電解銅めっき層を形成する。
シード層の成膜条件は特に限定されない。例えば、めっき液として硫酸銅、水酸化ナトリウム、カルボン酸塩、硫酸ニッケル、及びホルムアルデヒドの水溶液を使用し、その液温を３０℃〜４０℃、めっき時間を１５分とする条件で厚さが０．５μm〜１μm程度のシード層１５を形成する。
続いて、図３（ａ）に示すように、シード層１５の上にめっきレジスト層１７としてドライフィルムレジストを貼付する。そして、めっきレジスト層１７を露光、現像することにより、第１の開口部１１ａに重なる開口１７ａを第１の主面１ａ側のめっきレジスト層１７に形成する。
なお、第２の主面１ｂ側においてはシード層１５の全面がめっきレジスト層１７で覆われる。
更に、図３（ｂ）に示すように、シード層１５に給電を行いながら、開口１７ａから露出しているシード層１５の上に電解めっき法により銅層を成長させ、その銅層を銅ポスト１８とする。
その後に、銅ポスト１８の上面に無電解めっき法により第２の拡散防止層１９を形成する。第１の拡散防止層１３と同様に、その第２の拡散防止層１９としてニッケル層、パラジウム層、及び金層をこの順に積層した積層膜を採用する。
次に、図４（ａ）に示すように、めっきレジスト層１７を剥離する。
続いて、図４（ｂ）に示すように、硫酸過水をエッチング液として使用しながら、各ソルダレジスト層１１、１２の上と第２の開口部１２ａ内の余分なシード層１５をウエットエッチングして除去し、銅ポスト１８の下のみにシード層１５を残す。このようなシード層１５のパターニング方法はセミアディティブ法と呼ばれる。
そのウエットエッチングが終了した時点ではランド７ａの上からシード層１５が除去されるため、第２の拡散防止層１３の最上層の金層１３ｃがエッチング液に曝されるのと同時に、そのエッチング液に銅ポスト１８も曝される。このとき、銅ポスト１８と金層１３ｃの各々のイオン化傾向が異なることに起因して、銅ポスト１８とこれに電気的に接続されている金層１３ｃとの間にガルバニック現象が生じる。
ガルバニック現象は、イオン化傾向の異なる二つの金属を電解液中に入れたときに両金属によって局部電池が形成され、イオン化傾向が大きい方の金属が腐食する現象である。この例では、金層１３ｃよりも銅ポスト１８の方がイオン化傾向が大きいため、エッチング液中において銅ポスト１８が過剰にエッチングされ、銅ポスト１８の側面が大きく後退する。
ここまでの工程により、この調査に使用した配線基板２０の基本構造が完成する。
この後は、図５に示すように、配線基板２０に半導体素子２１を押圧しながら、はんだ２２を介して第２の拡散防止層１９と銅ポスト１８とを半導体素子２１に接続する。そして、必要に応じて第２の開口部１２ａ内の第１の拡散防止層１３にはんだバンプ２３を搭載し、そのはんだバンプ２３をリフローしてランド７ａに接合させる。
このとき、はんだと容易に合金化する金層１３ｃ（図４（ｂ）参照）を第１の拡散防止層１３の最上層に形成したことでランド７ａに対するはんだバンプ２３の接合強度が高められる。また、溶融したはんだがランド７ａに拡散するのをニッケル層１３ａによって防止することもできる。
以上説明した配線基板２０の製造方法によれば、図４（ｂ）の工程でシード層１５をウエットエッチングする際に、ガルバニック現象によって銅ポスト１８の側面が過剰にエッチングされてしまう。これにより銅ポスト１８の強度が弱くなり、図５の工程で半導体素子２０を搭載するときの圧力で銅ポスト１８が折れ曲がったり、最悪の場合には図４（ｂ）の工程で銅ポスト１８が消失してしまい、配線基板２０と半導体素子２１との接続信頼性が低下する。
以下に、配線基板と半導体素子との接続信頼性を高めることが可能な本実施形態について説明する。
（本実施形態）
本実施形態に係る配線基板についてその製造工程を追いながら説明する。
図６〜図８は、本実施形態に係る配線基板の製造途中の断面図である。
なお、図６〜図８において、図１〜図５におけるのと同じ要素にはこれらの図におけるのと同じ符号を付し、以下ではその説明を省略する。
まず、前述の図１（ａ）〜図２（ｂ）の工程を行うことにより、図６（ａ）に示すように、各ソルダレジスト層１１、１２の上と各ビアホール１１ａ、１２ａ内とに厚さが０．５μm〜１μm程度の銅のシード層１５が形成された構造を作製する。
この例では、後で第１の開口部１１ａを銅層で埋め込むのを容易にするために、第１の開口部１１ａを上方に向かって直径が広くなるテーパ状とする。その第１の開口部１１ａの大きさは特に限定されないが、本実施形態では第１の開口部１１ａの開口端の直径D1を２０μm〜５０μm程度にすると共に、第１の開口部１１ａの深さLを１０μm〜２５μm程度にする。
また、各ソルダレジスト層１１、１２の厚さは、第２の配線７やランド７ａの上で１０μm〜２５μm程度であり、絶縁層６の上で２０μm〜４０μm程度である。
更に、ランド７ａは、複数の第２の配線７と貫通電極２とを介して、第１の主面１ａ側の最上層の第２の配線７と電気的に接続される。
次いで、図６（ｂ）に示すように、シード層１５の上にめっきレジスト層１７としてドライフィルムレジストを貼付する。そして、そのめっきレジスト層１７を露光、現像することにより、第１の主面１ａ側のめっきレジスト層１７に開口１７ａを形成する。
開口１７ａは、第１の開口部１１ａと重なる位置に設けられ、かつその直径D2は、第１の開口部１１ａの開口端の直径D1よりも小さい１５μm〜４５μm程度とされる。
なお、第２の主面１ｂ側においてはシード層１５の全面がめっきレジスト層１７で覆われる。
次に、図７（ａ）に示すように、シード層１５に直流電流を給電しながら、開口１７ａから露出している部分のシード層１５の上に電解めっきにより銅層３０を形成し、銅層３０で第１の開口部１１ａをその途中の深さまで埋める。
銅層３０のめっき条件は特に限定されないが、この例ではめっき液として硫酸に硫酸銅を溶解してなる溶液を使用する。銅層３０の上面３０ａの形状は、めっき液に適量の電析促進成分と電析抑制成分とを添加することで制御できる。例えば、有機硫黄系化合物の電析促進成分とアミン化合物の電析抑制成分とをめっき液に添加することで銅層３０の成長の促進と抑制とが制御され、上面３０ａを平坦にすることができる。
また、めっき液の液温は例えば２０℃〜２５℃とし、めっき時間は８０分程度とする。
続いて、図７（ｂ）に示すように、塩化ニッケルと硼酸との混合溶液をめっき液として用いつつ、シード層１５に直流電流を給電することにより、開口１７ａから露出している部分の銅層３０の上に金属ポスト３１としてニッケル層を成長させる。そのめっき条件として、例えばめっき液の液温を４５℃〜５５℃とし、めっき時間を３０分程度とする条件を採用する。
このとき、上記のように第１の開口部１１ａの途中の深さまでを銅層３０で予め埋め込んであるため、第１の開口部１１ａの全てを金属ポスト３１で埋め込む必要がない。特に、金属ポスト３１の材料のニッケルは、銅よりも第１の開口部１１ａを埋め込むのが難しい材料であり、銅層３０を省いたときに金属ポスト３１の上面３１ａが平坦になり難いため、このように予め第１の開口部１１ａを銅層３０で埋め込む実益が高い。
しかも、前述のように銅層３０を形成するためのめっき液に電析促進成分と電析抑制成分とを適宜添加したことで銅層３０の上面３０ａが平坦になり、金属ポスト３１の上面３１ａも上面３０ａの形状を引き継いで平坦になる。
金属ポスト３１の高さは、その上面３１ａが第１のソルダレジスト層１１の上面１１ｂよりも高ければ特に限定されない。例えば、上面１１ｂから測って５μm〜３０μm程度の高さに上面３１ａが位置するように金属ポスト３１を形成する。
また、金属ポスト３１の直径は、開口１７ａと同じ１５μm〜４５μm程度であって、第１の開口部１１ａの開口端の直径D1（図６（ｂ）参照）よりも小さい。
なお、金属ポスト３１の材料はニッケルに限定されず、ニッケル、銀、及び錫のいずれかの単体で金属ポスト３１を形成してもよいし、これらの金属のいずれかを含む合金で金属ポスト３１を形成してもよい。
その後に、シード層１５に直流電流を給電することにより、金属ポスト３１の上にパラジウム層３２ａと金層３２ｂとをこの順に電解めっき法で形成し、これらの積層膜を第２の拡散防止層３２とする。
このうち、パラジウム層３２ａは、ジクロロテトラアンミンパラジウムとリン酸二水素アンモニウムとを含む水溶液をめっき液として使用し、めっき液の液温を４５℃〜５５℃、めっき時間を１分程度とする条件で２０nm〜２００nm程度の厚さに形成される。
また、金層３２ｂは、シアン化カリウムと酢酸タリウムとを含む水溶液をめっき液として使用し、めっき液の液温を５０℃〜６０℃、めっき時間を２分程度とする条件で２０nm〜２００nm程度の厚さに形成される。
その後に、図８（ａ）に示すように、めっきレジスト層１７を除去する。
次いで、図８（ｂ）に示すように、硫酸過水をエッチング液として使用しながら、各ソルダレジスト層１１、１２の上と第２の開口部１２ａ内の余分なシード層１５をウエットエッチングして除去する。
このとき、本実施形態では硫酸過水に対するエッチング速度が銅よりも遅いニッケルで金属ポスト３１を形成したため、このエッチングによって金属ポスト３１の側面３１ｂがエッチングされるのを抑制できる。なお、ニッケルに代えて銀や錫で金属ポスト３１を形成したり、ニッケル、銀、及び錫のいずれかを含む合金で金属ポスト３１を形成したりしても、同様の理由により金属ポスト３１がエッチングされるのを抑制できる。
また、そのウエットエッチングでは、互いに電気的に接続された銅層３０とランド７ａ上の金層１３ｃとが同時に硫酸過水に曝されることでガルバニック現象が発生する。この例ではそのガルバニック現象を利用することで銅層３０を意図的にウエットエッチングし、金属ポスト３１の周囲において銅層３０の上面３０ａを第１のソルダレジスト層１１の上面１１ｂよりも低下させ、金属ポスト３１の周囲に凹部３５を形成する。
ここまでの工程により、本実施形態に係る配線基板４０の基本構造が完成する。
図９は、この配線基板４０の全体断面図である。
図９に示すように、コア基材１の上方には前述の金属ポスト３１が複数立設される。
これ以降の工程について、図１０及び図１１を参照して説明する。
図１０及び図１１は、本実施形態に係る半導体装置の製造途中の全体断面図である。
まず、図１０に示すように、複数の電極４１を備えた半導体素子４２を用意し、各電極４１と金属ポスト３１との位置合わせを行う。そして、電極４１と金属ポスト３１との間にはんだ４３を設け、金属ポスト３１の融点よりも低い温度ではんだ４３をリフローして溶融することにより、金属ポスト３１を介して配線基板４０と半導体素子４２とを電気的かつ機械的に接続する。
そのリフローの際に金属ポスト３１は溶融しないため、金属ポスト３１に代えてはんだバンプを使用する場合のように隣接する電極４１が溶融したはんだによって電気的に短絡するおそれは少ない。
しかも、リフローにより溶融したはんだ４３は金属ポスト３１の側面を伝って凹部３５に溜まるため、金属ポスト３１の周囲にはんだ４３が濡れ広がるのを抑制でき、隣接する金属ポスト３１同士がはんだ４３によって電気的に短絡する危険性を更に低減できる。
なお、点線円内に示すように、第２の拡散防止層３２の金層３２ｂがはんだ４３と容易に合金化するため、金属ポスト３１と半導体素子４２との接続強度を高めることができる。更に、金属ポスト３１に含まれるニッケルが金層３２ｂに拡散するのをパラジウム層３２ａで抑制することもできる。
次に、図１１に示すように、第１のソルダレジスト層１１と半導体素子４２との間にアンダーフィル樹脂４５を充填し、配線基板４０と半導体素子４２との接続強度をアンダーフィル樹脂４５で補強する。
その後に、第２の開口部１２ａから露出する第１の拡散防止層１３の上にはんだバンプ４６を搭載し、そのはんだバンプ４６をリフローしてランド７ａに接合させる。そのリフローの際、はんだバンプ４６が金層１３ｃの表面に濡れ広がって金と容易に合金化するため、ランド７ａに対するはんだバンプ４６の接合強度が高められる。
また、溶融したはんだがランド７ａに拡散するのをニッケル層１３ａやパラジウム層１３ｂによって防止することもできる。なお、リフローが終了した時点では、パラジウム層１３ｂと金層１３ｃははんだバンプ４６中に溶出する。
以上により、本実施形態に係る半導体装置５０の基本構造が完成する。
以上説明した本実施形態によれば、金属ポスト３１の材料としてニッケル、銀、及び錫のいずれかを採用することにより、図８（ｂ）の工程でシード層１５をウエットエッチングする際に金属ポスト３１がエッチングされるのを抑制する。そのため、このウエットエッチングにより金属ポスト３１が消失する危険性を低減できると共に、ウエットエッチングの終了後でも金属ポスト３１の強度を維持することができ、配線基板４０と半導体素子４２との接続信頼性を高めることが可能となる。
更に、予め銅層３０で第１の開口部１１ａをその途中の深さまで埋めておくため、銅よりも第１の開口部１１ａを埋め込み難いニッケルの金属ポスト３１で第１の開口部１１ａの全てを埋め込む必要がなく、金属ポスト３１の形成が容易となる。
１…コア基材、１ａ…第１の主面、１ｂ…第２の主面、１ｃ…貫通孔、２…貫通電極、３…第１の配線、６…絶縁層、６ａ…ビアホール、７…第２の配線、１１…第１のソルダレジスト層、１１ａ…第１の開口部、１２…第２のソルダレジスト層、１２ａ…第２の開口部、１３…第１の拡散防止層、１３ａ…ニッケル層、１３ｂ…パラジウム層、１３ｃ…金層、１５…シード層、１７…めっきレジスト層、１７ａ…開口、１８…銅ポスト、１９…第２の拡散防止層、２０…配線基板、２１…半導体素子、２２…はんだ、２３…はんだバンプ、３１…金属ポスト、３２…第２の拡散防止層、３２ａ…パラジウム層、３２ｂ…金層、４０…配線基板、４１…電極、４２…半導体素子、４３…はんだ、４５…アンダーフィル樹脂、４６…はんだバンプ。

Claims (7)

  1. 配線と、
    前記配線の上に形成され、前記配線に重なる開口部を備えたソルダレジスト層と、
    前記開口部内に形成された銅のシード層と、
    前記シード層の上に形成され、前記開口部の途中の深さまでを埋める銅層と、
    前記銅層の上に立設され、前記ソルダレジスト層の上面よりも高い位置に上面を備えたニッケル、銀、及び錫のいずれかを含む金属ポストと、
    を有し、
    前記金属ポストの直径は前記開口部の開口端の直径よりも小さく、前記金属ポストの周囲において、前記開口部の開口端側の内壁面が露出していることを特徴とする配線基板。
  2. 基材と、
    前記基材の上方に形成された前記配線と、を有し、
    前記金属ポストの直径は前記開口部の開口端の直径よりも小さく、前記金属ポストの周囲において前記銅層の上面が前記ソルダレジスト層の前記上面よりも低いことを特徴とする請求項１に記載の配線基板。
  3. 前記基材は、前記配線が形成された側の第１の主面と、前記第１の主面に相対する第２の主面とを備え、
    前記第２の主面側に形成され、前記配線に電気的に接続されたランドと、
    前記ランドの表面に形成され、銅よりもイオン化傾向が小さな金属層とを更に有することを特徴とする請求項２に記載の配線基板。
  4. 配線の上にソルダレジスト層を形成する工程と、
    前記ソルダレジスト層に、前記配線に重なる開口部を形成する工程と、
    前記ソルダレジスト層の上と前記開口部内とに銅のシード層を形成する工程と、
    前記シード層の上に、前記開口部に重なる開口を備えためっきレジスト層を形成する工程と、
    前記シード層に給電を行いながら、前記開口から露出する部分の前記シード層の上に電解めっきにより銅層を形成することにより、前記銅層で前記開口部の途中の深さまでを埋める工程と、
    前記シード層に給電を行いながら、前記開口から露出する部分の前記銅層の上に、前記ソルダレジスト層の上面よりも高い位置に上面を備えたニッケル、銀、及び錫のいずれかを含む金属ポストを電解めっきにより形成する工程と、
    前記めっきレジスト層を除去する工程と、
    前記めっきレジスト層を除去した後に、前記金属ポストのエッチング速度が銅のエッチング速度よりも遅いエッチング液を使用して、前記ソルダレジスト層の上の前記シード層をウエットエッチングして除去する工程と、
    を有し、
    前記金属ポストの直径は前記開口部の開口端の直径よりも小さく、
    前記シード層をウエットエッチングして除去する工程において、前記金属ポストの周囲の前記シード層及び前記銅層をウエットエッチングすることにより、前記金属ポストの周囲において、前記開口部の開口端側の内壁面が露出することを特徴とする配線基板の製造方法。
  5. 前記金属ポストの直径は前記開口部の開口端の直径よりも小さく、
    前記シード層をウエットエッチングして除去する工程において、前記金属ポストの周囲の前記銅層をウエットエッチングすることにより、前記金属ポストの周囲の前記銅層の上面を前記ソルダレジスト層の前記上面よりも低くすることを特徴とする請求項４に記載の配線基板の製造方法。
  6. 基材の上方に前記配線を形成する工程を有し、
    前記基材は、前記配線が形成された側の第１の主面と、前記第１の主面に相対する第２の主面とを備え、
    前記第２の主面側に、前記配線に電気的に接続されたランドを形成する工程と、
    前記ランドの表面に、銅よりもイオン化傾向が小さな金属層を形成する工程とを更に有し、
    前記シード層をウエットエッチングして除去する工程において、前記金属層が前記エッチング液に曝された状態で、前記エッチング液で前記シード層をウエットエッチングすることを特徴とする請求項４又は請求項５に記載の配線基板の製造方法。
  7. 配線と、
    前記配線の上に形成され、前記配線に重なる開口部を備えたソルダレジスト層と、
    前記開口部内に形成された銅のシード層と、
    前記シード層の上に形成され、前記開口部の途中の深さまでを埋める銅層と、
    前記銅層の上に立設され、前記ソルダレジスト層の上面よりも高い位置に上面を備えたニッケル、銀、及び錫のいずれかを含む金属ポストと、
    前記金属ポストの前記上面に接続された半導体素子と、
    を有し、
    前記金属ポストの直径は前記開口部の開口端の直径よりも小さく、前記金属ポストの周囲において、前記開口部の開口端側の内壁面が露出していることを特徴とする半導体装置。
JP2017229156A 2017-11-29 2017-11-29 配線基板、半導体装置、及び配線基板の製造方法 Active JP6951219B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2017229156A JP6951219B2 (ja) 2017-11-29 2017-11-29 配線基板、半導体装置、及び配線基板の製造方法
US16/199,465 US10622298B2 (en) 2017-11-29 2018-11-26 Wiring substrate and semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2017229156A JP6951219B2 (ja) 2017-11-29 2017-11-29 配線基板、半導体装置、及び配線基板の製造方法

Publications (2)

Publication Number Publication Date
JP2019102528A JP2019102528A (ja) 2019-06-24
JP6951219B2 true JP6951219B2 (ja) 2021-10-20

Family

ID=66632653

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017229156A Active JP6951219B2 (ja) 2017-11-29 2017-11-29 配線基板、半導体装置、及び配線基板の製造方法

Country Status (2)

Country Link
US (1) US10622298B2 (ja)
JP (1) JP6951219B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20210391264A1 (en) * 2020-06-16 2021-12-16 Intel Corporation Microelectronic structures including bridges
CN116349007A (zh) * 2020-10-19 2023-06-27 Tdk株式会社 安装基板及电路基板

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5298413B2 (ja) * 2006-08-30 2013-09-25 富士通株式会社 電子装置
US8263878B2 (en) * 2008-03-25 2012-09-11 Ibiden Co., Ltd. Printed wiring board
MY158939A (en) * 2008-10-21 2016-11-30 Atotech Deutschland Gmbh Method to form solder deposits on substrates
JP2012054295A (ja) 2010-08-31 2012-03-15 Kyocer Slc Technologies Corp 配線基板およびその製造方法
JP6075825B2 (ja) * 2012-04-26 2017-02-08 新光電気工業株式会社 パッド形成方法
JP6021441B2 (ja) * 2012-05-25 2016-11-09 ラピスセミコンダクタ株式会社 半導体装置
JP2015162660A (ja) * 2014-02-28 2015-09-07 イビデン株式会社 プリント配線板、プリント配線板の製造方法、パッケージ−オン−パッケージ
JP2017045923A (ja) * 2015-08-28 2017-03-02 イビデン株式会社 バンプ付きプリント配線板およびその製造方法
JP6780933B2 (ja) * 2015-12-18 2020-11-04 新光電気工業株式会社 端子構造、端子構造の製造方法、及び配線基板

Also Published As

Publication number Publication date
US20190164879A1 (en) 2019-05-30
US10622298B2 (en) 2020-04-14
JP2019102528A (ja) 2019-06-24

Similar Documents

Publication Publication Date Title
JP5675443B2 (ja) 配線基板及び配線基板の製造方法
JP6057681B2 (ja) 配線基板及びその製造方法
JP5808403B2 (ja) はんだ堆積物を基板上に形成する方法
JP6530298B2 (ja) 配線基板、半導体装置及び配線基板の製造方法
JP6780933B2 (ja) 端子構造、端子構造の製造方法、及び配線基板
US9485853B2 (en) Wiring substrate having a plurality of connection terminals and a filling member provided therebetween
JP5142967B2 (ja) 半導体装置
US10892216B2 (en) Wiring substrate and semiconductor device
US9179552B2 (en) Wiring board
JP7032212B2 (ja) 配線基板、半導体パッケージ及び配線基板の製造方法
JP4769056B2 (ja) 配線基板及びその製法方法
JP6543559B2 (ja) 配線基板、半導体装置及び配線基板の製造方法
US9699905B2 (en) Wiring board
JP2017163027A (ja) 配線基板、半導体装置及び配線基板の製造方法
JP2016018806A (ja) 配線基板、配線基板の製造方法
JP2015026722A (ja) バンプ構造、配線基板及び半導体装置並びにバンプ構造の製造方法
JP2015072996A (ja) 半導体装置
JP2020155631A (ja) 配線基板及びその製造方法、半導体パッケージ
JP6182309B2 (ja) 配線基板、半導体装置及び配線基板の製造方法
JP6951219B2 (ja) 配線基板、半導体装置、及び配線基板の製造方法
JP2009004454A (ja) 電極構造体及びその形成方法と電子部品及び実装基板
JP6332668B2 (ja) 配線基板及びその製造方法と半導体装置
JP2015008179A (ja) パッド構造、実装構造、及び、製造方法
JP2020087967A (ja) プリント配線板およびその製造方法
JP4429435B2 (ja) バンプ付き二層回路テープキャリアおよびその製造方法

Legal Events

Date Code Title Description
RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20180320

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20200710

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20210524

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210629

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210820

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20210907

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20210924

R150 Certificate of patent or registration of utility model

Ref document number: 6951219

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150