JP6057681B2 - 配線基板及びその製造方法 - Google Patents

配線基板及びその製造方法 Download PDF

Info

Publication number
JP6057681B2
JP6057681B2 JP2012255040A JP2012255040A JP6057681B2 JP 6057681 B2 JP6057681 B2 JP 6057681B2 JP 2012255040 A JP2012255040 A JP 2012255040A JP 2012255040 A JP2012255040 A JP 2012255040A JP 6057681 B2 JP6057681 B2 JP 6057681B2
Authority
JP
Japan
Prior art keywords
layer
wiring board
opening
connection pad
solder
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2012255040A
Other languages
English (en)
Other versions
JP2014103295A5 (ja
JP2014103295A (ja
Inventor
今藤　桂
桂 今藤
潤 吉池
潤 吉池
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shinko Electric Industries Co Ltd
Original Assignee
Shinko Electric Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinko Electric Industries Co Ltd filed Critical Shinko Electric Industries Co Ltd
Priority to JP2012255040A priority Critical patent/JP6057681B2/ja
Priority to US14/084,038 priority patent/US9210807B2/en
Publication of JP2014103295A publication Critical patent/JP2014103295A/ja
Publication of JP2014103295A5 publication Critical patent/JP2014103295A5/ja
Application granted granted Critical
Publication of JP6057681B2 publication Critical patent/JP6057681B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4007—Surface contacts, e.g. bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15172—Fan-out arrangement of the internal vias
    • H01L2924/15174—Fan-out arrangement of the internal vias in different layers of the multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0364—Conductor shape
    • H05K2201/0373—Conductors having a fine structure, e.g. providing a plurality of contact points with a structured tool
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/07—Electric details
    • H05K2201/0753—Insulation
    • H05K2201/0769—Anti metal-migration, e.g. avoiding tin whisker growth
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/099—Coating over pads, e.g. solder resist partly over pads
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/20—Details of printed circuits not provided for in H05K2201/01 - H05K2201/10
    • H05K2201/2072—Anchoring, i.e. one structure gripping into another
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/05—Patterning and lithography; Masks; Details of resist
    • H05K2203/0562—Details of resist
    • H05K2203/0594—Insulating resist or coating with special shaped edges
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/11—Treatments characterised by their effect, e.g. heating, cooling, roughening
    • H05K2203/1184—Underetching, e.g. etching of substrate under conductors or etching of conductor under dielectrics; Means for allowing or controlling underetching
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3452—Solder masks
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4682—Manufacture of core-less build-up multilayer circuits on a temporary carrier or on a metal foil
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Description

本発明は、配線基板及びその製造方法に関する。
従来、半導体チップなどの電子部品が搭載される配線基板がある。そのような配線基板の接続パッドにはんだバンプを設ける場合は、接続パッドの表面にニッケル層／金層などの表面処理層が形成される。
特開２００１−６０７６０号公報
後述する予備的事項で説明するように、配線基板の製造では、ソルダレジストの開口部内の接続パッドの上にニッケル層などを介してはんだバンプを形成する。このとき、ソルダレジストの開口部の側壁とニッケル層との隙間からはんだの錫と接続パッドの銅が相互に拡散して、ニッケル層の周縁上に錫と銅などを含む金属間化合物が形成される。
この金属間化合物は、機械的に脆いため外部応力によって破壊されやすく、はんだバンプの接続不良が発生する。
配線基板及びその製造方法において、保護絶縁層の開口部内の接続パッドの上にバンプ電極を信頼性よく形成することを目的とする。
以下の開示の一観点によれば、表面に凹部が形成された接続パッドと、前記接続パッドの凹部の上に開口部を備え、前記開口部の側壁の下端から前記開口部の内側に向けて突出する突出部を有する保護絶縁層と、前記開口部内の前記接続パッドの上に形成された金属層と、前記金属層の上に形成されたバンプ電極とを有し、前記金属層の周縁は、中央よりも盛り上がっており、前記金属層の周縁の高さが最も高い部分は、前記保護絶縁層の開口部の側壁から内側に離れた位置に配置されている配線基板が提供される。
また、その開示の他の観点によれば、接続パッドを備えた配線基板を用意する工程と、前記接続パッドの上に開口部を備え、前記開口部の側壁の下端から前記開口部の内側に向けて突出する突出部を有する保護絶縁層を前記配線基板の上に形成する工程と、前記開口部を通して前記接続パッドの表面に、前記突出部の下面を露出させて凹部を形成する工程と、前記接続パッドの上に金属層を形成する工程と、前記金属層の上にバンプ電極を形成する工程とを有し、前記金属層の周縁は、中央よりも盛り上がって形成され、前記金属層の周縁の高さが最も高い部分は、前記保護絶縁層の開口部の側壁から内側に離れた位置に配置される配線基板の製造方法が提供される。
以下の開示によれば、配線基板の製造方法では、接続パッドの上に開口部を備えた保護絶縁層を形成する際に、開口部の下端に、内側に突出するリング状の突出部が形成される。さらに、保護絶縁層の開口部内の接続パッドの表面に凹部が形成される。
このような構造で、接続パッドの上にめっき法によって金属層を形成すると、保護絶縁層の突出部の影響によって金属層の周縁が盛上部となって所望の厚みが確保される。
これによって、金属層の周縁上に機械的に脆い金属間化合物が形成されても、応力が集中しやすい部分からの距離が長くなるため、金属間化合物の破壊が防止され、バンプ電極の接続の信頼性を向上させることができる。
図１（ａ）及び（ｂ）は予備的事項に係る配線基板の製造方法を示す断面図（その１）である。 図２は予備的事項に係る配線基板の製造方法を示す断面図（その２）である。 図３は実施形態の配線基板の製造方法を示す断面図（その１）である。 図４（ａ）〜（ｃ）は実施形態の配線基板の製造方法を示す断面図（その２）である。 図５（ａ）及び（ｂ）は実施形態の配線基板の製造方法を示す断面図（その３）である。 図６（ａ）〜（ｃ）は実施形態の配線基板の製造方法を示す断面図（その４）である。 図７は実施形態の配線基板の製造方法を示す断面図（その５）である。 図８は実施形態の配線基板を示す断面図である。 図９は実施形態の配線基板に半導体チップが実装された半導体装置を示す断面図である。
以下、実施の形態について、添付の図面を参照して説明する。
実施形態を説明する前に、基礎となる予備的事項について説明する。図１（ａ）及び（ｂ）には、配線基板の接続パッドの様子が部分的に示されている。図１（ａ）に示すように、配線基板は、多層配線（不図示）に接続されて銅から形成された接続パッドＰと、その上に開口部１００ａが設けられたソルダレジスト１００とを備えている。
ソルダレジスト１００の開口部１００ａ内の接続パッドＰの上には、無電解めっきによって下から順にニッケル層２００／金層２２０が形成されている。ニッケル層２００はバリア金属層として形成され、金層２２０ははんだの濡れ性を確保するために形成される。
そして、図１（ｂ）に示すように、ソルダレジスト１００の開口部１００ａ内にはんだボール３００ａを配置する。図１（ｂ）の部分拡大図に示すように、ソルダレジスト１００の開口部１００ａの側壁とニッケル層２００／金層２２０とは化学的に結合されていないため、２〜３μｍ程度の微細な隙間Ｓが生じた状態となっている。
さらに、図２に示すように、リフロー加熱によってはんだボール３００ａを溶融させることにより、ニッケル層２００を介して接続パッドＰに接続されるはんだバンプ３００を得る。金層２２０は、リフロー加熱する際に、はんだバンプ３００内に拡散して消滅する。
このとき、図２の部分拡大図に示すように、ソルダレジスト１００の開口部１００ａの側壁とニッケル層２００との隙間Ｓ（図１（ｂ））からはんだが接続パッドＰに浸透する。このとき、はんだの錫（Ｓｎ）と接続パッドＰの銅（Ｃｕ）との相互拡散は非常に速く、接続パッドＰの銅がニッケル層２００の周縁上まで拡散し、ニッケル層２００及びその上に拡散した銅と、はんだの錫とが反応する。
このため、ニッケル層２００の周縁では、銅の含有比率が高い厚みの厚い第１の金属間化合物４００（Ｓｎ−Ｎｉ−Ｃｕ層）がニッケル層２００とはんだバンプ３００との間に形成される。金属間化合物は、ＩＭＣ（Intermetallic compound）とも呼ばれる。
また、ニッケル層２００の中央では、ニッケル層２００上への銅の拡散はほとんど起こらないため、銅を含有しない厚みの薄い第２の金属間化合物４２０（Ｓｎ−Ｎｉ層）が形成される。
このように、ニッケル層２００の周縁には厚みの厚い第１の金属間化合物４００が形成され、中央には厚みの薄い第２の金属間化合物４２０が形成され、ニッケル層２００上で金属間化合物の組成及び構造が異なる状態となる。
なお、はんだボール３００ａが銅を含む場合、はんだバンプ３００からの銅により、第１の金属間化合物４００（Ｓｎ−Ｎｉ−Ｃｕ層）に比べると銅の含有率が低い第２の金属間化合物４２０（Ｓｎ−Ｎｉ−Ｃｕ層）が形成される。
金属間化合物は、硬くて脆い性質があることから、応力がかかるとその部分から破壊が進みやすい。従って、電気接続の長期の信頼性確保の観点からは、金属間化合物の厚みはできるだけ抑える必要がある。
図２の構造では、ソルダレジスト１００の開口部１００ａの側壁の下端と接続パッドＰとが接する部分Ａが、外部からの衝撃によって応力が集中しやすいポイントである。図２では、応力が集中しやすい部分Ａの直上に機械的に脆い第１の金属間化合物４００が存在する。このため、外部から衝撃がかかると、第１の金属間化合物４００から破壊が進み、はんだバンプ３００の接合強度が弱くなってしまう。
また、微細化やコストダウンなどの要求からニッケル層２００の厚みを薄くすると、接続パッドＰまでのはんだの拡散経路が短くなる。このため、はんだの錫（Ｓｎ）と接続パッドＰの銅（Ｃｕ）との相互拡散が起こりやすくなり、第１の金属間化合物４００の厚みも厚くなる傾向がある。
しかも、無電解めっきにより形成されるニッケル層２００の厚みは、中央よりもソルダレジスト１００の近傍の周縁の方が薄く形成される傾向がある。
このように、ニッケル層２００の周縁の厚みが薄くなると、上記した応力が集中しやすい部分Ａからより近い位置に機械的に脆い第１の金属間化合物４００が存在することになり、上記した問題が顕著になる。
また、配線基板の薄型化などの要求からソルダレジスト１００の厚みが薄くなると、はんだボールを接続パッド上に安定して維持することが困難になる。つまり、搬送時の振動などによりはんだボールがソルダレジスト１００の開口部１００ａから脱落しやすくなる。このため、はんだバンプが形成されない接続パッドが発生したり、２つのはんだボールが結合して巨大なはんだバンプが形成されるなどの不良が発生する。
以下に説明する実施形態では、前述した不具合を解消することができる。
（実施形態）
図３〜図７は実施形態の配線基板の製造方法を示す図、図８は実施形態の配線基板を示す図である。以下、実施形態の配線基板の製造方法を説明しながら配線基板の構造について説明する。
本実施形態の配線基板の製造方法では、まず、図３に示すように、両面側に接続パッドＰを備えた配線基板１ａを用意する。配線基板１ａでは、ガラスエポキシ樹脂などのコア基板１０にスルーホールＴＨが形成されており、スルーホールＴＨ内に貫通電極ＴＥが充填されている。コア基板１０の両面側には第１配線層２１がそれぞれ形成されている。両面側の第１配線層２１はスルーホールＴＨ内の貫通電極ＴＥを介して相互接続されている。
なお、スルーホールＴＨの側壁に形成されたスルーホールめっき層を介して両面側の第１配線層２１が相互接続され、スルーホールＴＨの残りの孔に樹脂が充填されていてもよい。
コア基板１０の両面側には、第１配線層２１に到達する第１ビアホールＶＨ１が設けられた第１絶縁層３１がそれぞれ形成されている。両面側の第１絶縁層３１の上には、第１ビアホールＶＨ１を介して第１配線層２１に接続される第２配線層２２がそれぞれ形成されている。
さらに同様に、両面側の第１絶縁層３１の上には、第２配線層２２に到達する第２ビアホールＶＨ２が設けられた第２絶縁層３２がそれぞれ形成されている。両面側の第２絶縁層３２の上には、第２ビアホールＶＨ２を介して第２配線層２２に接続された接続パッドＰが第３配線層としてそれぞれ形成されている。接続パッドＰは島状に配置されていてもよいし、あるいは、引き出し配線の一端に繋がって配置されていてもよい。
貫通電極ＴＥ、第１、第２配線層２１，２２、及び接続パッドＰは銅などから形成される。また、第１、第２絶縁層３１，３２は、エポキシ樹脂又はポリイミド樹脂などの絶縁樹脂から形成される。
配線基板として、コア基板をもたないコアレス配線基板を使用してもよい。また、接続パッドの側面及び下面が絶縁層に埋め込まれ、接続パッドの上面のみが露出した構造の配線基板を使用してもよい。
以下の工程では、図３の配線基板１ａの上側の破線で囲まれた接続パッドＰを部分的に示して説明する。
図４（ａ）に示すように、図３の配線基板１ａの上側の第２絶縁層３２及び接続パッドＰの上に、エポキシ系のネガ型の感光性樹脂フィルム３４ｘを貼り付ける。感光性樹脂フィルム３４ｘの厚みは２０μｍ〜２５μｍ程度である。感光性樹脂フィルム３４ｘとして、好適には、ドライフィルムレジストが使用される。そのような感光性樹脂フィルム３４ｘとしては、例えば、太陽インキ社製の「ＡＵＳ４１０」がある。
続いて、フォトマスク１２の透光部１２ａを通して、感光性樹脂フィルム３４ｘの開口部が配置される部分以外の領域を露光し、現像する。その後に、感光性樹脂フィルム３４ｘをキュアして硬化させる。
これにより、図４（ｂ）に示すように、接続パッドＰの上に開口部３４ａを備えたソルダレジスト３４が得られる。
このとき、フォトリソグラフィの条件として、例えば、露光量を４００ｍＪ／ｃｍ2〜６００ｍＪ／ｃｍ2に設定し、現像時間を６０秒〜１２０秒に設定する。この露光量は一般的な露光量に対して２０％程度多くなっている。
このようなフォトリソグラフィの条件に設定することにより、ソルダレジスト３４の開口部３４ａの下端が裾を引くような形状となる。これにより、ソルダレジスト３４は、その開口部３４ａの下端に、内側に突出する突出部Ｔを備えて形成される。
図４（ｃ）の平面図に示すように、ソルダレジスト３４の開口部３４ａは、平面視して円形で形成され、突出部Ｔは開口部３４ａの外周に沿ってリング状に配置される。
図４（ｂ）に示すように、ソルダレジスト３４の開口部３４ａの上端の直径Ｄ１は４０〜８０μｍ（例えば６０μｍ）程度であり、同じく下端の直径Ｄ２は２０〜６０（例えば４５μｍ）に設定される。
そのような条件下において、ソルダレジスト３４の突出部Ｔの突出長さＬは５μｍ〜１０μｍ程度に設定される。
このような方法により、接続パッドＰの上に開口部３４ａを備え、開口部３４ａの下端に、内側に突出する突出部Ｔを有するソルダレジスト３４を図３の配線基板１ａの上に形成する。
前述した形態では、ソルダレジスト３４を感光性樹脂フィルム３４ｘから形成したが、液状のレジストを塗布し、同様なフォトリソグラフィに基づいてソルダレジスト３４を形成してもよい。
また、配線基板の最外層となる保護絶縁層の一例としてソルダレジスト３４を例示するが、各種の感光性を有する絶縁材料から保護絶縁層を形成することができる。例えば、アクリル系などの他の材料からなるソルダレジストを使用してもよい。
次いで、図５（ａ）に示すように、ソルダレジスト３４の開口部３４ａを通して接続パッドＰの表面をウェットエッチングして凹部Ｃを形成する。接続パッドＰが銅から形成される場合は、エッチャントとして、塩化第二銅水溶液、又は塩化第二鉄水溶液などが使用される。
接続パッドＰが等方性エッチングされて円形の凹部Ｃが形成され、ソルダレジスト３４の下に凹部Ｃのエッジが配置される、これにより、ソルダレジスト３４の突出部Ｔはその上面及び下面が露出した状態となる。接続パッドＰの凹部Ｃの深さは例えば１μｍ〜５μｍ程度に設定される。
次いで、図５（ｂ）に示すように、図５（ａ）の構造体を無電解めっき用の触媒溶液に浸漬させる。触媒溶液にはパラジウム（Ｐｄ）がイオンとして溶解しており、接続パッドＰ（銅）上で置換反応を起こし、パラジウム４０が接続パッドＰの凹部Ｃの表面に選択的に付着する。
このとき、パラジウム４０は、ソルダレジスト３４の凹凸部にも付着する傾向があり、ソルダレジスト３４の突出部Ｔの上にも付着する。
続いて、図６（ａ）に示すように、パラジウム４０を触媒として使用する無電解めっきにより、ニッケルめっきを施す。これにより、ソルダレジスト３４の開口部３４ａ内に配置された接続パッドＰの凹部Ｃの上に、バリア金属層としてニッケル層５０が形成される。
ソルダレジスト３４の突出部Ｔの上にもパラジウム４０が付着しているため、ニッケルめっきは、接続パッドＰの凹部Ｃの表面と突出部Ｔの表面とから上側に向けて同時に進行していく。
これにより、ニッケル層５０はソルダレジスト３４の突出部Ｔ上で局所的に盛り上がった盛上部５０ａを備えて形成される。盛上部５０ａはソルダレジスト３４の突出部Ｔに対応する位置にリング状に形成される。図６（ａ）の例では、盛上部５０ａの高さが最も高い部分が、ソルダレジスト３４の開口部３４ａの側壁から内側に所定間隔で離れた位置に配置される。
また、ニッケル層５０はソルダレジスト３４の突出部Ｔと接続パッドＰの凹部Ｃとの間の隙間を埋め込んで形成される。
本実施形態では、ニッケル層５０はその周縁に他の部分よりも上側に盛り上がった盛上部５０ａを備えて形成されるため、ニッケル層５０の周縁の厚みを予備的事項の構造よりも厚くすることができる。
例えば、ニッケル層５０の中央の厚みは３μｍ〜５μｍ程度であり、ニッケル層５０の盛上部５０ａの高さｈは１μｍ〜３μｍ程度に設定される。
なお、ニッケル層５０を無電解めっきで形成する例を説明したが、電解めっきによってニッケル層５０を形成してもよい。この場合は、接続パッドＰがめっき給電層に接続されており、接続パッドＰの上に同様な構造のニッケル層５０が形成される。
電解めっきの場合は、ソルダレジスト３４の突出部Ｔの周りで電流密度が高くなる傾向があり、これによってソルダレジスト３４の突出部Ｔの上にニッケル層５０の盛上部５０ａが同様に形成される。
無電解めっきでニッケル層５０を形成する場合は、ニッケル層にリン（Ｐ）又はボロン（Ｂ）が含まれて形成される。また、電解めっきでニッケル層５０を形成する場合は、不純物をほとんど含まない純粋なニッケル層として形成される。このように、ニッケル層５０は、リン又はボロンを含んでいてもよい。
次いで、図６（ｂ）に示すように、無電解めっきによって、ニッケル層５０の上に金（Ａｕ）層５２を形成する。金層５２の厚みは０．０３μｍ〜０．５μｍ程度であり、ニッケル層５０の表面形状に沿って形成される。
このようにして、接続パッドＰの上にニッケル層５０及び金層５２が順に積層される。ニッケル層５０は、金属層の一例であり、接続パッドＰとはんだとの相互反応を防止するために形成される。また、金層５２は、はんだの濡れ性を確保するために形成される。
なお、ニッケル層５０／金層５２の積層膜の他に、下から順に、ニッケル（Ｎｉ）層／パラジウム（Ｐｄ）層／金（Ａｕ）層の積層膜をめっきにより形成してもよい。この場合、パラジウム層の厚みは０．０２μｍ〜０．２μｍであり、金層の厚みは０．０３μｍ〜０．５μｍである。
また、パラジウム層は、純粋なパラジウム層以外に、リン（Ｐ）を含有するパラジウム・リン合金層を含む。
次いで、図６（ｃ）に示すように、ソルダレジスト３４の各開口部３４ａにはんだボール５４ａを配置する。例えば、はんだボール５４ａは、振込治具の開口部を通してソルダレジスト３４の各開口部３４ａ内に振り込まれる。
はんだボール５４ａのはんだ組成の一例としては、鉛（Ｐｂ）−錫（Ｓｎ）系はんだ、錫（Ｓｎ）−銀（Ａｇ）系はんだ、錫（Ｓｎ）−銀（Ａｇ）−銅（Ｃｕ）系はんだが使用される。
さらに、図７に示すように、リフロー加熱することにより、はんだボール５４ａを溶融させて、ニッケル層５０に接続されるはんだバンプ５４を得る。金層５２は、リフロー加熱する際に、はんだバンプ５４内に拡散して消滅する。
また、上記した図６（ｂ）の工程で、ニッケル層／パラジウム層／金層の積層膜を採用する場合は、パラジウム層及び金層がリフロー加熱する際にはんだバンプ５４内に拡散して消滅する。
本実施形態では、図６（ｂ）の状態では、予備的事項と同様に、ニッケル層５０／金層５２とソルダレジスト３４の開口部３４ａの側壁との間には微細な隙間が生じている。
しかしながら、ニッケル層５０の周縁は、盛上部５０ａとなって予備的事項の構造より厚くなっている。さらには、ソルダレジスト３４の開口部３４ａの下端には、内側に突出する突出部Ｔが設けられている。
このため、図７の部分拡大図の矢印経路に示すように、ニッケル層５０とソルダレジスト３４の開口部３４ａの側壁との隙間からはんだの錫が接続パッドＰに浸透する際に、接続パッドＰまでの経路が長くなる。
これにより、はんだの錫と接続パッドＰの銅との相互拡散が防止され、ニッケル層５０上の周縁に銅が拡散することが抑制される。
従って、ニッケル層５０の周縁とはんだバンプ５４との間に形成される第１の金属間化合物６０（Ｓｎ−Ｎｉ−Ｃｕ層））は、銅の含有率が抑えられてその厚みも比較的に薄くなる。
また、予備的事項と同様に、ニッケル層５０上の中央には、銅を含有しない厚みの薄い第２の金属間化合物６２（Ｓｎ−Ｎｉ層）が形成される。
このように、本実施形態では、ニッケル層５０上において中央と周縁とで金属間化合物の構造を近似させることができる。
なお、はんだボール５４ａが銅を含む場合は、はんだバンプ５４からの銅により、第１の金属間化合物６０（Ｓｎ−Ｎｉ−Ｃｕ層）に比べると銅の含有率が低い第２の金属間化合物６２（Ｓｎ−Ｎｉ−Ｃｕ層）が形成される。
図７の構造では、部分拡大図に示すように、ソルダレジスト３４の開口部３４ａの側壁の下端と接続パッドＰとが接する部分Ｂが、外部からの衝撃によって応力が集中しやすいポイントである。図７の構造においても、応力が集中しやすい部分Ｂの直上に機械的に脆い第１の金属間化合物６０が存在する。
しかしながら、ニッケル層５０の周縁は盛上部５０ａとなって予備的事項の構造より厚く設定されるため、応力が集中しやすい部分Ｂと第１の金属間化合物６０との間の距離が長くなっている。このため、外部から衝撃がかかる際に、第１の金属間化合物６０にかかる応力が軽減され、第１の金属間化合物６０の破壊が防止される。これにより、はんだバンプ５４は十分な接合強度でニッケル層５０に接合される。
また、ソルダレジスト３４の突出部Ｔの形状や接続パッドＰの凹部Ｃのエッチング深さなどを調整することにより、ニッケル層５０の盛上部５０ａの高さを調整することができる。このため、ニッケル層５０の設定厚みを薄くする場合であっても、周縁のみ所望の高さの盛上部５０ａとすることにより、はんだバンプ５４の十分な接合強度が得られる。
本実施形態では、ニッケル層５０は、その周縁が盛上部５０ａとなって凹状になっている。このため、はんだボール５４ａを接続パッドＰの上に配置する際に、ソルダレジスト３４が薄型化されて開口部３４ａ内の段差が低くなる場合であっても、ニッケル層５０の盛上部５０ａが防壁となってはんだボール５４ａが脱落することが防止される。
従って、ソルダレジスト３４の開口部３４ａ内の各接続パッドＰにはんだバンプ５４が信頼性よく形成される。
このようにして、図８に示すように、図３の配線基板１ａの上側の接続パッドＰにニッケル層５０を介してはんだバンプ５４が形成される。はんだバンプ５４がバンプ電極の一例である。
本実施形態では、全体にわたってはんだからなるはんだボール５４ａからはんだバンプ５４を形成している。これ以外に、銅コアボールの外面にはんだ層が被覆された銅コアはんだボールからはんだバンプ５４を形成してもよい。あるいは、樹脂コアボールの外面にはんだ層が被覆された樹脂コアはんだボールからはんだバンプ５４を形成してもよい。
さらに、図８に示すように、図３の配線基板１ａの下側の第２絶縁層３２の上に、接続パッドＰの上に開口部３５ａが設けられたソルダレジスト３５が形成される。そして、下側の接続パッドＰにはんだなどの外部接続端子５６が設けられる。
下側の接続パッドＰ及び外部接続端子５６においても、前述した上側の接続パッドＰ及びはんだバンプ５４と同様な構造で形成してもよい。
以上により、図８に示すように、本実施形態の配線基板１が得られる。図３の配線基板１ａとして、多面取りの大型基板を使用する場合は、後述する半導体チップを実装する前又は後の所定のタイミングで、個々の配線基板が得られるように大型基板が切断される。
図８に示すように、本実施形態の配線基板１では、前述した図３で説明した配線基板１ａの上側の第２絶縁層３２の上に、接続パッドＰの上に開口部３４ａが設けられたソルダレジスト３４が形成されている。
また同様に、前述した図３で説明した配線基板１ａの下側の第２絶縁層３２の上に、接続パッドＰの上に開口部３５ａが設けられたソルダレジスト３５が形成されている。
上側のソルダレジスト３４の開口部３４ａ内の接続パッドＰにはニッケル層５０を介してはんだバンプ５４が形成されている。また、下側の接続パッドＰには外部接続端子５６が設けられている。
図８に図７を加えて参照すると、配線基板１の上側のソルダレジスト３４は、その開口部３４ａの下端に、内側に突出するリング状の突出部Ｔを備えている。ソルダレジスト３４の開口部３４ａ内の接続パッドＰには凹部Ｃが設けられている。
接続パッドＰの凹部Ｃは、ソルダレジスト３４の開口部３４ａを通して接続パッドＰの表面がウェットエッチングされて形成されたものである。このため、接続パッドＰの凹部Ｃのエッジがソルダレジスト３４の下面に食い込んで配置されている。
ソルダレジスト３４の開口部３４ａ内に配置された接続パッドＰの凹部Ｃの上及びソルダレジスト３４の突出部Ｔの上に、ニッケル層５０が形成されている。ニッケル層５０の周縁は他の部分よりも上側に盛り上がった盛上部５０ａとなっている。ニッケル層５０の盛上部５０ａはソルダレジスト３４の突出部Ｔに対応する位置に配置されている。
ニッケル層５０の盛上部５０ａの高さが最も高い部分は、ソルダレジスト３４の開口部３４ａの側壁から内側に所定間隔で離れた位置に配置されている。ニッケル層５０は、前述したように、無電解めっき層又は電解めっき層から形成される。
さらに、ニッケル層５０の上にはんだバンプ５４が形成されている。はんだバンプ５４はソルダレジスト３４の開口部３４ａを埋め込むと共に、ソルダレジスト３４の上面から突出して形成されている。
本実施形態の配線基板１では、ニッケル層５０の周縁が盛上部５０ａとなって十分な厚みが確保されている。さらに、ソルダレジスト３４はその開口部３４ａの下端に突出部Ｔを備えている。このため、はんだバンプ５４を形成する際に、はんだがニッケル層５０のエッジから接続パッドＰへ浸透する経路が長くなるので、はんだの錫と接続パッドＰの銅との相互拡散が抑制される。
これにより、ニッケル層５０の周縁上に、銅が多く含有された厚みの厚い金属間化合物が形成されることが抑制される。
しかも、ニッケル層５０上の周縁に機械的に脆い第１の金属間化合物６０（Ｓｎ−Ｎｉ−Ｃｕ層）が形成されるとしても、応力が集中しやすい部分Ｂからの距離が長くなるため第１の金属間化合物６０の破壊が防止される。
これにより、はんだバンプ５４は十分な接合強度でニッケル層５０に接合され、接続パッドＰの周りの電気的な接続の信頼性を向上させることができる。
また、本実施形態では、ニッケル層５０はその周縁が盛上部５０ａとなって凹状になっているため、ニッケル層５０の盛上部５０ａが防壁となり、はんだボール５４ａが脱落することが防止される。これにより、各接続パッドＰにはんだバンプ５４が信頼性よく形成される。
図９には、本実施形態の配線基板１に半導体チップが実装された半導体装置が示されている。図８の配線基板１の上側のはんだバンプ５４に半導体チップ７０の電極（不図示）が接合され、半導体チップ７０がバンプ電極７２を介して配線基板１に接続される。その後に、半導体チップ７０と配線基板１との間にアンダーフィル樹脂７４が充填される。
そして、半導体チップ７０が実装された配線基板１の下側の外部接続端子５６がマザーボードなどの実装基板に接続される。
（その他の実施形態）
前述した実施形態では、バリア金属層としてニッケル層５０を例示したが、ニッケル層５０の代わりに、コバルト（Ｃｏ）層などの他のバリア金属層を同様に形成してもよい。
また、前述した実施形態では、接続パッド上にバリア金属層を介してはんだバンプを形成したが、はんだバンプ以外の各種金属のバンプ電極を形成する場合にも適用することができる。
１，１ａ…配線基板、１０…コア基板、１２…フォトマスク、１２ａ…透光部、２１…第１配線層、２２…第２配線層、３１…第１絶縁層、３２…第２絶縁層、３４，３５…ソルダレジスト、３４ａ，３５ａ…開口部、３４ｘ…感光性樹脂フィルム、４０…パラジウム、５０…ニッケル層、５０ａ…盛上部、５２…金層、５４ａ…はんだボール、５４…はんだバンプ、５６…外部接続端子、６０…第１の金属間化合物、６２…第２の金属間化合物、７０…半導体チップ、７２…バンプ電極、７４…アンダーフィル樹脂、Ｃ…凹部、Ｐ…接続パッド、Ｔ…突出部、ＴＥ…貫通電極、ＴＨ…スルーホール、ＶＨ１…第１ビアホール、ＶＨ２…第２ビアホール。

Claims (10)

  1. 表面に凹部が形成された接続パッドと、
    前記接続パッドの凹部の上に開口部を備え、前記開口部の側壁の下端から前記開口部の内側に向けて突出する突出部を有する保護絶縁層と、
    前記開口部内の前記接続パッドの上に形成された金属層と、
    前記金属層の上に形成されたバンプ電極とを有し、
    前記金属層の周縁は、中央よりも盛り上がっており、前記金属層の周縁の高さが最も高い部分は、前記保護絶縁層の開口部の側壁から内側に離れた位置に配置されていることを特徴とする配線基板。
  2. 前記金属層は、前記接続パッドの上と前記突出部の上とに形成されていることを特徴とする請求項１に記載の配線基板。
  3. 前記金属層は、無電解めっき層又は電解めっき層であることを特徴とする請求項１又は２に記載の配線基板。
  4. 前記接続パッドは銅から形成され、前記金属層はニッケルから形成され、前記バンプ電極ははんだから形成されることを特徴とする請求項１乃至３のいずれか一項に記載の配線基板。
  5. 前記保護絶縁層は、ネガ型の感光性樹脂から形成されることを特徴とする請求項１乃至４のいずれか一項に記載の配線基板。
  6. 接続パッドを備えた配線基板を用意する工程と、
    前記接続パッドの上に開口部を備え、前記開口部の側壁の下端から前記開口部の内側に向けて突出する突出部を有する保護絶縁層を前記配線基板の上に形成する工程と、
    前記開口部を通して前記接続パッドの表面に、前記突出部の下面を露出させて凹部を形成する工程と、
    前記接続パッドの上に金属層を形成する工程と、
    前記金属層の上にバンプ電極を形成する工程とを有し、
    前記金属層の周縁は、中央よりも盛り上がって形成され、前記金属層の周縁の高さが最も高い部分は、前記保護絶縁層の開口部の側壁から内側に離れた位置に配置されることを特徴とする配線基板の製造方法。
  7. 前記金属層を形成する工程において、
    前記金属層は、前記接続パッドの上と前記突出部の上とに形成されることを特徴とする請求項６に記載の配線基板の製造方法。
  8. 前記金属層を形成する工程において、
    前記金属層は、無電解めっき又は電解めっきによって形成されることを特徴とする請求項６又は７に記載の配線基板の製造方法。
  9. 前記接続パッドは銅から形成され、前記金属層はニッケルから形成され、前記バンプ電極ははんだから形成されることを特徴とする請求項６乃至８のいずれか一項に記載の配線基板の製造方法。
  10. 前記保護絶縁層を形成する工程において、
    ネガ型の感光性樹脂をフォトリソグラフィによってパターニングすることを特徴とする請求項６乃至９のいずれか一項に記載の配線基板の製造方法。
JP2012255040A 2012-11-21 2012-11-21 配線基板及びその製造方法 Active JP6057681B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2012255040A JP6057681B2 (ja) 2012-11-21 2012-11-21 配線基板及びその製造方法
US14/084,038 US9210807B2 (en) 2012-11-21 2013-11-19 Wiring substrate

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012255040A JP6057681B2 (ja) 2012-11-21 2012-11-21 配線基板及びその製造方法

Publications (3)

Publication Number Publication Date
JP2014103295A JP2014103295A (ja) 2014-06-05
JP2014103295A5 JP2014103295A5 (ja) 2015-11-26
JP6057681B2 true JP6057681B2 (ja) 2017-01-11

Family

ID=50726841

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012255040A Active JP6057681B2 (ja) 2012-11-21 2012-11-21 配線基板及びその製造方法

Country Status (2)

Country Link
US (1) US9210807B2 (ja)
JP (1) JP6057681B2 (ja)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10163828B2 (en) * 2013-11-18 2018-12-25 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor device and fabricating method thereof
US9468103B2 (en) * 2014-10-08 2016-10-11 Raytheon Company Interconnect transition apparatus
US9660333B2 (en) 2014-12-22 2017-05-23 Raytheon Company Radiator, solderless interconnect thereof and grounding element thereof
JP6780933B2 (ja) * 2015-12-18 2020-11-04 新光電気工業株式会社 端子構造、端子構造の製造方法、及び配線基板
JP2017123459A (ja) 2016-01-08 2017-07-13 サムソン エレクトロ−メカニックス カンパニーリミテッド． プリント回路基板
JP2017228565A (ja) 2016-06-20 2017-12-28 ソニー株式会社 基板装置、電子機器及び基板装置の製造方法
JP6775391B2 (ja) * 2016-11-18 2020-10-28 新光電気工業株式会社 配線基板及びその製造方法
JP6766960B2 (ja) * 2017-05-26 2020-10-14 株式会社村田製作所 多層配線基板、電子機器、及び、多層配線基板の製造方法
JP7112873B2 (ja) 2018-04-05 2022-08-04 新光電気工業株式会社 配線基板、半導体パッケージ及び配線基板の製造方法
US11315844B2 (en) * 2018-04-26 2022-04-26 Kyocera Corporation Electronic device mounting board, electronic package, and electronic module
CN113170579A (zh) * 2019-02-21 2021-07-23 华为技术有限公司 封装结构及其制备方法
JP2020141015A (ja) * 2019-02-27 2020-09-03 京セラ株式会社 配線基板
JP7266454B2 (ja) * 2019-04-25 2023-04-28 新光電気工業株式会社 配線基板、積層型配線基板、及び配線基板の製造方法
JP7370926B2 (ja) 2020-04-24 2023-10-30 新光電気工業株式会社 端子構造、配線基板及び端子構造の製造方法
JP2022082186A (ja) 2020-11-20 2022-06-01 イビデン株式会社 配線基板

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001060760A (ja) 1999-06-18 2001-03-06 Mitsubishi Electric Corp 回路電極およびその形成方法
JP2001264667A (ja) * 2000-03-15 2001-09-26 Sony Corp 光スキャニング装置
JP3726046B2 (ja) * 2000-12-19 2005-12-14 日本電気株式会社 回路基板及びそれを用いた電子機器
TWI230994B (en) * 2004-02-25 2005-04-11 Via Tech Inc Circuit carrier
JP4185892B2 (ja) * 2004-06-08 2008-11-26 株式会社ルネサステクノロジ 半導体装置の製造方法
JP5142967B2 (ja) * 2008-12-10 2013-02-13 ルネサスエレクトロニクス株式会社 半導体装置

Also Published As

Publication number Publication date
JP2014103295A (ja) 2014-06-05
US9210807B2 (en) 2015-12-08
US20140138134A1 (en) 2014-05-22

Similar Documents

Publication Publication Date Title
JP6057681B2 (ja) 配線基板及びその製造方法
JP5675443B2 (ja) 配線基板及び配線基板の製造方法
JP5795225B2 (ja) 配線基板の製造方法
JP5886617B2 (ja) 配線基板及びその製造方法、半導体パッケージ
US8022530B2 (en) Package substrate having electrically connecting structure
JP6530298B2 (ja) 配線基板、半導体装置及び配線基板の製造方法
JP6161437B2 (ja) 配線基板及びその製造方法、半導体パッケージ
TWI646875B (zh) 印刷電路板及其製造方法與使用其之半導體封裝件
JP5142967B2 (ja) 半導体装置
JP2012146793A (ja) 配線基板及びその製造方法
JP6543559B2 (ja) 配線基板、半導体装置及び配線基板の製造方法
JP2017163027A (ja) 配線基板、半導体装置及び配線基板の製造方法
US7956472B2 (en) Packaging substrate having electrical connection structure and method for fabricating the same
JP2006237151A (ja) 配線基板および半導体装置
JP6332668B2 (ja) 配線基板及びその製造方法と半導体装置
JP2014107427A (ja) 配線基板、半導体装置及び配線基板の製造方法
JP6951219B2 (ja) 配線基板、半導体装置、及び配線基板の製造方法
JP2015144157A (ja) 回路基板、電子装置及び電子装置の製造方法
US10643934B2 (en) Wiring substrate and electronic component device
JP3860028B2 (ja) 半導体装置
JP2020155631A (ja) 配線基板及びその製造方法、半導体パッケージ
JP6691031B2 (ja) 配線基板及びその製造方法、半導体パッケージ
JP2020087967A (ja) プリント配線板およびその製造方法
JP6087061B2 (ja) バンプ及びバンプ形成方法
JP2023002217A (ja) 配線基板

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20151005

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20151005

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20160822

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160830

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20161006

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20161129

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20161206

R150 Certificate of patent or registration of utility model

Ref document number: 6057681

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150