TWI646875B - 印刷電路板及其製造方法與使用其之半導體封裝件 - Google Patents

印刷電路板及其製造方法與使用其之半導體封裝件 Download PDF

Info

Publication number
TWI646875B
TWI646875B TW103136276A TW103136276A TWI646875B TW I646875 B TWI646875 B TW I646875B TW 103136276 A TW103136276 A TW 103136276A TW 103136276 A TW103136276 A TW 103136276A TW I646875 B TWI646875 B TW I646875B
Authority
TW
Taiwan
Prior art keywords
bump
circuit board
printed circuit
layer
substrate
Prior art date
Application number
TW103136276A
Other languages
English (en)
Other versions
TW201524283A (zh
Inventor
李知行
金東先
柳盛旭
Original Assignee
Ｌｇ伊諾特股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ｌｇ伊諾特股份有限公司 filed Critical Ｌｇ伊諾特股份有限公司
Publication of TW201524283A publication Critical patent/TW201524283A/zh
Application granted granted Critical
Publication of TWI646875B publication Critical patent/TWI646875B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/4952—Additional leads the additional leads being a bump or a wire
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/09—Use of materials for the conductive, e.g. metallic pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/1605—Shape
    • H01L2224/16057—Shape in side view
    • H01L2224/16059—Shape in side view comprising protrusions or indentations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Wire Bonding (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)

Abstract

本發明提供一種可用作一封裝之基板的印刷電路板、一種製造該印刷電路板之方法以及一種使用該印刷電路板之半導體封裝，該印刷電路板包括：一第一基板，其具有用於安裝一封裝基板之一第一安裝區域及用於安裝一半導體元件之一第二安裝區域；該第一基板之一單層或多層電路圖案；及一柱狀凸塊，其連接至該電路圖案，該柱狀凸塊設置於該第一安裝區域之一外部絕緣層上且具有一凹陷上表面。

Description

印刷電路板及其製造方法與使用其之半導體封裝件
本發明係關於印刷電路板及其製造方法，且更具體言之，係關於可用作封裝之基板的印刷電路板、製造該印刷電路板之方法以及使用該印刷電路板之半導體封裝。
本申請案主張2013年10月25日在韓國智慧財產局申請的韓國專利申請案第10-2013-0127594號的優先權，該等專利申請案的全部內容以引用的方式併入本文中。
疊層封裝(package on package，下文被稱作「POP」)係用於將另一封裝基板層疊在印刷電路板或封裝基板上之封裝技術。習知覆晶疊層封裝(FC POP，Flip Chip Package on Package)具有將用於安裝一般記憶體晶片之頂部封裝及用於安裝處理器晶片之底部封裝以覆晶方法層壓的形式。此POP技術之優點在於藉由將處理器晶片及記憶體晶片形成為一個封裝總成來減少安裝面積，並藉由短路徑來執行高速信號傳輸。由於此等優點，POP技術已頻繁應用於行動裝置裝置。
又，FC POP技術可分為利用焊球進行POP連接之焊球附著(SBA，Solder Ball Attach)方法及應用雷射技術的穿膜通孔(TMV，Through Mold Via)方法。隨著各種行動裝置已多樣化並小型化，POP間距亦已縮小至極小的尺寸。在此趨勢中並不利於習知SBA方法，由於精細間距中焊球之間產生較多錫橋，因此造成許多短路缺陷(short defect)的情形。因此，由於SBA方法在間距大小為約500μm或更小之條件下的製程中具有低良品率，故該方法不可用於該製程中。又，同樣不利於習知TMV方法，其係由 於相同原因而不可用於在間距大小為約400μm或更小之條件下的製程中。
另外，在習知FC POP技術中，凸塊焊料被用於支撐底部封裝及頂部封裝之封裝凸塊。當使用此焊料凸塊時，其尺寸不可超過固定尺寸，其係為避免因限制晶片尺寸而產生的錫橋。因此，其缺點在於，半導體封裝中封裝之間所需相隔距離設計之自由度將受限制。
本發明之實施例之一態樣提供一種印刷電路板，其能夠改良FC POP等所使用之印刷電路板與以覆晶方法連接至印刷電路板之上部的封裝基板之間的接合性質，且提供一種製造該印刷電路板之方法。
本發明之實施例之另一態樣提供一種使用該印刷電路板且具有具高可靠性之覆晶結構的半導體封裝。
根據本發明之一態樣，一種用於一半導體封裝之印刷電路板可包括：一第一基板，其具有用於安裝一封裝基板之一第一安裝區域及用於安裝一半導體元件之一第二安裝區域；該第一基板之一單層或多層電路圖案；及一柱狀凸塊，其連接至該電路圖案，該柱狀凸塊設置於該第一安裝區域之一外部絕緣層上且具有包含一曲率之一上表面。
在一個實施例中，該柱狀凸塊之該上表面可經設置以便在該柱狀凸塊之一內側具有一凹形狀。
在一個實施例中，該凹形狀可對應於置放於該柱狀凸塊之該上表面上的一焊料凸塊之一下部部分之一橢圓形形狀。
在一個實施例中，該印刷電路板可進一步包括在一外部絕緣層上之一阻焊劑。該阻焊劑之一部分可部分地插入至該外部絕緣層之一外電路層與該柱狀凸塊之間的一空間中。
在一個實施例中，該柱狀凸塊可具有50至400μm之一高度，且該凹部分可具有20μm之一最大深度。
在一個實施例中，該凹部分之一半徑可為20至100μm。
在一個實施例中，該凹部分可具有1至0.01[μm-1]之一曲率。
在一個實施例中，該柱狀凸塊之材料可包括Cu、Ag、Au、Al、Cr、Sn、Pb、Ti、W、Ni、V、P(銅、金、銀、鋁、鉻、錫、鉛、鈦、 鎢、鎳、釩、磷)或其組合。
在一個實施例中，該印刷電路板可進一步包括用於掩埋該柱狀凸塊之周邊之一底膠。
在一個實施例中，該印刷電路板可進一步包括連接至該電路圖案且以覆晶型態安裝於該第二安裝區域中之一記憶體晶片或一微處理器晶片。
根據本發明之另一態樣，一種製造用於一半導體之一印刷電路板之方法可包括：製備具有一單層或多層電路圖案之一第一基板；及形成連接至該電路圖案之一柱狀凸塊，該柱狀凸塊設置於用於安裝一封裝基板的該第一基板之一第一安裝區域中且具有一凹陷上表面。
在一個實施例中，該第一基板之該製備(步驟1)可包括：製備設置於一外部絕緣層上之一阻焊劑中的該第一基板以便覆蓋該外部絕緣層上之一外電路層。又，該柱狀凸塊之形成(步驟2)可包括用於進行以下操作之製程：在該阻焊劑中形成一第一開口以便曝露該外電路層；在具有該第一開口及該阻焊劑之該第一基板上形成一無電極電鍍層；以一第一高度形成一乾膜抗蝕劑以便覆蓋該無電極電鍍層；在該乾膜抗蝕劑中形成一第二開口以便曝露該第一開口；用一導電材料填充該第二開口及該第一開口，使得該柱狀凸塊可連接至該外電路層且可具有一凹陷上表面；自該無電極電鍍層移除該乾膜抗蝕劑；及移除曝露於該阻焊劑之該無電極電鍍層。
在一個實施例中，該第一開口之該形成可包括以在一個方向上小於該外電路層之寬度的一寬度形成該第一開口，使得該阻焊劑之一部分可部分地插入至該柱狀凸塊之一下部末端部分與該外電路層之間的一空間中。
在一個實施例中，該印刷電路板之該製造方法可進一步包括在該第二開口之該形成之後，使該第二開口經受表面處理，使得該第二開口的該導電材料之表面張力可增加。
在一個實施例中，該第二開口之該表面處理之該執行可為使用一大氣電漿處理方法、一真空電漿處理方法、一過氧化氫處理方法、一促氧化劑處理方法、一防蝕劑處理方法或其組合之一表面處理製程。
在一個實施例中，該印刷電路板之該製造方法可進一步包括在該無電極電鍍層形成之前，自該阻焊劑移除髒污、毛邊或粒子。
在一個實施例中，該導電材料之該填充可包括形成一電鍍層，其中一無電極電鍍層被用作一晶種層。
在一個實施例中，該印刷電路板之該製造方法可進一步包括在該第一基板之製備之後，以一覆晶型態將連接至該電路圖案之一半導體元件安裝在用於安裝該半導體元件的該第一基板之一第二安裝區域中。
根據本發明之另一態樣，一種半導體封裝可包括：前述實施例中之任何實施例的印刷電路板；一焊料凸塊，其在安置於該印刷電路板上之一柱狀凸塊之一上表面的一凹陷部分上；及一封裝基板，其在該焊料凸塊上。
在一個實施例中，該半導體封裝可進一步包括安裝於該印刷電路板上的待連接至該印刷電路板之一外部絕緣層中之一電路圖案的一記憶體晶片或一微處理器晶片。
10‧‧‧第一基板
11‧‧‧外部絕緣層
12‧‧‧外電路層
12a‧‧‧外電路層
13‧‧‧阻焊劑
20‧‧‧凸塊
22‧‧‧無電極電鍍層
30‧‧‧柱狀凸塊
32‧‧‧柱狀凸塊之上表面
40‧‧‧焊料凸塊
40a‧‧‧焊料凸塊
42‧‧‧焊料凸塊
50‧‧‧乾膜抗蝕劑
52‧‧‧第二開口
53‧‧‧表面處理層
60‧‧‧半導體元件
70‧‧‧底膠
80‧‧‧第二基板
82‧‧‧接合焊墊
90‧‧‧半導體元件
92‧‧‧接合線
131‧‧‧第一開口
301‧‧‧柱狀凸塊
A1‧‧‧第一安裝區域
A2‧‧‧第二安裝區域
d1‧‧‧最大深度
h1‧‧‧高度
P‧‧‧印刷電路板之主要部分
P1‧‧‧間距
P2‧‧‧間距
圖1為根據本發明之一個實施例之印刷電路板的橫截面圖；圖2係圖1之印刷電路板之主要部分的放大橫截面圖；圖3係用於解釋採用圖2之印刷電路板的FC POP結構的示意性橫截面圖；圖4及圖5為展示根據本發明之一實施例的印刷電路板之製造方法的製程程序示意圖；圖6係用於解釋根據本發明之另一實施例的印刷電路板之製造方法的主要製程的橫截面圖；圖7係根據一比較實施例之印刷電路板的橫截面圖；及圖8係根據本發明之一實施例之半導體封裝的橫截面示意圖。
隨附圖式係提供對本發明之進一步理解，且隨附圖式併入於本說明書中且構成本說明書之一部分。圖式說明本發明之例示性實施例， 且與說明書一起用以解釋本發明之原理。
在下文中，將參看附圖來描述一般熟習此項技術者可實施的本發明之實施例。提供說明書中之實施例及展示於圖式中之構造以作為本發明之一較佳實施例，且應理解，應包含申請時可取代的各種等效物及修改。
另外，就本發明之較佳實施例之操作原理而論，當已知的一或多個功能看來使本發明之標的不清楚時，可自本發明之描述省略該等功能。下文之術語係考慮本發明之功能來定義，且每一術語之含義應藉由判定本說明書之全部部分來解譯，且圖式中具有類似功能及操作之元件經給定相同符號。
諸如第一術語及第二術語之術語可用於解釋各種構成元件，但該等構成元件不應限於此等術語。此等術語僅用於區別一構成元件與其他構成元件之目的。詳言之，術語「上表面」意欲指特定構成元件之一個表面，且當該元件經翻轉或直立之狀態下檢視裝置時，該上表面變為下表面、右側表面或左側表面。因此，術語「上表面」不應限於該術語自身之含義。
圖1為根據本發明之一個實施例之印刷電路板的橫截面圖。
參看圖1，根據本實施例之印刷電路板包括設置於第一基板10之一個表面上且具有凹陷上表面之柱狀凸塊30。當以覆晶型態將封裝基板安裝至印刷電路時，柱狀凸塊30充當另一封裝凸塊連接至作為封裝凸塊之焊料凸塊。
第一基板10指的是由在表面上及電絕緣材料內形成導電電路而產生且未安裝電子組件之狀態下之基板。此處，電絕緣材料可被稱為基底基板且可為單層或多層電路圖案。
當其為多層電路圖案時，第一基板10可具有一外部絕緣層及在該外部絕緣層上之一外電路層。當其為單層電路圖案時，第一基板之基底基板可對應於該外部絕緣層，且該外電路層可對應於基底基板之一個表面或兩個表面之導電圖案。
又，根據一些實施例，本實施例之印刷電路板可包括另一凸 塊20。另一凸塊20可為在以覆晶型態將半導體元件安裝至印刷電路板時所使用的焊料凸塊。在此情況下，印刷電路板可為封裝基板(下文中被稱作「第一封裝基板」)且可具有用於安裝另一封裝基板(下文中被稱作「第二封裝基板」)之第一安裝區域A1及用於安裝半導體元件之第二安裝區域A2。半導體元件可為記憶體晶片或微處理器晶片。
當柱狀凸塊30之上表面係以凹狀配置時，在使用焊料凸塊之覆晶(FC)結構之疊層封裝(POP)中，柱狀凸塊30之凹陷上表面經接合以包圍呈橢圓形形狀或球形形狀的焊料凸塊之一側的外部表面，使得用作印刷電路板與封裝基板之間的封裝凸塊的兩個凸塊(柱狀凸塊及焊料凸塊)之間的接合表面積可增加，且因此可縮小間距的尺寸以保障封裝凸塊之高度。此外，印刷電路板與封裝基板之間的接合可靠性可得到改良。
圖2係展示圖1之印刷電路板之主要部分P的放大橫截面圖。
參看圖2，根據本實施例之印刷電路板可包括：第一基板10之外部絕緣層11；該外部絕緣層上之外電路層12；該外部絕緣層及該外電路層上之阻焊劑13；及該外電路層上之柱狀凸塊30。
柱狀凸塊30之上表面32具有凹狀，且柱狀凸塊30之下表面經由該阻焊劑之開口131(下文中被稱作「第一開口」)而連接至外電路層12。
柱狀凸塊30之高度h1可在約50至400μm之範圍內。此高度h1可根據疊層封裝中的印刷電路板與以覆晶結構安裝至印刷電路板之封裝基板之間所需的最小距離來決定。此高度可根據諸如安裝至印刷電路板之半導體元件之厚度或用於適當散熱之相隔距離(或底膠厚度)的需求來決定。
上表面32之凹部分具有圓弧狀，且圓弧之最大深度d1可為約20μm。亦即，當凹部分之半徑R為約20至100μm時，凹部分之曲率可為約1至0.01[μm-1]。凹部分可容易地實施為在中心部分中具有最大深度d1的圓弧狀(二維平面上之形狀)或球面形式(三維空間中之形狀)，其實施方式為使乾膜抗蝕劑之開口(第二開口)(將在關於製造印刷電路板之方法的部 分中描述)經受表面處理，且因此改變表面張力對填充於第二開口中之金屬材料的潤濕度有極大影響。
外部絕緣層11可為預浸體(預浸漬材料)，其係黏結劑經預先浸漬於強化纖維中之薄片狀產物。預浸體在銅覆層板(CCL，Copper Clad Laminate)之製程中以B狀態(未完全硬化之軟固態，作為用於熱固性合成樹脂之過渡硬化步驟)商品化，且係主要用於超過四層之印刷電路板之外部絕緣層中的原料。外部絕緣層11可含有樹脂基底材料及玻璃纖維。樹脂基底材料指環氧樹脂、其他樹脂化合物或其組合。
外電路層12係第一基板10之外側的導電電路或導電圖案。外電路層12可包括用於安裝封裝基板之第一安裝區域的第一焊墊及用於安裝半導體元件之第二安裝區域的第二焊墊。當然，外電路層12可根據印刷電路板之類型或結構而以各種形狀或形式配置。
外電路層12可含有與柱狀凸塊30之材料相同的材料。相同材料可為Cu。當使用Cu時，可藉由在外電路層12上形成無電極電鍍銅層及將該無電極電鍍銅層以作為晶種層而形成電鍍銅層來容易地實施高品質柱狀凸塊30。圖2係基於外電路層12及柱狀凸塊30由相同材料製成而使用相同剖面線來說明該外電路層及該柱狀凸塊。
又，根據一些實施例，外電路層12及柱狀凸塊30可含有不同材料。舉例而言，柱狀凸塊30可含有基於一種成分、兩種成分、三種成分及類似者的材料，諸如Sn、SnCu、SnPb、SnAgCu及類似者以及Cu。
在此情況下，至少外電路層12或印刷電路板之電路圖案之第一焊墊可藉由將Ag、Au、Al、Cr、Sn、Pb、Ti、W、Ni、V、P或其組合包括至Cu中來組態。又，根據一些實施例，至少外電路層12或印刷電路板之電路圖案之第一焊墊可藉由包括Ag、Au、Al、Cr、Sn、Pb、Ti、W、Ni、V、P或其組合而不包括Cu來形成。
當外電路層12及柱狀凸塊30含有彼此不同之材料時，可使用不同形狀之剖面線來說明圖2之外電路層12及柱狀凸塊30。
阻焊劑13設置於外部絕緣層11上以掩埋外電路層12。阻焊劑13係用以防止錫橋等在以覆晶方法或焊接方法將封裝基板或半導體元 件接合至印刷電路板時出現。又，阻焊劑13經形成以實質上完全覆蓋印刷電路板上除了外電路層12之第一焊墊或第二焊墊的部分，藉此防止外電路層等之銅電路圖案容易在空氣中氧化以及防止印刷電路板由於外部衝擊而受損。
本實施例之阻焊劑13之一部分係部分地插入於外電路層12與柱狀凸塊30之間。此處，藉由部分地插入於外電路層12與柱狀凸塊30之間的阻焊劑限制的柱狀凸塊30之下表面可具有類似瓶頸的形狀，其寬度或面積與柱狀凸塊30之其他部分相比較小。
換言之，柱狀凸塊30的類瓶頸形狀之下表面在橫截面上可兩側對稱，且根據一些實施例，該下表面可兩側不對稱。兩側不對稱性可指以下之形式：在橫截面上，阻焊劑之一部分自外電路層12與柱狀凸塊30之間的空間僅插入至其左右側中之一側中，且在另一側中，阻焊劑係設置以對齊於外電路層12之一側的延伸線或經由所欲對準誤差而設置以與外電路圖案層12以及外部絕緣層11之上表面及至少一側接觸。
圖3係用於解釋採用圖2之印刷電路板的FC POP(覆晶疊層封裝)結構的橫截面示意圖。
參看圖3，根據本實施例之印刷電路板係以覆晶方法接合至第二封裝基板。藉由柱狀凸塊30及焊料凸塊40之兩個封裝凸塊在印刷電路板與第二封裝基板之間的接合結構來實施覆晶接合。
在本實施例中，焊料凸塊40係設置於柱狀凸塊30之凹陷上表面32上。歸功於此接合結構，柱狀凸塊30及焊料凸塊40之接合性質得以改良，使得具有高可靠性之封裝凸塊得以實現，進而提供具有高可靠性之半導體封裝。
前述第二封裝基板可包括與焊料凸塊40接觸之接合焊墊82，且接合焊墊82可為導電焊墊或電極圖案。此外，根據一些實施例，印刷電路板之半導體元件可經由填充於柱狀凸塊30之周邊中的液體或薄膜形式之底膠(參見圖8之元件符號70)來固定。
以覆晶型態將第二封裝基板安裝至印刷電路板之方法係藉由底膠材料塗覆整個印刷電路板、在B階段狀態下硬化且接著同時進行底 膠硬化及回焊焊料凸塊40的製程來實施。
圖4及圖5為展示根據本發明之一實施例的印刷電路板之製造方法的製程程序的示意圖。
在根據本實施例的製造印刷電路板之方法中，如圖4(a)中所示，製備具有單層或多層電路圖案之第一基板(下文中被稱作「步驟1」)。
步驟1包括製備印刷電路板之製程，其中外電路層12被外部絕緣層11上之阻焊劑13所掩埋。
該外電路層之材料可包括Cu、Ag、Au、Al、Cr、Sn、Pb、Ti、W、Ni、V、P或其組合。
亦稱為焊料遮罩之阻焊劑13係用以防止在將半導體元件或封裝基板安裝於印刷電路板上時出現錫橋，且阻焊劑係指施加至印刷電路板之表面之特定部分的具有耐熱性質及絕緣性質的有機薄膜。阻焊劑13可具有可承受熱應力的耐熱性質、機械強度、化學抗性、阻燃性等。阻焊劑13可形成具有一厚度與外電路層12之厚度相同或大於外電路層12之厚度。
接下來，連接至電路圖案(特別是外電路層12)之柱狀凸塊形成於安裝第二封裝基板的第一基板之第一安裝區域中且具有凹陷上表面(下文中被稱作「步驟2」)。
將在下文更詳細地描述該第二步驟之詳細組態。
首先，如圖4(b)中所示，該第二步驟包括用於在阻焊劑中形成第一開口131以便曝露外電路層12的製程(下文中被稱作「步驟2a」)。
用於形成第一開口131的製程包括形成一開口的製程，該開口在一個方向上具有一寬度小於外電路層11之寬度，使得柱狀凸塊30之下部末端部分可具有類瓶頸形狀，其係由阻焊劑13之一部分經部分地插入至外電路層12與柱狀凸塊30之間的一空間中並與外電路層12接觸而形成之形狀。
接下來，如圖4(c)中所示，該第二步驟包括在整個第一基板上形成無電極電鍍層22以覆蓋外電路層12、阻焊劑13及第一開口131的製程(下文中被稱作「步驟2b」)。
當在電鍍製程期間形成柱狀凸塊時，可使用無電極電鍍層 22作為晶種層。較佳地，無電極電鍍層22為具有電鍍層易形成性及相對低成本的無電極電鍍銅層。
無電極電鍍指藉由在還原劑自外電路層12之表面及阻焊劑13之表面經氧化時發射的電子而產生的銅離子之還原來形成金屬銅的製程。藉由此無電極電鍍製程形成之無電極電鍍層22係以具有約10nm之厚度的薄膜形成且在第一開口131中具有高階梯覆蓋率(high step coverage rate)。當使用無電極電鍍層22時，在電鍍製程(其係隨後製程)中，可容易地實施具有零缺陷之柱狀凸塊。
在圖4(c)中，無電極電鍍層22可由與外電路層12之材料相同的材料(例如，銅)製成，且為說明便利起見，省略外電路層12上之無電極電鍍層。
接下來，步驟2包括形成具有第一高度的乾膜抗蝕劑50以覆蓋外電路層12及無電極電鍍層22的製程(下文中被稱作「步驟2c」)。步驟2c可藉由壓縮第一基板之無電極電鍍層22上具有第一高度之厚度之乾膜來實施。第一高度可為50至400μm。
接下來，如圖4(d)中所示，步驟2包括在乾膜抗蝕劑50中形成第二開口52以便曝露第一開口131及無電極電鍍層22的製程(下文中被稱作「步驟2d」)。步驟2d可經由曝光及顯影製程來執行形成第二開口52的製程。
接下來，如圖5(e)中所示，步驟2包括用導電材料填充第一開口131及第二開口52，使得上表面32在接觸外電路層或無電極電鍍層之同時可凹陷的製程(下文中被稱作「步驟2e」)。
可實施步驟2e以便經由電鍍來形成具有凹陷上表面之柱狀凸塊。柱狀凸塊之上表面之凹部分可具有約20μm之最大深度。上表面之凹部分之最大深度係藉由乾膜抗蝕劑之第二開口52之內表面的電鍍材料之表面張力決定。
藉由將無電極電鍍層22用作晶種層的金屬化製程來實施電鍍。電鍍係經由晶種層自外部供應電子及藉由電子在溶液中還原銅離子來形成金屬銅膜的方法。實務上，在製造印刷電路板之方法中，可將供應電 子至無電極電鍍層22之焊墊(未繪示)設置於印刷電路板之一側上。亦即，連接至無電極電鍍層22之焊墊設置於印刷電路板上，使得電子可經由焊墊自外部電路供應至印刷電路板。
當使用無電極電鍍銅層來形成柱狀凸塊30時，也就是電鍍銅層，藉由使用固定金屬材料可將製程簡化，且其成本與使用其他方法來形成柱狀凸塊的製程相比可減少，且經由電鍍可形成具有零缺陷之柱狀凸塊。當使用具有零缺陷之柱狀凸塊時，封裝凸塊之耐久性可得到改良。
又，根據一些實施例，為了在曝露晶種層的第一開口131及第二開口52中形成具有零缺陷之柱狀凸塊，在形成柱狀凸塊之電鍍製程中，可使用經添加有機添加劑之電解質溶液。在此情況下，有機添加劑係用以調整局部靜電塗佈速度的有機物質。當使用有機添加劑時，由於局部靜電塗佈速度可加以調整，故可容易地在第一開口131及第二開口52中實施具有零缺陷之柱狀凸塊。
接下來，如圖5(f)中所示，步驟2包括自無電極電鍍層22移除乾膜抗蝕劑50的製程(下文中被稱作「步驟2f」)。步驟2f可藉由自無電極電鍍層22卸除乾膜抗蝕劑50來簡單地實施。
接下來，如圖5(g)中所示，步驟2包括移除無電極電鍍層22的製程(下文中被稱作「步驟2g」)。可以如下方式來實施步驟2g：當無電極電鍍層22經由剝落乾膜抗蝕劑50而曝露於阻焊劑13時，經由蝕刻製程移除無電極電鍍層22。
根據本實施例，用於FC POP類型之半導體封裝中的封裝凸塊之柱狀凸塊可容易地實施為具有凹陷上表面的零缺陷之電鍍層。又，在完成柱狀凸塊後即使用乾膜抗蝕劑，封裝凸塊之間的間距P1可形成為小的間距(與現有半導體封裝之封裝凸塊之間的間距(參看圖7之P2)相比)，且因此，可提供具有高可靠性及高密度的半導體封裝。
同時，根據一些實施例，製造印刷電路板之方法可進一步包括：在步驟1及步驟2之後，安裝連接至電路圖案的半導體元件(參看圖8之元件符號60)於第二安裝區域中(參看圖1之A1)，準備以覆晶型態安裝第一基板之半導體元件的步驟。
同時，根據一些實施例，製造印刷電路板之方法可進一步包括在執行形成無電極電鍍層的製程(步驟2b)之前自阻焊劑移除髒污、毛邊或粒子的製程。此表面處理製程可用以形成無電極電鍍製程中所需的阻焊劑之表面粗糙度且可根據阻焊劑之表面粗糙度而選擇性地執行。
圖6係用於解釋根據本發明之另一實施例的印刷電路板之製造方法的主要製程的橫截面示意圖。
參看圖6，根據本實施例的製造印刷電路板之方法可進一步包括在圖4及圖5的製造印刷電路板之方法的形成第二開口的製程(步驟2d)之後，對第二開口進行表面處理以增加第二開口之導電材料的表面張力的製程。
亦即，在根據本實施例的製造印刷電路板之方法中，單獨的表面處理層53可在製造過程期間形成於乾膜抗蝕劑之第二開口上。
表面處理層53可藉由使用大氣電漿處理方法、真空電漿處理方法、過氧化氫處理方法、促氧化劑處理方法及防蝕劑處理方法中之至少一個方法來執行表面處理而形成，以便在稍後將執行之導電材料填充製程後改良耐久性及強度。
根據表面處理層53，當在稍後將執行之一製程中用導電材料填充第二開口52時，導電材料之表面張力自乾膜抗蝕劑之第二開口52之內表面增加，且因此，填充第二開口52之導電材料之上表面具有凹形狀。
當使用具有凹陷上表面之柱狀凸塊30時，可使用實施例之印刷電路板之疊層封裝製程的焊料凸塊以覆晶型態容易地將第二封裝基板(或頂部封裝)接合至印刷電路板(或底部封裝)。又，接合印刷電路板及第二封裝基板的半導體封裝之焊料凸塊之接合結構，可容易地實施高可靠性。
同時，在根據本實施例的製造印刷電路板之方法中，根據一些實施例，在固定表面張力根據乾膜抗蝕劑之材料或當第二開口形成於乾膜抗蝕劑中時形成第二開口之製程(諸如乾燥、蝕刻等)而自第二開口之內表面形成的情況下，可省略形成第二開口之內表面之表面張力的單獨表面處理製程。
圖7係根據一比較實施例之印刷電路板的橫截面圖。
參看圖7，比較實例之印刷電路板包括：第一基板10；位於第一基板10之第一安裝區域處的柱狀凸塊301；及位於第一基板10之第二安裝區域處的焊料凸塊20。此處，柱狀凸塊301之上表面具有平面形狀。
根據比較實例之柱狀凸塊301之結構，由於柱狀凸塊301與置放於柱狀凸塊301之上表面上之焊料凸塊(參看圖3之元件符號40)之間的接合表面具有彎曲表面及平面表面的接合結構(封裝凸塊結構)，故接合面積與本實施例之接合面積相比相對極小，且因此降低接合性質。又，在此結構之半導體封裝中，當用諸如底膠等的填充材料填充印刷電路板與封裝基板之間的空間時，存在著缺陷自封裝凸塊結構產生的高可能性，且半導體封裝之良品率降低。
又，在比較實例之情況下，在FC POP類型之半導體封裝中，印刷電路板與以覆晶型態連接至印刷電路板之上部部分之封裝基板之間的接合面積與本實施例相比相對較小(例如，減少約1/2，參見圖8之元件符號40及82之接合結構)。因此，其問題點在於半導體封裝之耐久性或有關確保穩定導電之可靠性降低。
然而，參看先前圖1至圖6所解釋之本實施例的情況下，由於柱狀凸塊之上表面形成為凹陷，故在柱狀凸塊及用於形成封裝凸塊的接合結構中，焊料凸塊穩定地固定至柱狀凸塊之上表面且部分地插入至柱狀凸塊。因此，自比較實例產生之問題可得到有效地解決，且可提供具有高可靠性之半導體封裝。
圖8係根據本發明之一實施例之半導體封裝的橫截面示意圖。
參看圖8，根據本實施例之半導體封裝可包括：第一基板10；第一安裝區域之外電路層12；第二安裝區域之外電路層12a；阻焊劑13；第一安裝區域之封裝凸塊；第二安裝區域之焊料凸塊40a；半導體元件60；底膠70；第二基板80；該第二基板上之接合焊墊82；該第二基板上之半導體元件90；及接合線92。
此處，封裝凸塊包括外電路層12上之柱狀凸塊30及部分地插入至柱狀凸塊30之凹陷上表面之焊料凸塊40。
在本實施例中，第一基板10、外電路層12、12a、阻焊劑13、封裝凸塊、焊料凸塊40a、半導體元件60及底膠70構成印刷電路板或封裝基板(第一封裝基板)或FC POP之底部封裝。半導體元件60可為記憶體晶片或微處理器晶片。
又，第二基板80、接合焊墊82、半導體元件90及接合線92構成封裝基板(第二封裝基板)或FC POP之頂部封裝。半導體元件90可為微處理器晶片或記憶體晶片。
又，本實施例之半導體封裝可具有用於以覆晶型態將該半導體封裝安裝至另一印刷電路板或另一封裝基板(第三封裝基板)的另一焊料凸塊42。焊料凸塊42可設置在第一基板10之下表面上。
根據本實施例，在半導體封裝中，可實現具有高可靠性之封裝，且因此可提供具有高可靠性的FCPOP類型之半導體封裝。
同時，在前述實施例中，即使已描述了柱狀凸塊係藉由使用無電極電鍍銅層作為晶種層的電鍍製程而形成，但本發明不應限於此組態。可藉由使用Au作為無電極電鍍層及電鍍層之材料來實施具有凹陷上表面之柱狀凸塊，Au具有金屬當中的最低比電阻(約1.59μΩ cm)及對電遷移之高比電阻。
如上文所闡述，本發明之一些實施例，其優點在於，印刷電路板及其製造方法可改良用於FC POP等之印刷電路板與以覆晶型態連接至印刷電路板之上部部分的封裝基板之間的接合能力的可靠性。
本發明之一些實施例，其優點在於，可藉由柱狀凸塊與焊料凸塊之間的接合結構來實施微小凸塊間距且可確保接合可靠性，藉此提供具有高可靠性的覆晶結構之半導體封裝，其對行動裝置等皆有其用。
本發明之一些實施例，其優點在於，可改良關於底部封裝與頂部封裝之間的間隔距離的設計程度，且可改良焊料凸塊與封裝電極之間的接合能力之可靠性。
本發明之一些實施例，其優點在於，可藉由覆晶封裝技術來容易地執行凸塊成形，且可在凸塊容量經改良之情況下以低成本提供印刷電路板及其製造方法以及使用該印刷電路板之半導體封裝。
如先前所描述，在本發明之實施方式中，已描述了本發明之詳細例示性實施例，顯然地，在不脫離本發明之精神或範疇的情況下熟練技術人員可做出修改及變化。因此，應理解，前述內容說明本發明但不應解釋為限於所揭示之特定實施例，且對所揭示實施例以及其他實施例之修改意欲包括在所附申請專利範圍及其等效物之範疇內。

Claims (7)

  1. 一種用於一半導體封裝之印刷電路板，其包含：一第一基板，其具有用於安裝一封裝基板之一第一安裝區域及用於安裝一半導體元件之一第二安裝區域；一外部絕緣層，位於該第一基板中；一外電路層，位於該第一基板的該外部絕緣層上；一阻焊劑，位於該外電路層上且具有一開口以暴露該第一安裝區域中該外電路層的一上表面；一柱狀凸塊，設置於該第一安裝區域的該外部絕緣層上且連接至該外電路層所暴露的該上表面；其中該柱狀凸塊包括：一第一部分，位於該外電路層上且填滿該開口；一第二部分，位於該該第一部分上且突出該阻焊劑的一上表面；其中該柱狀凸塊的該第二部分的一上表面具有一凹形狀，該柱狀凸塊的該凹形狀的一內側對應置放於該柱狀凸塊之該上表面上的一焊料凸塊之一下部部分之一橢圓形形狀，其中該柱狀凸塊的該第二部分具有50至400μm之一高度，且該第二部分的該上表面具有20μm之一最大深度，其中該第二部分的該上表面一半徑為20至100μm，其中該第二部分的該上表面具有1至0.01[μm-1]之一曲率，以及其中該柱狀凸塊的該第二部分的一寬度窄於該焊料凸塊一直徑。
  2. 如申請專利範圍第1項所述之印刷電路板，其中該外電路層及該柱狀凸塊為不同材料。
  3. 如申請專利範圍第1項所述之印刷電路板，其中該柱狀凸塊之材料包括Cu、Ag、Au、Al、Cr、Sn、Pb、Ti、W、Ni、V、P或其組合。
  4. 如申請專利範圍第1項所述之印刷電路板，其進一步包含用於掩埋該柱狀凸塊之周邊之一底膠。
  5. 如申請專利範圍第1項所述之印刷電路板，其進一步包含連接至該外電路層且以一覆晶型態安裝於該第二安裝區域中之一記憶體晶片或一微處理器晶片。
  6. 一種製造用於一半導體封裝之一印刷電路板之方法，其包含：製備具有一外部絕緣層、位於該外部絕緣層上的一外電路層及位於該外電路層上且具有一開口以暴露該外電層的一上表面的一阻焊劑之一第一基板；及形成一柱狀凸塊於一第一安裝區域的該外部絕緣層上且連接至該外電路層所暴露的該上表面，其中該柱狀凸塊包括：一第一部分，位於該外電路層上且填滿該開口；一第二部分，位於該該第一部分上且突出該阻焊劑的一上表面；其中該柱狀凸塊的該第二部分的一上表面具有一凹形狀，該柱狀凸塊的該凹形狀的一內側對應置放於該柱狀凸塊之該上表面上的一焊料凸塊之一下部部分之一橢圓形形狀，其中該柱狀凸塊的該第二部分具有50至400μm之一高度，且該第二部分的該上表面具有20μm之一最大深度，其中該第二部分的該上表面一半徑為20至100μm，其中該第二部分的該上表面具有1至0.01[μm-1]之一曲率，以及其中該柱狀凸塊的該第二部分的一寬度窄於該焊料凸塊一直徑。
  7. 如申請專利範圍第6項所述之方法，其進一步包含在該第一基板之該製備之後，以一覆晶型態將連接至該電路圖案之一半導體元件安裝在該第一基板之一第二安裝區域中。
TW103136276A 2013-10-25 2014-10-21 印刷電路板及其製造方法與使用其之半導體封裝件 TWI646875B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020130127594A KR102237870B1 (ko) 2013-10-25 2013-10-25 인쇄회로기판 및 그 제조방법과 이를 이용하는 반도체 패키지
??10-2013-0127594 2013-10-25

Publications (2)

Publication Number Publication Date
TW201524283A TW201524283A (zh) 2015-06-16
TWI646875B true TWI646875B (zh) 2019-01-01

Family

ID=51786895

Family Applications (1)

Application Number Title Priority Date Filing Date
TW103136276A TWI646875B (zh) 2013-10-25 2014-10-21 印刷電路板及其製造方法與使用其之半導體封裝件

Country Status (5)

Country Link
US (1) US9748192B2 (zh)
EP (1) EP2866257B1 (zh)
KR (1) KR102237870B1 (zh)
CN (1) CN104576547B (zh)
TW (1) TWI646875B (zh)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10833033B2 (en) * 2011-07-27 2020-11-10 Taiwan Semiconductor Manufacturing Co., Ltd. Bump structure having a side recess and semiconductor structure including the same
KR102457119B1 (ko) 2015-09-14 2022-10-24 삼성전자주식회사 반도체 패키지의 제조 방법
US10276402B2 (en) 2016-03-21 2019-04-30 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor package and manufacturing process thereof
US9859241B1 (en) 2016-09-01 2018-01-02 International Business Machines Corporation Method of forming a solder bump structure
JP6981033B2 (ja) * 2017-04-19 2021-12-15 富士電機株式会社 半導体装置及び半導体装置の製造方法
CN108133924B (zh) * 2017-12-20 2019-12-31 江苏冠达通电子科技有限公司 半导体芯片封装结构及其方法
KR102183309B1 (ko) * 2019-05-21 2020-11-26 성균관대학교산학협력단 다타입 압력 센서
MY202209A (en) * 2019-06-10 2024-04-17 Intel Corp Electronic device and crosstalk mitigating substrate
TWI732548B (zh) * 2020-05-12 2021-07-01 宇瞻科技股份有限公司 封裝結構
CN114731760B (zh) * 2021-06-30 2024-06-18 荣耀终端有限公司 终端设备
US20230063251A1 (en) * 2021-08-30 2023-03-02 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor package and method of forming the same
WO2023214491A1 (ja) * 2022-05-02 2023-11-09 株式会社村田製作所 電子部品及びその製造方法
CN115020259B (zh) * 2022-06-28 2023-08-04 今上半导体(信阳)有限公司 一种半导体结构及其封装方法
KR20240136707A (ko) * 2023-03-07 2024-09-19 엘지이노텍 주식회사 반도체 패키지

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5767580A (en) * 1993-04-30 1998-06-16 Lsi Logic Corporation Systems having shaped, self-aligning micro-bump structures
US6137063A (en) * 1998-02-27 2000-10-24 Micron Technology, Inc. Electrical interconnections
JP2901603B1 (ja) * 1998-07-01 1999-06-07 ユニテクノ株式会社 電子部品導電シート
US6674647B2 (en) * 2002-01-07 2004-01-06 International Business Machines Corporation Low or no-force bump flattening structure and method
JP4444088B2 (ja) * 2004-12-10 2010-03-31 新光電気工業株式会社 半導体装置
JP5215587B2 (ja) * 2007-04-27 2013-06-19 ラピスセミコンダクタ株式会社 半導体装置
JP2008294323A (ja) * 2007-05-28 2008-12-04 Nec Electronics Corp 半導体素子および半導体素子の製造方法
KR101032706B1 (ko) * 2008-09-08 2011-05-06 삼성전기주식회사 반도체 패키지 및 그 제조 방법
JP2010287710A (ja) * 2009-06-11 2010-12-24 Renesas Electronics Corp 半導体装置およびその製造方法
US8779588B2 (en) * 2011-11-29 2014-07-15 Taiwan Semiconductor Manufacturing Company, Ltd. Bump structures for multi-chip packaging
KR101884431B1 (ko) * 2012-01-31 2018-08-02 삼성전기주식회사 인쇄회로기판 및 그의 제조방법
US8698308B2 (en) * 2012-01-31 2014-04-15 Taiwan Semiconductor Manufacturing Company, Ltd. Bump structural designs to minimize package defects
CN203013702U (zh) * 2012-12-28 2013-06-19 欣兴电子股份有限公司 封装结构

Also Published As

Publication number Publication date
KR102237870B1 (ko) 2021-04-09
EP2866257A3 (en) 2015-06-17
EP2866257B1 (en) 2021-01-13
KR20150047747A (ko) 2015-05-06
EP2866257A2 (en) 2015-04-29
US9748192B2 (en) 2017-08-29
US20150115426A1 (en) 2015-04-30
TW201524283A (zh) 2015-06-16
CN104576547A (zh) 2015-04-29
CN104576547B (zh) 2020-05-05

Similar Documents

Publication Publication Date Title
TWI646875B (zh) 印刷電路板及其製造方法與使用其之半導體封裝件
US8035035B2 (en) Multi-layer wiring board and method of manufacturing the same
JP6375159B2 (ja) 配線基板、半導体パッケージ
JP5085932B2 (ja) 実装体及びその製造方法
TWI585926B (zh) 設有加強層及整合雙路由電路之半導體組體及製作方法
TWI544841B (zh) 具有整合雙佈線結構之線路板及其製作方法
JP5547615B2 (ja) 配線基板、半導体装置及び配線基板の製造方法
JP2017108019A (ja) 配線基板、半導体パッケージ、半導体装置、配線基板の製造方法及び半導体パッケージの製造方法
JP2017163027A (ja) 配線基板、半導体装置及び配線基板の製造方法
KR20090011198A (ko) 반도체 패키지 및 그의 제조 방법
US20090102050A1 (en) Solder ball disposing surface structure of package substrate
JP2015165533A (ja) 配線基板及びその製造方法と半導体装置
US9559076B2 (en) Package having substrate with embedded metal trace overlapped by landing pad
JP5128180B2 (ja) チップ内蔵基板
JP2017135286A (ja) 半導体装置及び半導体装置の製造方法
US7544599B2 (en) Manufacturing method of solder ball disposing surface structure of package substrate
US10886211B2 (en) Wiring board and semiconductor package
TWI771573B (zh) 配線基板、半導體裝置及配線基板的製造方法
TWI624924B (zh) 具有嵌埋式元件及加強層之線路板及其製法
JP7416607B2 (ja) 半導体装置
JP2023183320A (ja) 積層基板及び積層基板の製造方法
JP2023064346A (ja) 配線基板、半導体装置及び配線基板の製造方法
TW201811132A (zh) 具雙加強層及整合雙路由電路之線路板及其製法
TW201721773A (zh) 半導體封裝結構及其製作方法
KR20140067764A (ko) 인쇄회로기판 및 그 제조방법