CN108133924B - 半导体芯片封装结构及其方法 - Google Patents

半导体芯片封装结构及其方法 Download PDF

Info

Publication number
CN108133924B
CN108133924B CN201711385979.9A CN201711385979A CN108133924B CN 108133924 B CN108133924 B CN 108133924B CN 201711385979 A CN201711385979 A CN 201711385979A CN 108133924 B CN108133924 B CN 108133924B
Authority
CN
China
Prior art keywords
semiconductor element
boss
substrate
semiconductor
solder layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201711385979.9A
Other languages
English (en)
Other versions
CN108133924A (zh
Inventor
肖森
黄玲玲
王忠辉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Zhongen Optoelectronics Technology Suzhou Co ltd
Original Assignee
Jiangsu Datong Electronic Technology Co Ltd Crown
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Jiangsu Datong Electronic Technology Co Ltd Crown filed Critical Jiangsu Datong Electronic Technology Co Ltd Crown
Priority to CN201711385979.9A priority Critical patent/CN108133924B/zh
Publication of CN108133924A publication Critical patent/CN108133924A/zh
Application granted granted Critical
Publication of CN108133924B publication Critical patent/CN108133924B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/4824—Pads with extended contours, e.g. grid structure, branch structure, finger structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/492—Bases or plates or solder therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49534—Multi-layer

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)

Abstract

本发明公开了一种半导体芯片封装结构，包括第一基板和第二基板，第一基板具有第一表面，第二基板具有第二表面，第一基板与第二基板相对放置，且第一表面与第二表面相对，第一表面上设置有第一半导体元件、第二半导体元件和第一导接垫，第一半导体元件具有第一侧面，第二半导体元件相邻于第一半导体元件设置在第一表面上，第二半导体元件具有与第一侧面相对的第二侧面，第一导接垫电性连接于第一半导体元件和第二半导体元件，且黏结着第一侧面和第二侧面，第一基板与第二基板之间填充封胶体，能够进一步将半导体芯片封装结构做薄。

Description

半导体芯片封装结构及其方法
技术领域
本发明涉及半导体芯片封装件制造技术领域，尤其涉及一种半导体芯片封装结构及其方法。
背景技术
随着半导体及电子技术的发展，半导体封装结构的厚度越来越薄，集成度越来越高。例如，部分半导体封装结构的厚度已经可以做到0.33mm。鉴于目前的半导体封装结构通常包含导线框架(或基板)、芯片、引线以及注塑壳体，因此封装结构的厚度与导线框架(或基板)、芯片、引线高度和标刻深度等均有关系，在这种情况下，0.33mm的半导体封装结构厚度已是目前半导体封装工艺所能做到的极限。
在传统的多芯片封装件中，将多个半导体芯片安装在基板上，并采用包装材料来包装这些半导体芯片，以形成具有多个半导体芯片的封装件。通常采用引线键合方式或倒装芯片方式来将半导体芯片安装在基板上。
目前市场上期待的电子产品，能够进一步轻薄化，这就是半导体封装技术的新挑战。
发明内容
为克服上述缺点，本发明的目的在于提供一种半导体芯片封装结构及其方法，能够进一步将半导体芯片封装结构做薄。
为了达到以上目的，本发明采用的第一技术方案是：一种半导体芯片封装结构，包括第一基板和第二基板，所述第一基板具有第一表面，所述第二基板具有第二表面，所述第一基板与第二基板相对放置，且所述第一表面与第二表面相对；
所述第一表面上设置有第一半导体元件、第二半导体元件和第一导接垫，所述第一半导体元件具有第一侧面，所述第二半导体元件相邻于所述第一半导体元件设置在所述第一表面上，所述第二半导体元件具有与所述第一侧面相对的第二侧面，所述第一导接垫电性连接于所述第一半导体元件和第二半导体元件，且黏结着所述第一侧面和第二侧面；
所述第二表面上设置有第三半导体元件、第四半导体元件和第二导接垫，所述第三半导体元件具有第三侧面，所述第四半导体元件相邻于所述第三半导体元件设置在所述第二表面上，所述第四半导体元件具有与所述第三侧面相对的第四侧面，所述第二导接垫电性连接于所述第三半导体元件和第四半导体元件，且黏结着所述第三侧面和第四侧面；
所述第一半导体元件上设有第一凸台，所述第一凸台上设有第一焊料层，所述第二半导体元件上设有第二凸台，所述第二凸台上设有第二焊料层，所述第一焊料层上设有第一锥状凹槽，所述第二焊料层上设有第二锥状凹槽，所述设有第三半导体元件上设有第三凸台，所述第三凸台的突出部嵌设于所述第一锥状凹槽，所述第四半导体元件上设有第四凸台，所述第四凸台的突出部嵌设与所述第二锥状凹槽，所述第一基板与所述第二基板之间填充封胶体。
进一步地，所述第一半导体元件、第二半导体元件、第三半导体元件和第四半导体元件采用晶片或被动元件。
进一步地，所述第一半导体元件与第二半导体元件之间的间距、所述第三半导体元件与第四半导体元件之间的间距均小于18μm，所述第一凸台、第二凸台、第三凸台和第四凸台的垂直高度均小于10μm。
进一步地，所述第三凸台内包覆有第三金属柱芯层，所述第三金属柱芯层的一端接触所述第三凸台，其另一端为显露，所述第四凸台内包覆有第四金属柱芯层，所述第四金属柱芯层的一端接触所述第四凸台，其另一端为显露。
进一步地，所述第一凸台内包覆有第一金属柱芯层，所述第一金属柱芯层的一端与所述第一凸台接触，其另一端与所述第一焊料层接触，所述第二凸台内包覆有第二金属柱芯层，所述第二金属柱芯层的一端与所述第二台接触，其另一端与所述第二焊料层接触。
进一步地，所述第一基板上设有第一凹部，所述第二基板上设有第二凹部，所述第一凹部容纳所述第一半导体元件或第二半导体元件，所述第二凹部容纳所述第三半导体元件或第四半导体元件。
本发明采用的第二种技术方案是：一种半导体封装结构的封装方法，包括如下步骤：
(1)将第一半导体元件与第二半导体元件通过第一导接垫黏接，将其配置到第一基板上，将低三半导体元件与第四半导体元件通过第二导接垫黏接，将其配置到第二基板上；
(2)进行烘烤，将步骤(1)的第一半导体元件和第二半导体元件固定在第一基板上，将第三半导体元件和第四半导体元件固定在第二基板上；
(3)在第一半导体元件上电性连接第一凸台，在第二半导体元件上电性连接第二凸台，在第三半导体元件上电性连接第三凸台，在第四半导体元件上电性连接第四凸台，在第一凸台和第二凸台上分别焊接第一焊料层和第二焊料层，在第一焊料层上形成第一锥状凹槽，在第二焊料层上形成第二锥状凹槽；
(4)将步骤(3)中的第二基板倒装接入第一基板，第三凸台和第四凸台分别嵌入第一锥状凹槽和第二锥状凹槽；
(5)在第一基板与第二基板之间形成封胶体；
(6)硬化第一基板与第二基板之间的封胶体，使第一基板与第二基板固定。
本发明提供的一种半导体芯片封装结构及其方法，能够进一步将半导体芯片封装结构做薄。
附图说明
图1为本发明的结构示意图。
图中：
1-第一基板；2-第二基板；3-第一表面；4-第二表面；5-第一半导体元件；6-第二半导体元件；7-第三半导体元件；8-第四半导体元件；9-第一侧面；10-第二侧面；11-第三侧面；12-第四侧面；13-第一导接垫；14-第二导接垫；15-第一凸台；16-第二凸台；17-第三凸台；18-第四凸台；19-第一焊料层；20-第二焊料层；21-第一锥状凹槽；22-第二锥状凹槽；23-第一金属柱芯层；24-第二金属柱芯层；25-第三金属柱芯层；26-第四金属柱芯层；27-第一凹部；28-第二凹部。
具体实施方式
下面结合附图对本发明的较佳实施例进行详细阐述，以使本发明的优点和特征能更易于被本领域技术人员理解，从而对本发明的保护范围做出更为清楚明确的界定。
参见附图1所示，本实施例中的一种半导体芯片封装结构，包括第一基板1和第二基板2，第一基板1具有第一表面3，第二基板2具有第二表面4，第一基板1与第二基板2相对放置，且第一表面3与第二表面4相对；
第一表面3上设置有第一半导体元件5、第二半导体元件6和第一导接垫13，第一半导体元件5具有第一侧面9，第二半导体元件6相邻于第一半导体元件5设置在第一表面3上，第二半导体元件6具有与第一侧面9相对的第二侧面10，第一导接垫13电性连接于第一半导体元件5和第二半导体元件6，且黏结着第一侧面9和第二侧面10；
第二表面4上设置有第三半导体元件7、第四半导体元件8和第二导接垫14，第三半导体元件7具有第三侧面11，第四半导体元件8相邻于第三半导体元件7设置在第二表面4上，第四半导体元件8具有与第三侧面11相对的第四侧面12，第二导接垫14电性连接于第三半导体元件7和第四半导体元件8，且黏结着第三侧面11和第四侧面12；
第一半导体元件5上设有第一凸台15，第一凸台15上设有第一焊料层19，第二半导体元件6上设有第二凸台16，第二凸台16上设有第二焊料层20，第一焊料层19上设有第一锥状凹槽21，第二焊料层20上设有第二锥状凹槽22，设有第三半导体元件7上设有第三凸台17，第三凸台17的突出部嵌设于第一锥状凹槽21，第四半导体元件8上设有第四凸台18，第四凸台18的突出部嵌设与第二锥状凹槽22，第一基板1与第二基板2之间填充封胶体。
第一半导体元件5、第二半导体元件6、第三半导体元件7和第四半导体元件8采用晶片或被动元件。
第一半导体元件5与第二半导体元件6之间的间距、第三半导体元件7与第四半导体元件8之间的间距均小于18μm，第一凸台15、第二凸台16、第三凸台17和第四凸台18的垂直高度均小于10μm。
第三凸台17内包覆有第三金属柱芯层25，第三金属柱芯层25的一端接触第三凸台17，其另一端为显露，第四凸台18内包覆有第四金属柱芯层26，第四金属柱芯层26的一端接触第四凸台18，其另一端为显露。
第一凸台15内包覆有第一金属柱芯层23，第一金属柱芯层23的一端与第一凸台15接触，其另一端与第一焊料层19接触，第二凸台16内包覆有第二金属柱芯层24，第二金属柱芯层24的一端与第二台接触，其另一端与第二焊料层20接触。
第一基板1上设有第一凹部27，第二基板2上设有第二凹部28，第一凹部27容纳第一半导体元件5或第二半导体元件6，第二凹部28容纳第三半导体元件7或第四半导体元件8。
本发明采用的第二种技术方案是：一种半导体封装结构的封装方法，包括如下步骤：
(1)将第一半导体元件5与第二半导体元件6通过第一导接垫13黏接，将其配置到第一基板1上，将低三半导体元件与第四半导体元件8通过第二导接垫14黏接，将其配置到第二基板2上；
(2)进行烘烤，将步骤(1)的第一半导体元件5和第二半导体元件6固定在第一基板1上，将第三半导体元件7和第四半导体元件8固定在第二基板2上；
(3)在第一半导体元件5上电性连接第一凸台15，在第二半导体元件6上电性连接第二凸台16，在第三半导体元件7上电性连接第三凸台17，在第四半导体元件8上电性连接第四凸台18，在第一凸台15和第二凸台16上分别焊接第一焊料层19和第二焊料层20，在第一焊料层19上形成第一锥状凹槽21，在第二焊料层20上形成第二锥状凹槽22；
(4)将步骤(3)中的第二基板2倒装接入第一基板1，第三凸台17和第四凸台18分别嵌入第一锥状凹槽21和第二锥状凹槽22；
(5)在第一基板1与第二基板2之间形成封胶体；
(6)硬化第一基板1与第二基板2之间的封胶体，使第一基板1与第二基板2固定。
以上实施方式只为说明本发明的技术构思及特点，其目的在于让熟悉此项技术的人了解本发明的内容并加以实施，并不能以此限制本发明的保护范围，凡根据本发明精神实质所做的等效变化或修饰，都应涵盖在本发明的保护范围内。

Claims (7)

1.一种半导体芯片封装结构，其特征在于：包括第一基板和第二基板，所述第一基板具有第一表面，所述第二基板具有第二表面，所述第一基板与第二基板相对放置，且所述第一表面与第二表面相对；
所述第一表面上设置有第一半导体元件、第二半导体元件和第一导接垫，所述第一半导体元件具有第一侧面，所述第二半导体元件相邻于所述第一半导体元件设置在所述第一表面上，所述第二半导体元件具有与所述第一侧面相对的第二侧面，所述第一导接垫电性连接于所述第一半导体元件和第二半导体元件，且黏结着所述第一侧面和第二侧面；
所述第二表面上设置有第三半导体元件、第四半导体元件和第二导接垫，所述第三半导体元件具有第三侧面，所述第四半导体元件相邻于所述第三半导体元件设置在所述第二表面上，所述第四半导体元件具有与所述第三侧面相对的第四侧面，所述第二导接垫电性连接于所述第三半导体元件和第四半导体元件，且黏结着所述第三侧面和第四侧面；
所述第一半导体元件上设有第一凸台，所述第一凸台上设有第一焊料层，所述第二半导体元件上设有第二凸台，所述第二凸台上设有第二焊料层，所述第一焊料层上设有第一锥状凹槽，所述第二焊料层上设有第二锥状凹槽，所述设有第三半导体元件上设有第三凸台，所述第三凸台的突出部嵌设于所述第一锥状凹槽，所述第四半导体元件上设有第四凸台，所述第四凸台的突出部嵌设与所述第二锥状凹槽，所述第一基板与所述第二基板之间填充封胶体。
2.根据权利要求1所述的一种半导体芯片封装结构，其特征在于：所述第一半导体元件、第二半导体元件、第三半导体元件和第四半导体元件采用晶片或被动元件。
3.根据权利要求1所述的一种半导体芯片封装结构，其特征在于：所述第一半导体元件与第二半导体元件之间的间距、所述第三半导体元件与第四半导体元件之间的间距均小于18μm，所述第一凸台、第二凸台、第三凸台和第四凸台的垂直高度均小于10μm。
4.根据权利要求1所述的一种半导体芯片封装结构，其特征在于：所述第三凸台内包覆有第三金属柱芯层，所述第三金属柱芯层的一端接触所述第三凸台，其另一端为显露，所述第四凸台内包覆有第四金属柱芯层，所述第四金属柱芯层的一端接触所述第四凸台，其另一端为显露。
5.根据权利要求1所述的一种半导体芯片封装结构，其特征在于：所述第一凸台内包覆有第一金属柱芯层，所述第一金属柱芯层的一端与所述第一凸台接触，其另一端与所述第一焊料层接触，所述第二凸台内包覆有第二金属柱芯层，所述第二金属柱芯层的一端与所述第二凸台接触，其另一端与所述第二焊料层接触。
6.根据权利要求1所述的一种半导体芯片封装结构，其特征在于：所述第一基板上设有第一凹部，所述第二基板上设有第二凹部，所述第一凹部容纳所述第一半导体元件或第二半导体元件，所述第二凹部容纳所述第三半导体元件或第四半导体元件。
7.根据权利要求1所述的一种半导体芯片封装结构的封装方法，其特征在于，包括如下步骤：
(1)将第一半导体元件与第二半导体元件通过第一导接垫黏接，将其配置到第一基板上，将第 三半导体元件与第四半导体元件通过第二导接垫黏接，将其配置到第二基板上；
(2)进行烘烤，将步骤(1)的第一半导体元件和第二半导体元件固定在第一基板上，将第三半导体元件和第四半导体元件固定在第二基板上；
(3)在第一半导体元件上电性连接第一凸台，在第二半导体元件上电性连接第二凸台，在第三半导体元件上电性连接第三凸台，在第四半导体元件上电性连接第四凸台，在第一凸台和第二凸台上分别焊接第一焊料层和第二焊料层，在第一焊料层上形成第一锥状凹槽，在第二焊料层上形成第二锥状凹槽；
(4)将步骤(3)中的第二基板倒装接入第一基板，第三凸台和第四凸台分别嵌入第一锥状凹槽和第二锥状凹槽；
(5)在第一基板与第二基板之间形成封胶体；
(6)硬化第一基板与第二基板之间的封胶体，使第一基板与第二基板固定。
CN201711385979.9A 2017-12-20 2017-12-20 半导体芯片封装结构及其方法 Active CN108133924B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201711385979.9A CN108133924B (zh) 2017-12-20 2017-12-20 半导体芯片封装结构及其方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201711385979.9A CN108133924B (zh) 2017-12-20 2017-12-20 半导体芯片封装结构及其方法

Publications (2)

Publication Number Publication Date
CN108133924A CN108133924A (zh) 2018-06-08
CN108133924B true CN108133924B (zh) 2019-12-31

Family

ID=62390862

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201711385979.9A Active CN108133924B (zh) 2017-12-20 2017-12-20 半导体芯片封装结构及其方法

Country Status (1)

Country Link
CN (1) CN108133924B (zh)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102543926A (zh) * 2012-03-13 2012-07-04 日月光半导体制造股份有限公司 半导体元件及其制造方法及半导体封装结构
CN103367298A (zh) * 2012-04-09 2013-10-23 颀邦科技股份有限公司 半导体封装结构及其封装方法
CN104576547A (zh) * 2013-10-25 2015-04-29 Lg伊诺特有限公司 印刷电路板、其制造方法及其半导体封装

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7999383B2 (en) * 2006-07-21 2011-08-16 Bae Systems Information And Electronic Systems Integration Inc. High speed, high density, low power die interconnect system
US8053891B2 (en) * 2008-06-30 2011-11-08 Alpha And Omega Semiconductor Incorporated Standing chip scale package
US8241963B2 (en) * 2010-07-13 2012-08-14 Taiwan Semiconductor Manufacturing Company, Ltd. Recessed pillar structure

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102543926A (zh) * 2012-03-13 2012-07-04 日月光半导体制造股份有限公司 半导体元件及其制造方法及半导体封装结构
CN103367298A (zh) * 2012-04-09 2013-10-23 颀邦科技股份有限公司 半导体封装结构及其封装方法
CN104576547A (zh) * 2013-10-25 2015-04-29 Lg伊诺特有限公司 印刷电路板、其制造方法及其半导体封装

Also Published As

Publication number Publication date
CN108133924A (zh) 2018-06-08

Similar Documents

Publication Publication Date Title
US7772687B2 (en) Multiple electronic component containing substrate
US6222259B1 (en) Stack package and method of fabricating the same
CN102956511B (zh) 半导体封装结构的制作方法
US20030183950A1 (en) Semiconductor die packages with standard ball grid array footprint and method for assembling the same
CN102456648B (zh) 封装基板的制法
KR20050119414A (ko) 에지 패드형 반도체 칩의 스택 패키지 및 그 제조방법
CN105428341A (zh) 半导体装置以及半导体装置的制造方法
CN102569268A (zh) 半导体装置及其制造方法
JP2012216644A (ja) 半導体装置及びその製造方法
JP5453678B2 (ja) 半導体パッケージおよびその製造方法
CN106601630A (zh) 芯片封装方法及芯片封装结构
US9972560B2 (en) Lead frame and semiconductor device
US20050253284A1 (en) Semiconductor package and method for fabricating the same
JP2014212174A (ja) 半導体装置およびその製造方法
TWI311806B (en) Cob type ic package for improving bonding of bumps embedded in substrate and method for fabricating the same
CN111725146A (zh) 电子封装件及其制法
CN108133924B (zh) 半导体芯片封装结构及其方法
CN105990155A (zh) 芯片封装基板、芯片封装结构及其制作方法
JP2003158215A (ja) 半導体装置及びその製造方法
US9252114B2 (en) Semiconductor device grid array package
JP2956659B2 (ja) 半導体装置およびそのリードフレーム
CN108231729B (zh) 一种封装基板、芯片封装体及芯片堆叠封装方法
KR102494595B1 (ko) 반도체 패키지
CN111554630A (zh) 一种芯片封装方法
TWI389296B (zh) 可堆疊式封裝結構及其製造方法及半導體封裝結構

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20230324

Address after: 215000 plant 13, Xinghua Industrial Park, No. 2, Shuangma street, Suzhou Industrial Park, Suzhou City, Jiangsu Province

Patentee after: ZHONGEN OPTOELECTRONICS TECHNOLOGY (SUZHOU) CO.,LTD.

Address before: 215000 2 Taishan Road, Suzhou hi tech Zone, Suzhou City, Jiangsu Province

Patentee before: JIANGSU GUANDATONG ELECTRONIC TECHNOLOGY CO.,LTD.