CN111554630A - 一种芯片封装方法 - Google Patents
一种芯片封装方法 Download PDFInfo
- Publication number
- CN111554630A CN111554630A CN202010367793.6A CN202010367793A CN111554630A CN 111554630 A CN111554630 A CN 111554630A CN 202010367793 A CN202010367793 A CN 202010367793A CN 111554630 A CN111554630 A CN 111554630A
- Authority
- CN
- China
- Prior art keywords
- chip
- layer
- forming
- conductive
- connection structure
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004806 packaging method and process Methods 0.000 title claims abstract description 55
- 238000000034 method Methods 0.000 title claims abstract description 38
- 239000004033 plastic Substances 0.000 claims abstract description 42
- 230000008054 signal transmission Effects 0.000 claims abstract description 32
- 239000000758 substrate Substances 0.000 claims abstract description 17
- 238000002161 passivation Methods 0.000 claims description 56
- 229910000679 solder Inorganic materials 0.000 claims description 14
- 238000000465 moulding Methods 0.000 claims description 11
- 150000001875 compounds Chemical class 0.000 claims description 7
- 238000010586 diagram Methods 0.000 description 29
- 229910052710 silicon Inorganic materials 0.000 description 5
- 239000010703 silicon Substances 0.000 description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 238000012536 packaging technology Methods 0.000 description 3
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 2
- 239000000853 adhesive Substances 0.000 description 2
- 230000001070 adhesive effect Effects 0.000 description 2
- 230000005611 electricity Effects 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 238000007789 sealing Methods 0.000 description 2
- ONBQEOIKXPHGMB-VBSBHUPXSA-N 1-[2-[(2s,3r,4s,5r)-3,4-dihydroxy-5-(hydroxymethyl)oxolan-2-yl]oxy-4,6-dihydroxyphenyl]-3-(4-hydroxyphenyl)propan-1-one Chemical compound O[C@@H]1[C@H](O)[C@@H](CO)O[C@H]1OC1=CC(O)=CC(O)=C1C(=O)CCC1=CC=C(O)C=C1 ONBQEOIKXPHGMB-VBSBHUPXSA-N 0.000 description 1
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 229940126142 compound 16 Drugs 0.000 description 1
- 230000006835 compression Effects 0.000 description 1
- 238000007906 compression Methods 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 238000005538 encapsulation Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000003822 epoxy resin Substances 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 229920000647 polyepoxide Polymers 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- 238000005476 soldering Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76895—Local interconnects; Local pads, as exemplified by patent document EP0896365
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
- H01L2224/81986—Specific sequence of steps, e.g. repetition of manufacturing steps, time sequence
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Abstract
本申请公开了一种芯片封装方法，该方法包括：提供第一封装体，第一封装体包括至少一个连接芯片、第一再布线层、多个第一导电柱以及第一塑封层；第一再布线层位于连接芯片的功能面一侧，且第一再布线层的不同区域分别与连接芯片、第一导电柱电连接；在连接芯片的非功能面一侧形成电连接结构，电连接结构与第一导电柱的一端电连接；将独立的第一芯片和第二芯片的功能面朝向第一再布线层并与第一再布线层电连接，第一芯片和第二芯片的信号传输区焊盘通过第一再布线层与连接芯片电连接；将电连接结构朝向封装基板，并使电连接结构与封装基板电连接。通过上述方式，本申请能够提高第一芯片和第二芯片之间的信号传输速率，提高封装器件的性能。
Description
技术领域
本申请涉及半导体技术领域，特别是涉及一种芯片封装方法。
背景技术
随着电子产品的更新换代，对于芯片封装技术的要求也越来越高，现有的芯片封装技术中，通常先将芯片与硅中介板进行连接，然后将硅中介板与基板进行连接。上述方式形成的封装器件的电性能和热传导性能均表现优异，但是成本较高，且硅中介板脆性较高，导致封装器件的稳定性较低。因此，需要发展一种新的封装技术，能够降低成本，且形成的封装器件的性能优异。
发明内容
本申请主要解决的技术问题是提供一种芯片封装方法，能够降低成本，提高第一芯片和第二芯片之间的信号传输速率。
为解决上述技术问题，本申请采用的一个技术方案是：提供芯片封装方法，所述芯片封装方法包括：提供第一封装体，所述第一封装体包括至少一个连接芯片、第一再布线层、多个第一导电柱以及第一塑封层；其中，所述连接芯片包括相背设置的功能面和非功能面，每个所述连接芯片的外围设置有多个所述第一导电柱，所述第一塑封层覆盖所述连接芯片的侧面以及所述第一导电柱的侧面，所述第一再布线层位于所述连接芯片的所述功能面一侧，且所述第一再布线层的不同区域分别与所述连接芯片、所述第一导电柱电连接；在所述连接芯片的所述非功能面一侧形成电连接结构，所述电连接结构与所述第一导电柱的一端电连接；将独立的第一芯片和第二芯片的功能面朝向所述第一再布线层并与所述第一再布线层电连接，其中，所述第一芯片和所述第二芯片的信号传输区焊盘靠近设置，所述第一芯片和所述第二芯片的所述信号传输区焊盘通过所述第一再布线层与所述连接芯片电连接，所述第一芯片和所述第二芯片的非信号传输区焊盘通过所述第一再布线层与所述第一导电柱背离所述电连接结构的一端电连接；将所述电连接结构朝向封装基板，并使所述电连接结构与所述封装基板电连接。
其中，所述将独立的第一芯片和第二芯片的功能面朝向所述第一再布线层并与所述第一再布线层电连接之前，还包括：在所述第一再布线层远离所述连接芯片的一侧形成第一钝化层，并在所述第一钝化层对应所述第一再布线层的位置形成第一开口；在所述第一开口内形成第二导电柱，所述第二导电柱与所述第一再布线层电连接；所述将独立的第一芯片和第二芯片的功能面朝向所述第一再布线层并与所述第一再布线层电连接，包括：将所述第一芯片和所述第二芯片的所述信号传输区焊盘通过所述第二导电柱、所述第一再布线层与所述连接芯片电连接，以及将所述第一芯片和所述第二芯片的非信号传输区焊盘通过所述第二导电柱、所述第一再布线层与所述第一导电柱的背离所述电连接结构的一端电连接。
其中，所述提供第一封装体包括：提供可去除的第一载板，所述第一载板定义有至少一个区域；在所述第一载板上每个所述区域形成所述第一再布线层；在所述第一再布线层上形成第二钝化层，在所述第二钝化层对应所述第一再布线层的位置形成多个第二开口；在所述第二钝化层外侧的第二开口内形成所述第一导电柱，在所述第二钝化层内侧的第二开口内形成第一导电凸块；将所述连接芯片的所述功能面上的连接焊盘与所述第一导电凸块键合连接，所述第一导电柱的高度大于等于所述连接芯片的所述非功能面与所述第一再布线层之间的距离；在所述第一载板设置有所述第一导电柱一侧形成所述第一塑封层，所述第一塑封层与所述第一导电柱齐平。
其中，所述在所述第一载板设置有所述第一导电柱一侧形成所述第一塑封层之前，还包括：在所述连接芯片的所述功能面与所述第二钝化层之间形成第一底填胶。
其中，所述在所述第一载板设置有所述第一导电柱一侧形成所述第一塑封层，包括：在所述第一载板设置有所述第一导电柱一侧形成所述第一塑封层，所述第一塑封层覆盖所述第一导电柱和所述连接芯片的非功能面；研磨所述第一塑封层远离所述第一载板一侧表面，直至所述第一导电柱和所述连接芯片的非功能面从所述第一塑封层中露出，且所述第一导电柱、所述连接芯片的非功能面和所述第一塑封层齐平。
其中，所述在所述连接芯片的所述非功能面一侧形成电连接结构，所述电连接结构与所述第一导电柱的一端电连接，包括：在所述第一塑封层的一侧形成第三钝化层，所述第三钝化层上对应所述第一导电柱的一端设置有第三开口；在所述第三开口内形成焊球，所述电连接结构包括所述焊球。
其中，所述在所述连接芯片的所述非功能面一侧形成电连接结构，所述电连接结构与所述第一导电柱的一端电连接，包括：在所述第一塑封层的一侧形成第四钝化层，所述第四钝化层上对应所述第一导电柱的一端设置有第四开口；在所述第四钝化层上形成第二再布线层，所述第二再布线层与所述第一导电柱电连接；在所述第二再布线层一侧形成第五钝化层，所述第五钝化层对应所述第二再布线层的位置设置有第五开口；在所述第五开口内形成焊球，所述电连接结构包括所述焊球和所述第二再布线层。
其中，所述在所述连接芯片的所述非功能面一侧形成电连接结构，所述电连接结构与所述第一导电柱的一端电连接之后，包括：去除靠近所述连接芯片的所述功能面一侧的第一载板，以使所述连接芯片的所述功能面一侧的第一再布线层露出；在所述电连接结构的一侧提供可去除的第二载板，所述第二载板定义有至少一个区域，以承载所述电连接结构。
其中，所述将独立的第一芯片和第二芯片的功能面朝向所述第二导电柱并与所述第二导电柱电连接之后，包括：在所述第一芯片和所述第二芯片的所述功能面与所述第一钝化层之间形成第二底填胶；
在所述第一钝化层一侧形成第二塑封层，所述第二塑封层覆盖所述第一芯片和所述第二芯片的侧面。
其中，所述第一封装体中包含至少两个封装单元，每个所述封装单元包括至少一个所述连接芯片、位于所述连接芯片外围的多个所述第一导电柱，以及与所述连接芯片和所述第一导电柱电连接的所述第一再布线层，所述第一塑封层连续覆盖所有所述封装单元；所述将所述电连接结构朝向封装基板，并使所述电连接结构与所述封装基板电连接之前，还包括：切割掉相邻所述封装单元之间的区域，以获得包含单个封装单元的封装器件。
本申请的有益效果是：本申请提供的芯片封装方法对于主芯片的信号传输区和非信号传输区采用不同的连接方式：对于信号传输区，采用连接芯片连接第一芯片和第二芯片，提高第一芯片和第二芯片之间的信号传输速率，提高封装器件的性能；对于非信号传输区，采用电连接结构与封装基板连接，能够降低封装成本。
附图说明
为了更清楚地说明本申请实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。其中：
图1是本申请芯片封装方法一实施方式的流程示意图；
图2是图1中步骤S101对应的一实施方式的结构示意图；
图3是图1中步骤S101对应的一实施方式的流程示意图；
图4a是图3中步骤S201对应的一实施方式的结构示意图；
图4b是图3中步骤S202对应的一实施方式的结构示意图；
图4c是图3中步骤S203对应的一实施方式的结构示意图；
图4d是图3中步骤S204对应的一实施方式的结构示意图；
图4e是图3中步骤S205对应的一实施方式的结构示意图；
图4f是图3中步骤S206之前对应的一实施方式的结构示意图；
图4g是图3中步骤S207对应的一实施方式的结构示意图；
图5a是图1中步骤S102对应的一实施方式的结构示意图；
图5b是图1中步骤S102对应的另一实施方式的结构示意图；
图6是图1中步骤S102之后对应的一实施方式的结构示意图；
图7是图1中步骤S103对应的一实施方式的结构示意图；
图8是图1中步骤S103之后对应的一实施方式的结构示意图；
图9是图1中步骤S104对应的一实施方式的结构示意图。
具体实施方式
下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部实施例。基于本申请中的实施例，本领域普通技术人员在没有做出创造性的劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。
请参阅图1，图1是本申请芯片封装方法一实施方式的流程示意图，该封装方法包括：
步骤S101：提供第一封装体20，第一封装体20包括至少一个连接芯片12、第一再布线层10、多个第一导电柱14以及第一塑封层16。
具体地，请参阅图2，图2是图1中步骤S101对应的一实施方式的结构示意图。图2中仅示意图画出第一封装体20包含一个连接芯片12的情况，在某些情况下，第一封装体20中也可包含多个连接芯片12，连接芯片12上还可设有导电线路(图未示)，图中第一再布线层10，在同一水平方向上同一填充图案的均为第一再布线层10。其中，连接芯片12包括相背设置的功能面120和非功能面122，每个连接芯片12的外围设置有多个第一导电柱14，第一塑封层16覆盖连接芯片12的侧面以及第一导电柱14的侧面，第一再布线层10位于连接芯片12的功能面120一侧，且第一再布线层10的不同区域分别与连接芯片12、第一导电柱14电连接。
在一个实施方式中，请参阅图3，图3是图1中步骤S101对应的一实施方式的流程示意图，上述步骤S101具体包括：
步骤S201：提供可去除的第一载板11，第一载板11定义有至少一个区域。
具体地，请参阅图4a，图4a是图3中步骤S201对应的一实施方式的结构示意图，图4a中的第一载板11仅仅是示意性的表示其中一个区域，实际应用中第一载板11可为一较大的区域，划分成多个小区域，在每个小区域内开始第一封装体20的封装。
步骤S202：在第一载板11上每个区域形成第一再布线层10。
具体地，请参阅图4b，图4b是图3中步骤S202对应的一实施方式的结构示意图，在第一载板11的每个区域示后续步骤的实际需要，形成图案化的第一再布线层10。第一载板11与第一再布线层10之间可以通过双面胶等可剥离胶连接，第一载板11由金属、塑料等硬性材质形成。
步骤S203：在第一再布线层10上形成第二钝化层13，在第二钝化层13对应第一再布线层10的位置形成多个第二开口；
具体地，请参阅图4c，图4c是图3中步骤S203对应的一实施方式的结构示意图，第二钝化层13覆盖第一再布线层10的侧面以及远离第一载板11的一面，在第二钝化层13远离第一载板11的一侧，对应第一再布线层10的位置形成多个第二开口(图未示)。上述第二钝化层13可有效固定第一再布线层10的位置，并降低电路结构发生短路的概率。
步骤S204：在第二钝化层13外侧的第二开口内形成第一导电柱14，在第二钝化层13内侧的第二开口内形成第一导电凸块15；
具体地，请参阅图4d，图4d是图3中步骤S204对应的一实施方式的结构示意图，在第二钝化层13内侧的第二开口内形成第一导电凸块15，第一导电凸块15填满第二开口并且高度略高于第二钝化层13。在第二钝化层13外侧的第二开口内形成第一导电柱14，第一导电柱14填满第二开口并且高度高于第一导电凸块15。第一导电柱14和第一导电凸块15由铜或镍或金或银中至少一种金属材质形成。
步骤S205：将连接芯片12的功能面120上的连接焊盘与第一导电凸块15键合连接。
具体地，请参阅图4e，图4e是图3中步骤S205对应的一实施方式的结构示意图，对连接芯片12的功能面120上的连接焊盘(图未示)和/或第一导电凸块15采用热压或钎焊等方法实现键合连接，并且第一导电柱14的高度大于等于连接芯片12的非功能面122与第一再布线层10之间的距离。
进一步地，在步骤S206之前，还包括在连接芯片12的功能面120与第二钝化层13之间形成第一底填胶17。
具体地，请参阅图4f，图4f是图3中步骤S206之前对应的一实施方式的结构示意图，第一底填胶17填满连接芯片12的功能面120与第二钝化层13之间的空隙，可以进一步固定连接芯片12的位置，降低了连接芯片12在后续过程中发生倾斜的概率，且该第一底填胶17可以保护连接芯片12的功能面上对应的电路结构，降低电路结构发生短路的概率。
步骤S206：在第一载板11设置有第一导电柱14一侧形成第一塑封层16。
具体地，请参阅图4g，图4g是图3中步骤S207对应的一实施方式的结构示意图，图中第一导电柱14和连接芯片12的两侧未填充图案的皆为第一塑封层16，第一塑封层16与第一导电柱14齐平。上述第一塑封层16可有效固定住连接芯片12和第一导电柱14，上述第一塑封层16的材质可以为环氧树脂等。
进一步地，为使第一塑封层16与第一导电柱14齐平，在第一载板11设置有第一导电柱14一侧形成第一塑封层16，第一塑封层16覆盖第一导电柱14和连接芯片12的非功能面122，进一步研磨第一塑封层16远离第一载板11一侧表面，直至第一导电柱14和连接芯片12的非功能面122从第一塑封层16中露出，且第一导电柱14、连接芯片12的非功能面122和第一塑封层16齐平。
步骤S102：在连接芯片12的非功能面122一侧形成电连接结构，电连接结构与第一导电柱14的一端电连接。
在一实施方式中，请参阅图5a，图5a是图1中步骤S102对应的一实施方式的结构示意图，在第一塑封层16的一侧形成第三钝化层42，第三钝化层42上对应第一导电柱14的一端设置有第三开口(图未示)。在第三开口内形成焊球44，焊球44填满第三开口，上述电连接结构包括焊球44。
在另一实施方式中，请参阅图5b，图5b是图1中步骤S102对应的另一实施方式的结构示意图，在第一塑封层16的一侧形成第四钝化层52，第四钝化层52上对应第一导电柱14的一端设置有第四开口(图未示)，在第四钝化层52上形成第二再布线层54，第二再布线层54填满第四开口，第二再布线层54与第一导电柱14电连接。在第二再布线层54一侧形成第五钝化层56，第五钝化层56对应第二再布线层54的位置设置有第五开口(图未示)。在第五开口内形成焊球58，焊球58填满第五开口，电连接结构包括焊球58和第二再布线层54。
进一步地，由于连接芯片12的功能面120一侧被载板11遮挡，在步骤S102之后，请参阅图6，图6是图1中步骤S102之后对应的一实施方式的结构示意图，去除靠近连接芯片12的功能面120一侧的第一载板11，以使连接芯片12的功能面120一侧的第一再布线层10露出。然后，在电连接结构的一侧提供可去除的第二载板31，第二载板31定义有至少一个区域，以承载电连接结构。在实际应用中，也可将第一载板11与第一再布线层10剥离后，设置于电连接结构的一侧继续使用，也可使用新的载板，图中为了显示载板位置的区别对编号和名称做了区分，但是本申请对此并不做具体限定。
步骤S103：将独立的第一芯片22和第二芯片24的功能面朝向第一再布线层10并与第一再布线层10电连接。
具体地，请参阅图7，图7是图1中步骤S103对应的一实施方式的结构示意图，其中，第一芯片22和第二芯片24的信号传输区焊盘(图未示)靠近设置，第一芯片22和第二芯片24的信号传输区焊盘通过第一再布线层10与连接芯片12电连接，第一芯片22和第二芯片24的非信号传输区焊盘(图未示)通过第一再布线层10与第一导电柱14背离电连接结构的一端电连接。
在一具体应用场景中，第一芯片22为CPU芯片，第二芯片24为GPU芯片，连接芯片12为硅桥，进而CPU芯片与GPU芯片之间的信号传输区通过硅桥来进行信号传输，提高信号的传输性能。此外，上述一个第一芯片22可以与至少一个第二芯片24通过连接芯片12电连接。例如，第一芯片22的四个角部均设置有信号传输区焊盘，此时一个第一芯片22对应的第二芯片24的个数可以为四个，四个第二芯片24的芯片类型可以相同或者不同。
具体地，在步骤S103之前，在第一再布线层10远离连接芯片12的一侧形成第一钝化层21，并在第一钝化层21对应第一再布线层10的位置形成第一开口(图未示)。在第一开口内形成第二导电柱23，第二导电柱23与第一再布线层10电连接。此时，第一芯片22和第二芯片24的信号传输区焊盘通过第二导电柱23、第一再布线层10与连接芯片12电连接，第一芯片22和第二芯片24的非信号传输区焊盘通过第二导电柱23、第一再布线层10与第一导电柱14的背离电连接结构的一端电连接。
进一步地，在步骤S103之后，请参阅图8，图8是图1中步骤S103之后对应的一实施方式的结构示意图，还包括在第一芯片22的功能面220和第二芯片24的功能面240与第一钝化层21之间形成第二底填胶26。在第一钝化层21一侧形成第二塑封层28，第二塑封层28覆盖第一芯片22和第二芯片24的侧面。
第二底填胶26填满第一芯片22和第二芯片24与第一钝化层21之间的空隙，可以进一步固定第一芯片22和第二芯片24的位置，降低第一芯片22和第二芯片24在后续过程中发生倾斜的概率，且该第二底填胶26可以保护第一芯片22和第二芯片24上对应的电路结构，降低电路结构发生短路的概率。第二塑封层28覆盖第一芯片22和第二芯片24的侧面，以及第一芯片22的非功能面222和第一芯片2224的非功能面242，经后续研磨后使第一芯片22的非功能面222和第一芯片22的非功能面242露出，以便第一芯片22和第二芯片24散热。
进一步地，请结合参阅图1-图8，本申请中的附图仅仅是示意性的，在实际应用中，第二载板31上是包括多个区域，在第二载板31的多个区域内同时进行第一封装体20的封装，进而第一封装体20中包含至少两个封装单元，每个封装单元包括至少一个连接芯片12、位于连接芯片12外围的多个第一导电柱14，以及与连接芯片12和第一导电柱14电连接的第一再布线层10，第一塑封层16连续覆盖所有封装单元；因此在进行最后的封装步骤S104之前，需要切割掉相邻封装单元之间的区域，以获得包含单个封装单元的封装器件。
步骤S104：将电连接结构朝向封装基板，并使电连接结构与封装基板电连接。
具体地，请参阅图9，图9是图1中步骤S104对应的一实施方式的结构示意图，封装基板60与电连接结构电连接，进而封装基板60与第一导电柱14实现电连接。
综上，本申请所提供的芯片封装方法，对于第一芯片22和第二芯片24的信号传输区和非信号传输区采用不同的连接方式：对于信号传输区，采用连接芯片12连接第一芯片22和第二芯片24，提高第一芯片22和第二芯片24之间的信号传输速率，提高封装器件的性能；对于非信号传输区，采用电连接结构连接封装基板60，能够降低封装成本。
以上所述仅为本申请的实施方式，并非因此限制本申请的专利范围，凡是利用本申请说明书及附图内容所作的等效结构或等效流程变换，或直接或间接运用在其他相关的技术领域，均同理包括在本申请的专利保护范围内。
Claims (10)
1.一种芯片封装方法，其特征在于，所述芯片封装方法包括：
提供第一封装体，所述第一封装体包括至少一个连接芯片、第一再布线层、多个第一导电柱以及第一塑封层；其中，所述连接芯片包括相背设置的功能面和非功能面，每个所述连接芯片的外围设置有多个所述第一导电柱，所述第一塑封层覆盖所述连接芯片的侧面以及所述第一导电柱的侧面，所述第一再布线层位于所述连接芯片的所述功能面一侧，且所述第一再布线层的不同区域分别与所述连接芯片、所述第一导电柱电连接；
在所述连接芯片的所述非功能面一侧形成电连接结构，所述电连接结构与所述第一导电柱的一端电连接；
将独立的第一芯片和第二芯片的功能面朝向所述第一再布线层并与所述第一再布线层电连接，其中，所述第一芯片和所述第二芯片的信号传输区焊盘靠近设置，所述第一芯片和所述第二芯片的所述信号传输区焊盘通过所述第一再布线层与所述连接芯片电连接，所述第一芯片和所述第二芯片的非信号传输区焊盘通过所述第一再布线层与所述第一导电柱背离所述电连接结构的一端电连接；
将所述电连接结构朝向封装基板，并使所述电连接结构与所述封装基板电连接。
2.根据权利要求1所述的芯片封装方法，其特征在于，
所述将独立的第一芯片和第二芯片的功能面朝向所述第一再布线层并与所述第一再布线层电连接之前，还包括：
在所述第一再布线层远离所述连接芯片的一侧形成第一钝化层，并在所述第一钝化层对应所述第一再布线层的位置形成第一开口；
在所述第一开口内形成第二导电柱，所述第二导电柱与所述第一再布线层电连接；
所述将独立的第一芯片和第二芯片的功能面朝向所述第一再布线层并与所述第一再布线层电连接，包括：
将所述第一芯片和所述第二芯片的所述信号传输区焊盘通过所述第二导电柱、所述第一再布线层与所述连接芯片电连接，以及将所述第一芯片和所述第二芯片的非信号传输区焊盘通过所述第二导电柱、所述第一再布线层与所述第一导电柱的背离所述电连接结构的一端电连接。
3.根据权利要求1所述的芯片封装方法，其特征在于，所述提供第一封装体包括：
提供可去除的第一载板，所述第一载板定义有至少一个区域；
在所述第一载板上每个所述区域形成所述第一再布线层；
在所述第一再布线层上形成第二钝化层，在所述第二钝化层对应所述第一再布线层的位置形成多个第二开口；
在所述第二钝化层外侧的第二开口内形成所述第一导电柱，在所述第二钝化层内侧的第二开口内形成第一导电凸块；
将所述连接芯片的所述功能面上的连接焊盘与所述第一导电凸块键合连接，所述第一导电柱的高度大于等于所述连接芯片的所述非功能面与所述第一再布线层之间的距离；
在所述第一载板设置有所述第一导电柱一侧形成所述第一塑封层，所述第一塑封层与所述第一导电柱齐平。
4.根据权利要求3所述的芯片封装方法，其特征在于，所述在所述第一载板设置有所述第一导电柱一侧形成所述第一塑封层之前，还包括：
在所述连接芯片的所述功能面与所述第二钝化层之间形成第一底填胶。
5.根据权利要求3所述的芯片封装方法，其特征在于，所述在所述第一载板设置有所述第一导电柱一侧形成所述第一塑封层，包括：
在所述第一载板设置有所述第一导电柱一侧形成所述第一塑封层，所述第一塑封层覆盖所述第一导电柱和所述连接芯片的非功能面；
研磨所述第一塑封层远离所述第一载板一侧表面，直至所述第一导电柱和所述连接芯片的非功能面从所述第一塑封层中露出，且所述第一导电柱、所述连接芯片的非功能面和所述第一塑封层齐平。
6.根据权利要求1所述的芯片封装方法，其特征在于，所述在所述连接芯片的所述非功能面一侧形成电连接结构，所述电连接结构与所述第一导电柱的一端电连接，包括：
在所述第一塑封层的一侧形成第三钝化层，所述第三钝化层上对应所述第一导电柱的一端设置有第三开口；
在所述第三开口内形成焊球，所述电连接结构包括所述焊球。
7.根据权利要求1所述的芯片封装方法，其特征在于，所述在所述连接芯片的所述非功能面一侧形成电连接结构，所述电连接结构与所述第一导电柱的一端电连接，包括：
在所述第一塑封层的一侧形成第四钝化层，所述第四钝化层上对应所述第一导电柱的一端设置有第四开口；在所述第四钝化层上形成第二再布线层，所述第二再布线层与所述第一导电柱电连接；
在所述第二再布线层一侧形成第五钝化层，所述第五钝化层对应所述第二再布线层的位置设置有第五开口；
在所述第五开口内形成焊球，所述电连接结构包括所述焊球和所述第二再布线层。
8.根据权利要求1所述的芯片封装方法，其特征在于，所述在所述连接芯片的所述非功能面一侧形成电连接结构，所述电连接结构与所述第一导电柱的一端电连接之后，包括：
去除靠近所述连接芯片的所述功能面一侧的第一载板，以使所述连接芯片的所述功能面一侧的第一再布线层露出；
在所述电连接结构的一侧提供可去除的第二载板，所述第二载板定义有至少一个区域，以承载所述电连接结构。
9.根据权利要求1所述的芯片封装方法，其特征在于，所述将独立的第一芯片和第二芯片的功能面朝向所述第二导电柱并与所述第二导电柱电连接之后，包括：
在所述第一芯片和所述第二芯片的所述功能面与所述第一钝化层之间形成第二底填胶；
在所述第一钝化层一侧形成第二塑封层，所述第二塑封层覆盖所述第一芯片和所述第二芯片的侧面。
10.根据权利要求1所述的芯片封装方法，其特征在于，
所述第一封装体中包含至少两个封装单元，每个所述封装单元包括至少一个所述连接芯片、位于所述连接芯片外围的多个所述第一导电柱，以及与所述连接芯片和所述第一导电柱电连接的所述第一再布线层，所述第一塑封层连续覆盖所有所述封装单元；
所述将所述电连接结构朝向封装基板，并使所述电连接结构与所述封装基板电连接之前，还包括：切割掉相邻所述封装单元之间的区域，以获得包含单个封装单元的封装器件。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010367793.6A CN111554630A (zh) | 2020-04-30 | 2020-04-30 | 一种芯片封装方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010367793.6A CN111554630A (zh) | 2020-04-30 | 2020-04-30 | 一种芯片封装方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN111554630A true CN111554630A (zh) | 2020-08-18 |
Family
ID=72007912
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202010367793.6A Pending CN111554630A (zh) | 2020-04-30 | 2020-04-30 | 一种芯片封装方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN111554630A (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113380729A (zh) * | 2021-05-21 | 2021-09-10 | 南通通富微电子有限公司 | 一种扇出型封装方法及扇出型封装器件 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106486383A (zh) * | 2015-08-31 | 2017-03-08 | 台湾积体电路制造股份有限公司 | 封装结构及其制造方法 |
| US20190051604A1 (en) * | 2017-08-14 | 2019-02-14 | Taiwan Semiconductor Manufacturing Co., Ltd. | Integrated fan-out package and method for fabricating the same |
| CN110783309A (zh) * | 2018-07-31 | 2020-02-11 | 三星电子株式会社 | 包括内插件的半导体封装件 |
-
2020
- 2020-04-30 CN CN202010367793.6A patent/CN111554630A/zh active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106486383A (zh) * | 2015-08-31 | 2017-03-08 | 台湾积体电路制造股份有限公司 | 封装结构及其制造方法 |
| US20190051604A1 (en) * | 2017-08-14 | 2019-02-14 | Taiwan Semiconductor Manufacturing Co., Ltd. | Integrated fan-out package and method for fabricating the same |
| CN110783309A (zh) * | 2018-07-31 | 2020-02-11 | 三星电子株式会社 | 包括内插件的半导体封装件 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113380729A (zh) * | 2021-05-21 | 2021-09-10 | 南通通富微电子有限公司 | 一种扇出型封装方法及扇出型封装器件 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI482261B (zh) | 三維系統級封裝堆疊式封裝結構 | |
| JP5215587B2 (ja) | 半導体装置 | |
| KR100885924B1 (ko) | 묻혀진 도전성 포스트를 포함하는 반도체 패키지 및 그제조방법 | |
| KR100511728B1 (ko) | 복수의 반도체 칩을 고밀도로 실장할 수 있는 소형 반도체장치 및 그의 제조 방법 | |
| JP5280014B2 (ja) | 半導体装置及びその製造方法 | |
| KR20120001340A (ko) | 임베디이드 칩 온 칩 패키지 및 이를 포함하는 패키지 온 패키지 | |
| CN114551369A (zh) | 电子封装件及其制法 | |
| CN111554622A (zh) | 一种芯片封装方法 | |
| CN111554620A (zh) | 一种芯片封装方法 | |
| CN111725146A (zh) | 电子封装件及其制法 | |
| CN111554629A (zh) | 一种芯片封装方法 | |
| CN111554630A (zh) | 一种芯片封装方法 | |
| CN112185903A (zh) | 电子封装件及其制法 | |
| CN111554618A (zh) | 一种芯片封装方法 | |
| CN111554614B (zh) | 一种芯片封装方法 | |
| CN111554631A (zh) | 一种芯片封装方法 | |
| CN116798962A (zh) | 电子封装件及其制法 | |
| CN111554615B (zh) | 一种芯片封装方法 | |
| KR20230010399A (ko) | 반도체 패키지 | |
| CN111816624A (zh) | 一种晶圆级芯片封装结构及其封装工艺 | |
| CN111554621A (zh) | 一种芯片封装方法 | |
| KR101096440B1 (ko) | 듀얼 다이 패키지 | |
| CN111554628B (zh) | 一种芯片封装方法 | |
| US11469219B1 (en) | Dual die semiconductor package and manufacturing method thereof | |
| TWI818458B (zh) | 電子封裝件及其製法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20200818 |