CN111554628B - 一种芯片封装方法 - Google Patents

一种芯片封装方法 Download PDF

Info

Publication number
CN111554628B
CN111554628B CN202010367773.9A CN202010367773A CN111554628B CN 111554628 B CN111554628 B CN 111554628B CN 202010367773 A CN202010367773 A CN 202010367773A CN 111554628 B CN111554628 B CN 111554628B
Authority
CN
China
Prior art keywords
chip
signal transmission
chips
connection
nonfunctional
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202010367773.9A
Other languages
English (en)
Other versions
CN111554628A (zh
Inventor
李骏
戴颖
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tongfu Microelectronics Co Ltd
Original Assignee
Tongfu Microelectronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tongfu Microelectronics Co Ltd filed Critical Tongfu Microelectronics Co Ltd
Priority to CN202010367773.9A priority Critical patent/CN111554628B/zh
Publication of CN111554628A publication Critical patent/CN111554628A/zh
Application granted granted Critical
Publication of CN111554628B publication Critical patent/CN111554628B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76895—Local interconnects; Local pads, as exemplified by patent document EP0896365
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81986—Specific sequence of steps, e.g. repetition of manufacturing steps, time sequence
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H01L2224/92122—Sequential connecting processes the first connecting process involving a bump connector
    • H01L2224/92125—Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a layer connector

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

本申请公开了一种芯片封装方法，该方法包括：提供一组相邻设置的第一芯片和第二芯片，且第一芯片和第二芯片功能面上的信号传输区相邻设置，第一芯片和第二芯片的信号传输区高度小于第一芯片和第二芯片的非信号传输区的高度；将连接芯片的功能面上的连接焊盘与第一芯片和第二芯片的信号传输区上的焊盘电连接；将第一芯片和第二芯片的功能面以及连接芯片的非功能面朝向封装基板，并使第一芯片和第二芯片的非信号传输区与封装基板电连接。通过上述方式，本申请能够提高第一芯片和第二芯片之间的信号传输速率，提高封装器件的性能。

Description

一种芯片封装方法
技术领域
本申请涉及半导体技术领域，特别是涉及一种芯片封装方法。
背景技术
随着电子产品的更新换代，对于芯片封装技术的要求也越来越高，现有的芯片封装技术中，通常先将芯片与硅中介板进行连接，然后将硅中介板与基板进行连接。上述方式形成的封装器件的电性能和热传导性能均表现优异，但是成本较高，且硅中介板脆性较高，导致封装器件的稳定性较低。因此，需要发展一种新的封装技术，能够降低成本，且形成的封装器件的性能优异。
发明内容
本申请主要解决的技术问题是提供一种芯片封装方法，能够降低成本，提高第一芯片和第二芯片之间的信号传输速率。
为解决上述技术问题，本申请采用的一个技术方案是：提供芯片封装方法，所述芯片封装方法包括：提供一组相邻设置的第一芯片和第二芯片，且所述第一芯片和所述第二芯片功能面上的信号传输区相邻设置，所述第一芯片和所述第二芯片的信号传输区高度小于所述第一芯片和所述第二芯片的非信号传输区的高度；将连接芯片的功能面上的连接焊盘与所述第一芯片和所述第二芯片的所述信号传输区上的焊盘电连接；将所述第一芯片和所述第二芯片的功能面以及所述连接芯片的非功能面朝向封装基板，并使所述第一芯片和所述第二芯片的所述非信号传输区与所述封装基板电连接。
其中，所述将连接芯片的功能面上的连接焊盘与所述第一芯片和所述第二芯片的所述信号传输区上的焊盘电连接之后，包括：在所述连接芯片的功能面、所述第一芯片和所述第二芯片功能面上的信号传输区之间形成第一底填胶。
其中，所述提供一组相邻设置的第一芯片和第二芯片，包括：提供可去除的载板，所述载板定义有至少一个区域，一个区域对应一组相邻设置的所述第一芯片和所述第二芯片；在每个所述区域的内侧黏贴所述相邻设置的所述第一芯片和所述第二芯片，且所述第一芯片和所述第二芯片的非功能面朝向所述载板。
其中，所述连接芯片与所述信号传输区焊盘电连接后，所述连接芯片的非功能面不凸出于所述非信号传输区。
其中，所述将所述第一芯片和所述第二芯片的功能面以及所述连接芯片的非功能面朝向封装基板之前，包括：在所述载板设置有所述连接芯片一侧形成第一塑封层，所述第一塑封层覆盖所述第一芯片、所述第二芯片以及所述连接芯片；研磨所述第一塑封层，直至所述第一芯片和所述第二芯片的非信号传输区焊盘露出；在所述第一塑封层表面形成第一再布线层，所述第一再布线层与所述非信号传输区焊盘电连接。
其中，所述将所述第一芯片和所述第二芯片的功能面以及所述连接芯片的非功能面朝向封装基板，并使所述第一芯片和所述第二芯片的所述非信号传输区与所述封装基板电连接，包括：将所述第一再布线层朝向所述封装基板，并使所述第一再布线层与所述封装基板电连接；去除所述载板。
其中，所述将所述第一芯片和所述第二芯片的功能面以及所述连接芯片的非功能面朝向封装基板之前，包括：在所述封装基板表面形成第二再布线层。
其中，所述将所述第一芯片和所述第二芯片的功能面以及所述连接芯片的非功能面朝向封装基板，并使所述第一芯片和所述第二芯片的所述非信号传输区与所述封装基板电连接，包括：将所述第一芯片和所述第二芯片的功能面以及所述连接芯片的非功能面朝向所述封装基板上的第二再布线层，并使所述第二再布线层与所述第一芯片和所述第二芯片的所述非信号传输区与所述第二再布线层电连接；去除所述载板。
其中，所述将所述第一芯片和所述第二芯片的功能面以及所述连接芯片的非功能面朝向封装基板之前，包括：在所述第一芯片和所述第二芯片的所述非信号传输区焊盘上形成第一导电柱；所述将所述第一芯片和所述第二芯片的功能面以及所述连接芯片的非功能面朝向封装基板，并使所述第一芯片和所述第二芯片的所述非信号传输区与所述封装基板电连接，包括：将所述第一导电柱朝向所述封装基板，并使所述第一导电柱与所述封装基板键合连接。
其中，所述将所述第一芯片和所述第二芯片的功能面以及所述连接芯片的非功能面朝向封装基板，并使所述第一芯片和所述第二芯片的所述非信号传输区与所述封装基板电连接之后，还包括：在所述第一芯片和所述第二芯片的功能面与所述封装基板之间形成第二底填胶。
本申请的有益效果是：本申请提供的芯片封装方法对于主芯片的信号传输区和非信号传输区采用不同的连接方式：对于信号传输区，采用连接芯片连接第一芯片和第二芯片，提高第一芯片和第二芯片之间的信号传输速率，提高封装器件的性能；对于非信号传输区与封装基板电连接，能够降低封装成本。
附图说明
为了更清楚地说明本申请实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。其中：
图1是本申请芯片封装方法一实施方式的流程示意图；
图2是图1中步骤S101对应的一实施方式的结构示意图；
图3是图1中步骤S101对应的一实施方式的流程示意图；
图4a是图3中步骤S201对应的一实施方式的结构示意图；
图4b是图3中步骤S202对应的一实施方式的结构示意图；
图5是图1中步骤S102对应的一实施方式的结构示意图；
图6是图1中步骤S102之后对应的一实施方式的结构示意图；
图7是图1中步骤S103之前对应的一实施方式的流程示意图；
图8a是图7中步骤S301对应的一实施方式的结构示意图；
图8b是图7中步骤S302对应的一实施方式的结构示意图；
图8c是图3中步骤S303对应的一实施方式的结构示意图；
图9是图1中步骤S103对应的一实施方式的结构示意图；
图10是图1中步骤S103之前对应的另一实施方式的结构示意图；
图11是图1中步骤S103对应的另一实施方式的结构示意图；
图12是图1中步骤S103之前对应的又一实施方式的结构示意图；
图13是图1中步骤S103对应的又一实施方式的结构示意图；
图14是图1中步骤S103之后对应的又一实施方式的结构示意图。
具体实施方式
下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部实施例。基于本申请中的实施例，本领域普通技术人员在没有做出创造性的劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。
请参阅图1，图1是本申请芯片封装方法一实施方式的流程示意图，该封装方法包括：
步骤S101：提供一组相邻设置的第一芯片22和第二芯片24。
具体地，请参阅图2，图2是图1中步骤S101对应的一实施方式的结构示意图。其中第一芯片22包括相背设置的功能面220和非功能面222，第二芯片24包括相背设置的功能面240和非功能面242。其中，第一芯片22的功能面220上的信号传输区2200和第二芯片24的功能面240上的信号传输区2400相邻设置，第一芯片22和第二芯片24的信号传输区(2200和2400)高度小于第一芯片22和第二芯片24的非信号传输区(2202和2402)的高度。后文中所有提到的第一芯片22和第二芯片24均可结合参阅图2。
在一实施方式中，请参阅图3，图3是图1中步骤S101对应的一实施方式的流程示意图，上述步骤S101具体包括：
步骤S201：提供可去除的载板11，载板11定义有至少一个区域。
具体地，请参阅图4a，图4a是图3中步骤S201对应的一实施方式的结构示意图，图4a中的载板11仅仅是示意性的表示其中一个区域，实际应用中载板11可为一较大的区域，划分成多个小区域，其中一个区域对应一组相邻设置的第一芯片22和第二芯片24。
步骤S202：在每个区域的内侧黏贴相邻设置的第一芯片22和第二芯片24，且第一芯片22和第二芯片24的非功能面(222和242)朝向载板11。
具体地，请参阅图4b，图4b是图3中步骤S202对应的一实施方式的结构示意图，将第一芯片22的非功能面222和第二芯片24的非功能面242朝向载板11，通过双面胶等可剥离胶将第一芯片22和第二芯片24黏贴在载板11上，该载板11可由金属、塑料等硬性材质形成。
步骤S102：将连接芯片12的功能面120上的连接焊盘与第一芯片22和第二芯片24的信号传输区(2200和2400)上的焊盘电连接。
具体地，请参阅图5，图5是图1中步骤S102对应的一实施方式的结构示意图，连接芯片12包括相背设置的功能面120和非功能面122。连接芯片12的功能面120上的连接焊盘(图未示)，分别对应第一芯片22的信号传输区2200上的焊盘(图未示)，以及第二芯片24的信号传输区2400上的焊盘(图未示)。后文中所有提到的连接芯片12均可结合参阅图5。
在一具体应用场景中，在连接芯片12的功能面120上的连接焊盘上形成导电柱，进而与第一芯片22和第二芯片24的信号传输区(2200和2400)上的焊盘电连接。
在另一具体应用场景中，在第一芯片22和第二芯片24的信号传输区(2200和2400)上的焊盘形成导电柱，进而与连接芯片12的功能面120上的连接焊盘电连接。
在又一具体应用场景中，在连接芯片12的功能面120上的连接焊盘上以及第一芯片22和第二芯片24的信号传输区(2200和2400)上的焊盘上分别形成导电柱，并通过焊料将导电柱焊接，进而达到电连接的目的。
在一实际应用场景中，第一芯片22为CPU芯片，第二芯片24为GPU芯片，连接芯片12为硅桥，进而CPU芯片与GPU芯片之间的信号传输区通过硅桥来进行信号传输，提高信号的传输性能。
进一步地，在步骤S102之后，请参阅图6，图6是图1中步骤S102之后对应的一实施方式的结构示意图，在连接芯片12的功能面120、第一芯片22和第二芯片24上的信号传输区(2200和2400)之间形成第一底填胶14。该第一底填胶14填满连接芯片12的功能面120与第一芯片22和第二芯片24的信号传输区(2200和2400)之间的空隙，可以进一步固定连接芯片12的位置，降低连接芯片12在后续过程中发生倾斜的概率，且该第一底填胶14可以保护连接芯片12的功能面120、第一芯片22的信号传输区2200和第二芯片24的信号传输区2400上对应的电路结构，降低电路结构发生短路的概率。
优选地，连接芯片12与第一芯片22和第二芯片24的信号传输区(2200和2400)的焊盘电连接后，连接芯片12的非功能面122不凸出于第一芯片22和第二芯片24的非信号传输区(2202和2402)。
步骤S103：将第一芯片22和第二芯片24的功能面(220和240)以及连接芯片12的非功能面122朝向封装基板60，并使第一芯片22和第二芯片24的非信号传输区(2202和2402)与封装基板60电连接。
在一实施方式中，请参阅图7，图7是图1中步骤S103之前对应的一实施方式的流程示意图，在步骤S103之前还包括：
步骤S301：在载板11设置有连接芯片12一侧形成第一塑封层16。
具体地，请参阅图8a，图8a是图7中步骤S301对应的一实施方式的结构示意图，连接芯片12的非功能面122不凸出于第一芯片22和第二芯片24的非信号传输区(2202和2402)时，在载板11设置有连接芯片12一侧形成第一塑封层16，第一塑封层16覆盖第一芯片22、第二芯片24以及连接芯片12。
具体地，第一塑封层16覆盖第一芯片22的非信号传输区2202、第二芯片24的非信号传输区2402以及连接芯片12的非功能面122，第一塑封层16覆盖第一芯片22、第二芯片24和连接芯片12的侧面。上述第一塑封层16可有效固定住第一芯片22、第二芯片24和连接芯片12，上述第一塑封层16的材质可以为环氧树脂等。
步骤S302：研磨第一塑封层16，直至第一芯片22和第二芯片24的非信号传输区(2202和2402)焊盘露出。
具体地，请参阅图8b，图8b是图7中步骤S302对应的一实施方式的结构示意图，由于第一塑封层16覆盖第一芯片22的非信号传输区2202和第二芯片24的非信号传输区2402，进而对第一塑封层16进行研磨，使第一芯片22的非信号传输区2202和第二芯片24的非信号传输区2402上的焊盘从第一塑封层16中露出。
步骤S303：在第一塑封层16表面形成第一再布线层34，第一再布线层34与非信号传输区(2202和2204)焊盘电连接。
具体地，请参阅图8c，图8c是图7中步骤S303对应的一实施方式的结构示意图，为了在第一塑封层16表面形成第一再布线层34，首先在连接芯片12的非功能面122、第一芯片22和第二芯片24的非信号传输区(2202和2402)一侧形成第一钝化层32，第一钝化层32上对应第一芯片22和第二芯片24的非信号传输区(2202和2402)上焊盘的位置设置有第一开口(图未示)，在第一钝化层32上形成第一再布线层34，第一再布线层34与第一芯片22和第二芯片24的非信号传输区(2202和2402)电连接，在第一再布线层34一侧形成第二钝化层36，第二钝化层36对应第一再布线层34的位置设置有第二开口(图未示)，在第二开口内形成第一焊球38，第一焊球38填满第二开口，第一焊球38与第一再布线层34电连接。
进一步地，请参阅图9，图9是图1中步骤S103对应的一实施方式的结构示意图，本申请中的附图仅仅是示意性的，在实际应用中，载板11上是包括多个区域，在载板11的多个区域内同时进行封装，载板11上包含至少两个封装单元，每个封装单元包含相邻设置的第一芯片22和第二芯片24，第一塑封层16连续覆盖所有封装单元，因此在进行最后的封装步骤S103之前，还需要切割掉相邻封装单元之间的区域，以获得包含单个封装单元的封装体。
进一步地，将第一再布线层34朝向封装基板60，并使第一再布线层34与封装基板60电连接，由于第一焊球38与第一再布线层34电连接，第一再布线层34与第一芯片22和第二芯片24的非信号传输区(2202和2402)电连接，进而将第一焊球38与封装基板60上的连接焊盘电连接后，第一芯片22和第二芯片24的非信号传输区(2202和2402)与封装基板60实现电连接。
进一步地，去除载板11后则形成如图9所示的封装器件。
在另一实施方式中，在步骤S103之前还可在封装基板60表面形成第二再布线层42。
具体地，请参阅图10，图10是图1中步骤S103之前对应的另一实施方式的结构示意图，在本实施方式中与其他实施方式中封装基板60未做区分，在封装基板60上形成第二再布线层42后，在第二再布线层42一侧形成第三钝化层44，在第三钝化层44上对应第二再布线层42的位置设置第三开口(与未示)，在第三开口内形成第二焊球46，第二焊球46与第二再布线层42电连接。
进一步地，请参阅图11，图11是图1中步骤S103对应的另一实施方式的结构示意图，本申请中的附图仅仅是示意性的，在实际应用中，载板11上是包括多个区域，在载板11的多个区域内同时进行封装，载板11上包含至少两个封装单元，每个封装单元包含相邻设置的第一芯片22和第二芯片24，因此在进行最后的封装步骤S103之前，还需要切割掉相邻封装单元之间的区域，以获得包含单个封装单元的封装体。
进一步地，将第一芯片22和第二芯片24的功能面(220和240)以及连接芯片12的非功能面122朝向封装基板60上的第二再布线层42，并使第二再布线层42上的第二焊球46与第一芯片22和第二芯片24的非信号传输区(2202和2402)上的焊盘电连接，进而使第一芯片22和第二芯片24的非信号传输区(2202和2402)与封装基板60实现电连接。
进一步地，去除载板11后则形成如图11所示的封装器件。
在又一实施方式中，在步骤S103之前还可在第一芯片22和第二芯片24的非信号传输区(2202和2402)的焊盘上形成第一导电柱52。
具体地，请参阅图12，图12是图1中步骤S103之前对应的又一实施方式的结构示意图，为在第一芯片22和第二芯片24的非信号传输区(2202和2402)的焊盘上形成第一导电柱52，首先在第一芯片22和第二芯片24的非信号传输区(2202和2402)上沉积一层金属层(图未示)，然后在金属层上形成图案化的掩膜层，掩膜层对应第一芯片22和第二芯片24的非信号传输区(2202和2402)的焊盘设置有通孔，接着在通孔内形成第一导电柱52，最后去除掩膜层以及未被第一导电柱52覆盖的金属层。
进一步地，请参阅图13，图13是图1中步骤S103对应的又一实施方式的结构示意图，本申请中的附图仅仅是示意性的，在实际应用中，载板11上是包括多个区域，在载板11的多个区域内同时进行封装，载板11上包含至少两个封装单元，每个封装单元包含相邻设置的第一芯片22和第二芯片24，因此在进行最后的封装步骤S103之前，还需要切割掉相邻封装单元之间的区域，以获得包含单个封装单元的封装体。
进一步地，将第一导电柱52朝向封装基板60，并使第一导电柱52与封装基板60键合连接，对封装基板60上的连接焊盘和/或第一导电柱52采用热压或钎焊等方法实现键合连接，进而使第一芯片22和第二芯片24的非信号传输区(2202和2402)与封装基板60实现电连接。
进一步地，去除载板11后则形成如图13所示的封装器件。
进一步地，请参阅图14，图14是图1中步骤S103之后对应的又一实施方式的结构示意图，在步骤S103之后，在第一芯片22和第二芯片24的功能面(220和240)与封装基板60之间形成第二底填胶54，第二底填胶54填满第一芯片22和第二芯片24的非信号传输区(2202和2402)与封装基板60之间的间隙，并填满连接芯片12的非功能面122与封装基板60之间的间隙，覆盖第一导电柱52的两侧。第二底填胶54可进一步固定第一芯片22、第二芯片24、连接芯片12和封装基板60，并保护其上的电路结构。
进一步地，在其他实施方式中，还可在连接芯片12的非功能面122和第一芯片22和第二芯片24的非信号传输区(2202和2402)一侧形成钝化层后，在钝化层上对应连接芯片12的非功能面122以及第一芯片22和第二芯片24的非信号传输区(2202和2402)形成开口，在开口内形成导电柱，将导电柱与封装基板60电连接。
进一步地，在其他实施方式中，若连接芯片12的非功能面122凸出于第一芯片22和第二芯片24的非信号传输区(2202和2402)时，则采用表面带凹槽的封装基板60，连接芯片12至少部分在凹槽内，连接芯片12的非功能面122与凹槽表面通过胶料黏贴，第一芯片22和第二芯片24的非信号传输区(2202和2402)通过导电柱与凹槽两侧的封装基板60表面电连接。
需要说明的是，图11和图13中并不包括如图9中所示的第一塑封层16，但是在实际应用中，使用任一实施方式的方法时，连接芯片12、第一芯片22和第二芯片24两侧可包括、也可不包括第一塑封层16，本申请对此并不做具体限定。
综上，本申请所提供的芯片封装方法，对于第一芯片22和第二芯片24的信号传输区(2200和2400)和非信号传输区(2202和2402)采用不同的连接方式，对于第一芯片22和第二芯片24的信号传输区(2200和2400)，采用连接芯片12连接第一芯片22和第二芯片24，提高第一芯片22和第二芯片24之间的信号传输速率，提高封装器件的性能；对于第一芯片22和第二芯片24的非信号传输区(2202和2402)，采用电连接结构连接封装基板60，能够降低封装成本。
以上所述仅为本申请的实施方式，并非因此限制本申请的专利范围，凡是利用本申请说明书及附图内容所作的等效结构或等效流程变换，或直接或间接运用在其他相关的技术领域，均同理包括在本申请的专利保护范围内。

Claims (3)

1.一种芯片封装方法，其特征在于，所述芯片封装方法包括：
提供一组相邻设置的第一芯片和第二芯片，且所述第一芯片和所述第二芯片功能面上的信号传输区相邻设置，所述第一芯片和所述第二芯片的信号传输区高度小于所述第一芯片和所述第二芯片的非信号传输区的高度；
将连接芯片的功能面上的连接焊盘与所述第一芯片和所述第二芯片的所述信号传输区上的焊盘电连接；
将所述第一芯片和所述第二芯片的功能面以及所述连接芯片的非功能面朝向封装基板，并使所述第一芯片和所述第二芯片的所述非信号传输区与所述封装基板电连接；
所述将所述第一芯片和所述第二芯片的功能面以及所述连接芯片的非功能面朝向封装基板之前，包括：在所述第一芯片和所述第二芯片的所述非信号传输区焊盘上形成第一导电柱；所述将所述第一芯片和所述第二芯片的功能面以及所述连接芯片的非功能面朝向封装基板，并使所述第一芯片和所述第二芯片的所述非信号传输区与所述封装基板电连接，包括：将所述第一导电柱朝向所述封装基板，并使所述第一导电柱与所述封装基板键合连接；或者，
所述提供一组相邻设置的第一芯片和第二芯片，包括：提供可去除的载板，所述载板定义有至少一个区域，一个区域对应一组相邻设置的所述第一芯片和所述第二芯片；在每个所述区域的内侧黏贴所述相邻设置的所述第一芯片和所述第二芯片，且所述第一芯片和所述第二芯片的非功能面朝向所述载板；所述连接芯片与所述信号传输区焊盘电连接后，所述连接芯片的非功能面不凸出于所述非信号传输区；
其中，所述将所述第一芯片和所述第二芯片的功能面以及所述连接芯片的非功能面朝向封装基板之前，包括：在所述载板设置有所述连接芯片一侧形成第一塑封层，所述第一塑封层覆盖所述第一芯片、所述第二芯片以及所述连接芯片；研磨所述第一塑封层，直至所述第一芯片和所述第二芯片的非信号传输区焊盘露出；在所述第一塑封层表面形成第一再布线层，所述第一再布线层与所述非信号传输区焊盘电连接；所述将所述第一芯片和所述第二芯片的功能面以及所述连接芯片的非功能面朝向封装基板，并使所述第一芯片和所述第二芯片的所述非信号传输区与所述封装基板电连接，包括：将所述第一再布线层朝向所述封装基板，并使所述第一再布线层与所述封装基板电连接；去除所述载板；或者，所述将所述第一芯片和所述第二芯片的功能面以及所述连接芯片的非功能面朝向封装基板之前，包括：在所述封装基板表面形成第二再布线层；所述将所述第一芯片和所述第二芯片的功能面以及所述连接芯片的非功能面朝向封装基板，并使所述第一芯片和所述第二芯片的所述非信号传输区与所述封装基板电连接，包括：将所述第一芯片和所述第二芯片的功能面以及所述连接芯片的非功能面朝向所述封装基板上的第二再布线层，并使所述第二再布线层与所述第一芯片和所述第二芯片的所述非信号传输区电连接；去除所述载板。
2.根据权利要求1所述的芯片封装方法，其特征在于，所述将连接芯片的功能面上的连接焊盘与所述第一芯片和所述第二芯片的所述信号传输区上的焊盘电连接之后，包括：
在所述连接芯片的功能面、所述第一芯片和所述第二芯片功能面上的信号传输区之间形成第一底填胶。
3.根据权利要求1所述的芯片封装方法，其特征在于，所述将所述第一芯片和所述第二芯片的功能面以及所述连接芯片的非功能面朝向封装基板，并使所述第一芯片和所述第二芯片的所述非信号传输区与所述封装基板电连接之后，还包括：
在所述第一芯片和所述第二芯片的功能面与所述封装基板之间形成第二底填胶。
CN202010367773.9A 2020-04-30 2020-04-30 一种芯片封装方法 Active CN111554628B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010367773.9A CN111554628B (zh) 2020-04-30 2020-04-30 一种芯片封装方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010367773.9A CN111554628B (zh) 2020-04-30 2020-04-30 一种芯片封装方法

Publications (2)

Publication Number Publication Date
CN111554628A CN111554628A (zh) 2020-08-18
CN111554628B true CN111554628B (zh) 2023-05-16

Family

ID=72007985

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010367773.9A Active CN111554628B (zh) 2020-04-30 2020-04-30 一种芯片封装方法

Country Status (1)

Country Link
CN (1) CN111554628B (zh)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107017238A (zh) * 2016-01-27 2017-08-04 艾马克科技公司 电子装置
CN108428694A (zh) * 2017-02-13 2018-08-21 深圳市中兴微电子技术有限公司 一种系统级封装芯片及其封装方法
CN110197793A (zh) * 2018-02-24 2019-09-03 华为技术有限公司 一种芯片及封装方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103579145B (zh) * 2012-08-10 2017-12-08 欣兴电子股份有限公司 穿孔中介板及其制法与封装基板及其制法
US10074630B2 (en) * 2015-04-14 2018-09-11 Amkor Technology, Inc. Semiconductor package with high routing density patch
US10475747B2 (en) * 2017-08-14 2019-11-12 Taiwan Semiconductor Manufacturing Co., Ltd. Integrated fan-out package and method for fabricating the same

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107017238A (zh) * 2016-01-27 2017-08-04 艾马克科技公司 电子装置
CN108428694A (zh) * 2017-02-13 2018-08-21 深圳市中兴微电子技术有限公司 一种系统级封装芯片及其封装方法
CN110197793A (zh) * 2018-02-24 2019-09-03 华为技术有限公司 一种芯片及封装方法

Also Published As

Publication number Publication date
CN111554628A (zh) 2020-08-18

Similar Documents

Publication Publication Date Title
US6982488B2 (en) Semiconductor package and method for fabricating the same
US6555917B1 (en) Semiconductor package having stacked semiconductor chips and method of making the same
US6621172B2 (en) Semiconductor device and method of fabricating the same, circuit board, and electronic equipment
TW201411788A (zh) 集成電路封裝件及其裝配方法
JPH11260851A (ja) 半導体装置及び該半導体装置の製造方法
US20220352121A1 (en) Semiconductor package having passive support wafer
KR100800475B1 (ko) 적층형 반도체 패키지 및 그 제조방법
JP2002270717A (ja) 半導体装置
US7659620B2 (en) Integrated circuit package employing a flexible substrate
CN111554622A (zh) 一种芯片封装方法
CN111554620A (zh) 一种芯片封装方法
KR100726892B1 (ko) 3차원 칩 적층 패키지 모듈 및 이의 제조방법
CN111554617A (zh) 一种芯片封装方法
CN111554628B (zh) 一种芯片封装方法
CN111554614B (zh) 一种芯片封装方法
CN111554618A (zh) 一种芯片封装方法
TW200411850A (en) Cavity-down MCM package
CN111554631A (zh) 一种芯片封装方法
CN111554629A (zh) 一种芯片封装方法
CN111554615B (zh) 一种芯片封装方法
CN111554625A (zh) 一种芯片封装方法
TWI778654B (zh) 電子封裝件及其製法
JP2000252409A (ja) 半導体チップ
CN111554621A (zh) 一种芯片封装方法
CN111554630A (zh) 一种芯片封装方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant