JP7266454B2 - 配線基板、積層型配線基板、及び配線基板の製造方法 - Google Patents
配線基板、積層型配線基板、及び配線基板の製造方法 Download PDFInfo
- Publication number
- JP7266454B2 JP7266454B2 JP2019084696A JP2019084696A JP7266454B2 JP 7266454 B2 JP7266454 B2 JP 7266454B2 JP 2019084696 A JP2019084696 A JP 2019084696A JP 2019084696 A JP2019084696 A JP 2019084696A JP 7266454 B2 JP7266454 B2 JP 7266454B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- wiring board
- insulating layer
- conductor layer
- insulating
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
- H05K1/111—Pads for surface mounting, e.g. lay-out
- H05K1/112—Pads for surface mounting, e.g. lay-out directly combined with via connections
- H05K1/113—Via provided in pad; Pad over filled via
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
- H05K3/4682—Manufacture of core-less build-up multilayer circuits on a temporary carrier or on a metal foil
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/007—Manufacture or processing of a substrate for a printed circuit board supported by a temporary or sacrificial carrier
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
- H05K3/027—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed by irradiation, e.g. by photons, alpha or beta particles
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/4007—Surface contacts, e.g. bumps
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/42—Plated through-holes or plated via connections
- H05K3/423—Plated through-holes or plated via connections characterised by electroplating method
- H05K3/424—Plated through-holes or plated via connections characterised by electroplating method by direct electroplating
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0284—Details of three-dimensional rigid printed circuit boards
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
- H05K1/0298—Multilayer circuits
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/09—Use of materials for the conductive, e.g. metallic pattern
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/01—Dielectrics
- H05K2201/0183—Dielectric layers
- H05K2201/0195—Dielectric or adhesive layers comprising a plurality of layers, e.g. in a multilayer structure
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/07—Treatments involving liquids, e.g. plating, rinsing
- H05K2203/0703—Plating
- H05K2203/0723—Electroplating, e.g. finish plating
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
- H05K3/108—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by semi-additive methods; masks therefor
Description
[配線基板の構成]
図1は、実施例に係る配線基板1の構成の一例を示す図である。図1においては、配線基板1の断面を模式的に示している。
図2は、実施例における電極パッド40の詳細な構造の一例を示す図である。図2は、図1の部分Aを拡大して示している。上述の通り、電極パッド40は、第1配線構造体10の第1絶縁層11及び第2絶縁層12に埋設される。電極パッド40の外側面40bには、第1配線構造体10の絶縁性樹脂に接するくびれ40aが形成されている。具体的には、電極パッド40は、第1配線構造体10(第1絶縁層11)の下面において端面が露出する第1導電体層41と、第1導電体層41上に形成され、第1導電体層41とは粒界密度が異なる第2導電体層42とを有する。第1導電体層41の厚さは、例えば100~300nm、第2導電体層42の厚さは、例えば10~20μmとすることができる。そして、くびれ40aは、電極パッド40の外側面40bのうち第1導電体層41と第2導電体層42との境界部分43に対応する領域に形成されている。本実施例では、第1導電体層41と第2導電体層42との境界部分43が第1配線構造体10の第1絶縁層11の内部に位置するため、くびれ40aは、第1配線構造体10の第1絶縁層11の内部において第1絶縁層11の絶縁性樹脂に接する。
次に、上記のように構成された配線基板1の製造方法について、具体的に例を挙げながら、図3のフローチャートを参照して説明する。図3は、実施例に係る配線基板1の製造方法の一例を示すフローチャートである。
上記のように構成された配線基板1は、例えば2つの配線基板が積層されて形成される積層型配線基板に応用することができる。図19は、実施例に係る積層型配線基板の構成の一例を示す図である。
10 第1配線構造体
11 第1絶縁層
12 第2絶縁層
13 第3絶縁層
30 接着層
40 電極パッド
40a くびれ
40b 外側面
41 第1導電体層
41a 端面
42 第2導電体層
42a 空隙
43 境界部分
45 ビア
46 ビアホール
100 ベース基板
110 エッチストップ層
120 レジスト層
120a 開口
Claims (9)
- 少なくとも一部が絶縁性樹脂からなる絶縁層と、
前記絶縁層に埋設され、外側面に前記絶縁層の絶縁性樹脂に接するくびれが形成された電極パッドと、
前記絶縁層に埋設され、前記電極パッドに接続するビアと、
を有し、
前記電極パッドは、
前記絶縁層の一面において端面が露出する第1導電体層と、
前記第1導電体層上に形成され、前記第1導電体層とは粒界密度が異なる第2導電体層と、
を有し、
前記くびれは、前記外側面のうち前記第1導電体層と前記第2導電体層との境界部分に対応する領域に形成されることを特徴とする配線基板。 - 前記第2導電体層は、前記第1導電体層よりも粒界密度が小さいことを特徴とする請求項1に記載の配線基板。
- 少なくとも一部が絶縁性樹脂からなる絶縁層と、
前記絶縁層に埋設され、外側面に前記絶縁層の絶縁性樹脂に接するくびれが形成された電極パッドと、
を有し、
前記電極パッドは、
前記絶縁層の一面において端面が露出する第1導電体層と、
前記第1導電体層上に形成され、前記第1導電体層とは粒界密度が異なる第2導電体層と、
を有し、
前記くびれは、前記外側面のうち前記第1導電体層と前記第2導電体層との境界部分に対応する領域に形成され、
前記絶縁層は、
絶縁性樹脂からなる第1絶縁層と、
前記第1絶縁層上に積層され、絶縁性樹脂及び補強部材からなる第2絶縁層と、
を有し、
前記電極パッドは、前記第1絶縁層及び前記第2絶縁層に埋設され、
前記くびれは、前記第1絶縁層の絶縁性樹脂に接することを特徴とする配線基板。 - 前記第1導電体層は、前記絶縁層の一面において露出する端面と前記絶縁層の一面とが同一平面上に位置するように、形成され、
前記絶縁層の一面には、前記配線基板と他の配線基板とを接着するための接着層が形成されることを特徴とする請求項1~3のいずれか一つに記載の配線基板。 - 前記ビアは、前記絶縁層の上端面と面一の上端面を有することを特徴とする請求項1に記載の配線基板。
- 他の配線基板と、
前記他の配線基板上に搭載された請求項1~5のいずれか一つに記載の配線基板と、
を有し、
前記電極パッドは、前記他の配線基板の電極パッドに接合されることを特徴とする積層型配線基板。 - ベース基板上にエッチストップ層及び第1導電体層を形成する工程と、
前記第1導電体層上に、複数の開口を有するレジスト層を形成する工程と、
前記レジスト層の各開口において露出する前記第1導電体層上に、前記第1導電体層とは粒界密度が異なる第2導電体層を形成する工程と、
前記レジスト層を除去して、隣り合う前記第2導電体層の間に空隙を形成する工程と、
前記空隙において前記エッチストップ層が露出するまで前記第1導電体層をエッチングして、前記第1導電体層と前記第2導電体層とを有する電極パッドを形成する工程と、
前記第1導電体層のエッチングと並行して、前記空隙の幅方向に前記第1導電体層と前記第2導電体層との境界部分をエッチングして、前記電極パッドの外側面のうち、前記境界部分に対応する領域にくびれを形成する工程と、
前記エッチストップ層上に、少なくとも一部が絶縁性樹脂からなり前記電極パッドを被覆する絶縁層を形成する工程と、
を有することを特徴とする配線基板の製造方法。 - 前記絶縁層を貫通して前記電極パッドの前記第2導電体層を露出させるビアホールを形成する工程と、
前記絶縁層の前記ビアホールの位置に、前記第2導電体層に接続するビアを形成する工程と、
をさらに有することを特徴とする請求項7に記載の配線基板の製造方法。 - 前記エッチストップ層から前記ベース基板を剥離する工程と、
前記エッチストップ層を除去して、前記絶縁層の一面において前記電極パッドの前記第1導電体層の端面を露出させる工程と、
前記絶縁層の一面に、前記第1導電体層の端面を被覆するように接着層を形成する工程と、
をさらに有することを特徴とする請求項8に記載の配線基板の製造方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2019084696A JP7266454B2 (ja) | 2019-04-25 | 2019-04-25 | 配線基板、積層型配線基板、及び配線基板の製造方法 |
US16/852,924 US10993322B2 (en) | 2019-04-25 | 2020-04-20 | Circuit board, laminated circuit board, and method of manufacturing circuit board |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2019084696A JP7266454B2 (ja) | 2019-04-25 | 2019-04-25 | 配線基板、積層型配線基板、及び配線基板の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2020181913A JP2020181913A (ja) | 2020-11-05 |
JP7266454B2 true JP7266454B2 (ja) | 2023-04-28 |
Family
ID=72917567
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2019084696A Active JP7266454B2 (ja) | 2019-04-25 | 2019-04-25 | 配線基板、積層型配線基板、及び配線基板の製造方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US10993322B2 (ja) |
JP (1) | JP7266454B2 (ja) |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010129899A (ja) | 2008-11-28 | 2010-06-10 | Shinko Electric Ind Co Ltd | 配線基板とその製造方法 |
JP2018061018A (ja) | 2016-09-28 | 2018-04-12 | ローム株式会社 | 半導体装置 |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003023239A (ja) * | 2001-07-05 | 2003-01-24 | Sumitomo Electric Ind Ltd | 回路基板とその製造方法及び高出力モジュール |
JP6057681B2 (ja) * | 2012-11-21 | 2017-01-11 | 新光電気工業株式会社 | 配線基板及びその製造方法 |
JP6532750B2 (ja) | 2015-02-10 | 2019-06-19 | 新光電気工業株式会社 | 配線基板及びその製造方法 |
US10453816B2 (en) * | 2016-09-28 | 2019-10-22 | Rohm Co., Ltd. | Semiconductor device |
-
2019
- 2019-04-25 JP JP2019084696A patent/JP7266454B2/ja active Active
-
2020
- 2020-04-20 US US16/852,924 patent/US10993322B2/en active Active
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010129899A (ja) | 2008-11-28 | 2010-06-10 | Shinko Electric Ind Co Ltd | 配線基板とその製造方法 |
JP2018061018A (ja) | 2016-09-28 | 2018-04-12 | ローム株式会社 | 半導体装置 |
Also Published As
Publication number | Publication date |
---|---|
JP2020181913A (ja) | 2020-11-05 |
US10993322B2 (en) | 2021-04-27 |
US20200344879A1 (en) | 2020-10-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3961537B2 (ja) | 半導体搭載用配線基板の製造方法、及び半導体パッケージの製造方法 | |
JP3914239B2 (ja) | 配線基板および配線基板の製造方法 | |
JP6158676B2 (ja) | 配線基板、半導体装置及び配線基板の製造方法 | |
JP4555852B2 (ja) | 回路基板の製造方法 | |
US9054082B2 (en) | Semiconductor package, semiconductor device, and method for manufacturing semiconductor package | |
JP4558776B2 (ja) | 回路基板の製造方法 | |
JP2006222164A (ja) | 半導体装置及びその製造方法 | |
US9899235B2 (en) | Fabrication method of packaging substrate | |
JP2006165252A (ja) | チップ内蔵基板の製造方法 | |
TWI530238B (zh) | 晶片封裝基板及其製作方法 | |
JP2009253261A (ja) | 高密度回路基板及びその形成方法 | |
JP4170266B2 (ja) | 配線基板の製造方法 | |
JP7145067B2 (ja) | 配線基板及びその製造方法 | |
US10777495B2 (en) | Printed circuit board and semiconductor package including the same | |
JP7266454B2 (ja) | 配線基板、積層型配線基板、及び配線基板の製造方法 | |
JP5188947B2 (ja) | 多層配線基板の製造方法 | |
JP7266469B2 (ja) | 配線基板の製造方法及び積層構造 | |
JP4203537B2 (ja) | 配線基板の製造方法、及び配線基板 | |
JP4549695B2 (ja) | 配線基板の製造方法 | |
JP2009004813A (ja) | 半導体搭載用配線基板 | |
JP4549692B2 (ja) | 配線基板の製造方法 | |
JP4549693B2 (ja) | 配線基板の製造方法 | |
JP5221682B2 (ja) | プリント回路基板及びその製造方法 | |
KR102331487B1 (ko) | 서로 다른 재질의 층간 절연층을 포함하는 인쇄회로기판 및 이의 제조 방법 | |
US20230063719A1 (en) | Method for manufacturing wiring substrate |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20211217 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20211217 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20221027 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20221101 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20221201 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20230404 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20230418 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 7266454 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |