JP2018061018A - 半導体装置 - Google Patents

Abstract

【課題】Ｃｕ電極層の下方の絶縁層にクラックが生じるのを抑制できる半導体装置を提供する。
【解決手段】半導体装置１は、パッシベーション膜２２と、パッシベーション膜２２の上に形成されたバリア電極層４０と、銅を主成分とする金属を含み、バリア電極層４０の主面の上に形成されたＣｕ電極層４１と、酸化銅を含み、Ｃｕ電極層４１の外面を被覆し、かつ、バリア電極層４０の主面と接する外面絶縁膜５０とを含む。
【選択図】図４

Description

本発明は、半導体装置に関する。

特許文献１には、半導体基板と、半導体基板の上に形成された絶縁膜（絶縁層）と、絶縁膜の上に形成された銅配線（Ｃｕ電極層）とを含む半導体装置が開示されている。

特開２０１０−１７１３８６号公報

本願発明者らは、Ｃｕ電極層がバリア電極層を介して絶縁層の上に形成された構造を有する半導体装置を検討している。しかし、このような構造では、絶縁層におけるバリア電極層の周縁の近傍でクラックが生じることがある。本願発明者らは、この原因の一端が、Ｃｕ電極層の外面に形成される酸化銅を含む外面絶縁膜にある点を突き止めた。
外面絶縁膜は、Ｃｕ電極層の外面だけに形成されるのが理想であるが、バリア電極層の周縁の近傍の絶縁層と接するように形成される場合がある。このような構造において、半導体装置が加熱されてＣｕ電極層の熱膨張および外面絶縁膜の熱膨張が生じると、外面絶縁膜の熱膨張に起因する荷重に加えて、Ｃｕ電極層の熱膨張に起因する荷重が外面絶縁膜を介して絶縁層に加えられる。その結果、絶縁層におけるバリア電極層の周縁の近傍において応力が集中し、クラックが生じてしまう。

そこで、本発明の一実施形態は、Ｃｕ電極層の下方の絶縁層にクラックが生じるのを抑制できる半導体装置を提供することを一つの目的とする。

本発明の一実施形態は、絶縁層と、前記絶縁層の上に形成されたバリア電極層と、銅を主成分とする金属を含み、前記バリア電極層の主面の上に形成されたＣｕ電極層と、酸化銅を含み、前記Ｃｕ電極層の外面を被覆し、かつ、前記バリア電極層の主面と接する外面絶縁膜と、を含む、半導体装置を提供する。
この半導体装置では、Ｃｕ電極層の外面を被覆する外面絶縁膜が、バリア電極層の主面と接するように形成されている。したがって、Ｃｕ電極層からの荷重や外面絶縁膜からの荷重が絶縁層に直接加えられるのを抑制できる。

これにより、外面絶縁膜から絶縁層に加えられる荷重を抑制でき、かつ、Ｃｕ電極層から外面絶縁膜を介して絶縁層に加えられる荷重を抑制できる。よって、Ｃｕ電極層の下方の絶縁層にかかる応力を抑制できるから、Ｃｕ電極層の下方の絶縁層にクラックが生じるのを抑制できる半導体装置を提供できる。
本発明の一実施形態は、絶縁層と、前記絶縁層の上に形成されたバリア電極層と、銅を主成分とする金属を含み、前記バリア電極層の主面の上に形成されたＣｕ電極層と、前記Ｃｕ電極層の外面を被覆し、かつ、前記バリア電極層の主面と接する樹脂膜と、前記Ｃｕ電極層および前記樹脂膜の間に介在する外面絶縁膜と、を含む、半導体装置を提供する。

この半導体装置では、外面絶縁膜を介してＣｕ電極層の外面を被覆する樹脂膜が形成されている。この樹脂膜によれば、Ｃｕ電極層の外面が外気と接触するのを抑制できるから、Ｃｕ電極層の外面に酸化銅（外面絶縁膜）が形成されるのを抑制できる。これにより、外面絶縁膜が厚膜化するのを抑制できるから、外面絶縁膜の熱膨張に起因する荷重を抑制できる。

しかも、樹脂膜がバリア電極層の主面と接するように形成されているので、Ｃｕ電極層と樹脂膜との間に形成される外面絶縁膜は、バリア電極層の主面の上に形成される。したがって、Ｃｕ電極層からの荷重や外面絶縁膜からの荷重が絶縁層に直接加えられるのを抑制できる。
これにより、外面絶縁膜から絶縁層に加えられる荷重を抑制でき、かつ、Ｃｕ電極層から外面絶縁膜を介して絶縁層に加えられる荷重を抑制できる。よって、Ｃｕ電極層の下方の絶縁層にかかる応力を抑制できるから、Ｃｕ電極層の下方の絶縁層にクラックが生じるのを抑制できる半導体装置を提供できる。

図１は、本発明の第１実施形態に係る半導体装置を示す底面図である。 図２は、図１の半導体装置の内部構造を示す平面図である。 図３は、図２のIII−III線に沿う断面図である。 図４は、図３の領域IVの拡大図である。 図５は、図４の領域Vの拡大図である。 図６Ａは、図４の配線層の製造工程を説明するための図である。 図６Ｂは、図６Ａの次の工程を示す図である。 図６Ｃは、図６Ｂの次の工程を示す図である。 図６Ｄは、図６Ｃの次の工程を示す図である。 図６Ｅは、図６Ｄの次の工程を示す図である。 図６Ｆは、図６Ｅの次の工程を示す図である。 図６Ｇは、図６Ｆの次の工程を示す図である。 図６Ｈは、図６Ｇの次の工程を示す図である。 図６Ｉは、図６Ｈの次の工程を示す図である。 図７は、図４に対応する部分の拡大図であり、本発明の第２実施形態に係る半導体装置の配線層およびその周辺の構造を示す図である。 図８Ａは、図７の配線層の製造工程を説明するための図である。 図８Ｂは、図８Ａの次の工程を示す図である。 図８Ｃは、図８Ｂの次の工程を示す図である。 図８Ｄは、図８Ｃの次の工程を示す図である。 図９は、外面絶縁膜の厚さおよび加熱時間の関係をシミュレーションにより求めた結果を示すグラフである。 図１０は、図４に対応する部分の拡大図であり、本発明の第３実施形態に係る半導体装置の配線層およびその周辺の構造を示す図である。 図１１は、図１０の領域XIの拡大図である。 図１２は、本発明の第４実施形態に係る半導体装置を示す底面図である。 図１３は、図１２の半導体装置の内部構造を示す平面図である。 図１４は、図１３のXIV-XIV線に沿う断面図である。 図１５は、図１４の領域XVの拡大図である。 図１６は、図１５の領域XVIの拡大図である。 図１７Ａは、図１５の配線層の製造工程を説明するための図である。 図１７Ｂは、図１７Ａの次の工程を示す図である。 図１７Ｃは、図１７Ｂの次の工程を示す図である。 図１７Ｄは、図１７Ｃの次の工程を示す図である。 図１７Ｅは、図１７Ｄの次の工程を示す図である。 図１７Ｆは、図１７Ｅの次の工程を示す図である。 図１７Ｇは、図１７Ｆの次の工程を示す図である。 図１７Ｈは、図１７Ｇの次の工程を示す図である。 図１８は、図１５に対応する部分の拡大図であり、本発明の第５実施形態に係る半導体装置の配線層およびその周辺の構造を示す図である。 図１９Ａは、図１８の配線層の製造工程を説明するための図である。 図１９Ｂは、図１９Ａの次の工程を示す図である。 図１９Ｃは、図１９Ｂの次の工程を示す図である。 図１９Ｄは、図１９Ｃの次の工程を示す図である。 図２０は、外面絶縁膜の厚さおよび加熱時間の関係をシミュレーションにより求めた結果を示すグラフである。

以下では、本発明の実施形態を、添付図面を参照して詳細に説明する。
図１は、本発明の第１実施形態に係る半導体装置１を示す底面図である。図２は、図１の半導体装置１の内部構造を示す平面図である。図３は、図２のIII−III線に沿う断面図である。
半導体装置１は、半導体パッケージの一形態としてＱＦＮ（Quad Flat Non-leaded Package）が適用された半導体装置である。

図１〜図３を参照して、半導体装置１は、ダイパッド２と、リード端子３と、半導体チップ４と、ボンディングワイヤ５（導線）と、それらを封止する封止樹脂６とを含む。封止樹脂６は、エポキシ樹脂を含んでいてもよい。封止樹脂６は、扁平な直方体形状に形成されている。
ダイパッド２は、第１主面２ａと、その反対側の第２主面２ｂと、第１主面２ａおよび第２主面２ｂを接続する側面２ｃとを含む。ダイパッド２は、第１主面２ａの法線方向から見た平面視（以下、単に「平面視」という。）において四角形状に形成されている。ダイパッド２の第２主面２ｂ側の周縁部には、その全周に亘って、第２主面２ｂ側から第１主面２ａ側に向けて窪んだ凹部７が形成されている。

ダイパッド２の凹部７には封止樹脂６が入り込んでいる。これにより、封止樹脂６からのダイパッド２の抜け落ちが抑制されている。ダイパッド２の第２主面２ｂは、凹部７が形成された部分を除いて封止樹脂６から露出している。ダイパッド２の第１主面２ａには、銀めっき膜８が形成されている。一方、封止樹脂６から露出するダイパッド２の第２主面２ｂには、半田めっき膜９が形成されている。

リード端子３は、ダイパッド２の周囲に複数個設けられている。より具体的には、リード端子３は、この形態では、ダイパッド２の各側面２ｃと対向する位置に、複数個ずつ（この形態では９個ずつ）設けられている。
ダイパッド２の一つの側面２ｃに対向するリード端子３は、一つの側面２ｃに沿って等間隔に配列されており、かつ、一つの側面２ｃに直交する方向に延びる直方体形状に形成されている。

リード端子３は、第１主面３ａと、その反対側の第２主面３ｂと、第１主面３ａおよび第２主面３ｂを接続する側面３ｃとを含む。リード端子３の第２主面３ｂには、第２主面３ｂ側から第１主面３ａ側に向けて窪んだ凹部１０が形成されている。
リード端子３の凹部１０は、ダイパッド２側の端部に形成されている。リード端子３の凹部１０には封止樹脂６が入り込んでいる。これにより、封止樹脂６からのリード端子３の抜け落ちが抑制されている。

リード端子３の第２主面３ｂは、凹部１０が形成された部分を除いて封止樹脂６から露出している。リード端子３の第１主面３ａには、銀めっき膜１１が形成されている。封止樹脂６から露出するリード端子３の第２主面３ｂには、半田めっき膜１２が形成されている。
半導体チップ４は、平面視において四角形状に形成されており、第１主面４ａと、第１主面４ａの反対側に位置する第２主面４ｂと、第１主面４ａおよび第２主面４ｂを接続する側面４ｃとを含む。半導体チップ４の第１主面４ａの上には、複数の配線層１３が形成されており、半導体チップ４の第２主面４ｂの上には、第２主面４ｂを被覆する金属膜１４が形成されている。

複数の配線層１３は、互いに間隔を空けて半導体チップ４の第１主面４ａの上に形成されている。各配線層１３は、ボンディングワイヤ５に機械的および電気的に接続されたパッド部１３ａと、パッド部１３ａからパッシベーション膜２２上の他の領域に引き出された引き出し部１３ｂとを一体的に含む。各配線層１３のパッド部１３ａは、この形態では、平面視において四角形状に形成されている。

図２および図３を参照して、パッド部１３ａの幅Ｗは、５μｍ以上３００μｍ以下であってもよい。パッド部１３ａの厚さＴ１は、３μｍ以上２５μｍ以下であってもよい。パッド部１３ａのアスペクト比Ｒ（＝厚さＴ１／幅Ｗ）は、０＜Ｒ≦１であってもよい。互いに隣り合うパッド部１３ａ間の距離Ｌは、２０μｍ以下であってもよい。
半導体チップ４の第２主面４ｂに形成された金属膜１４は、金属製の接合材１５を介してダイパッド２の第１主面２ａ（銀めっき膜８）と接合されている。接合材１５は、半田であってもよいし、金属製のペースト材であってもよい。

半導体チップ４は、第１主面４ａを上方に向けた姿勢で、ダイパッド２に支持されている。半導体チップ４およびダイパッド２の電気的な接続が不要な場合には、金属製の接合材１５に代えて絶縁材料製の接合材を用いて半導体チップ４およびダイパッド２を接合させてもよい。この場合、ダイパッド２の第１主面２ａから銀めっき膜８が除かれてもよい。

半導体チップ４の第１主面４ａの上に形成された配線層１３は、ボンディングワイヤ５を介して、対応するリード端子３と電気的に接続されている。ボンディングワイヤ５は、アルミニウム、銅または金を含んでいてもよい。
図４は、図３の領域IVの拡大図である。図５は、図４の領域Vの拡大図である。
図４を参照して、半導体チップ４は、半導体基板２０と、多層配線構造２１と、パッシベーション膜２２（絶縁層）と、複数の配線層１３とを含む。図４では、複数の配線層１３のうちの一つの配線層１３のパッド部１３ａだけを示している。

半導体基板２０は、シリコン基板であってもよい。半導体基板２０は、機能素子が形成された素子形成面２０ａを有している。素子形成面２０ａに形成される機能素子としては、ダイオード、トランジスタ、抵抗、キャパシタ等を例示できる。
多層配線構造２１は、半導体基板２０の素子形成面２０ａの上に形成された複数の層間絶縁膜２３，２４，２５と、複数の層間絶縁膜２３，２４，２５内に形成された複数の電極層２６，２７とを含む。

複数の層間絶縁膜２３，２４，２５は、半導体基板２０の素子形成面２０ａの上に形成された第１層間絶縁膜２３と、第１層間絶縁膜２３の上に形成された第２層間絶縁膜２４と、第２層間絶縁膜２４の上に形成された第３層間絶縁膜２５とを含む。第１層間絶縁膜２３、第２層間絶縁膜２４および第３層間絶縁膜２５は、それぞれ、酸化膜（ＳｉＯ_２膜）または窒化膜（ＳｉＮ膜）を含んでいてもよい。

複数の電極層２６，２７は、第１層間絶縁膜２３の上に形成され、かつ、第２層間絶縁膜２４に被覆された第１電極層２６と、第２層間絶縁膜２４の上に形成され、かつ、第３層間絶縁膜２５に被覆された第２電極層２７とを含む。第１電極層２６および第２電極層２７は、それぞれ、銅またはアルミニウムを含んでいてもよい。
第１電極層２６の下面には、第１下面バリア電極層２８が形成されている。第１下面バリア電極層２８は、第１電極層２６を構成する電極材料が第１層間絶縁膜２３内に拡散するのを抑制する。

第１電極層２６の上面には、第１上面バリア電極層２９が形成されている。第１上面バリア電極層２９は、第１電極層２６を構成する電極材料が第２層間絶縁膜２４内に拡散するのを抑制する。
第２電極層２７の下面には、第２下面バリア電極層３０が形成されている。第２下面バリア電極層３０は、第２電極層２７を構成する電極材料が第２層間絶縁膜２４内に拡散するのを抑制する。

第２電極層２７の上面には、第２上面バリア電極層３１が形成されている。第２上面バリア電極層３１は、第２電極層２７を構成する電極材料が第３層間絶縁膜２５内に拡散するのを抑制する。
第１下面バリア電極層２８および第２下面バリア電極層３０は、窒化チタン層またはチタン層からなる単層構造を有していてもよいし、窒化チタン層および窒化チタン層の上に形成されたチタン層を含む積層構造を有していてもよい。

第１上面バリア電極層２９および第２上面バリア電極層３１は、窒化チタン層またはチタン層からなる単層構造を有していてもよいし、窒化チタン層および窒化チタン層の上に形成されたチタン層を含む積層構造を有していてもよい。
パッシベーション膜２２は、多層配線構造２１を被覆するように多層配線構造２１の上に形成されている。より具体的には、パッシベーション膜２２は、第３層間絶縁膜２５を被覆するように第３層間絶縁膜２５の上に形成されている。

パッシベーション膜２２は、酸化膜（ＳｉＯ_２膜）、ＢＰＳＧ（Boron Phosphorus Silicon Glass）膜または窒化膜（ＳｉＮ膜）を含んでいてもよい。パッシベーション膜２２は、第３層間絶縁膜２５の表面からこの順に積層された窒化膜（ＳｉＮ膜）および酸化膜（ＳｉＯ_２膜）を含む積層構造を有していてもよい。パッシベーション膜２２は、この形態では、窒化膜（ＳｉＮ膜）である。

第１電極層２６の上面および第２電極層２７の下面の間の第２層間絶縁膜２４には、第２層間絶縁膜２４を貫通する第１ビア電極３２が形成されている。第１電極層２６は、第１ビア電極３２を介して第２電極層２７と電気的に接続されている。
第１ビア電極３２と第２層間絶縁膜２４との間には、第１バリア電極膜３３が形成されている。第１ビア電極３２は、タングステンを含んでいてもよい。第１バリア電極膜３３は、窒化チタンを含んでいてもよい。

第２電極層２７の上面上のパッシベーション膜２２および第３層間絶縁膜２５には、パッシベーション膜２２および第３層間絶縁膜２５を貫通する第２ビア電極３４が形成されている。第２ビア電極３４は、パッシベーション膜２２から露出し、かつ、第２電極層２７と電気的に接続されている。
第２ビア電極３４の露出面は、パッシベーション膜２２の表面と面一に形成されている。第２ビア電極３４および第３層間絶縁膜２５の間、ならびに、第２ビア電極３４およびパッシベーション膜２２の間には、第２バリア電極膜３５が形成されている。第２ビア電極３４は、タングステンを含んでいてもよい。第２バリア電極膜３５は、窒化チタンを含んでいてもよい。

配線層１３は、第２ビア電極３４を覆うようにパッシベーション膜２２の上に形成されている。配線層１３は、パッシベーション膜２２の上に形成されたバリア電極層４０と、銅を主成分とする金属を含み、バリア電極層４０の主面の上に形成されたＣｕ電極層４１とを含む積層構造を有している。バリア電極層４０は、Ｃｕ電極層４１を構成する電極材料がパッシベーション膜２２内に拡散するのを抑制する。

「銅を主成分とする金属」とは、Ｃｕ電極層４１を構成する銅の質量比率（質量％）が、Ｃｕ電極層４１を構成する他の成分に対して最も高い金属のことをいう（以下、同じ）。Ｃｕ電極層４１がアルミニウム−銅合金（Ａｌ−Ｃｕ合金）からなる場合、銅の質量比率Ｒ_Ｃｕは、アルミニウムの質量比率Ｒ_Ａｌよりも高い（Ｒ_Ｃｕ＞Ｒ_Ａｌ）。
Ｃｕ電極層４１がアルミニウム−シリコン−銅合金（Ａｌ−Ｓｉ−Ｃｕ合金）からなる場合、銅の質量比率Ｒ_Ｃｕは、アルミニウムの質量比率Ｒ_Ａｌおよびシリコンの質量比率Ｒ_Ｓｉよりも高い（Ｒ_Ｃｕ＞Ｒ_Ａｌ、かつ、Ｒ_Ｃｕ＞Ｒ_Ｓｉ）。

「銅を主成分とする金属」には、微量の不純物を含む場合はあるが、純度９９．９９９９％（６Ｎ）以上の高純度銅や、純度９９．９９％（４Ｎ）以上の高純度銅等も含まれる。
バリア電極層４０は、第２ビア電極３４を覆うようにパッシベーション膜２２の上に形成されている。バリア電極層４０は、第２ビア電極３４を介して第１電極層２６および第２電極層２７と電気的に接続されている。

バリア電極層４０は、１００ｎｍ以上５００ｎｍ以下（この形態では１００ｎｍ程度）の厚さを有していてもよい。バリア電極層４０は、単一の金属層からなる単層構造を有していてもよい。バリア電極層４０は、複数の金属層が積層された積層構造を有していてもよい。
バリア電極層４０は、Ｃｕ電極層４１の熱膨張率よりも小さい熱膨張率を有していることが好ましい。また、バリア電極層４０は、Ｃｕ電極層４１の剛性率よりも大きい剛性率を有していることが好ましい。

バリア電極層４０は、チタン、窒化チタン、タンタル、タングステン、モリブデン、クロムまたはルテニウムのうちの少なくとも１種を含んでいてもよい。これらの金属材料によれば、Ｃｕ電極層４１の熱膨張率よりも小さい熱膨張率（４μｍ／ｍ・Ｋ以上９μｍ／ｍ・Ｋ以下）を有するバリア電極層４０を実現できる。Ｃｕ電極層４１が高純度銅からなる場合、Ｃｕ電極層４１の熱膨張率は１６．５μｍ／ｍ・Ｋ程度である。

バリア電極層４０は、タンタル、タングステン、モリブデン、クロムまたはルテニウムのうちの少なくとも１種を含んでいてもよい。これらの金属材料によれば、Ｃｕ電極層４１の熱膨張率よりも小さい熱膨張率（４μｍ／ｍ・Ｋ以上７μｍ／ｍ・Ｋ以下）を有するバリア電極層４０を実現できる。
また、これらの金属材料によれば、Ｃｕ電極層４１の剛性率よりも大きい剛性率（５０Ｇｐａ以上１８０Ｇｐａ以下）を有するバリア電極層４０を実現できる。Ｃｕ電極層４１が高純度銅からなる場合、Ｃｕ電極層４１の剛性率は４８Ｇｐａ程度である。

図４および図５を参照して、Ｃｕ電極層４１は、配線層１３の内の大部分を占めている。Ｃｕ電極層４１は、３μｍ以上２０μｍ以下の厚さを有していてもよい。Ｃｕ電極層４１は、上面４１ａ（第１面）と、上面４１ａの反対側に位置する下面４１ｂ（第２面）と、上面４１ａおよび下面４１ｂを接続する側面４１ｃとを有している。Ｃｕ電極層４１の下面４１ｂは、バリア電極層４０と機械的および電気的に接続されている。

Ｃｕ電極層４１の下面４１ｂの周縁は、バリア電極層４０の周縁（側面）からバリア電極層４０の内方に間隔を空けた位置に形成されている。Ｃｕ電極層４１の下面４１ｂは、パッシベーション膜２２の表面に沿う方向に関して、Ｃｕ電極層４１の上面４１ａよりも幅狭に形成されている。
より具体的には、Ｃｕ電極層４１において、側面４１ｃの下面４１ｂ側の領域には、Ｃｕ電極層４１の内方に向かって窪み、かつ、バリア電極層４０の縁部の上面を露出させる凹部４６が形成されている。

凹部４６は、Ｃｕ電極層４１の内方に向かう凸湾曲状に形成されている。これにより、凹部４６の内面は、凸湾曲面とされている。この凹部４６によって、Ｃｕ電極層４１の下面４１ｂが、Ｃｕ電極層４１の上面４１ａよりも幅狭に形成されている。図５を参照して、バリア電極層４０に対するＣｕ電極層４１の積層方向に関して、凹部４６の幅Ｄは、５０ｎｍ以上１０００ｎｍ以下であってもよい。

Ｃｕ電極層４１の側面４１ｃは、この形態では、バリア電極層４０の周縁（側面）よりも外側に位置している。したがって、バリア電極層４０の周縁（側面）は、この形態では、Ｃｕ電極層４１の下面４１ｂの周縁とＣｕ電極層４１の側面４１ｃとの間の領域に位置している。Ｃｕ電極層４１の側面４１ｃは、バリア電極層４０の周縁（側面）よりも内側に位置していてもよい。

図４および図５を参照して、Ｃｕ電極層４１の外面には、Ｃｕ電極層４１の外面を被覆するように外面絶縁膜５０が形成されている。外面絶縁膜５０は、Ｃｕ電極層４１を構成する銅が自然酸化することによって形成された自然酸化膜を含む。
したがって、外面絶縁膜５０は、酸化銅（Ｃｕ_２Ｏおよび／またはＣｕＯ）を含む。図５を参照して、外面絶縁膜５０は、バリア電極層４０の厚さＴ２よりも小さい厚さＴ３を有している。

外面絶縁膜５０は、Ｃｕ電極層４１の側面４１ｃを被覆しており、かつ、バリア電極層４０の主面と接している。外面絶縁膜５０は、バリア電極層４０の周縁（側面）からバリア電極層４０の内方に間隔を空けた位置において、バリア電極層４０の主面と接しており、かつ、バリア電極層４０を挟んでパッシベーション膜２２と対向している。
より具体的には、外面絶縁膜５０は、Ｃｕ電極層４１の側面４１ｃから側面４１ｃに形成された凹部４６の内面に沿って連続的に延びており、かつ、凹部４６内においてバリア電極層４０の主面と接している。外面絶縁膜５０は、一方表面およびその反対側の他方表面（Ｃｕ電極層４１側の表面）が、Ｃｕ電極層４１の側面４１ｃおよび凹部４６の内面に沿って形成されている。

この形態では、外面絶縁膜５０は、凹部４６の内面を含むＣｕ電極層４１の側面４１ｃの全域を被覆している。Ｃｕ電極層４１の凹部４６において、バリア電極層４０の主面は、Ｃｕ電極層４１および外面絶縁膜５０から露出している。
したがって、外面絶縁膜５０は、パッシベーション膜２２とは接していない。封止樹脂６は、Ｃｕ電極層４１の凹部４６を埋めている。外面絶縁膜５０は、Ｃｕ電極層４１の凹部４６内において封止樹脂６を介してバリア電極層４０の主面と対向している。

配線層１３は、Ｃｕ電極層４１の上面４１ａに形成されたパッド電極層５２を含む。パッド電極層５２は、Ｃｕ電極層４１の上面４１ａのほぼ全域を被覆するようにＣｕ電極層４１の上面４１ａの上に形成されている。
パッド電極層５２は、Ｃｕ電極層４１の上面４１ａと機械的および電気的に接続された第１部分５３と、第１部分５３からＣｕ電極層４１の側方に張り出した第２部分５４とを含む。パッド電極層５２、より具体的には、パッド電極層５２の第２部分５４は、外面絶縁膜５０と接している。

パッド電極層５２は、この形態では、Ｃｕ電極層４１の上面４１ａの上に形成されたニッケル層５５と、ニッケル層５５の上に形成されたパラジウム層５６とを含む積層構造を有している。パラジウム層５６は、ニッケル層５５の厚さよりも小さい厚さで形成されている。
ニッケル層５５の厚さは、０．５μｍ以上５μｍ以下であってもよい。パラジウム層５６の厚さは、０．０５μｍ以上２μｍ以下であってもよい。ボンディングワイヤ５は、配線層１３のパッド電極層５２に接続されている。

図６Ａ〜図６Ｉは、図４の配線層１３の製造工程を説明するための図である。以下では、Ｃｕ電極層４１が高純度銅からなる場合を例にとって説明する。
まず、図６Ａを参照して、多層配線構造２１の上にパッシベーション膜２２が形成された半導体基板２０（図４も併せて参照）が準備される。パッシベーション膜２２および第３層間絶縁膜２５には、これらを貫通する第２ビア電極３４が形成されている。

次に、バリア電極層４０および銅シード層６０が、パッシベーション膜２２の表面の上にこの順に形成される。バリア電極層４０および銅シード層６０は、それぞれ、スパッタ法によって形成されてもよい。バリア電極層４０は、１００ｎｍ以上５００ｎｍ以下の厚さで形成されてもよい。
次に、図６Ｂを参照して、所定パターンを有するマスク６１が、銅シード層６０の上に形成される。マスク６１は、銅シード層６０においてＣｕ電極層４１を形成すべき領域を露出させる開口６１ａを選択的に有している。

次に、図６Ｃを参照して、Ｃｕ電極層４１が形成される。Ｃｕ電極層４１は、マスク６１の開口６１ａから露出する銅シード層６０の表面の上に形成される。Ｃｕ電極層４１は、電解銅めっき法によって形成されてもよい。Ｃｕ電極層４１は、マスク６１の開口６１ａの深さ方向途中部まで形成される。Ｃｕ電極層４１は、銅シード層６０と一体的に形成される。

次に、図６Ｄを参照して、ニッケル層５５およびパラジウム層５６が、Ｃｕ電極層４１の上面４１ａの上にこの順に形成される。ニッケル層５５およびパラジウム層５６は、それぞれ、マスク６１の開口６１ａから露出するＣｕ電極層４１の上面４１ａの上に形成される。ニッケル層５５およびパラジウム層５６は、それぞれ、無電解めっき法によって形成されてもよい。

次に、図６Ｅを参照して、マスク６１が除去される。
次に、図６Ｆを参照して、銅シード層６０の不要な部分が、除去される。銅シード層６０は、ウエットエッチングによって除去されてもよい。この工程では、銅シード層６０の厚さに応じた分だけＣｕ電極層４１の側面４１ｃも除去される。そのため、Ｃｕ電極層４１の側面４１ｃは、パッド電極層５２の側面よりも内方に位置するように形成される。

これにより、パッド電極層５２が形成される。パッド電極層５２は、Ｃｕ電極層４１の上面４１ａに機械的および電気的に接続された第１部分５３と、第１部分５３からバリア電極層４０の側方に張り出した第２部分５４とを含む。
次に、図６Ｇを参照して、バリア電極層４０の不要な部分が、除去される。バリア電極層４０は、ウエットエッチングによって除去されてもよい。この工程では、バリア電極層４０の厚さに応じた分だけ、Ｃｕ電極層４１の直下に位置するバリア電極層４０が除去される。そのため、バリア電極層４０の側面は、Ｃｕ電極層４１の側面４１ｃよりも内方に位置するように形成される。

次に、図６Ｈを参照して、Ｃｕ電極層４１において下面４１ｂおよび側面４１ｃを接続する角部が除去される。Ｃｕ電極層４１の角部は、ウエットエッチングによって除去されてもよい。
ウエットエッチング工程は、バリア電極層４０の主面が露出するまで行われる。これにより、Ｃｕ電極層４１における側面４１ｃの下面４１ｂ側の領域に、バリア電極層４０の縁部の上面を露出させる凹部４６が形成される。

次に、図６Ｉを参照して、半導体基板２０が加熱されて、パッド電極層５２にボンディングワイヤ５が接合される。ボンディングワイヤ５の接合工程は、より具体的には、ダイパッド２およびリード端子３を含むリードフレーム（図示せず）が準備され、リードフレームのダイパッド２に半導体チップ４が接合された後、実施される。
半導体基板２０は、たとえば２００℃程度まで加熱される。この工程では、半導体基板２０に加えてＣｕ電極層４１も加熱されるため、Ｃｕ電極層４１の外面に酸化銅を含む自然酸化膜が形成される。

この自然酸化膜によって、外面絶縁膜５０が形成される。Ｃｕ電極層４１の凹部４６は、バリア電極層４０の縁部の上面を露出させるように形成されるため、外面絶縁膜５０は、バリア電極層４０の縁部の上面と接するように形成される。外面絶縁膜５０は、バリア電極層４０の周縁（側面）からバリア電極層４０の内方に間隔を空けた位置において、バリア電極層４０の主面と接するように形成される。

その後、半導体チップ４がリードフレームと共に封止樹脂６によって封止される。そして、封止樹脂６のダイシング工程が実施されて、半導体装置１が切り出される。以上の工程を経て、半導体装置１が製造される。
以上、半導体装置１では、Ｃｕ電極層４１の外面を被覆する外面絶縁膜５０が、バリア電極層４０の主面と接するように形成されている。特に、半導体装置１では、バリア電極層４０の主面を露出させる凹部４６がＣｕ電極層４１の側面４１ｃに形成されており、外面絶縁膜５０が、Ｃｕ電極層４１の凹部４６の内面に沿って形成されている。

したがって、バリア電極層４０の周縁（側面）からバリア電極層４０の内方に間隔を空けた位置で、バリア電極層４０の主面と接する外面絶縁膜５０を形成することができる。
これにより、Ｃｕ電極層４１からの荷重や外面絶縁膜５０からの荷重がパッシベーション膜２２に直接加えられるのを抑制できる。その結果、外面絶縁膜５０からパッシベーション膜２２に加えられる荷重を抑制でき、かつ、Ｃｕ電極層４１から外面絶縁膜５０を介してパッシベーション膜２２に加えられる荷重を抑制できる。

よって、Ｃｕ電極層４１の下方のパッシベーション膜２２にかかる応力を抑制できるから、Ｃｕ電極層の下方のパッシベーション膜２２にクラックが生じるのを抑制できる構造の半導体装置１を提供できる。
また、半導体装置１では、バリア電極層４０が、Ｃｕ電極層４１の熱膨張率よりも低い熱膨張率を有している。したがって、バリア電極層４０の熱膨張による変形量を、Ｃｕ電極層４１の熱膨張による変形量よりも小さくすることができる。

これにより、バリア電極層４０からの荷重がパッシベーション膜２２に伝わることを抑制でき、かつ、Ｃｕ電極層４１からの荷重がバリア電極層４０を介してパッシベーション膜２２に伝わることを抑制できる。よって、パッシベーション膜２２においてクラックが生じるのを抑制できる。
特に、バリア電極層４０が、Ｃｕ電極層４１の剛性率よりも高い剛性率を有している場合、Ｃｕ電極層４１からの荷重や外面絶縁膜５０からの荷重に起因するバリア電極層４０の変形を抑制できる。その結果、Ｃｕ電極層４１からの荷重や外面絶縁膜５０からの荷重が、バリア電極層４０を介してパッシベーション膜２２に伝わるのを効果的に抑制できる。

図７は、図４に対応する部分の拡大図であり、本発明の第２実施形態に係る半導体装置７１の配線層１３およびその周辺の構造を示す図である。以下では、第１実施形態において述べた構造に対応する構造については、同一の参照符号を付して説明を省略する。
図７を参照して、半導体装置７１は、パッシベーション膜２２を含む。パッシベーション膜２２の上には、バリア電極層４０が形成されている。バリア電極層４０の主面の上には、Ｃｕ電極層４１が形成されている。

Ｃｕ電極層４１の外面には、外面を被覆し、かつ酸化銅を含む外面絶縁膜５０が形成されている。Ｃｕ電極層４１の上面４１ａの上には、パッド電極層５２が形成されている。
半導体装置７１は、外面絶縁膜５０を介してＣｕ電極層４１の外面を被覆し、かつバリア電極層４０の主面と接する樹脂膜７２をさらに含む。封止樹脂６は、樹脂膜７２を被覆するように形成されている。

樹脂膜７２は、封止樹脂６の樹脂材料とは異なる樹脂材料を含む。樹脂膜７２は、フェノール樹脂、ポリイミド樹脂またはポリアミド樹脂のうちの少なくとも１種を含んでいてもよい。
樹脂膜７２は、Ｃｕ電極層４１の外面に加えて、パッド電極層５２の外面を被覆している。樹脂膜７２は、ボンディングワイヤ５が接続されたパッド電極層５２の上面を露出させるパッド開口７３を含む。樹脂膜７２は、Ｃｕ電極層４１の凹部４６を埋めている。

この形態では、樹脂膜７２が形成された後にボンディングワイヤ５がパッド電極層５２に接合される。したがって、Ｃｕ電極層４１の外面のうちの樹脂膜７２によって被覆されている部分は外気と接触しないので、Ｃｕ電極層４１の外面に自然酸化膜を含む外面絶縁膜５０が形成されるのが抑制される。
図７では、Ｃｕ電極層４１の凹部４６の内面に沿って外面絶縁膜５０が形成されている形態が示されているが、Ｃｕ電極層４１の凹部４６の内面に沿って、必ずしも外面絶縁膜５０が形成されるわけではない。

Ｃｕ電極層４１の凹部４６の内面には、外面絶縁膜５０により被覆された部分と、外面絶縁膜５０により被覆されていない部分が含まれていてもよい。Ｃｕ電極層４１と樹脂膜７２との間に介在する外面絶縁膜５０の厚さＴ３は、０ｎｍ以上４００ｎｍ以下であってもよい。外面絶縁膜５０の厚さＴ３は、好ましくは０ｎｍ以上２００ｎｍ以下である。
外面絶縁膜５０は、Ｃｕ電極層４１の凹部４６の内面に沿って形成されていてもよい。この場合、樹脂膜７２は、Ｃｕ電極層４１の凹部４６内において、外面絶縁膜５０およびバリア電極層４０と接している。

外面絶縁膜５０は、Ｃｕ電極層４１の凹部４６内において、樹脂膜７２を挟んでバリア電極層４０と対向している部分と、バリア電極層４０の主面と接している部分とを含んでいてもよい。
外面絶縁膜５０は、Ｃｕ電極層４１の凹部４６外の領域だけに形成されていてもよい。この場合、樹脂膜７２は、Ｃｕ電極層４１の凹部４６内において、Ｃｕ電極層４１およびバリア電極層４０と接している。

外面絶縁膜５０は、Ｃｕ電極層４１の凹部４６の内面において、凹部４６の内面を被覆する部分と、凹部４６の内面を露出させる部分を含んでいてもよい。
この場合、Ｃｕ電極層４１の凹部４６内において外面絶縁膜５０の被覆部が形成された部分では、樹脂膜７２は、外面絶縁膜５０およびバリア電極層４０と接している。一方、Ｃｕ電極層４１の凹部４６内において外面絶縁膜５０の露出部が形成された部分では、樹脂膜７２は、Ｃｕ電極層４１およびバリア電極層４０と接している。

封止樹脂６は、樹脂膜７２に形成されたパッド開口７３を埋めて、樹脂膜７２を被覆するように形成されている。
図８Ａ〜図８Ｄは、図７の配線層１３の製造工程を説明するための図である。以下では、Ｃｕ電極層４１が高純度銅からなる場合を例にとって説明する。
まず、図８Ａを参照して、図６Ａ〜図６Ｇの工程を経て、パッシベーション膜２２の上に配線層１３が形成された構造を有する中間体が準備される。

次に、図８Ｂを参照して、樹脂膜７２が、配線層１３を被覆するようにパッシベーション膜２２の上に形成される。樹脂膜７２は、たとえば感光性樹脂（この形態ではフェノール樹脂）を塗布することによって形成される。次に、パッド開口７３を形成すべき領域を被覆するフォトマスク８０を介して、樹脂膜７２が露光される。
次に、図８Ｃを参照して、樹脂膜７２が現像されて、パッド開口７３が形成される。

次に、図８Ｄを参照して、半導体基板２０が加熱されて、ボンディングワイヤ５が、パッド電極層５２に接合される。ボンディングワイヤ５の接合工程は、ダイパッド２およびリード端子３を含むリードフレーム（図示せず）が準備され、リードフレームのダイパッド２に半導体チップ４が接合された後、実施される。
半導体基板２０は、たとえば２００℃程度まで加熱される。この工程では、半導体基板２０に加えてＣｕ電極層４１も加熱されるため、Ｃｕ電極層４１の外面に酸化銅を含む自然酸化膜が形成される。

この自然酸化膜によって、外面絶縁膜５０が形成される。その後、半導体チップ４がリードフレームと共に封止樹脂６によって封止される。そして、封止樹脂６のダイシング工程が実施されて、半導体装置７１が切り出される。以上の工程を経て、半導体装置７１が製造される。
図９は、外面絶縁膜５０の厚さＴ３および加熱時間の関係をシミュレーションにより求めた結果を示すグラフである。図９において、縦軸は、外面絶縁膜５０の厚さＴ３であり、横軸は、半導体基板２０の加熱時間である。半導体基板２０の加熱温度は、２００℃程度である。

図９には、曲線Ｌ１と曲線Ｌ２とが示されている。曲線Ｌ１は、樹脂膜７２が形成されていない場合の関係を示している。曲線Ｌ２は、樹脂膜７２が形成されている場合の関係を示している。
曲線Ｌ１および曲線Ｌ２を参照して、半導体基板２０の加熱時間が短い程、外面絶縁膜５０の厚さＴ３が小さく、半導体基板２０の加熱時間が長い程、外面絶縁膜５０の厚さＴ３が大きくなることが分かった。

曲線Ｌ１を参照して、樹脂膜７２が形成されていない場合、外面絶縁膜５０の厚さＴ３は、加熱時間が０．５時間で１００ｎｍを超え、加熱時間が２．５時間で３５０ｎｍを超えていた。
これに対して、曲線Ｌ２を参照して、樹脂膜７２が形成されている場合、外面絶縁膜５０の厚さＴ３は、加熱時間が２．５時間であっても１００ｎｍ以下となった。したがって、Ｃｕ電極層４１の外面を被覆する樹脂膜７２を形成することによって、Ｃｕ電極層４１の外面に形成される外面絶縁膜５０（自然酸化膜）の厚膜化を抑制できることが分かった。

以上、半導体装置７１では、外面絶縁膜５０を介してＣｕ電極層４１の外面を被覆する樹脂膜７２が形成されている。この樹脂膜７２によれば、Ｃｕ電極層４１の外面が外気と接触するのを抑制できる。
これにより、Ｃｕ電極層４１の外面に外面絶縁膜５０（自然酸化膜）が形成されるのを抑制できると同時に、Ｃｕ電極層４１の外面において外面絶縁膜５０（自然酸化膜）が成長するのを抑制できる。その結果、外面絶縁膜５０が厚膜化するのを抑制できるから、外面絶縁膜５０の熱膨張に起因する荷重を抑制できる。

しかも、樹脂膜７２は、バリア電極層４０の主面と接するように形成されている。そのため、Ｃｕ電極層４１および樹脂膜７２の間に形成される外面絶縁膜５０は、バリア電極層４０の主面の上に形成される。したがって、Ｃｕ電極層４１からの荷重や外面絶縁膜５０からの荷重がパッシベーション膜２２に直接加えられるのを抑制できる。
特に、半導体装置７１では、Ｃｕ電極層４１の側面４１ｃに凹部４６が形成されており、樹脂膜７２が、Ｃｕ電極層４１の凹部４６を埋めている。これにより、Ｃｕ電極層４１の凹部４６内で外面絶縁膜５０（自然酸化膜）が形成されるのを抑制できると同時に、Ｃｕ電極層４１の凹部４６内で外面絶縁膜５０（自然酸化膜）が厚膜化するのを抑制できる。また、外面絶縁膜５０を、バリア電極層４０の周縁（側面）からバリア電極層４０の内方に間隔を空けた位置に確実に形成できる。

したがって、外面絶縁膜５０からパッシベーション膜２２に加えられる荷重を抑制でき、かつ、Ｃｕ電極層４１から外面絶縁膜５０を介してパッシベーション膜２２に加えられる荷重を抑制できる。
よって、Ｃｕ電極層４１の下方のパッシベーション膜２２にかかる応力を抑制できるから、Ｃｕ電極層４１の下方のパッシベーション膜２２にクラックが生じるのを抑制できる。

図１０は、図４に対応する部分の拡大図であり、本発明の第３実施形態に係る半導体装置８１の配線層１３およびその周辺の構造を示す図である。図１１は、図１０の領域XIの拡大図である。以下では、第１実施形態において述べた構造に対応する構造については、同一の参照符号を付して説明を省略する。
第１実施形態では、ウエットエッチングによって、Ｃｕ電極層４１の下面４１ｂと側面４１ｃとを接続する角部が除去されて、バリア電極層４０の主面を露出させる凹部４６を有するＣｕ電極層４１が形成される工程（図６Ｈを参照）について説明した。

これに対して、図１０および図１１を参照して、半導体装置８１では、Ｃｕ電極層４１の下面４１ｂおよび側面４１ｃを接続する角部に加えて、バリア電極層４０の縁部も同時に除去されている。
バリア電極層４０の主面において、Ｃｕ電極層４１の凹部４６から露出する縁部は、バリア電極層４０の側方に向かって下り傾斜した傾斜面８２を含む。バリア電極層４０の傾斜面８２は、凹部４６の内面と連なるように形成されている。バリア電極層４０の傾斜面８２は、バリア電極層４０に対するＣｕ電極層４１の積層方向に、凹部４６の内面と対向している。

Ｃｕ電極層４１の外面を被覆する外面絶縁膜５０は、バリア電極層４０の傾斜面８２に沿って延び、かつ、バリア電極層４０の傾斜面８２を被覆する延部８３を有している。外面絶縁膜５０の延部８３は、パッシベーション膜２２に接していてもよい。
凹部４６の内面を被覆する外面絶縁膜５０、および、バリア電極層４０の傾斜面８２を被覆する外面絶縁膜５０（延部８３）は、互いに交差する方向に延びている。外面絶縁膜５０の延部８３は、パッシベーション膜２２の上に位置する先端部に向けて、その厚さＴ３が徐々に小さくなる先細り形状に形成されている。

以上、半導体装置８１では、外面絶縁膜５０の延部８３がバリア電極層４０の傾斜面８２（主面）と接している。したがって、Ｃｕ電極層４１からの荷重や外面絶縁膜５０からの荷重がパッシベーション膜２２に直接加えられるのを抑制できる。
これにより、外面絶縁膜５０からパッシベーション膜２２に加えられる荷重を抑制でき、かつ、Ｃｕ電極層４１から外面絶縁膜５０を介してパッシベーション膜２２に加えられる荷重を抑制できる。

半導体装置８１では、外面絶縁膜５０において、凹部４６の内面を被覆する部分、および、バリア電極層４０の傾斜面８２を被覆する部分（延部８３）が互いに交差する方向に延びている。
したがって、外面絶縁膜５０の延部８３がパッシベーション膜２２と接しているが、Ｃｕ電極層４１の熱膨張や外面絶縁膜５０の熱膨張が生じたとしても、Ｃｕ電極層４１の荷重や外面絶縁膜５０からの荷重がパッシベーション膜２２の表面に沿って伝達され難い。

しかも、半導体装置８１では、外面絶縁膜５０の延部８３は、パッシベーション膜２２の上に位置する先端部に向けて、その厚さＴ３が徐々に小さくなる先細り形状に形成されているので、外面絶縁膜５０の延部８３の縁部における熱膨張に起因する応力を小さくして、パッシベーション膜２２の表面に沿う方向の応力を低減できる。
よって、第１実施形態において述べた効果と同様の効果を奏することができる。むろん、第２実施形態に係る樹脂膜７２が、半導体装置８１に適用されてもよい。

図１２は、本発明の第４実施形態に係る半導体装置９１を示す底面図である。図１３は、図１２の半導体装置９１の内部構造を示す平面図である。図１４は、図１３のXIV-XIV線に沿う断面図である。以下では、半導体装置１，７１、８１に対して述べた構造に対応する構造については同一の参照符号を付して説明する。
半導体装置９１は、半導体パッケージの一形態としてＱＦＮ（Quad Flat Non-leaded Package）が適用された半導体装置である。

図１２〜図１４を参照して、半導体装置９１は、ダイパッド２と、リード端子３と、半導体チップ４と、ボンディングワイヤ５（導線）と、それらを封止する封止樹脂６とを含む。封止樹脂６は、エポキシ樹脂を含んでいてもよい。封止樹脂６の外形は、扁平な直方体形状である。
ダイパッド２は、第１主面２ａと、その反対側の第２主面２ｂと、第１主面２ａおよび第２主面２ｂを接続する側面２ｃとを含む。ダイパッド２は、第１主面２ａの法線方向から見た平面視（以下、単に「平面視」という。）において四角形状に形成されている。ダイパッド２の第２主面２ｂ側の周縁部には、その全周に亘って、第２主面２ｂ側から第１主面２ａ側に向けて窪んだ凹部７が形成されている。

ダイパッド２の凹部７には封止樹脂６が入り込んでいる。これにより、封止樹脂６からのダイパッド２の抜け落ちが抑制されている。ダイパッド２の第２主面２ｂは、凹部７が形成された部分を除いて封止樹脂６から露出している。ダイパッド２の第１主面２ａには、銀めっき膜８が形成されている。一方、封止樹脂６から露出するダイパッド２の第２主面２ｂには、半田めっき膜９が形成されている。

リード端子３は、ダイパッド２の周囲に複数個設けられている。より具体的には、リード端子３は、この形態では、ダイパッド２の各側面２ｃと対向する位置に、複数個ずつ（この形態では９個ずつ）設けられている。
ダイパッド２の一つの側面２ｃに対向するリード端子３は、一つの側面２ｃに沿って等間隔に配列されており、かつ、一つの側面２ｃに直交する方向に延びる直方体形状に形成されている。

リード端子３は、第１主面３ａと、その反対側の第２主面３ｂと、第１主面３ａおよび第２主面３ｂを接続する側面３ｃとを含む。リード端子３の第２主面３ｂには、第２主面３ｂ側から第１主面３ａ側に向けて窪んだ凹部１０が形成されている。
リード端子３の凹部１０は、ダイパッド２側の端部に形成されている。リード端子３の凹部１０には封止樹脂６が入り込んでいる。これにより、封止樹脂６からのリード端子３の抜け落ちが抑制されている。

リード端子３の第２主面３ｂは、凹部１０が形成された部分を除いて封止樹脂６から露出している。リード端子３の第１主面３ａには、銀めっき膜１１が形成されている。封止樹脂６から露出するリード端子３の第２主面３ｂには、半田めっき膜１２が形成されている。
半導体チップ４は、平面視において四角形状に形成されており、第１主面４ａと、第１主面４ａの反対側に位置する第２主面４ｂと、第１主面４ａおよび第２主面４ｂを接続する側面４ｃとを含む。半導体チップ４の第１主面４ａの上には、複数の配線層１３が形成されており、半導体チップ４の第２主面４ｂの上には、第２主面４ｂを被覆する金属膜１４が形成されている。

複数の配線層１３は、互いに間隔を空けて半導体チップ４の第１主面４ａの上に形成されている。各配線層１３は、ボンディングワイヤ５に機械的および電気的に接続されたパッド部１３ａと、パッド部１３ａからパッシベーション膜２２上の他の領域に引き出された引き出し部１３ｂとを一体的に含む。各配線層１３のパッド部１３ａは、この形態では、平面視において四角形状に形成されている。

図１３および図１４を参照して、パッド部１３ａの幅Ｗは、５μｍ以上３００μｍ以下であってもよい。パッド部１３ａの厚さＴ１は、３μｍ以上２５μｍ以下であってもよい。パッド部１３ａのアスペクト比Ｒ（＝厚さＴ１／幅Ｗ）は、０＜Ｒ≦１であってもよい。互いに隣り合うパッド部１３ａ間の距離Ｌは、２０μｍ以下であってもよい。
半導体チップ４の第２主面４ｂに形成された金属膜１４は、金属製の接合材１５を介してダイパッド２の第１主面２ａ（銀めっき膜８）と接合されている。接合材１５は、半田であってもよいし、金属製のペースト材であってもよい。

半導体チップ４は、第１主面４ａを上方に向けた姿勢で、ダイパッド２に支持されている。半導体チップ４およびダイパッド２の電気的な接続が不要な場合には、金属製の接合材１５に代えて絶縁材料製の接合材を用いて半導体チップ４およびダイパッド２を接合させてもよい。この場合、ダイパッド２の第１主面２ａから銀めっき膜８が除かれてもよい。

半導体チップ４の第１主面４ａの上に形成された配線層１３は、ボンディングワイヤ５を介して、対応するリード端子３と電気的に接続されている。ボンディングワイヤ５は、アルミニウム、銅または金を含んでいてもよい。
図１５は、図１４の領域XVの拡大図である。図１６は、図１５の領域XVIの拡大図である。

図１５を参照して、半導体チップ４は、半導体基板２０と、多層配線構造２１と、パッシベーション膜２２（絶縁層）と、複数の配線層１３とを含む。図１５では、複数の配線層１３のうちの一つの配線層１３のパッド部１３ａだけを示している。
半導体基板２０は、シリコン基板であってもよい。半導体基板２０は、機能素子が形成された素子形成面２０ａを有している。素子形成面２０ａに形成される機能素子としては、ダイオード、トランジスタ、抵抗、キャパシタ等を例示できる。

多層配線構造２１は、半導体基板２０の素子形成面２０ａの上に形成された複数の層間絶縁膜２３，２４，２５と、複数の層間絶縁膜２３，２４，２５内に形成された複数の電極層２６，２７とを含む。
複数の層間絶縁膜２３，２４，２５は、半導体基板２０の素子形成面２０ａの上に形成された第１層間絶縁膜２３と、第１層間絶縁膜２３の上に形成された第２層間絶縁膜２４と、第２層間絶縁膜２４の上に形成された第３層間絶縁膜２５とを含む。第１層間絶縁膜２３、第２層間絶縁膜２４および第３層間絶縁膜２５は、それぞれ、酸化膜（ＳｉＯ_２膜）または窒化膜（ＳｉＮ膜）を含んでいてもよい。

複数の電極層２６，２７は、第１層間絶縁膜２３の上に形成され、かつ、第２層間絶縁膜２４に被覆された第１電極層２６と、第２層間絶縁膜２４の上に形成され、かつ、第３層間絶縁膜２５に被覆された第２電極層２７とを含む。第１電極層２６および第２電極層２７は、それぞれ、銅またはアルミニウムを含んでいてもよい。
第１電極層２６の下面には、第１下面バリア電極層２８が形成されている。第１下面バリア電極層２８は、第１電極層２６を構成する電極材料が第１層間絶縁膜２３内に拡散するのを抑制する。

第１電極層２６の上面には、第１上面バリア電極層２９が形成されている。第１上面バリア電極層２９は、第１電極層２６を構成する電極材料が第２層間絶縁膜２４内に拡散するのを抑制する。
第２電極層２７の下面には、第２下面バリア電極層３０が形成されている。第２下面バリア電極層３０は、第２電極層２７を構成する電極材料が第２層間絶縁膜２４内に拡散するのを抑制する。

第２電極層２７の上面には、第２上面バリア電極層３１が形成されている。第２上面バリア電極層３１は、第２電極層２７を構成する電極材料が第３層間絶縁膜２５内に拡散するのを抑制する。
第１下面バリア電極層２８および第２下面バリア電極層３０は、窒化チタン層またはチタン層からなる単層構造を有していてもよいし、窒化チタン層および窒化チタン層の上に形成されたチタン層を含む積層構造を有していてもよい。

第１上面バリア電極層２９および第２上面バリア電極層３１は、窒化チタン層またはチタン層からなる単層構造を有していてもよいし、窒化チタン層および窒化チタン層の上に形成されたチタン層を含む積層構造を有していてもよい。
パッシベーション膜２２は、多層配線構造２１を被覆するように多層配線構造２１の上に形成されている。より具体的には、パッシベーション膜２２は、第３層間絶縁膜２５を被覆するように第３層間絶縁膜２５の上に形成されている。

パッシベーション膜２２は、酸化膜（ＳｉＯ_２膜）、ＢＰＳＧ（Boron Phosphorus Silicon Glass）膜または窒化膜（ＳｉＮ膜）を含んでいてもよい。パッシベーション膜２２は、第３層間絶縁膜２５の表面からこの順に積層された窒化膜（ＳｉＮ膜）および酸化膜（ＳｉＯ_２膜）を含む積層構造を有していてもよい。パッシベーション膜２２は、この形態では、窒化膜（ＳｉＮ膜）である。

第１電極層２６の上面および第２電極層２７の下面の間の第２層間絶縁膜２４には、第２層間絶縁膜２４を貫通する第１ビア電極３２が形成されている。第１電極層２６は、第１ビア電極３２を介して第２電極層２７と電気的に接続されている。
第１ビア電極３２と第２層間絶縁膜２４との間には、第１バリア電極膜３３が形成されている。第１ビア電極３２は、タングステンを含んでいてもよい。第１バリア電極膜３３は、窒化チタンを含んでいてもよい。

第２電極層２７の上面上のパッシベーション膜２２および第３層間絶縁膜２５には、パッシベーション膜２２および第３層間絶縁膜２５を貫通する第２ビア電極３４が形成されている。第２ビア電極３４は、パッシベーション膜２２から露出し、かつ、第２電極層２７と電気的に接続されている。
第２ビア電極３４の露出面は、パッシベーション膜２２の表面と面一に形成されている。第２ビア電極３４および第３層間絶縁膜２５の間、ならびに、第２ビア電極３４およびパッシベーション膜２２の間には、第２バリア電極膜３５が形成されている。第２ビア電極３４は、タングステンを含んでいてもよい。第２バリア電極膜３５は、窒化チタンを含んでいてもよい。

配線層１３は、第２ビア電極３４を覆うようにパッシベーション膜２２の上に形成されている。配線層１３は、パッシベーション膜２２の上に形成されたバリア電極層４０と、銅を主成分とする金属を含み、バリア電極層４０の上に形成されたＣｕ電極層４１とを含む積層構造を有している。バリア電極層４０は、Ｃｕ電極層４１を構成する電極材料がパッシベーション膜２２内に拡散するのを抑制する。

「銅を主成分とする金属」とは、Ｃｕ電極層４１を構成する銅の質量比率（質量％）が、Ｃｕ電極層４１を構成する他の成分に対して最も高い金属のことをいう（以下、同じ）。Ｃｕ電極層４１がアルミニウム−銅合金（Ａｌ−Ｃｕ合金）からなる場合、銅の質量比率Ｒ_Ｃｕは、アルミニウムの質量比率Ｒ_Ａｌよりも高い（Ｒ_Ｃｕ＞Ｒ_Ａｌ）。
Ｃｕ電極層４１がアルミニウム−シリコン−銅合金（Ａｌ−Ｓｉ−Ｃｕ合金）からなる場合、銅の質量比率Ｒ_Ｃｕは、アルミニウムの質量比率Ｒ_Ａｌおよびシリコンの質量比率Ｒ_Ｓｉよりも高い（Ｒ_Ｃｕ＞Ｒ_Ａｌ、かつ、Ｒ_Ｃｕ＞Ｒ_Ｓｉ）。

「銅を主成分とする金属」には、微量の不純物を含む場合はあるが、純度９９．９９９９％（６Ｎ）以上の高純度銅や、純度９９．９９％（４Ｎ）以上の高純度銅等も含まれる。
バリア電極層４０は、第２ビア電極３４を覆うようにパッシベーション膜２２の上に形成されている。バリア電極層４０は、第２ビア電極３４を介して第１電極層２６および第２電極層２７と電気的に接続されている。

バリア電極層４０は、１００ｎｍ以上５００ｎｍ以下（この形態では１００ｎｍ程度）の厚さを有していてもよい。バリア電極層４０は、単一の金属層からなる単層構造を有していてもよい。バリア電極層４０は、複数の金属層が積層された積層構造を有していてもよい。
バリア電極層４０は、Ｃｕ電極層４１の熱膨張率よりも小さい熱膨張率を有していることが好ましい。また、バリア電極層４０は、Ｃｕ電極層４１の剛性率よりも大きい剛性率を有していることが好ましい。

バリア電極層４０は、チタン、窒化チタン、タンタル、タングステン、モリブデン、クロムまたはルテニウムのうちの少なくとも１種を含んでいてもよい。これらの金属材料によれば、Ｃｕ電極層４１の熱膨張率よりも小さい熱膨張率（４μｍ／ｍ・Ｋ以上９μｍ／ｍ・Ｋ以下）を有するバリア電極層４０を実現できる。Ｃｕ電極層４１が高純度銅からなる場合、Ｃｕ電極層４１の熱膨張率は１６．５μｍ／ｍ・Ｋ程度である。

バリア電極層４０は、タンタル、タングステン、モリブデン、クロムまたはルテニウムのうちの少なくとも１種を含んでいてもよい。これらの金属材料によれば、Ｃｕ電極層４１の熱膨張率よりも小さい熱膨張率（４μｍ／ｍ・Ｋ以上７μｍ／ｍ・Ｋ以下）を有するバリア電極層４０を実現できる。
また、これらの金属材料によれば、Ｃｕ電極層４１の剛性率よりも大きい剛性率（５０Ｇｐａ以上１８０Ｇｐａ以下）を有するバリア電極層４０を実現できる。Ｃｕ電極層４１が高純度銅からなる場合、Ｃｕ電極層４１の剛性率は４８Ｇｐａ程度である。

図１５および図１６を参照して、Ｃｕ電極層４１は、配線層１３の内の大部分を占めている。Ｃｕ電極層４１は、３μｍ以上２０μｍ以下の厚さを有していてもよい。Ｃｕ電極層４１は、上面４１ａ（第１面）と、上面４１ａの反対側に位置する下面４１ｂ（第２面）と、上面４１ａおよび下面４１ｂを接続する側面４１ｃとを有している。Ｃｕ電極層４１の下面４１ｂは、バリア電極層４０と機械的および電気的に接続されている。

より具体的には、Ｃｕ電極層４１は、バリア電極層４０の上に位置する第１部分４２と、第１部分４２からバリア電極層４０の側方に張り出した第２部分４３とを含む。Ｃｕ電極層４１の第１部分４２は、バリア電極層４０と機械的および電気的に接続された接続部４４を有している。
Ｃｕ電極層４１の第２部分４３は、バリア電極層４０に対するＣｕ電極層４１の積層方向にパッシベーション膜２２と対向する対向部４５を有している。第２部分４３の対向部４５は、バリア電極層４０に対するＣｕ電極層４１の積層方向にパッシベーション膜２２から間隔を空けて形成されている。第２部分４３の対向部４５は、第１部分４２の接続部４４と面一に形成されている。

第１部分４２の接続部４４および第２部分４３の対向部４５によって、Ｃｕ電極層４１の上面４１ａおよび下面４１ｂが形成されている。また、第２部分４３の対向部４５によって、Ｃｕ電極層４１の側面４１ｃが形成されている。
図１５および図１６を参照して、Ｃｕ電極層４１の外面には、Ｃｕ電極層４１の外面を被覆するように外面絶縁膜５０が形成されている。外面絶縁膜５０は、Ｃｕ電極層４１を構成する銅が自然酸化することによって形成された自然酸化膜を含む。

したがって、外面絶縁膜５０は、酸化銅（Ｃｕ_２Ｏおよび／またはＣｕＯ）を含む。外面絶縁膜５０は、Ｃｕ電極層４１の側面４１ｃを被覆しており、バリア電極層４０に対するＣｕ電極層４１の積層方向にパッシベーション膜２２から間隔を空けて形成されている。
より具体的には、外面絶縁膜５０は、Ｃｕ電極層４１の側面４１ｃからＣｕ電極層４１の下面４１ｂに沿って連続的に延びており、Ｃｕ電極層４１の対向部４５を被覆する被覆部５１を含む。

外面絶縁膜５０は、一方表面およびその反対側の他方表面（Ｃｕ電極層４１側の表面）が、Ｃｕ電極層４１の側面４１ｃからＣｕ電極層４１の下面４１ｂに沿って形成されている。
外面絶縁膜５０は、この形態では、Ｃｕ電極層４１の側面４１ｃの全域およびＣｕ電極層４１の対向部４５の全域を被覆している。外面絶縁膜５０の被覆部５１は、バリア電極層４０に対するＣｕ電極層４１の積層方向にパッシベーション膜２２から間隔を空けて形成されている。外面絶縁膜５０の被覆部５１は、バリア電極層４０の側面と接している。

図１６を参照して、外面絶縁膜５０において少なくとも外面絶縁膜５０の被覆部５１は、バリア電極層４０の厚さＴ２よりも小さい厚さＴ３を有している。外面絶縁膜５０のほぼ全域が、バリア電極層４０の厚さＴ２よりも小さい厚さＴ３で形成されていてもよい。
この形態では、封止樹脂６は、パッシベーション膜２２と外面絶縁膜５０の被覆部５１との間の空間を埋めており、外面絶縁膜５０の被覆部５１は、封止樹脂６を介してパッシベーション膜２２と対向している。

配線層１３は、Ｃｕ電極層４１の上面４１ａに形成されたパッド電極層５２を含む。パッド電極層５２は、Ｃｕ電極層４１の上面４１ａのほぼ全域を被覆するようにＣｕ電極層４１の上面４１ａに形成されている。
パッド電極層５２は、Ｃｕ電極層４１の上面４１ａと機械的および電気的に接続された第１部分５３と、第１部分５３からＣｕ電極層４１の側方に張り出した第２部分５４とを含む。パッド電極層５２、より具体的には、パッド電極層５２の第２部分５４は、外面絶縁膜５０と接している。

パッド電極層５２は、この形態では、Ｃｕ電極層４１の上面４１ａの上に形成されたニッケル層５５と、ニッケル層５５の上に形成されたパラジウム層５６とを含む積層構造を有している。パラジウム層５６は、ニッケル層５５の厚さよりも小さい厚さで形成されている。
ニッケル層５５の厚さは、０．５μｍ以上５μｍ以下であってもよい。パラジウム層５６の厚さは、０．０５μｍ以上２μｍ以下であってもよい。ボンディングワイヤ５は、配線層１３のパッド電極層５２に接続されている。

図１７Ａ〜図１７Ｈは、図１５の配線層１３の製造工程を説明するための図である。以下では、Ｃｕ電極層４１が高純度銅からなる場合を例にとって説明する。
まず、図１７Ａを参照して、多層配線構造２１の上にパッシベーション膜２２が形成された半導体基板２０（図１５も併せて参照）が準備される。パッシベーション膜２２および第３層間絶縁膜２５には、これらを貫通する第２ビア電極３４が形成されている。

次に、バリア電極層４０および銅シード層６０が、パッシベーション膜２２の表面の上にこの順に形成される。バリア電極層４０および銅シード層６０は、それぞれ、スパッタ法によって形成されてもよい。バリア電極層４０は、後述する外面絶縁膜５０がパッシベーション膜２２に接しない厚さ（たとえば１００ｎｍ以上５００ｎｍ以下の厚さ）で形成される。

次に、図１７Ｂを参照して、所定パターンを有するマスク６１が、銅シード層６０の上に形成される。マスク６１は、銅シード層６０においてＣｕ電極層４１を形成すべき領域を露出させる開口６１ａを選択的に有している。
次に、図１７Ｃを参照して、Ｃｕ電極層４１が形成される。Ｃｕ電極層４１は、マスク６１の開口６１ａから露出する銅シード層６０の表面の上に形成される。Ｃｕ電極層４１は、電解銅めっき法によって形成されてもよい。Ｃｕ電極層４１は、マスク６１の開口６１ａの深さ方向途中部まで形成される。Ｃｕ電極層４１は、銅シード層６０と一体的に形成される。

次に、図１７Ｄを参照して、ニッケル層５５およびパラジウム層５６が、Ｃｕ電極層４１の上面４１ａの上にこの順に形成される。ニッケル層５５およびパラジウム層５６は、それぞれ、マスク６１の開口６１ａから露出するＣｕ電極層４１の上面４１ａの上に形成される。ニッケル層５５およびパラジウム層５６は、それぞれ、無電解めっき法によって形成されてもよい。

次に、図１７Ｅを参照して、マスク６１が除去される。
次に、図１７Ｆを参照して、銅シード層６０の不要な部分が、除去される。銅シード層６０は、ウエットエッチングによって除去されてもよい。この工程では、銅シード層６０の厚さに応じた分だけＣｕ電極層４１の側面４１ｃも除去される。そのため、Ｃｕ電極層４１の側面４１ｃがパッド電極層５２の側面よりも内方に位置するように形成される。

これにより、パッド電極層５２が形成される。パッド電極層５２は、Ｃｕ電極層４１の上面４１ａに機械的および電気的に接続された第１部分５３と、第１部分５３からバリア電極層４０の側方に張り出した第２部分５４とを含む。
次に、図１７Ｇを参照して、バリア電極層４０の不要な部分が、除去される。バリア電極層４０は、ウエットエッチングによって除去されてもよい。この工程では、バリア電極層４０の厚さに応じた分だけ、Ｃｕ電極層４１の直下に位置するバリア電極層４０が除去される。

そのため、バリア電極層４０の側面がＣｕ電極層４１の側面４１ｃよりも内方に位置するように形成される。これにより、バリア電極層４０の上に位置する第１部分４２と、第１部分４２からバリア電極層４０の側方に張り出した第２部分４３とを含むＣｕ電極層４１が形成される。これにより、半導体チップ４が形成される。
次に、図１７Ｈを参照して、半導体基板２０が加熱されて、パッド電極層５２にボンディングワイヤ５が接合される。ボンディングワイヤ５の接合工程は、より具体的には、ダイパッド２およびリード端子３を含むリードフレーム（図示せず）が準備され、リードフレームのダイパッド２に半導体チップ４が接合された後、実施される。

半導体基板２０は、たとえば２００℃程度まで加熱される。この工程では、半導体基板２０に加えてＣｕ電極層４１も加熱されるため、Ｃｕ電極層４１の外面に酸化銅を含む自然酸化膜が形成される。
この自然酸化膜によって、外面絶縁膜５０が形成される。バリア電極層４０は、外面絶縁膜５０がパッシベーション膜２２に接しない厚さで形成されている。そのため、外面絶縁膜５０は、パッシベーション膜２２から間隔を空けて形成される。

その後、半導体チップ４がリードフレームと共に封止樹脂６によって封止される。そして、封止樹脂６のダイシング工程が実施されて、半導体装置９１が切り出される。以上の工程を経て、半導体装置９１が製造される。
以上、半導体装置９１では、Ｃｕ電極層４１の外面を被覆する外面絶縁膜５０が、パッシベーション膜２２から間隔を空けて形成されている。これにより、半導体基板２０の加熱工程（図１７Ｈ参照）の際に外面絶縁膜５０の熱膨張が生じたとしても、外面絶縁膜５０の熱膨張に起因する荷重がパッシベーション膜２２に加えられるのを抑制できる。

また、Ｃｕ電極層４１の熱膨張が生じたとしても、Ｃｕ電極層４１の熱膨張に起因する荷重が外面絶縁膜５０を介してパッシベーション膜２２に加えられるのを抑制できる。よって、Ｃｕ電極層４１の下方のパッシベーション膜２２にクラックが生じるのを抑制できる構造の半導体装置９１を提供できる。
また、半導体装置９１では、バリア電極層４０が、Ｃｕ電極層４１の熱膨張率よりも低い熱膨張率を有している。したがって、バリア電極層４０の熱膨張による変形量を、Ｃｕ電極層４１の熱膨張による変形量よりも小さくすることができる。

これにより、バリア電極層４０からの荷重がパッシベーション膜２２に伝わることを抑制でき、かつ、Ｃｕ電極層４１からの荷重がバリア電極層４０を介してパッシベーション膜２２に伝わることを抑制できる。よって、パッシベーション膜２２においてクラックが生じるのを抑制できる。
特に、バリア電極層４０が、Ｃｕ電極層４１の剛性率よりも高い剛性率を有している場合、Ｃｕ電極層４１からの荷重に起因するバリア電極層４０の変形を抑制できる。その結果、Ｃｕ電極層４１からの荷重が、バリア電極層４０を介してパッシベーション膜２２に伝わるのを効果的に抑制できる。

図１８は、図１５に対応する部分の拡大図であり、本発明の第５実施形態に係る半導体装置１０１の配線層１３およびその周辺の構造を示す図である。以下では、前述の半導体装置１，７１，８１，９１に係る構造に対応する構造については、同一の参照符号を付す。また、以下では、半導体装置９１に対して述べた構造に対応する構造については説明を省略する。

図１８を参照して、半導体装置１０１は、パッシベーション膜２２を含む。パッシベーション膜２２の上には、バリア電極層４０が形成されている。バリア電極層４０の上には、Ｃｕ電極層４１が形成されている。Ｃｕ電極層４１の外面には、外面絶縁膜５０が形成されている。Ｃｕ電極層４１の上面４１ａの上には、パッド電極層５２が形成されている。

半導体装置１０１は、外面絶縁膜５０を介してＣｕ電極層４１の外面を被覆する樹脂膜７２をさらに含む。
樹脂膜７２が、封止樹脂６の樹脂材料とは異なる樹脂材料を含む。樹脂膜７２は、フェノール樹脂、ポリイミド樹脂またはポリアミド樹脂のうちの少なくとも１種を含んでいてもよい。

樹脂膜７２は、Ｃｕ電極層４１の外面に加えて、パッド電極層５２の外面を被覆している。樹脂膜７２は、ボンディングワイヤ５が接続されたパッド電極層５２の上面を露出させるパッド開口７３を含む。樹脂膜７２は、パッシベーション膜２２とＣｕ電極層４１の対向部４５との間の空間を埋めている。
この形態では、樹脂膜７２が形成された後にボンディングワイヤ５がパッド電極層５２に接合される。したがって、Ｃｕ電極層４１の外面のうちの樹脂膜７２によって被覆されている部分は外気と接触しないので、Ｃｕ電極層４１の外面に自然酸化膜を含む外面絶縁膜５０が形成されるのが抑制される。

封止樹脂６は、樹脂膜７２に形成されたパッド開口７３を埋めて、樹脂膜７２を被覆している。
図１８では、Ｃｕ電極層４１の対向部４５に外面絶縁膜５０の被覆部５１が形成されている形態が示されているが、Ｃｕ電極層４１の対向部４５に、必ずしも外面絶縁膜５０の被覆部５１が形成されるわけではない。

外面絶縁膜５０は、Ｃｕ電極層４１の対向部４５を被覆する被覆部５１と、Ｃｕ電極層４１の対向部４５を露出させる部分とを含んでいてもよい。Ｃｕ電極層４１と樹脂膜７２との間に介在する外面絶縁膜５０の厚さＴ３は、０ｎｍ以上４００ｎｍ以下であってもよい。外面絶縁膜５０の厚さＴ３は、好ましくは０ｎｍ以上２００ｎｍ以下である。
Ｃｕ電極層４１の対向部４５に外面絶縁膜５０の被覆部５１が形成されている場合、樹脂膜７２は、パッシベーション膜２２とＣｕ電極層４１の対向部４５との間の領域において、外面絶縁膜５０の被覆部５１と接している。外面絶縁膜５０の被覆部５１は、樹脂膜７２を介してパッシベーション膜２２と対向している。

一方、Ｃｕ電極層４１の対向部４５に外面絶縁膜５０の被覆部５１が形成されていない場合、樹脂膜７２は、パッシベーション膜２２とＣｕ電極層４１の対向部４５との間の領域において、パッシベーション膜２２およびＣｕ電極層４１の双方と接している。
図１９Ａ〜図１９Ｄは、図１８の配線層１３の製造工程を説明するための図である。以下では、Ｃｕ電極層４１が高純度銅からなる場合を例にとって説明する。

まず、図１９Ａを参照して、図１７Ａ〜図１７Ｇの工程を経て、パッシベーション膜２２の上に配線層１３が形成された構造を有する中間体が準備される。
次に、図１９Ｂを参照して、樹脂膜７２が、配線層１３を被覆するようにパッシベーション膜２２の上に形成される。樹脂膜７２は、たとえば感光性樹脂（この形態ではフェノール樹脂）を塗布することによって形成される。次に、パッド開口７３を形成すべき領域を被覆するフォトマスク８０を介して、樹脂膜７２が露光される。

次に、図１９Ｃを参照して、樹脂膜７２が現像されて、パッド開口７３が形成される。
次に、図１９Ｄを参照して、半導体基板２０が加熱されて、ボンディングワイヤ５が、パッド電極層５２に接合される。ボンディングワイヤ５の接合工程は、ダイパッド２およびリード端子３を含むリードフレーム（図示せず）が準備され、リードフレームのダイパッド２に半導体チップ４が接合された後、実施される。

半導体基板２０は、たとえば２００℃程度まで加熱される。この工程では、半導体基板２０に加えてＣｕ電極層４１も加熱されるため、Ｃｕ電極層４１の外面に酸化銅を含む自然酸化膜が形成される。
この自然酸化膜によって、外面絶縁膜５０が形成される。その後、半導体チップ４がリードフレームと共に封止樹脂６によって封止される。そして、封止樹脂６のダイシング工程が実施されて、半導体装置１０１が切り出される。以上の工程を経て、半導体装置１０１が製造される。

図２０は、外面絶縁膜５０の厚さＴ３および加熱時間の関係をシミュレーションにより求めた結果を示すグラフである。図２０において、縦軸は、外面絶縁膜５０の厚さＴ３であり、横軸は、半導体基板２０の加熱時間である。半導体基板２０の加熱温度は、２００℃程度である。
図２０には、曲線Ｌ１と曲線Ｌ２とが示されている。曲線Ｌ１は、樹脂膜７２が形成されていない場合の関係を示している。曲線Ｌ２は、樹脂膜７２が形成されている場合の関係を示している。

曲線Ｌ１および曲線Ｌ２を参照して、半導体基板２０の加熱時間が短い程、外面絶縁膜５０の厚さＴ３が小さく、半導体基板２０の加熱時間が長い程、外面絶縁膜５０の厚さＴ３が大きくなることが分かった。
曲線Ｌ１を参照して、樹脂膜７２が形成されていない場合、外面絶縁膜５０の厚さＴ３は、加熱時間が０．５時間で１００ｎｍを超え、加熱時間が２．５時間で３５０ｎｍを超えていた。

これに対して、曲線Ｌ２を参照して、樹脂膜７２が形成されている場合、外面絶縁膜５０の厚さＴ３は、加熱時間が２．５時間であっても１００ｎｍ以下となった。したがって、Ｃｕ電極層４１の外面を被覆する樹脂膜７２を形成することによって、Ｃｕ電極層４１の外面に形成される外面絶縁膜５０（自然酸化膜）の厚膜化を抑制できることが分かった。

以上、半導体装置１０１では、外面絶縁膜５０を介してＣｕ電極層４１の外面を被覆する樹脂膜７２が形成されている。この樹脂膜７２によれば、Ｃｕ電極層４１の外面が外気と接触するのを抑制できる。
これにより、Ｃｕ電極層４１の外面に外面絶縁膜５０（自然酸化膜）が形成されるのを抑制できると同時に、Ｃｕ電極層４１の外面において外面絶縁膜５０（自然酸化膜）が成長するのを抑制できる。その結果、外面絶縁膜５０が厚膜化するのを抑制できるから、外面絶縁膜５０の熱膨張に起因する荷重を抑制できる。

したがって、外面絶縁膜５０からパッシベーション膜２２に加えられる荷重を抑制できると同時に、Ｃｕ電極層４１から外面絶縁膜５０を介してパッシベーション膜２２に加えられる荷重を抑制できる。
よって、Ｃｕ電極層４１の下方のパッシベーション膜２２にかかる応力を抑制できるから、Ｃｕ電極層４１の下方のパッシベーション膜２２にクラックが生じるのを抑制できる。

特に、半導体装置１０１では、樹脂膜７２が、パッシベーション膜２２とＣｕ電極層４１の対向部４５との間の空間を埋めている。これにより、Ｃｕ電極層４１の対向部４５に外面絶縁膜５０（自然酸化膜）が形成されるのを抑制できると同時に、外面絶縁膜５０が、パッシベーション膜２２と接触するのを抑制できる。よって、Ｃｕ電極層４１の下方のパッシベーション膜２２にクラックが生じるのを効果的に抑制できる。

以上、本発明の実施形態について説明したが、本発明は、さらに他の形態で実施することもできる。
第１〜第５実施形態では、Ｃｕ電極層４１の上面４１ａの上にパッド電極層５２が形成された例について説明した。しかし、Ｃｕ電極層４１の上面４１ａの上にパッド電極層５２が形成されていない構造が採用されてもよい。この場合、ボンディングワイヤ５はＣｕ電極層４１の上面４１ａに直接接合されてもよい。

この場合、第２実施形態および第５実施形態では、樹脂膜７２のパッド開口７３は、Ｃｕ電極層４１の上面４１ａにおいてボンディングワイヤ５が接続された部分を露出させ、かつ、Ｃｕ電極層４１の外面を被覆するように形成される。
第１〜第５実施形態では、半導体パッケージの一形態としてとしてＱＦＮ（Quad Flat Non-leaded Package）が適用された例について説明した。

しかし、ＱＦＮに限らず、ＳＯＰ（Small Outline Package）、ＤＦＰ（Dual Flat Package）、ＤＩＰ（Dual Inline Package）、ＱＦＰ（Quad Flat Package）、ＳＩＰ（Single Inline Package）、ＳＯＪ（Small Outline J-leaded Package）、ＴＯ（Transistor Outline）等の半導体パッケージや、これらに類する種々の半導体パッケージが適用されてもよい。

その他、特許請求の範囲に記載された事項の範囲で種々の設計変更を施すことが可能である。この明細書および図面から抽出される特徴の例を以下に示す。
［項１］絶縁層と、前記絶縁層の上に形成されたバリア電極層と、銅を主成分とする金属を含み、前記バリア電極層の上に形成されたＣｕ電極層と、酸化銅を含み、前記絶縁層から間隔を空けて前記Ｃｕ電極層の外面を被覆する外面絶縁膜と、を含む、半導体装置。

この半導体装置では、Ｃｕ電極層の外面を被覆する外面絶縁膜が、絶縁層から間隔を空けて形成されている。これにより、外面絶縁膜の熱膨張に起因する荷重が外面絶縁膜と接する絶縁層に加えられるのを抑制でき、かつ、Ｃｕ電極層の熱膨張に起因する荷重が外面絶縁膜を介して絶縁層に加えられるのを抑制できる。よって、Ｃｕ電極層の下方の絶縁層にクラックが生じるのを抑制できる半導体装置を提供できる。

［項２］前記Ｃｕ電極層は、前記バリア電極層の上に位置する第１部分と、前記第１部分から前記バリア電極層の側方に張り出し、かつ前記絶縁層から間隔を空けて前記絶縁層と対向する対向部を有する第２部分とを含み、前記外面絶縁膜のうちの前記第２部分の前記対向部を被覆する被覆部が、前記絶縁層から間隔を空けて形成されている、項１に記載の半導体装置。

［項３］前記Ｃｕ電極層の前記第１部分は、前記バリア電極層と接続された接続部を有し、前記Ｃｕ電極層の前記第２部分において、前記対向部は、前記第１部分の前記接続部と面一に形成されている、項２に記載の半導体装置。
［項４］前記外面絶縁膜は、前記Ｃｕ電極層の外面に形成された自然酸化膜を含む、項１〜３のいずれか一項に記載の半導体装置。

［項５］前記外面絶縁膜は、前記バリア電極層の厚さよりも小さい厚さを有している、項１〜４のいずれか一項に記載の半導体装置。
［項６］前記バリア電極層は、前記Ｃｕ電極層の熱膨張率よりも低い熱膨張率を有する金属材料を含む、項１〜５のいずれか一項に記載の半導体装置。
［項７］前記バリア電極層は、チタン、窒化チタン、タンタル、タングステン、モリブデン、クロムまたはルテニウムのうちの少なくとも１種を含む、項１〜６のいずれか一項に記載の半導体装置。

［項８］前記絶縁層は、酸化膜または窒化膜を含む、項１〜７のいずれか一項に記載の半導体装置。
［項９］前記Ｃｕ電極層と電気的に接続された導線をさらに含む、項１〜８のいずれか一項に記載の半導体装置。
［項１０］前記Ｃｕ電極層の上に形成されたパッド電極層と、前記パッド電極層と電気的に接続された導線とをさらに含む、項１〜８のいずれか一項に記載の半導体装置。

［項１１］前記パッド電極層は、ニッケル層と、前記ニッケル層の上に形成されたパラジウム層とを含む、項１０に記載の半導体装置。
［項１２］前記導線は、ボンディングワイヤを含む、項９〜１１のいずれか一項に記載の半導体装置。
［項１３］絶縁層と、前記絶縁層の上に形成されたバリア電極層と、銅を主成分とする金属を含み、前記バリア電極層の上に形成されたＣｕ電極層と、酸化銅を含み、前記Ｃｕ電極層の外面を被覆する外面絶縁膜と、前記外面絶縁膜を介して前記Ｃｕ電極層の外面を被覆する樹脂膜と、を含む、半導体装置。

この半導体装置では、外面絶縁膜を介してＣｕ電極層の外面を被覆する樹脂膜が形成されている。この樹脂膜によれば、Ｃｕ電極層の外面が外気と接触するのを抑制できるから、Ｃｕ電極層の外面に酸化銅が形成されるのを抑制できる。
これにより、外面絶縁膜が厚膜化するのを抑制できるから、外面絶縁膜の熱膨張に起因する荷重を抑制できる。したがって、外面絶縁膜から絶縁層に加えられる荷重を抑制でき、かつ、Ｃｕ電極層から外面絶縁膜を介して絶縁層に加えられる荷重を抑制できる。よって、Ｃｕ電極層の下方の絶縁層にかかる応力を抑制できるから、Ｃｕ電極層の下方の絶縁層にクラックが生じるのを抑制できる半導体装置を提供できる。

［項１４］前記Ｃｕ電極層は、前記バリア電極層の上に位置する第１部分と、前記第１部分から前記バリア電極層の側方に張り出し、かつ前記絶縁層から間隔を空けて前記絶縁層と対向する対向部を有する第２部分とを含み、前記樹脂膜は、前記絶縁層および前記Ｃｕ電極層の前記対向部の間の空間を埋めている、項１３に記載の半導体装置。
［項１５］前記外面絶縁膜は、前記Ｃｕ電極層の前記対向部を被覆し、かつ、前記樹脂膜を挟んで前記絶縁層と対向する被覆部を含む、項１４に記載の半導体装置。

［項１６］前記Ｃｕ電極層の前記第１部分は、前記バリア電極層と接続された接続部を有し、前記Ｃｕ電極層の前記第２部分において、前記対向部は、前記第１部分の前記接続部と面一に形成されている、項１４または１５に記載の半導体装置。
［項１７］前記外面絶縁膜は、前記絶縁層から間隔を空けて前記Ｃｕ電極層の外面を被覆している、項１３〜１６のいずれか一項に記載の半導体装置。

［項１８］前記樹脂膜は、フェノール樹脂、ポリイミド樹脂またはポリアミド樹脂のうちの少なくとも１種を含む、項１３〜１７のいずれか一項に記載の半導体装置。
［項１９］前記外面絶縁膜は、前記バリア電極層の厚さよりも小さい厚さを有している、項１３〜１８のいずれか一項に記載の半導体装置。
［項２０］前記外面絶縁膜の厚さが、４００ｎｍ以下である、項１３〜１９のいずれか一項に記載の半導体装置。

［項２１］前記Ｃｕ電極層に電気的に接続された導線をさらに含み、前記樹脂膜は、前記Ｃｕ電極層において前記導線が接続された部分を露出させるように前記Ｃｕ電極層の外面を被覆している、項１３〜２０のいずれか一項に記載の半導体装置。
［項２２］前記Ｃｕ電極層の上に形成されたパッド電極層と、前記パッド電極層に電気的に接続された導線とをさらに含み、前記樹脂膜は、前記パッド電極層において前記導線が接続された部分を露出させるように前記パッド電極層の外面を被覆している、項１３〜２０のいずれか一項に記載の半導体装置。

［項２３］前記導線は、ボンディングワイヤを含む、項２１または２２に記載の半導体装置。

１ 半導体装置
５ ボンディングワイヤ（導線）
２２ パッシベーション膜（絶縁層）
４０ バリア電極層
４１ Ｃｕ電極層
４１ａ Ｃｕ電極層の上面
４１ｂ Ｃｕ電極層の下面
４１ｃ Ｃｕ電極層の側面
４６ Ｃｕ電極層の凹部
５０ 外面絶縁膜
５２ パッド電極層
５５ パッド電極層のニッケル層
５６ パッド電極層のパラジウム層
７１ 半導体装置
７２ 樹脂膜
７３ パッド開口
８１ 半導体装置
Ｔ２ バリア電極層の厚さ
Ｔ３ 外面絶縁膜の厚さ

Claims (24)

1. 絶縁層と、
   前記絶縁層の上に形成されたバリア電極層と、
   銅を主成分とする金属を含み、前記バリア電極層の主面の上に形成されたＣｕ電極層と、
   酸化銅を含み、前記Ｃｕ電極層の外面を被覆し、かつ、前記バリア電極層の前記主面と接する外面絶縁膜と、を含む、半導体装置。
2. 前記外面絶縁膜は、前記バリア電極層の周縁から前記バリア電極層の内方に間隔を空けた位置において前記バリア電極層の前記主面と接している、請求項１に記載の半導体装置。
3. 前記Ｃｕ電極層は、第１面と、前記第１面の反対側に位置し、かつ前記バリア電極層に接続された第２面とを含み、
   前記Ｃｕ電極層の前記第２面の周縁は、前記バリア電極層の周縁から前記バリア電極層の内方に間隔を空けた位置に形成されている、請求項１または２に記載の半導体装置。
4. 前記Ｃｕ電極層は、第１面と、前記第１面の反対側に位置し、かつ前記バリア電極層に接続された第２面とを含み、
   前記Ｃｕ電極層の前記第２面は、前記絶縁層の表面に沿う方向に関して、前記Ｃｕ電極層の前記第１面よりも幅狭に形成されている、請求項１または２に記載の半導体装置。
5. 前記Ｃｕ電極層は、前記第１面および前記第２面を接続する側面を含み、
   前記Ｃｕ電極層において、前記側面の前記第２面側の領域には、前記Ｃｕ電極層の内方に向かって窪み、かつ、前記バリア電極層の前記主面を露出させる凹部が形成されており、
   前記外面絶縁膜は、前記Ｃｕ電極層の前記凹部に沿い、かつ、前記凹部内において前記バリア電極層の前記主面と接している、請求項３または４に記載の半導体装置。
6. 前記外面絶縁膜は、前記Ｃｕ電極層の外面に形成された自然酸化膜を含む、請求項１〜５のいずれか一項に記載の半導体装置。
7. 前記外面絶縁膜は、前記バリア電極層の厚さよりも小さい厚さを有している、請求項１〜６のいずれか一項に記載の半導体装置。
8. 前記バリア電極層は、前記Ｃｕ電極層の熱膨張率よりも低い熱膨張率を有する金属材料を含む、請求項１〜７のいずれか一項に記載の半導体装置。
9. 前記バリア電極層は、チタン、窒化チタン、タンタル、タングステン、モリブデン、クロムまたはルテニウムのうちの少なくとも１種を含む、請求項１〜８のいずれか一項に記載の半導体装置。
10. 前記絶縁層は、酸化膜または窒化膜を含む、請求項１〜９のいずれか一項に記載の半導体装置。
11. 前記Ｃｕ電極層と電気的に接続された導線をさらに含む、請求項１〜１０のいずれか一項に記載の半導体装置。
12. 前記Ｃｕ電極層の上に形成されたパッド電極層と、
    前記パッド電極層に電気的に接続された導線と、をさらに含む、請求項１〜１０のいずれか一項に記載の半導体装置。
13. 前記パッド電極層は、ニッケル層と、前記ニッケル層の上に形成されたパラジウム層とを含む、請求項１２に記載の半導体装置。
14. 前記導線は、ボンディングワイヤを含む、請求項１１〜１３のいずれか一項に記載の半導体装置。
15. 絶縁層と、
    前記絶縁層の上に形成されたバリア電極層と、
    銅を主成分とする金属を含み、前記バリア電極層の主面の上に形成されたＣｕ電極層と、
    前記Ｃｕ電極層の外面を被覆し、かつ、前記バリア電極層の前記主面と接する樹脂膜と、
    酸化銅を含み、前記Ｃｕ電極層および前記樹脂膜の間に介在する外面絶縁膜と、を含む、半導体装置。
16. 前記Ｃｕ電極層は、第１面と、前記第１面の反対側に位置し、かつ前記バリア電極層に接続された第２面と、前記第１面および前記第２面を接続する側面とを含み、
    前記Ｃｕ電極層の前記側面において前記第２面側の領域には、前記Ｃｕ電極層の内方に向かって窪み、かつ、前記バリア電極層の前記主面を露出させる凹部が形成されており、
    前記樹脂膜は、前記Ｃｕ電極層の前記凹部を埋めている、請求項１５に記載の半導体装置。
17. 前記外面絶縁膜は、前記Ｃｕ電極層の前記凹部の内面に沿い、かつ、前記凹部内において前記樹脂膜を挟んで前記バリア電極層の前記主面と対向する部分を含む、請求項１６に記載の半導体装置。
18. 前記外面絶縁膜は、前記Ｃｕ電極層の前記凹部の内面に沿い、かつ、前記凹部内において前記バリア電極層の前記主面と接する部分を含む、請求項１６または１７に記載の半導体装置。
19. 前記外面絶縁膜は、前記Ｃｕ電極層の外面に形成された自然酸化膜を含む、請求項１５〜１８のいずれか一項に記載の半導体装置。
20. 前記樹脂膜は、フェノール樹脂、ポリイミド樹脂またはポリアミド樹脂のうちの少なくとも１種を含む、請求項１５〜１９のいずれか一項に記載の半導体装置。
21. 前記外面絶縁膜は、前記バリア電極層の厚さよりも小さい厚さを有している、請求項１５〜２０のいずれか一項に記載の半導体装置。
22. 前記外面絶縁膜の厚さが、４００ｎｍ以下である、請求項１５〜２１のいずれか一項に記載の半導体装置。
23. 前記Ｃｕ電極層に電気的に接続された導線をさらに含み、
    前記樹脂膜は、前記Ｃｕ電極層において前記導線が接続された部分を露出させるように前記Ｃｕ電極層の外面を被覆している、請求項１５〜２２のいずれか一項に記載の半導体装置。
24. 前記Ｃｕ電極層の上に形成されたパッド電極層と、
    前記パッド電極層に電気的に接続された導線と、をさらに含み、
    前記樹脂膜は、前記パッド電極層において前記導線が接続された部分を露出させるように前記パッド電極層の外面を被覆している、請求項１５〜２２のいずれか一項に記載の半導体装置。

Images