JP2004022699A - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法 Download PDFInfo
- Publication number
- JP2004022699A JP2004022699A JP2002173700A JP2002173700A JP2004022699A JP 2004022699 A JP2004022699 A JP 2004022699A JP 2002173700 A JP2002173700 A JP 2002173700A JP 2002173700 A JP2002173700 A JP 2002173700A JP 2004022699 A JP2004022699 A JP 2004022699A
- Authority
- JP
- Japan
- Prior art keywords
- copper oxide
- oxide layer
- copper
- semiconductor device
- columnar electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Abandoned
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01029—Copper [Cu]
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
【課題】ＣＳＰなどの半導体装置において、封止膜が再配線の表面および柱状電極の外周面から剥離しにくいようにする。
【解決手段】銅からなる再配線１７の表面および銅からなる柱状電極１８の外周面には酸化第２銅層１９が設けられている。これにより、酸化第２銅層１９が無い場合と比較して、エポキシ系樹脂などからなる封止膜２０が再配線１７の表面および柱状電極１８の外周面から剥離しにくいようにすることができる。なお、酸化第２銅層１９の表面に酸化第１銅層を設けると、さらに剥離しにくいようにすることができる。
【選択図】 図１
【解決手段】銅からなる再配線１７の表面および銅からなる柱状電極１８の外周面には酸化第２銅層１９が設けられている。これにより、酸化第２銅層１９が無い場合と比較して、エポキシ系樹脂などからなる封止膜２０が再配線１７の表面および柱状電極１８の外周面から剥離しにくいようにすることができる。なお、酸化第２銅層１９の表面に酸化第１銅層を設けると、さらに剥離しにくいようにすることができる。
【選択図】 図１
Description
【０００１】
【発明の属する技術分野】
この発明は、柱状電極を有する半導体装置およびその製造方法に関する。
【０００２】
【従来の技術】
例えばＣＳＰ（ｃｈｉｐ ｓｉｚｅ ｐａｃｋａｇｅ）と呼ばれる半導体装置には、一例として、図１２に示すようなものがある。この半導体装置はシリコン基板１を備えている。シリコン基板１の上面周辺部にはアルミニウムからなる複数の接続パッド２が設けられている。接続パッド２の中央部を除くシリコン基板１の上面には酸化シリコンからなる絶縁膜３およびポリイミドからなる保護膜４が設けられている。接続パッド２の中央部は、絶縁膜３および保護膜４に設けられた開口部５を介して露出されている。
【０００３】
開口部５を介して露出された接続パッド２の上面から保護膜４の上面の所定の箇所にかけて下地金属層６が設けられている。下地金属層６の上面には銅からなる再配線７が設けられている。再配線７の先端のパッド部上面には銅からなる柱状電極８が設けられている。再配線７を含む保護膜４の上面にはエポキシ系樹脂などの有機樹脂からなる封止膜９がその上面が柱状電極８の上面と面一となるように設けられている。柱状電極８の上面には半田ボール１０が設けられている。
【０００４】
【発明が解決しようとする課題】
ところで、上記従来の半導体装置では、封止膜９は再配線７で覆われていない保護膜４の上面、再配線７の表面および柱状電極８の外周面に接着されている。そして、上述した如く、多くの文献には、再配線７および柱状電極８を銅とし、封止膜９をエポキシ系樹脂などの有機樹脂により形成することが記載されている。しかしながら、後述する如く、プレッシャクッカーテストを行った結果、エポキシ系樹脂などの有機樹脂からなる封止膜９と銅からなる再配線７および銅からなる柱状電極８との密着性が必ずしも十分でなかった。封止膜９と再配線７や柱状電極８との密着性が不足すると、封止膜９が再配線７の表面および柱状電極８の外周面から剥離しやすく、封止効果が不十分となってしまうおそれがあるという問題があった。
そこで、この発明は、封止膜と再配線の表面および柱状電極の外周面との密着性を向上する半導体装置およびその製造方法を提供することを目的とする。
【０００５】
【課題を解決するための手段】
請求項１に記載の発明に係る半導体装置は、半導体基板上に形成された銅からなる再配線と、該再配線上に形成された銅からなる柱状電極と、前記再配線を含む前記半導体基板上に前記柱状電極の外周面を覆うように形成された樹脂からなる封止膜とを具備する半導体装置において、前記再配線の表面および前記柱状電極の外周面に酸化第２銅層が形成されていることを特徴とするものである。
請求項２に記載の発明に係る半導体装置は、請求項１に記載の発明において、前記柱状電極およびその外周面の前記酸化第２銅層の上面は前記封止膜の上面とほぼ面一であることを特徴とするものである。
請求項３に記載の発明に係る半導体装置は、請求項１に記載の発明において、前記柱状電極およびその外周面の前記酸化第２銅層の上面に半田ボールが形成されていることを特徴とするものである。
請求項４に記載の発明に係る半導体装置は、請求項１に記載の発明において、前記酸化第２銅層の表面に酸化第１銅層が形成されていることを特徴とするものである。
請求項５に記載の発明に係る半導体装置は、請求項４に記載の発明において、前記柱状電極およびその外周面の前記両酸化銅層の上面は前記封止膜の上面とほぼ面一であることを特徴とするものである。
請求項６に記載の発明に係る半導体装置は、請求項４に記載の発明において、前記柱状電極およびその外周面の前記両酸化銅層の上面に半田ボールが形成されていることを特徴とするものである。
請求項７に記載の発明に係る半導体装置の製造方法は、半導体基板上に形成された銅からなる再配線の表面および前記再配線上に形成された銅からなる柱状電極の表面に酸化第２銅層を形成し、前記酸化第２銅層を含む前記半導体基板上に樹脂からなる封止膜を形成し、前記封止膜の上面側および少なくとも前記柱状電極上の前記酸化第２銅層を除去することを特徴とするものである。
請求項８に記載の発明に係る半導体装置の製造方法は、請求項７に記載の発明において、前記酸化第２銅層は加熱処理により形成することを特徴とするものである。
請求項９に記載の発明に係る半導体装置の製造方法は、半導体基板上に形成された銅からなる再配線の表面および前記再配線上に形成された銅からなる柱状電極の表面に酸化第２銅層および酸化第１銅層をこの順で形成し、前記酸化第１銅層を含む前記半導体基板上に樹脂からなる封止膜を形成し、前記封止膜の上面側および少なくとも前記柱状電極上の前記両酸化銅層を除去することを特徴とするものである。
請求項１０に記載の発明に係る半導体装置の製造方法は、請求項９に記載の発明において、前記酸化第２銅層および前記酸化第１銅層は加熱処理により形成することを特徴とするものである。
請求項１１に記載の発明に係る半導体装置の製造方法は、請求項９に記載の発明において、前記酸化第２銅層および前記酸化第１銅層は処理液を用いた浸漬処理により形成することを特徴とするものである。
請求項１２に記載の発明に係る半導体装置の製造方法は、請求項１１に記載の発明において、前記処理液は水酸化ナトリウムを含む第１の処理液と亜鉛素酸ナトリウムを含む第２の処理液との混合液からなることを特徴とするものである。
請求項１３に記載の発明に係る半導体装置の製造方法は、請求項１２に記載の発明において、前記第１の処理液は、１０〜２０ｗｔ％程度の水酸化ナトリウムを含み、前記第２の処理液は、１５〜２５ｗｔ％程度の亜鉛素酸ナトリウムを含むことを特徴とするものである。
請求項１４に記載の発明に係る半導体装置の製造方法は、請求項１２に記載の発明において、前記浸漬処理の時間は数分であることを特徴とするものである。
そして、この発明によれば、銅からなる再配線の表面および柱状電極の外周面に酸化第２銅層（さらにはその表面に酸化第１銅層）を形成しているので、樹脂からなる封止膜の酸化第２銅層（またはその表面の酸化第１銅層）に対する密着性が銅層のみの場合と比較して良くなり、したがって封止膜が再配線の表面および柱状電極の外周面から剥離しにくいようにすることができる。
【０００６】
【発明の実施の形態】
（第１実施形態）
図１はこの発明の第１実施形態としての半導体装置の断面図を示したものである。この半導体装置はシリコン基板（半導体基板）１１を備えている。シリコン基板１１の上面周辺部にはアルミニウムからなる複数の接続パッド１２が設けられている。接続パッド１２の中央部を除くシリコン基板１１の上面には酸化シリコンや窒化シリコンなどからなる絶縁膜１３およびポリイミドやベンゾシクロブテン（ＢＣＢ）などからなる保護膜１４が設けられている。接続パッド１２の中央部は、絶縁膜１３および保護膜１４に設けられた開口部１５を介して露出されている。
【０００７】
開口部１５を介して露出された接続パッド１２の上面から保護膜１４の上面の所定の箇所にかけて下地金属層１６が設けられている。この場合、下地金属層１６は、詳細には図示していないが、下から順に、チタン層と銅層との２層構造となっている。下地金属層１６の上面には銅からなる再配線１７が設けられている。再配線１７の先端のパッド部上面には銅からなる柱状電極１８が設けられている。
【０００８】
下地金属層１６と柱状電極１８の形成は、絶縁膜１３および保護膜１４に、接続パッド１２に対応する開口部１５を形成した後、保護膜１４上にチタン層および銅層をスパッタにより成膜し、さらに銅層を電解めっきにより成膜し、次にフォトリソグラフィ技術を用いて電解めっきにより成膜した銅層およびスパッタにより成膜した銅層をウエットエッチングし、次に柱状電極１８を形成する箇所を除いてフォトレジストで被覆して電解めっきにより柱状電極１８を形成し、フォトレジストを除去した後、スパッタで成膜したチタン層を、既に形成した銅層をマスクとしてエッチングすることにより、下地金属層１６をパターニングする。
【０００９】
下地金属層１６のうちの銅層の側面、銅からなる再配線１７の表面および柱状電極１８の外周面には酸化第２銅層１９が設けられている。再配線１７の表面上の酸化第２銅層１９を含む保護膜１４の上面には封止膜２０がその上面が柱状電極１８およびその外周面の酸化第２銅層１９の上面と面一となるように設けられている。封止膜２０の材料としては、熱硬化収縮の小さいエポキシ系樹脂、フェノール系樹脂が好ましいが、ビスマレイミド、アクリル、ポリイミド、ポリベンザオキサイド（ＰＢＯ）なども適用可能であり、さらに合成ゴムも用いることもできる。柱状電極１８およびその外周面の酸化第２銅層１９の上面には半田ボール２１が設けられている。
【００１０】
次に、この半導体装置の製造方法の一例について、図２〜図７を順に参照して説明する。まず、図２に示すように、ウエハ状態のシリコン基板１１の上面にアルミニウムからなる接続パッド１２が形成され、その上面の接続パッド１２の中央部を除く部分に酸化シリコンなどからなる絶縁膜１３およびポリイミドなどからなる保護膜１４が形成され、絶縁膜１３および保護膜１４に形成された開口部１５を介して露出された接続パッド１２の上面から保護膜１４の上面の所定の箇所にかけて下地金属層１６が形成され、下地金属層１６の上面に銅からなる再配線１７が形成され、再配線１７の先端のパッド部上面に銅からなる柱状電極１８が形成されたものを用意する。
【００１１】
この場合、下地金属層１６は、詳細には図示していないが、下から順に、チタン層と銅層との２層構造となっている。ここで、寸法の一例について説明する。チタン層の厚さは１００〜２００ｎｍ程度である。銅層の厚さは３００〜６００ｎｍ程度である。再配線１７の厚さは１〜１０μｍ程度である。柱状電極１８の高さは１００〜１５０μｍ程度である。
【００１２】
次に、図３に示すように、下地金属層１６のうちの銅層の側面、銅からなる再配線１７の表面および銅からなる柱状電極１８の表面に酸化第２銅層１９を形成する。ここで、酸化第２銅層１９の形成方法について説明する。上述した如く、再配線１７、下地金属層１６および柱状電極１８を形成した後に、必要に応じ、上記ウェットエッチング後の水洗などにより下地金属層１６のうちの銅層の側面、再配線１７の表面および柱状電極１８の表面に不均一に発生した酸化銅を硫酸中への浸漬処理により除去し、次いで水洗、乾燥を行い、下地金属層１６のうちの銅層の側面、再配線１７および柱状電極１８の各表面を純銅面とする。
【００１３】
次に、図２に示すシリコン基板１１などを、それを支持する治具と共に図示しないオーブンのチャンバー内に挿入し、窒素ガス雰囲気中において温度１６５℃程度で４５分間程度のプリベーク処理を行う。このプリベーク処理は、シリコン基板１１などおよびそれを支持する治具の温度が予め設定した温度１６５℃程度で均一となるようにするために行うものであり、窒素ガス雰囲気中で行うため、再配線１７の表面などに酸化銅は形成されない。
【００１４】
次に、プリベーク処理を終了したシリコン基板１１などを図示しない真空オーブンのチャンバー内に移し、本ベーク処理を行う。本ベーク処理は、１６５℃程度の温度下でチャンバー内を大気圧から１３３Ｐａ程度まで真空引きした後にドライエアーを導入して大気圧に戻し、これを３回繰り返す。さらに、ドライエアー雰囲気中において温度１６５℃程度で１０分間程度の加熱処理を行う。すると、図３に示すように、下地金属層１６のうちの銅層の側面、銅からなる再配線１７の表面および銅からなる柱状電極１８の表面に酸化第２銅層１９が厚さ２０〜４０ｎｍ程度に形成される。なお、ドライエアーの代わりに、純度１００％の酸素ガスを用いてもよい。
【００１５】
次に、図４に示すように、酸化第２銅層１９を含む保護膜１４の上面にエポキシ系樹脂などの有機樹脂からなる封止膜２０をトランスファモールド法、ディスペンサ法、ディッピング法、印刷法などにより厚さが柱状電極１８の高さよりもやや厚くなるように形成する。したがって、この状態では、柱状電極１８上の酸化第２銅層１９は封止膜２０によって覆われている。
【００１６】
次に、封止膜２０の上面側および少なくとも柱状電極１８上の酸化第２銅層１９を研磨して除去することにより、図５に示すように、柱状電極１８およびその外周面の酸化第２銅層１９の上面を露出させるとともに、この露出された柱状電極１８およびその外周面の酸化第２銅層１９の上面を封止膜２０の上面とほぼ面一とする。この場合、研磨により柱状電極１８の上面にばりが生じる場合には、このばりをウエットエッチングなどにより除去したり、さらにこの後の酸化を防止するため、柱状電極１８の上面に無電界めっきによるニッケル層の形成などの表面処理を行ってもよい。
【００１７】
次に、図６に示すように、柱状電極１８およびその外周面の酸化第２銅層１９の上面に半田ボール２１を形成する。この場合、半田ボール２１は、直接、柱状電極１８などの上面に搭載してリフローするか、あるいは、印刷法やデイスペンサなどにより、半田ペーストを柱状電極１８などの上面に塗布した後リフローするなどの方法によればよい。次に、図７に示すように、ダイシングストリートに沿って、封止膜２０、保護膜１４、絶縁膜１３およびシリコン基板１１を切断すると、図１に示す半導体装置が得られる。
【００１８】
このようにして得られた半導体装置では、銅からなる下地金属層１６のうちの銅層の側面、再配線１７の表面および柱状電極１８の外周面に酸化第２銅層１９を形成しているので、エポキシ系樹脂などからなる封止膜２０の酸化第２銅層１９に対する密着性が銅層のみの場合と比較して良くなり、したがって封止膜２０が再配線１７の表面および柱状電極１８の外周面から剥離しにくいようにすることができる。また、酸化第２銅層１９により、再配線１７の表面および柱状電極１８の外周面でのマイグレーションの発生を抑制することができる。
【００１９】
次に、この第１実施形態の場合のプレッシャークッカーテスト（ＰＣＴ）による剪断強度試験について説明する。まず、図８に示す第１の試料を用意した。この第１の試料は、第１の半導体装置３１の上面中央部にエポキシ系樹脂からなる接着層３２を介して第２の半導体装置３３を接着した構造となっている。第１および第２の半導体装置３１、３３は、図１に示す半導体装置の各部とそれぞれ対応するものには同一の符号を付して説明すると、シリコン基板１１上にポリイミドからなる保護膜１４、チタン層と銅層とからなる２層構造の下地金属層１６、銅からなる再配線１７がこの順で設けられ、下地金属層１６のうちの銅層の側面および再配線１７の表面に酸化第２銅層１９が設けられた構造となっている。接着層３２は、図１に示す封止膜２０に対応する。
【００２０】
また、比較試料として図９に示すものを用意した。この比較試料は、図８に示す第１の試料と基本的には同じ構造で、第１の半導体装置３１の上面中央部にエポキシ系樹脂からなる接着層３２を介して第２の半導体装置３３を接着した構造となっている。ただし、この比較試料では、図８に示す酸化第２銅層１９は設けられていない。
【００２１】
したがって、図８に示す第１の試料では、第１の半導体装置３１の酸化第２銅層１９の上面中央部に接着層３２を介して第２の半導体装置３３の酸化第２銅層１９が接着されている。これに対し、図９に示す比較試料では、第１の半導体装置３１の再配線１７の上面中央部に接着層３２を介して第２の半導体装置３３の再配線１７が接着されている。
【００２２】
ここで、第１の試料および比較試料の寸法について説明する。第１の半導体装置３１のサイズは８×８ｍｍで全体の厚さは０．７５ｍｍである。第２の半導体装置３１のサイズは２×２ｍｍで全体の厚さは０．７５ｍｍである。接着剤３２のサイズは直径１．５ｍｍで厚さは０．０３ｍｍである。
【００２３】
そして、第１の試料および比較試料について、第１の半導体装置３１を固定した状態で、第２の半導体装置３３の側面に剪断力測定治具（図示せず）を押し付けて、第２の半導体装置３３が剥離した時点での荷重を接着面積（接着剤３２の面積１．７７ｍｍ２）で割った剪断強度（Ｎ／ｍｍ２）を求めた。この場合、エポキシ系樹脂からなる接着剤３２を熱硬化させた直後での剪断強度と、熱硬化させてから３０時間経過した後での剪断強度とを求めた。
【００２４】
すると、比較試料の剪断強度は、熱硬化直後では３１．６０Ｎ／ｍｍ２であり、３０時間経過後では１１．８６Ｎ／ｍｍ２であった。これに対し、第１の試料の剪断強度は、熱硬化直後では４９．１５Ｎ／ｍｍ２であり、この値は比較試料の約１．５５倍であり、３０時間経過後では３８．４１Ｎ／ｍｍ２であり、この値は比較試料の約３．２４倍であった。
【００２５】
したがって、この実験結果からも明らかなように、エポキシ系樹脂からなる接着剤３２の酸化第２銅層１９に対する密着性が再配線１７のみつまり銅層のみの場合と比較して良くなり、図１において、封止膜２０が再配線１７の表面および柱状電極１８の外周面から剥離しにくいようにすることができる。
【００２６】
（第２実施形態）
図１０はこの発明の第２実施形態としての半導体装置の断面図を示したものである。この図において、図１と同一名称部分には同一の符号を付し、その説明を適宜省略する。この半導体装置において、図１に示す場合と異なる点は、酸化第２銅層１９の表面に酸化第１銅層２２が設けられていることである。
【００２７】
次に、酸化第２銅層１９および酸化第１銅層２２の形成方法について、図２を参照して説明する。上述した如く、再配線１７、下地金属層１６および柱状電極１８を形成した後に、必要に応じ、上記ウェットエッチング後の水洗などにより下地金属層１６のうちの銅層の側面、再配線１７の表面および柱状電極１８の表面に不均一に発生した酸化銅を硫酸中への浸漬処理により除去し、次いで水洗、乾燥を行い、再配線１７および柱状電極１８の各表面を純銅面とする。
【００２８】
次に、図２に示すシリコン基板１１などをそれを支持する治具と共に図示しないオーブンのチャンバー内に挿入し、窒素ガス雰囲気中において温度２００℃程度で４５分間程度のプリベーク処理を行う。このプリベーク処理は、シリコン基板１１などおよびそれを支持する治具の温度が予め設定した温度２００℃程度で均一となるようにするために行うものであり、窒素ガス雰囲気中で行うため、再配線１７の表面などに酸化銅は形成されない。
【００２９】
次に、プリベーク処理を終了した図２に示すシリコン基板１１などを図示しない真空オーブンの温度２００℃程度のチャンバー内に挿入し、本ベークを行う。本ベークは、２００℃程度の温度下でチャンバー内を大気圧から１３３Ｐａ程度まで真空引きした後にドライエアーを導入して大気圧に戻し、これを３回繰り返す。さらに、ドライエアー雰囲気中において温度２００℃程度で６０分間程度の加熱処理を行う。すると、図１０に示すように、下地金属層１６のうちの銅層の側面、銅からなる再配線１７の表面および銅からなる柱状電極１８の表面に酸化第２銅層１９が厚さ４０〜６０ｎｍ程度に形成され、その表面に酸化第１銅層２２が厚さ１０〜３０ｎｍ程度に形成される。なお、この場合も、ドライエアーの代わりに、純度１００％の酸素ガスを用いてもよい。
【００３０】
次に、この第２実施形態の場合のＰＣＴによる剪断強度実験結果について説明する。まず、図１１に示す第２の試料を用意した。この第２の試料は、第１の半導体装置４１の上面中央部にエポキシ系樹脂からなる接着層４２を介して第２の半導体装置４３を接着した構造となっている。第１および第２の半導体装置４１、４３は、図１０に示す半導体装置の各部とそれぞれ対応するものには同一の符号を付して説明すると、シリコン基板１１上にポリイミドからなる保護膜１４、チタン層と銅層とからなる２層構造の下地金属層１６、銅からなる再配線１７がこの順で設けられ、下地金属層１６のうちの銅層の側面および再配線１７の表面に酸化第２銅層１９および酸化第１銅層２２が設けられた構造となっている。接着層４２は、図１０に示す封止膜２０に対応する。
【００３１】
そして、第２の試料について、第１の半導体装置４１を固定した状態で、第２の半導体装置４３の側面に剪断力測定治具（図示せず）を押し付けて、第２の半導体装置４３が剥離した時点での荷重を接着面積（接着剤４２の面積１．７７ｍｍ２）で割った剪断強度（Ｎ／ｍｍ２）を求めた。この場合も、エポキシ系樹脂からなる接着剤４２を熱硬化させた直後での剪断強度と、熱硬化させてから３０時間経過した後での剪断強度とを求めた。
【００３２】
すると、第２の試料の剪断強度は、熱硬化直後では６６．１０Ｎ／ｍｍ２であり、この値は上記第１の試料の約１．３４倍であり、３０時間経過後では５８．７６Ｎ／ｍｍ２であり、この値は上記第１試料の約１．５３倍であった。したがって、この試験結果から明らかなように、エポキシ系樹脂からなる接着剤４２の密着性は、酸化第２銅層１９および酸化第１銅層２２の２層の場合の方が酸化第２銅層１９の１層のみの場合よりもさらに良くなる。
【００３３】
（第３実施形態）
次に、この発明の第３実施形態としての半導体装置についてその製造方法の一部（酸化銅形成工程）と併せ、図２を参照して説明する。上述した如く、再配線１７、下地金属層１６および柱状電極１８を形成した後に、必要に応じ、上記ウェットエッチング後の水洗などにより再配線１７の表面や柱状電極１８の表面に不均一に発生した酸化銅を硫酸中への浸漬処理により除去し、次いで水洗、乾燥を行い、再配線１７および柱状電極１８の各表面を純銅面とする。
【００３４】
次に、処理液を用いて酸化銅の形成を行うが、まず、処理液について説明する。第１の処理液は、水酸化ナトリウム１０〜２０ｗｔ％程度と、純水８０〜９０ｗｔ％程度とからなる処理液である。第２の処理液は、亜鉛素酸ナトリウム１５〜２５ｗｔ％程度と、純水７０〜８０ｗｔ％程度と、安定剤１〜１０ｗｔ％程度とからなる処理液である。
【００３５】
そして、まず、第１の処理液３０〜４０ｍＬ／Ｌ程度と純水９６０〜９７０ｍＬ／Ｌ程度（但し、両液の合計が１０００ｍＬ／Ｌ）との混合液中にシリコン基板１１などを室温で１〜２分程度浸漬する。この浸漬処理は、次の浸漬処理の処理液（混合液）に再配線１７および柱状電極１８などをなじませるために行うものであり、再配線１７の表面などに酸化銅は形成されない。
【００３６】
次に、第１の処理液５０ｍＬ／Ｌ程度と第２の処理液４５０ｍＬ／Ｌ程度と純水５００ｍＬ／Ｌ程度との混合液中にシリコン基板１１などを温度７０℃程度で５分程度浸漬し、次いで水洗、温水洗、乾燥を行う。すると、下地金属層１６のうちの銅層の側面、銅からなる再配線１７の表面および銅からなる柱状電極１８の表面に酸化第２銅層１９が厚さ５０〜５００ｎｍ程度に形成され、その表面に酸化第１銅層２２が厚さ１０〜１００ｎｍ程度に形成される。
【００３７】
次に、この第３実施形態の場合のＰＣＴによる剪断強度実験結果について説明する。まず、構造的には図１１に示す場合と同様の第３の試料を用意した。この場合、酸化第２銅層１９および酸化第１銅層２２は、上述の処理液を用いた浸漬処理により形成されている。
【００３８】
そして、第３の試料について、第１の半導体装置４１を固定した状態で、第２の半導体装置４３の側面に剪断力測定治具（図示せず）を押し付けて、第２の半導体装置４３が剥離した時点での荷重を接着面積（接着剤４２の面積１．７７ｍｍ２）で割った剪断強度（Ｎ／ｍｍ２）を求めた。この場合も、エポキシ系樹脂からなる接着剤４２を熱硬化させた直後での剪断強度と、熱硬化させてから３０時間経過した後での剪断強度とを求めた。
【００３９】
すると、第３の試料の剪断強度は、熱硬化直後では８９．２６Ｎ／ｍｍ２であり、この値は上記第２の試料の約１．３５倍であり、３０時間経過後では８９．８３Ｎ／ｍｍ２であり、この値は上記第２試料の約１．５３倍であった。したがって、この試験結果から明らかなように、エポキシ系樹脂からなる接着剤４２の密着性は、酸化第２銅層１９および酸化第１銅層２２を上述の処理液を用いた浸漬処理により形成した場合の方が加熱処理より形成した場合よりもさらに良くなる。
【００４０】
ところで、上記第２の処理液中の亜鉛素酸ナトリウムの水溶液は酸化性アルカリ溶液でｐＨ１２以上の強アルカリであり、処理温度が７０℃程度であると、シリコン基板を溶解するため、処理時間は短い方がよく、上記の場合５分程度であるが、数分位が望ましい。
【００４１】
【発明の効果】
以上説明したように、この発明によれば、銅からなる再配線の表面および柱状電極の外周面に酸化第２銅層（さらにはその表面に酸化第１銅層）を形成しているので、樹脂からなる封止膜の酸化第２銅層（またはその表面の酸化第１銅層）に対する密着性が銅層のみの場合と比較して良くなり、したがって封止膜が再配線の表面および柱状電極の外周面から剥離しにくいようにすることができる。
【図面の簡単な説明】
【図１】この発明の第１実施形態としての半導体装置の断面図。
【図２】図１に示す半導体装置の製造に際し、当初用意したものの断面図。
【図３】図２に続く工程の断面図。
【図４】図３に続く工程の断面図。
【図５】図４に続く工程の断面図。
【図６】図５に続く工程の図。
【図７】図６に続く工程の図。
【図８】剪断強度試験に用いた第１の試料の断面図。
【図９】剪断強度試験に用いた比較試料の断面図。
【図１０】この発明の第２実施形態としての半導体装置の断面図。
【図１１】剪断強度試験に用いた第２の試料の断面図。
【図１２】従来の半導体装置の一例の断面図。
【符号の説明】
１１ シリコン基板
１２ 接続パッド
１３ 絶縁膜
１４ 保護膜
１６ 下地金属層
１７ 再配線
１８ 柱状電極
１９ 酸化第２銅層
２０ 封止膜
２１ 半田ボール
２２ 酸化第１銅層
【発明の属する技術分野】
この発明は、柱状電極を有する半導体装置およびその製造方法に関する。
【０００２】
【従来の技術】
例えばＣＳＰ（ｃｈｉｐ ｓｉｚｅ ｐａｃｋａｇｅ）と呼ばれる半導体装置には、一例として、図１２に示すようなものがある。この半導体装置はシリコン基板１を備えている。シリコン基板１の上面周辺部にはアルミニウムからなる複数の接続パッド２が設けられている。接続パッド２の中央部を除くシリコン基板１の上面には酸化シリコンからなる絶縁膜３およびポリイミドからなる保護膜４が設けられている。接続パッド２の中央部は、絶縁膜３および保護膜４に設けられた開口部５を介して露出されている。
【０００３】
開口部５を介して露出された接続パッド２の上面から保護膜４の上面の所定の箇所にかけて下地金属層６が設けられている。下地金属層６の上面には銅からなる再配線７が設けられている。再配線７の先端のパッド部上面には銅からなる柱状電極８が設けられている。再配線７を含む保護膜４の上面にはエポキシ系樹脂などの有機樹脂からなる封止膜９がその上面が柱状電極８の上面と面一となるように設けられている。柱状電極８の上面には半田ボール１０が設けられている。
【０００４】
【発明が解決しようとする課題】
ところで、上記従来の半導体装置では、封止膜９は再配線７で覆われていない保護膜４の上面、再配線７の表面および柱状電極８の外周面に接着されている。そして、上述した如く、多くの文献には、再配線７および柱状電極８を銅とし、封止膜９をエポキシ系樹脂などの有機樹脂により形成することが記載されている。しかしながら、後述する如く、プレッシャクッカーテストを行った結果、エポキシ系樹脂などの有機樹脂からなる封止膜９と銅からなる再配線７および銅からなる柱状電極８との密着性が必ずしも十分でなかった。封止膜９と再配線７や柱状電極８との密着性が不足すると、封止膜９が再配線７の表面および柱状電極８の外周面から剥離しやすく、封止効果が不十分となってしまうおそれがあるという問題があった。
そこで、この発明は、封止膜と再配線の表面および柱状電極の外周面との密着性を向上する半導体装置およびその製造方法を提供することを目的とする。
【０００５】
【課題を解決するための手段】
請求項１に記載の発明に係る半導体装置は、半導体基板上に形成された銅からなる再配線と、該再配線上に形成された銅からなる柱状電極と、前記再配線を含む前記半導体基板上に前記柱状電極の外周面を覆うように形成された樹脂からなる封止膜とを具備する半導体装置において、前記再配線の表面および前記柱状電極の外周面に酸化第２銅層が形成されていることを特徴とするものである。
請求項２に記載の発明に係る半導体装置は、請求項１に記載の発明において、前記柱状電極およびその外周面の前記酸化第２銅層の上面は前記封止膜の上面とほぼ面一であることを特徴とするものである。
請求項３に記載の発明に係る半導体装置は、請求項１に記載の発明において、前記柱状電極およびその外周面の前記酸化第２銅層の上面に半田ボールが形成されていることを特徴とするものである。
請求項４に記載の発明に係る半導体装置は、請求項１に記載の発明において、前記酸化第２銅層の表面に酸化第１銅層が形成されていることを特徴とするものである。
請求項５に記載の発明に係る半導体装置は、請求項４に記載の発明において、前記柱状電極およびその外周面の前記両酸化銅層の上面は前記封止膜の上面とほぼ面一であることを特徴とするものである。
請求項６に記載の発明に係る半導体装置は、請求項４に記載の発明において、前記柱状電極およびその外周面の前記両酸化銅層の上面に半田ボールが形成されていることを特徴とするものである。
請求項７に記載の発明に係る半導体装置の製造方法は、半導体基板上に形成された銅からなる再配線の表面および前記再配線上に形成された銅からなる柱状電極の表面に酸化第２銅層を形成し、前記酸化第２銅層を含む前記半導体基板上に樹脂からなる封止膜を形成し、前記封止膜の上面側および少なくとも前記柱状電極上の前記酸化第２銅層を除去することを特徴とするものである。
請求項８に記載の発明に係る半導体装置の製造方法は、請求項７に記載の発明において、前記酸化第２銅層は加熱処理により形成することを特徴とするものである。
請求項９に記載の発明に係る半導体装置の製造方法は、半導体基板上に形成された銅からなる再配線の表面および前記再配線上に形成された銅からなる柱状電極の表面に酸化第２銅層および酸化第１銅層をこの順で形成し、前記酸化第１銅層を含む前記半導体基板上に樹脂からなる封止膜を形成し、前記封止膜の上面側および少なくとも前記柱状電極上の前記両酸化銅層を除去することを特徴とするものである。
請求項１０に記載の発明に係る半導体装置の製造方法は、請求項９に記載の発明において、前記酸化第２銅層および前記酸化第１銅層は加熱処理により形成することを特徴とするものである。
請求項１１に記載の発明に係る半導体装置の製造方法は、請求項９に記載の発明において、前記酸化第２銅層および前記酸化第１銅層は処理液を用いた浸漬処理により形成することを特徴とするものである。
請求項１２に記載の発明に係る半導体装置の製造方法は、請求項１１に記載の発明において、前記処理液は水酸化ナトリウムを含む第１の処理液と亜鉛素酸ナトリウムを含む第２の処理液との混合液からなることを特徴とするものである。
請求項１３に記載の発明に係る半導体装置の製造方法は、請求項１２に記載の発明において、前記第１の処理液は、１０〜２０ｗｔ％程度の水酸化ナトリウムを含み、前記第２の処理液は、１５〜２５ｗｔ％程度の亜鉛素酸ナトリウムを含むことを特徴とするものである。
請求項１４に記載の発明に係る半導体装置の製造方法は、請求項１２に記載の発明において、前記浸漬処理の時間は数分であることを特徴とするものである。
そして、この発明によれば、銅からなる再配線の表面および柱状電極の外周面に酸化第２銅層（さらにはその表面に酸化第１銅層）を形成しているので、樹脂からなる封止膜の酸化第２銅層（またはその表面の酸化第１銅層）に対する密着性が銅層のみの場合と比較して良くなり、したがって封止膜が再配線の表面および柱状電極の外周面から剥離しにくいようにすることができる。
【０００６】
【発明の実施の形態】
（第１実施形態）
図１はこの発明の第１実施形態としての半導体装置の断面図を示したものである。この半導体装置はシリコン基板（半導体基板）１１を備えている。シリコン基板１１の上面周辺部にはアルミニウムからなる複数の接続パッド１２が設けられている。接続パッド１２の中央部を除くシリコン基板１１の上面には酸化シリコンや窒化シリコンなどからなる絶縁膜１３およびポリイミドやベンゾシクロブテン（ＢＣＢ）などからなる保護膜１４が設けられている。接続パッド１２の中央部は、絶縁膜１３および保護膜１４に設けられた開口部１５を介して露出されている。
【０００７】
開口部１５を介して露出された接続パッド１２の上面から保護膜１４の上面の所定の箇所にかけて下地金属層１６が設けられている。この場合、下地金属層１６は、詳細には図示していないが、下から順に、チタン層と銅層との２層構造となっている。下地金属層１６の上面には銅からなる再配線１７が設けられている。再配線１７の先端のパッド部上面には銅からなる柱状電極１８が設けられている。
【０００８】
下地金属層１６と柱状電極１８の形成は、絶縁膜１３および保護膜１４に、接続パッド１２に対応する開口部１５を形成した後、保護膜１４上にチタン層および銅層をスパッタにより成膜し、さらに銅層を電解めっきにより成膜し、次にフォトリソグラフィ技術を用いて電解めっきにより成膜した銅層およびスパッタにより成膜した銅層をウエットエッチングし、次に柱状電極１８を形成する箇所を除いてフォトレジストで被覆して電解めっきにより柱状電極１８を形成し、フォトレジストを除去した後、スパッタで成膜したチタン層を、既に形成した銅層をマスクとしてエッチングすることにより、下地金属層１６をパターニングする。
【０００９】
下地金属層１６のうちの銅層の側面、銅からなる再配線１７の表面および柱状電極１８の外周面には酸化第２銅層１９が設けられている。再配線１７の表面上の酸化第２銅層１９を含む保護膜１４の上面には封止膜２０がその上面が柱状電極１８およびその外周面の酸化第２銅層１９の上面と面一となるように設けられている。封止膜２０の材料としては、熱硬化収縮の小さいエポキシ系樹脂、フェノール系樹脂が好ましいが、ビスマレイミド、アクリル、ポリイミド、ポリベンザオキサイド（ＰＢＯ）なども適用可能であり、さらに合成ゴムも用いることもできる。柱状電極１８およびその外周面の酸化第２銅層１９の上面には半田ボール２１が設けられている。
【００１０】
次に、この半導体装置の製造方法の一例について、図２〜図７を順に参照して説明する。まず、図２に示すように、ウエハ状態のシリコン基板１１の上面にアルミニウムからなる接続パッド１２が形成され、その上面の接続パッド１２の中央部を除く部分に酸化シリコンなどからなる絶縁膜１３およびポリイミドなどからなる保護膜１４が形成され、絶縁膜１３および保護膜１４に形成された開口部１５を介して露出された接続パッド１２の上面から保護膜１４の上面の所定の箇所にかけて下地金属層１６が形成され、下地金属層１６の上面に銅からなる再配線１７が形成され、再配線１７の先端のパッド部上面に銅からなる柱状電極１８が形成されたものを用意する。
【００１１】
この場合、下地金属層１６は、詳細には図示していないが、下から順に、チタン層と銅層との２層構造となっている。ここで、寸法の一例について説明する。チタン層の厚さは１００〜２００ｎｍ程度である。銅層の厚さは３００〜６００ｎｍ程度である。再配線１７の厚さは１〜１０μｍ程度である。柱状電極１８の高さは１００〜１５０μｍ程度である。
【００１２】
次に、図３に示すように、下地金属層１６のうちの銅層の側面、銅からなる再配線１７の表面および銅からなる柱状電極１８の表面に酸化第２銅層１９を形成する。ここで、酸化第２銅層１９の形成方法について説明する。上述した如く、再配線１７、下地金属層１６および柱状電極１８を形成した後に、必要に応じ、上記ウェットエッチング後の水洗などにより下地金属層１６のうちの銅層の側面、再配線１７の表面および柱状電極１８の表面に不均一に発生した酸化銅を硫酸中への浸漬処理により除去し、次いで水洗、乾燥を行い、下地金属層１６のうちの銅層の側面、再配線１７および柱状電極１８の各表面を純銅面とする。
【００１３】
次に、図２に示すシリコン基板１１などを、それを支持する治具と共に図示しないオーブンのチャンバー内に挿入し、窒素ガス雰囲気中において温度１６５℃程度で４５分間程度のプリベーク処理を行う。このプリベーク処理は、シリコン基板１１などおよびそれを支持する治具の温度が予め設定した温度１６５℃程度で均一となるようにするために行うものであり、窒素ガス雰囲気中で行うため、再配線１７の表面などに酸化銅は形成されない。
【００１４】
次に、プリベーク処理を終了したシリコン基板１１などを図示しない真空オーブンのチャンバー内に移し、本ベーク処理を行う。本ベーク処理は、１６５℃程度の温度下でチャンバー内を大気圧から１３３Ｐａ程度まで真空引きした後にドライエアーを導入して大気圧に戻し、これを３回繰り返す。さらに、ドライエアー雰囲気中において温度１６５℃程度で１０分間程度の加熱処理を行う。すると、図３に示すように、下地金属層１６のうちの銅層の側面、銅からなる再配線１７の表面および銅からなる柱状電極１８の表面に酸化第２銅層１９が厚さ２０〜４０ｎｍ程度に形成される。なお、ドライエアーの代わりに、純度１００％の酸素ガスを用いてもよい。
【００１５】
次に、図４に示すように、酸化第２銅層１９を含む保護膜１４の上面にエポキシ系樹脂などの有機樹脂からなる封止膜２０をトランスファモールド法、ディスペンサ法、ディッピング法、印刷法などにより厚さが柱状電極１８の高さよりもやや厚くなるように形成する。したがって、この状態では、柱状電極１８上の酸化第２銅層１９は封止膜２０によって覆われている。
【００１６】
次に、封止膜２０の上面側および少なくとも柱状電極１８上の酸化第２銅層１９を研磨して除去することにより、図５に示すように、柱状電極１８およびその外周面の酸化第２銅層１９の上面を露出させるとともに、この露出された柱状電極１８およびその外周面の酸化第２銅層１９の上面を封止膜２０の上面とほぼ面一とする。この場合、研磨により柱状電極１８の上面にばりが生じる場合には、このばりをウエットエッチングなどにより除去したり、さらにこの後の酸化を防止するため、柱状電極１８の上面に無電界めっきによるニッケル層の形成などの表面処理を行ってもよい。
【００１７】
次に、図６に示すように、柱状電極１８およびその外周面の酸化第２銅層１９の上面に半田ボール２１を形成する。この場合、半田ボール２１は、直接、柱状電極１８などの上面に搭載してリフローするか、あるいは、印刷法やデイスペンサなどにより、半田ペーストを柱状電極１８などの上面に塗布した後リフローするなどの方法によればよい。次に、図７に示すように、ダイシングストリートに沿って、封止膜２０、保護膜１４、絶縁膜１３およびシリコン基板１１を切断すると、図１に示す半導体装置が得られる。
【００１８】
このようにして得られた半導体装置では、銅からなる下地金属層１６のうちの銅層の側面、再配線１７の表面および柱状電極１８の外周面に酸化第２銅層１９を形成しているので、エポキシ系樹脂などからなる封止膜２０の酸化第２銅層１９に対する密着性が銅層のみの場合と比較して良くなり、したがって封止膜２０が再配線１７の表面および柱状電極１８の外周面から剥離しにくいようにすることができる。また、酸化第２銅層１９により、再配線１７の表面および柱状電極１８の外周面でのマイグレーションの発生を抑制することができる。
【００１９】
次に、この第１実施形態の場合のプレッシャークッカーテスト（ＰＣＴ）による剪断強度試験について説明する。まず、図８に示す第１の試料を用意した。この第１の試料は、第１の半導体装置３１の上面中央部にエポキシ系樹脂からなる接着層３２を介して第２の半導体装置３３を接着した構造となっている。第１および第２の半導体装置３１、３３は、図１に示す半導体装置の各部とそれぞれ対応するものには同一の符号を付して説明すると、シリコン基板１１上にポリイミドからなる保護膜１４、チタン層と銅層とからなる２層構造の下地金属層１６、銅からなる再配線１７がこの順で設けられ、下地金属層１６のうちの銅層の側面および再配線１７の表面に酸化第２銅層１９が設けられた構造となっている。接着層３２は、図１に示す封止膜２０に対応する。
【００２０】
また、比較試料として図９に示すものを用意した。この比較試料は、図８に示す第１の試料と基本的には同じ構造で、第１の半導体装置３１の上面中央部にエポキシ系樹脂からなる接着層３２を介して第２の半導体装置３３を接着した構造となっている。ただし、この比較試料では、図８に示す酸化第２銅層１９は設けられていない。
【００２１】
したがって、図８に示す第１の試料では、第１の半導体装置３１の酸化第２銅層１９の上面中央部に接着層３２を介して第２の半導体装置３３の酸化第２銅層１９が接着されている。これに対し、図９に示す比較試料では、第１の半導体装置３１の再配線１７の上面中央部に接着層３２を介して第２の半導体装置３３の再配線１７が接着されている。
【００２２】
ここで、第１の試料および比較試料の寸法について説明する。第１の半導体装置３１のサイズは８×８ｍｍで全体の厚さは０．７５ｍｍである。第２の半導体装置３１のサイズは２×２ｍｍで全体の厚さは０．７５ｍｍである。接着剤３２のサイズは直径１．５ｍｍで厚さは０．０３ｍｍである。
【００２３】
そして、第１の試料および比較試料について、第１の半導体装置３１を固定した状態で、第２の半導体装置３３の側面に剪断力測定治具（図示せず）を押し付けて、第２の半導体装置３３が剥離した時点での荷重を接着面積（接着剤３２の面積１．７７ｍｍ２）で割った剪断強度（Ｎ／ｍｍ２）を求めた。この場合、エポキシ系樹脂からなる接着剤３２を熱硬化させた直後での剪断強度と、熱硬化させてから３０時間経過した後での剪断強度とを求めた。
【００２４】
すると、比較試料の剪断強度は、熱硬化直後では３１．６０Ｎ／ｍｍ２であり、３０時間経過後では１１．８６Ｎ／ｍｍ２であった。これに対し、第１の試料の剪断強度は、熱硬化直後では４９．１５Ｎ／ｍｍ２であり、この値は比較試料の約１．５５倍であり、３０時間経過後では３８．４１Ｎ／ｍｍ２であり、この値は比較試料の約３．２４倍であった。
【００２５】
したがって、この実験結果からも明らかなように、エポキシ系樹脂からなる接着剤３２の酸化第２銅層１９に対する密着性が再配線１７のみつまり銅層のみの場合と比較して良くなり、図１において、封止膜２０が再配線１７の表面および柱状電極１８の外周面から剥離しにくいようにすることができる。
【００２６】
（第２実施形態）
図１０はこの発明の第２実施形態としての半導体装置の断面図を示したものである。この図において、図１と同一名称部分には同一の符号を付し、その説明を適宜省略する。この半導体装置において、図１に示す場合と異なる点は、酸化第２銅層１９の表面に酸化第１銅層２２が設けられていることである。
【００２７】
次に、酸化第２銅層１９および酸化第１銅層２２の形成方法について、図２を参照して説明する。上述した如く、再配線１７、下地金属層１６および柱状電極１８を形成した後に、必要に応じ、上記ウェットエッチング後の水洗などにより下地金属層１６のうちの銅層の側面、再配線１７の表面および柱状電極１８の表面に不均一に発生した酸化銅を硫酸中への浸漬処理により除去し、次いで水洗、乾燥を行い、再配線１７および柱状電極１８の各表面を純銅面とする。
【００２８】
次に、図２に示すシリコン基板１１などをそれを支持する治具と共に図示しないオーブンのチャンバー内に挿入し、窒素ガス雰囲気中において温度２００℃程度で４５分間程度のプリベーク処理を行う。このプリベーク処理は、シリコン基板１１などおよびそれを支持する治具の温度が予め設定した温度２００℃程度で均一となるようにするために行うものであり、窒素ガス雰囲気中で行うため、再配線１７の表面などに酸化銅は形成されない。
【００２９】
次に、プリベーク処理を終了した図２に示すシリコン基板１１などを図示しない真空オーブンの温度２００℃程度のチャンバー内に挿入し、本ベークを行う。本ベークは、２００℃程度の温度下でチャンバー内を大気圧から１３３Ｐａ程度まで真空引きした後にドライエアーを導入して大気圧に戻し、これを３回繰り返す。さらに、ドライエアー雰囲気中において温度２００℃程度で６０分間程度の加熱処理を行う。すると、図１０に示すように、下地金属層１６のうちの銅層の側面、銅からなる再配線１７の表面および銅からなる柱状電極１８の表面に酸化第２銅層１９が厚さ４０〜６０ｎｍ程度に形成され、その表面に酸化第１銅層２２が厚さ１０〜３０ｎｍ程度に形成される。なお、この場合も、ドライエアーの代わりに、純度１００％の酸素ガスを用いてもよい。
【００３０】
次に、この第２実施形態の場合のＰＣＴによる剪断強度実験結果について説明する。まず、図１１に示す第２の試料を用意した。この第２の試料は、第１の半導体装置４１の上面中央部にエポキシ系樹脂からなる接着層４２を介して第２の半導体装置４３を接着した構造となっている。第１および第２の半導体装置４１、４３は、図１０に示す半導体装置の各部とそれぞれ対応するものには同一の符号を付して説明すると、シリコン基板１１上にポリイミドからなる保護膜１４、チタン層と銅層とからなる２層構造の下地金属層１６、銅からなる再配線１７がこの順で設けられ、下地金属層１６のうちの銅層の側面および再配線１７の表面に酸化第２銅層１９および酸化第１銅層２２が設けられた構造となっている。接着層４２は、図１０に示す封止膜２０に対応する。
【００３１】
そして、第２の試料について、第１の半導体装置４１を固定した状態で、第２の半導体装置４３の側面に剪断力測定治具（図示せず）を押し付けて、第２の半導体装置４３が剥離した時点での荷重を接着面積（接着剤４２の面積１．７７ｍｍ２）で割った剪断強度（Ｎ／ｍｍ２）を求めた。この場合も、エポキシ系樹脂からなる接着剤４２を熱硬化させた直後での剪断強度と、熱硬化させてから３０時間経過した後での剪断強度とを求めた。
【００３２】
すると、第２の試料の剪断強度は、熱硬化直後では６６．１０Ｎ／ｍｍ２であり、この値は上記第１の試料の約１．３４倍であり、３０時間経過後では５８．７６Ｎ／ｍｍ２であり、この値は上記第１試料の約１．５３倍であった。したがって、この試験結果から明らかなように、エポキシ系樹脂からなる接着剤４２の密着性は、酸化第２銅層１９および酸化第１銅層２２の２層の場合の方が酸化第２銅層１９の１層のみの場合よりもさらに良くなる。
【００３３】
（第３実施形態）
次に、この発明の第３実施形態としての半導体装置についてその製造方法の一部（酸化銅形成工程）と併せ、図２を参照して説明する。上述した如く、再配線１７、下地金属層１６および柱状電極１８を形成した後に、必要に応じ、上記ウェットエッチング後の水洗などにより再配線１７の表面や柱状電極１８の表面に不均一に発生した酸化銅を硫酸中への浸漬処理により除去し、次いで水洗、乾燥を行い、再配線１７および柱状電極１８の各表面を純銅面とする。
【００３４】
次に、処理液を用いて酸化銅の形成を行うが、まず、処理液について説明する。第１の処理液は、水酸化ナトリウム１０〜２０ｗｔ％程度と、純水８０〜９０ｗｔ％程度とからなる処理液である。第２の処理液は、亜鉛素酸ナトリウム１５〜２５ｗｔ％程度と、純水７０〜８０ｗｔ％程度と、安定剤１〜１０ｗｔ％程度とからなる処理液である。
【００３５】
そして、まず、第１の処理液３０〜４０ｍＬ／Ｌ程度と純水９６０〜９７０ｍＬ／Ｌ程度（但し、両液の合計が１０００ｍＬ／Ｌ）との混合液中にシリコン基板１１などを室温で１〜２分程度浸漬する。この浸漬処理は、次の浸漬処理の処理液（混合液）に再配線１７および柱状電極１８などをなじませるために行うものであり、再配線１７の表面などに酸化銅は形成されない。
【００３６】
次に、第１の処理液５０ｍＬ／Ｌ程度と第２の処理液４５０ｍＬ／Ｌ程度と純水５００ｍＬ／Ｌ程度との混合液中にシリコン基板１１などを温度７０℃程度で５分程度浸漬し、次いで水洗、温水洗、乾燥を行う。すると、下地金属層１６のうちの銅層の側面、銅からなる再配線１７の表面および銅からなる柱状電極１８の表面に酸化第２銅層１９が厚さ５０〜５００ｎｍ程度に形成され、その表面に酸化第１銅層２２が厚さ１０〜１００ｎｍ程度に形成される。
【００３７】
次に、この第３実施形態の場合のＰＣＴによる剪断強度実験結果について説明する。まず、構造的には図１１に示す場合と同様の第３の試料を用意した。この場合、酸化第２銅層１９および酸化第１銅層２２は、上述の処理液を用いた浸漬処理により形成されている。
【００３８】
そして、第３の試料について、第１の半導体装置４１を固定した状態で、第２の半導体装置４３の側面に剪断力測定治具（図示せず）を押し付けて、第２の半導体装置４３が剥離した時点での荷重を接着面積（接着剤４２の面積１．７７ｍｍ２）で割った剪断強度（Ｎ／ｍｍ２）を求めた。この場合も、エポキシ系樹脂からなる接着剤４２を熱硬化させた直後での剪断強度と、熱硬化させてから３０時間経過した後での剪断強度とを求めた。
【００３９】
すると、第３の試料の剪断強度は、熱硬化直後では８９．２６Ｎ／ｍｍ２であり、この値は上記第２の試料の約１．３５倍であり、３０時間経過後では８９．８３Ｎ／ｍｍ２であり、この値は上記第２試料の約１．５３倍であった。したがって、この試験結果から明らかなように、エポキシ系樹脂からなる接着剤４２の密着性は、酸化第２銅層１９および酸化第１銅層２２を上述の処理液を用いた浸漬処理により形成した場合の方が加熱処理より形成した場合よりもさらに良くなる。
【００４０】
ところで、上記第２の処理液中の亜鉛素酸ナトリウムの水溶液は酸化性アルカリ溶液でｐＨ１２以上の強アルカリであり、処理温度が７０℃程度であると、シリコン基板を溶解するため、処理時間は短い方がよく、上記の場合５分程度であるが、数分位が望ましい。
【００４１】
【発明の効果】
以上説明したように、この発明によれば、銅からなる再配線の表面および柱状電極の外周面に酸化第２銅層（さらにはその表面に酸化第１銅層）を形成しているので、樹脂からなる封止膜の酸化第２銅層（またはその表面の酸化第１銅層）に対する密着性が銅層のみの場合と比較して良くなり、したがって封止膜が再配線の表面および柱状電極の外周面から剥離しにくいようにすることができる。
【図面の簡単な説明】
【図１】この発明の第１実施形態としての半導体装置の断面図。
【図２】図１に示す半導体装置の製造に際し、当初用意したものの断面図。
【図３】図２に続く工程の断面図。
【図４】図３に続く工程の断面図。
【図５】図４に続く工程の断面図。
【図６】図５に続く工程の図。
【図７】図６に続く工程の図。
【図８】剪断強度試験に用いた第１の試料の断面図。
【図９】剪断強度試験に用いた比較試料の断面図。
【図１０】この発明の第２実施形態としての半導体装置の断面図。
【図１１】剪断強度試験に用いた第２の試料の断面図。
【図１２】従来の半導体装置の一例の断面図。
【符号の説明】
１１ シリコン基板
１２ 接続パッド
１３ 絶縁膜
１４ 保護膜
１６ 下地金属層
１７ 再配線
１８ 柱状電極
１９ 酸化第２銅層
２０ 封止膜
２１ 半田ボール
２２ 酸化第１銅層
Claims (14)
- 半導体基板上に形成された銅からなる再配線と、該再配線上に形成された銅からなる柱状電極と、前記再配線を含む前記半導体基板上に前記柱状電極の外周面を覆うように形成された樹脂からなる封止膜とを具備する半導体装置において、前記再配線の表面および前記柱状電極の外周面に酸化第２銅層が形成されていることを特徴とする半導体装置。
- 請求項１に記載の発明において、前記柱状電極およびその外周面の前記酸化第２銅層の上面は前記封止膜の上面とほぼ面一であることを特徴とする半導体装置。
- 請求項１に記載の発明において、前記柱状電極およびその外周面の前記酸化第２銅層の上面に半田ボールが形成されていることを特徴とする半導体装置。
- 請求項１に記載の発明において、前記酸化第２銅層の表面に酸化第１銅層が形成されていることを特徴とする半導体装置。
- 請求項４に記載の発明において、前記柱状電極およびその外周面の前記両酸化銅層の上面は前記封止膜の上面とほぼ面一であることを特徴とする半導体装置。
- 請求項４に記載の発明において、前記柱状電極およびその外周面の前記両酸化銅層の上面に半田ボールが形成されていることを特徴とする半導体装置。
- 半導体基板上に形成された銅からなる再配線の表面および前記再配線上に形成された銅からなる柱状電極の表面に酸化第２銅層を形成し、前記酸化第２銅層を含む前記半導体基板上に樹脂からなる封止膜を形成し、前記封止膜の上面側および少なくとも前記柱状電極上の前記酸化第２銅層を除去することを特徴とする半導体装置の製造方法。
- 請求項７に記載の発明において、前記酸化第２銅層は加熱処理により形成することを特徴とする半導体装置の製造方法。
- 半導体基板上に形成された銅からなる再配線の表面および前記再配線上に形成された銅からなる柱状電極の表面に酸化第２銅層および酸化第１銅層をこの順で形成し、前記酸化第１銅層を含む前記半導体基板上に樹脂からなる封止膜を形成し、前記封止膜の上面側および少なくとも前記柱状電極上の前記両酸化銅層を除去することを特徴とする半導体装置の製造方法。
- 請求項９に記載の発明において、前記酸化第２銅層および前記酸化第１銅層は加熱処理により形成することを特徴とする半導体装置の製造方法。
- 請求項９に記載の発明において、前記酸化第２銅層および前記酸化第１銅層は処理液を用いた浸漬処理により形成することを特徴とする半導体装置の製造方法。
- 請求項１１に記載の発明において、前記処理液は水酸化ナトリウムを含む第１の処理液と亜鉛素酸ナトリウムを含む第２の処理液との混合液からなることを特徴とする半導体装置の製造方法。
- 請求項１２に記載の発明において、前記第１の処理液は、１０〜２０ｗｔ％程度の水酸化ナトリウムを含み、前記第２の処理液は、１５〜２５ｗｔ％程度の亜鉛素酸ナトリウムを含むことを特徴とする半導体装置の製造方法。
- 請求項１２に記載の発明において、前記浸漬処理の時間は数分であることを特徴とする半導体装置の製造方法。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002173700A JP2004022699A (ja) | 2002-06-14 | 2002-06-14 | 半導体装置およびその製造方法 |
| US10/458,920 US6770971B2 (en) | 2002-06-14 | 2003-06-10 | Semiconductor device and method of fabricating the same |
| KR1020030038120A KR100544088B1 (ko) | 2002-06-14 | 2003-06-13 | 반도체장치 및 그 제조방법 |
| TW092116041A TWI226690B (en) | 2002-06-14 | 2003-06-13 | Semiconductor device and fabrication method thereof |
| CNB031430473A CN1277309C (zh) | 2002-06-14 | 2003-06-16 | 半导体器件及其制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002173700A JP2004022699A (ja) | 2002-06-14 | 2002-06-14 | 半導体装置およびその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2004022699A true JP2004022699A (ja) | 2004-01-22 |
Family
ID=31172856
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002173700A Abandoned JP2004022699A (ja) | 2002-06-14 | 2002-06-14 | 半導体装置およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2004022699A (ja) |
Cited By (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004165188A (ja) * | 2002-11-08 | 2004-06-10 | Oki Electric Ind Co Ltd | 半導体装置及びその製造方法 |
| JP2006147810A (ja) * | 2004-11-19 | 2006-06-08 | Casio Comput Co Ltd | 半導体装置およびその製造方法 |
| JP2007142121A (ja) * | 2005-11-17 | 2007-06-07 | Oki Electric Ind Co Ltd | 半導体装置およびその製造方法 |
| KR100744276B1 (ko) | 2005-07-27 | 2007-07-30 | 세이코 엡슨 가부시키가이샤 | 반도체 장치 및 발진기 |
| US7498676B2 (en) | 2005-04-15 | 2009-03-03 | Oki Electric Industry, Co., Ltd. | Semiconductor device |
| JP2010062175A (ja) * | 2008-09-01 | 2010-03-18 | Casio Comput Co Ltd | 半導体装置の製造方法 |
| JP2011114127A (ja) * | 2009-11-26 | 2011-06-09 | Seiko Epson Corp | 半導体装置および電子部品並びにそれらの製造方法 |
| JP2014127649A (ja) * | 2012-12-27 | 2014-07-07 | Hitachi Chemical Dupont Microsystems Ltd | 半導体装置の製造方法 |
| KR20180021034A (ko) * | 2015-12-16 | 2018-02-28 | 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 | 반도체 소자 구조체 및 이의 형성 방법 |
| JP2018061018A (ja) * | 2016-09-28 | 2018-04-12 | ローム株式会社 | 半導体装置 |
| WO2019004264A1 (ja) * | 2017-06-30 | 2019-01-03 | 株式会社村田製作所 | 電子部品モジュール及びその製造方法 |
| KR20190066942A (ko) * | 2017-12-06 | 2019-06-14 | 삼성전자주식회사 | 재배선의 형성 방법 및 이를 이용하는 반도체 소자의 제조 방법 |
| US11545454B2 (en) | 2016-09-28 | 2023-01-03 | Rohm Co., Ltd. | Semiconductor device |
| WO2023181491A1 (ja) * | 2022-03-25 | 2023-09-28 | 株式会社Ｓｃｒｅｅｎホールディングス | 基板処理方法及び基板処理装置 |
-
2002
- 2002-06-14 JP JP2002173700A patent/JP2004022699A/ja not_active Abandoned
Cited By (23)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004165188A (ja) * | 2002-11-08 | 2004-06-10 | Oki Electric Ind Co Ltd | 半導体装置及びその製造方法 |
| JP2006147810A (ja) * | 2004-11-19 | 2006-06-08 | Casio Comput Co Ltd | 半導体装置およびその製造方法 |
| US7498676B2 (en) | 2005-04-15 | 2009-03-03 | Oki Electric Industry, Co., Ltd. | Semiconductor device |
| KR100744276B1 (ko) | 2005-07-27 | 2007-07-30 | 세이코 엡슨 가부시키가이샤 | 반도체 장치 및 발진기 |
| JP2007142121A (ja) * | 2005-11-17 | 2007-06-07 | Oki Electric Ind Co Ltd | 半導体装置およびその製造方法 |
| JP2010062175A (ja) * | 2008-09-01 | 2010-03-18 | Casio Comput Co Ltd | 半導体装置の製造方法 |
| JP2011114127A (ja) * | 2009-11-26 | 2011-06-09 | Seiko Epson Corp | 半導体装置および電子部品並びにそれらの製造方法 |
| JP2014127649A (ja) * | 2012-12-27 | 2014-07-07 | Hitachi Chemical Dupont Microsystems Ltd | 半導体装置の製造方法 |
| US10163817B2 (en) | 2015-12-16 | 2018-12-25 | Taiwan Semiconductor Manufacturing Co., Ltd. | Semiconductor device structure comprising a plurality of metal oxide fibers and method for forming the same |
| US10943873B2 (en) | 2015-12-16 | 2021-03-09 | Taiwan Semiconductor Manufacturing Co., Ltd. | Semiconductor device structure comprising a plurality of metal oxide fibers and method for forming the same |
| KR20180021034A (ko) * | 2015-12-16 | 2018-02-28 | 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 | 반도체 소자 구조체 및 이의 형성 방법 |
| KR101939531B1 (ko) | 2015-12-16 | 2019-01-16 | 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 | 반도체 소자 구조체 및 이의 형성 방법 |
| US10224293B2 (en) | 2015-12-16 | 2019-03-05 | Taiwan Semiconductor Manufacturing Company, Ltd. | Package structure and method for forming the same |
| US10636748B2 (en) | 2015-12-16 | 2020-04-28 | Taiwan Semiconductor Manufacturing Co., Ltd. | Package structure |
| US11810881B2 (en) | 2016-09-28 | 2023-11-07 | Rohm Co., Ltd. | Semiconductor device |
| US11545454B2 (en) | 2016-09-28 | 2023-01-03 | Rohm Co., Ltd. | Semiconductor device |
| JP2018061018A (ja) * | 2016-09-28 | 2018-04-12 | ローム株式会社 | 半導体装置 |
| JPWO2019004264A1 (ja) * | 2017-06-30 | 2020-04-23 | 株式会社村田製作所 | 電子部品モジュール及びその製造方法 |
| US11039534B2 (en) | 2017-06-30 | 2021-06-15 | Murata Manufacturing Co., Ltd. | Electronic component module and manufacturing method thereof |
| WO2019004264A1 (ja) * | 2017-06-30 | 2019-01-03 | 株式会社村田製作所 | 電子部品モジュール及びその製造方法 |
| KR20190066942A (ko) * | 2017-12-06 | 2019-06-14 | 삼성전자주식회사 | 재배선의 형성 방법 및 이를 이용하는 반도체 소자의 제조 방법 |
| KR102486561B1 (ko) * | 2017-12-06 | 2023-01-10 | 삼성전자주식회사 | 재배선의 형성 방법 및 이를 이용하는 반도체 소자의 제조 방법 |
| WO2023181491A1 (ja) * | 2022-03-25 | 2023-09-28 | 株式会社Ｓｃｒｅｅｎホールディングス | 基板処理方法及び基板処理装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI528437B (zh) | 半導體裝置及形成犧牲保護層以於單一化過程中保護半導體晶粒邊緣之方法 | |
| TWI226690B (en) | Semiconductor device and fabrication method thereof | |
| JP3773896B2 (ja) | 半導体装置の製造方法 | |
| KR101677364B1 (ko) | 반도체 디바이스 및 제조 방법 | |
| TWI236046B (en) | Semiconductor device and manufacturing method thereof | |
| JP2004022699A (ja) | 半導体装置およびその製造方法 | |
| US8334602B2 (en) | Die package including encapsulated die and method of manufacturing the same | |
| KR20140035804A (ko) | 반도체 디바이스 및 그 제조 방법 | |
| TW201133744A (en) | Integrated circuit device and packaging assembly | |
| TW201417197A (zh) | 形成支撐層於薄扇出晶圓級晶片尺寸封裝中之半導體晶粒之上的半導體裝置和方法 | |
| KR20180021034A (ko) | 반도체 소자 구조체 및 이의 형성 방법 | |
| JP2004349361A (ja) | 半導体装置およびその製造方法 | |
| JP2011204765A (ja) | 半導体装置の製造方法及び半導体装置 | |
| US6989291B2 (en) | Method for manufacturing circuit devices | |
| US11715699B2 (en) | Semiconductor devices and methods of manufacturing semiconductor devices | |
| US20050194686A1 (en) | Semiconductor device and manufacturing method for the same | |
| JP2001135663A (ja) | 半導体装置及びその製造方法 | |
| JP2006147810A (ja) | 半導体装置およびその製造方法 | |
| US11881458B2 (en) | Semiconductor devices and methods of manufacturing semiconductor devices | |
| US20040092129A1 (en) | Method for manufacturing circuit devices | |
| JP2000188357A (ja) | 半導体装置およびその製造方法 | |
| US7952200B2 (en) | Semiconductor device including a copolymer layer | |
| JP3706492B2 (ja) | 半導体装置およびその製造方法 | |
| JP4577316B2 (ja) | 半導体装置の製造方法 | |
| TW201133667A (en) | Semiconductor chip with stair arrangement bump structures |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040823 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060201 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20060208 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060214 |
|
| A762 | Written abandonment of application |
Free format text: JAPANESE INTERMEDIATE CODE: A762 Effective date: 20060329 |