JP3773896B2 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP3773896B2
JP3773896B2 JP2002346349A JP2002346349A JP3773896B2 JP 3773896 B2 JP3773896 B2 JP 3773896B2 JP 2002346349 A JP2002346349 A JP 2002346349A JP 2002346349 A JP2002346349 A JP 2002346349A JP 3773896 B2 JP3773896 B2 JP 3773896B2
Authority
JP
Japan
Prior art keywords
forming
layer
semiconductor device
multilayer wiring
wiring board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP2002346349A
Other languages
English (en)
Other versions
JP2003309215A (ja
Inventor
広一 本多
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Electronics Corp
Original Assignee
NEC Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Electronics Corp filed Critical NEC Electronics Corp
Priority to JP2002346349A priority Critical patent/JP3773896B2/ja
Priority to US10/365,833 priority patent/US7138064B2/en
Priority to TW092103243A priority patent/TWI223419B/zh
Priority to CNB03104123XA priority patent/CN1270364C/zh
Priority to KR10-2003-0009626A priority patent/KR100510154B1/ko
Publication of JP2003309215A publication Critical patent/JP2003309215A/ja
Application granted granted Critical
Publication of JP3773896B2 publication Critical patent/JP3773896B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/52—Mounting semiconductor bodies in containers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/20—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68345—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during the manufacture of self supporting substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01011—Sodium [Na]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01024—Chromium [Cr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0103—Zinc [Zn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01042—Molybdenum [Mo]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01077—Iridium [Ir]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1433—Application-specific integrated circuit [ASIC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18161—Exposing the passive side of the semiconductor or solid-state body of a flip chip
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19106—Disposition of discrete passive components in a mirrored arrangement on two different side of a common die mounting substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Description

【０００１】
【発明の属する技術分野】
本発明は、製造コストの低減を図った半導体装置の製造方法に関し、特に多層配線基板上に半導体チップを搭載したフリップチップ型の半導体装置の製造方法に関する。
【０００２】
【従来の技術】
近時、半導体装置の軽量化及び実装面積削減の要求に応じて、ベアチップ実装方法により組み立てられる半導体装置、特にフリップチップ型半導体装置が注目されている（例えば、特許文献１参照。）。
【０００３】
図１１は従来のフリップチップ型半導体装置を示す断面図である。図１１に示すように、この従来のフリップチップ型半導体装置３１８においては、絶縁性基板３１１が設けられ、この絶縁性基板３１１中には導電性接着剤３１３が埋め込まれている。また、絶縁性基板３１１の表面には多層配線基板３０９が設けられており、絶縁性基板３１１の裏面にはバンプ３１７が設けられており、多層配線基板３０９とバンプ３１７とは導電性接着剤３１３により相互に接続されている。更に、多層配線基板３０９の表面には半導体チップ３１４が搭載されており、半導体チップ３１４は絶縁性樹脂３１６によって覆われ、支持・保護されている。フリップチップ型半導体装置３１８はバンプ３１７を介して基板（図示せず）上に実装され、バンプ３１７と半導体チップ３１４とは、多層配線基板３０９及び絶縁性基板３１１に形成された導電性接着剤３１３によって相互に接続されている。
【０００４】
多層配線基板３０９には高い平坦性が要求される。このため、Ｃｕ、Ｎｉ、Ａｌ等の金属又はこれらを主成分とする合金からなり、高い剛性を有する支持基板（図示せず）を用意し、この支持基板上に多層配線基板３０９を形成し、その後、この支持基板をエッチングにより除去し、多層配線基板３０９のみを残存させることにより、多層配線基板３０９を作製している。
【０００５】
【特許文献１】
特開２００１−２５７２８８号公報
【０００６】
【発明が解決しようとする課題】
しかしながら、上述の従来の技術には、以下に示すような問題点がある。上述の如く、高い剛性を有する支持基板は、一度多層配線基板を形成した後は、エッチングにより除去されてしまう。このため、次の多層配線基板を形成するときには新たな支持基板を用意しなければならず、コスト上昇を招く原因となっている。
【０００７】
本発明はかかる問題点に鑑みてなされたものであって、多層配線基板を形成する際に使用される高剛性の支持基板を再利用することによって、コストを削減したフリップチップ半導体装置の製造方法を提供することを目的とする。
【０００８】
【課題を解決するための手段】
本発明に係る半導体装置の製造方法は、第１の材料からなる支持基板上に第２の材料からなるエッチバック層を形成する工程と、このエッチバック層上に多層配線板を形成する工程と、前記エッチバック層をエッチングして、前記多層配線板から前記支持基板を分離するエッチング工程と、前記多層配線板に半導体チップを搭載する工程と、を有することを特徴とする。
【０００９】
本発明においては、支持基板上にエッチバック層及び多層配線板を形成した後、エッチバック層をエッチングし、多層配線板から支持基板を分離する。これにより、多層配線板に半導体チップを搭載して半導体装置を作製すると共に、支持基板を分離して再利用することが可能となる。この結果、半導体装置の製造コストを低減することが可能となる。
【００１１】
【発明の実施の形態】
以下、本発明の実施形態について添付の図面を参照して具体的に説明する。先ず、本発明の第１の実施形態について説明する。図１（ａ）乃至（ｇ）、図２（ａ）乃至（ｆ）、図３（ａ）乃至（ｄ）、図４（ａ）乃至（ｄ）は、本実施形態に係る半導体装置の製造方法を工程順に示す断面図である。
【００１２】
先ず、図１（ａ）に示すように、表面の平坦性が高く、且つ、高い機械的強度を有するベース基板１を用意する。このベース基板１を形成する材料は、例えば、常温での弾性率が２０ＧＰａ以上であり、より好ましくは１００ＧＰａ以上の材料である。ベース基板１の材料は、例えば、Ｓｉ、Ｔｉ合金、ステンレス鋼（ＳＵＳ）、ジェラルミン、マレージング鋼等の金属若しくは合金材料、又は、アルミナ、ムライト、窒化アルミニウム等の無機セラミック材料、又は、例えばポリイミド等の表面の平坦性及び耐熱性等が優れる有機系材料とする。
【００１３】
次いで、図１（ｂ）に示すように、Ａｌ又はＣｕを主成分とするエッチバック層２を、ベース基板１上の全面にスパッタリング法等の手法により形成する。なお、エッチバック層２は、アルミニウム合金又は銅合金により形成してもよい。
【００１４】
次に、図１（ｃ）に示すように、エッチバック層２上に、外部電極パッド部３を形成する。このとき、エッチバック層２がＡｌを主成分とする材料によって形成されている場合は、以下の工程によって外部電極パッド部３を形成する。先ず、エッチバック層２上にフォトレジスト（図示せず）を形成する。次に、エッチバック層２の表面において、外部電極パッド部３のパターンを形成する予定の領域を露出させるように、このフォトレジストに露光・現像処理を施し、パターニングする。その後、無電解めっき技術を用いて、Ｚｎ層、Ｎｉ層及びＣｕ層がこの順に積層されてなる３層膜（以下、（Ｚｎ／Ｎｉ／Ｃｕ）層と記載する）等のめっき膜を、フォトレジストの開口部、即ちエッチバック層２の露出部に成膜し、外部電極パッド部３を形成する。この際、（Ｚｎ／Ｎｉ／Ｃｕ）層における各層の厚さは、例えば、Ｚｎ層の厚さを０．１乃至１μｍ、Ｎｉ層の厚さを１乃至１０μｍ、Ｃｕ層の厚さを１０乃至５０μｍとする。従って、外部電極パッド３の合計の厚さは、１１．１乃至６１μｍの範囲内である。外部電極パッド部３を形成した後、フォトレジストを除去する。
【００１５】
なお、このとき、Ａｌからなるエッチバック層２と外部電極パッド部３との密着性を高めるために、以下に示すような方法により、外部電極パッド部３を形成してもよい。即ち、Ａｌからなるエッチバック層２上に、（Ｔｉ／Ｃｕ）層、（Ｃｒ／Ｃｕ合金）層又はＣｕ合金単層からなる接着層（図示せず）を、スパッタリング法等により薄膜形成する。この接着層の厚さは、例えば０．２乃至２μｍ程度とする。その後、この接着層上にフォトレジストを形成し、露光・現像処理を施してパターニングし、外部電極パッド部３を形成する予定の領域に開口部を設ける。そして、前述の（Ｔｉ／Ｃｕ）層、（Ｃｒ／Ｃｕ合金）層又はＣｕ合金層中のＣｕ層（Ｃｕ合金層）を給電層として利用することにより、電解めっき技術を用いて、（Ａｕ／Ｎｉ／Ｃｕ）複合めっき層を外部電極パッド部３として形成する。この際、例えば、Ａｕ層の厚さを０．３乃至３μｍとし、Ｎｉ層の厚さを１乃至１０μｍとし、Ｃｕ層の厚さを１０乃至５０μｍ程度とする。従って、（Ａｕ／Ｎｉ／Ｃｕ）層の全体の厚さは、１１．３乃至６３μｍとなる。
【００１６】
続いて、フォトレジストを除去する。その後、接着層における外部電極パッド部３に覆われていない領域を、ケミカルエッチング法又はイオンビームエッチング法等のドライエッチング技術を使用して除去する。
【００１７】
一方、エッチバック層２がＣｕを主成分とする材料によって形成されている場合は、以下の工程によって外部電極パッド部３を形成する。即ち、ベース基板１上に形成されたエッチバック層２上に、フォトレジスト（図示せず）を形成する。そして、エッチバック層２における外部電極パッド部３を形成する予定の領域を露出させるように、フォトレジストに対して露光・現像処理を施し、フォトレジストをパターニングする。即ち、フォトレジストのパターンは、外部電極パッド部３のパターンを反転させたパターンになるようにする。
【００１８】
その後、エッチバック層２としてのＣｕ層を給電層として活用し、電解めっき技術を用いて（Ａｕ／Ｎｉ／Ｃｕ）複合めっき層を外部電極パッド部３として形成する。次に、フォトレジストを除去する。このとき、（Ａｕ／Ｎｉ／Ｃｕ）複合めっき層において、例えば、Ａｕ層の厚さを０．３乃至３μｍとし、Ｎｉ層の厚さを１乃至１０μｍとし、Ｃｕ層の厚さを１０乃至５０μｍ程度とする。このため、（Ａｕ／Ｎｉ／Ｃｕ）複合めっき層全体の厚さは、１１．３乃至６３μｍとなる。
【００１９】
次に、図１（ｄ）に示すように、エッチバック層２上に、外部電極パッド部３を覆うように絶縁層４を形成する。絶縁層４は、例えばポリイミド系樹脂及びエポキシ系樹脂等の液状の有機系絶縁性材料を使用してスピンコーティング法により形成するか、又は、ＳｉＯ系等の無機系絶縁性材料を、プラズマ表面処理技術を利用したＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法又はＰＶＤ（Ｐｈｉｓｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法により堆積させて形成することができる。なお、絶縁層４は、エポキシ系樹脂、シリコーン系樹脂、ポリイミド系樹脂、ポリオレフィン系樹脂、シアネートエステル系樹脂、フェノール系樹脂及びナフタレン系樹脂からなる群から選択された１種又は２種以上の樹脂を主成分として形成されることが好ましい。このとき、絶縁層４における外部電極パッド部３の直上域に相当する部分の厚さは、例えば、２０乃至８０μｍ程度とする。
【００２０】
次に、図１（ｅ）に示すように、外部電極パッド部３上の絶縁層４を部分的に除去し、開口部５を形成する。即ち、フォトレジスト（図示せず）を絶縁層４上の全面に形成し、このフォトレジストに露光・現像処理を施し、開口部５を形成する予定の領域、即ち、外部電極パッド部３の直上域の一部に開口部が形成されるように、パターニングする。そして、このパターニングされたフォトレジストをマスクとして、絶縁層４をパターニングする。このとき、絶縁層４が、ケミカルエッチングが可能な物質、例えば水酸化ナトリウム（ＮａＯＨ）等でエッチング可能なポリイミド、により形成されている場合はウエットエッチング法で開口部５を形成する。一方、絶縁層４が、ケミカルエッチングが不可能な物質、例えばエポキシ系の材料又はＳｉＯ系の無機系絶縁材料により形成されている場合は、プラズマ表面処理技術を利用したドライエッチング法で開口部５を形成する。なお、エポキシ系の材料又はＳｉＯ系の無機系絶縁材料をエッチングするエッチング液は、他の材料もエッチングしてしまうため、これらの材料は事実上ケミカルエッチングすることができない。
【００２１】
次に、図１（ｆ）に示すように、外部電極パッド部３及び絶縁層４上の全面に、Ｔｉ、Ｃｒ、Ｍｏ若しくはＷ又はこれらの合金をスパッタリング法等により堆積させ、薄膜層６を形成する。即ち、薄膜層６は開口部５の内部にも形成される。この薄膜層６は、外部電極パッド部３と、次の工程において形成される配線７（図１（ｇ）参照）との密着性を向上させるためのものである。
【００２２】
続いて、図１（ｇ）に示すように、Ｃｕ、Ａｌ又はＮｉを電極材料として、スパッタリング法、ＣＶＤ法又は無電解めっき法等により、薄膜層６上にこの電極材料からなる電極薄膜（図示せず）を、例えば５乃至５０μｍの厚さに形成する。次に、この電極薄膜上にフォトレジスト（図示せず）を形成し、このフォトレジストに露光・現像処理を施してパターニングする。次に、このパターニングされたフォトレジストをマスクとして、ウエットエッチング法又はドライエッチング法により電極薄膜及び薄膜層６をエッチングして選択的に除去してパターニングし、配線７を形成する。即ち、薄膜層６及び電極薄膜におけるエッチングにより除去されなかった部分が配線７になる。このとき、配線７の厚さは、５乃至５０μｍ程度である。
【００２３】
なお、配線７のパターンピッチが粗くてもよい場合は、以下の方法により配線７を形成してもよい。即ち、絶縁層４上の全面に薄膜層６を形成し、この薄膜層６上にフォトレジストを形成し、このフォトレジストに露光・現像処理を施して配線７の配線パターンを反転させたパターンにパターニングする。その後、Ｃｕ等を電解めっきして、フォトレジストの開口部に配線パターンを形成する。次に、このフォトレジストを剥離し、前記配線パターンをマスクとして薄膜層６をエッチング処理する。これにより、配線７を形成する。
【００２４】
次に、図２（ａ）乃至（ｅ）に示すように、上述の絶縁層４の形成から配線７の形成までの工程、即ち、図１（ｄ）乃至（ｇ）に示す工程を、所定のパターンにより繰り返し実施することにより、所望の多層配線構造を有する配線構造体４３を形成する。このとき、絶縁層４はその直下の配線７を覆うように形成し、配線構造体４３の最上層は絶縁層４になるようにする。このため、絶縁層４の数は、配線７の数よりも１だけ多くなる。本実施形態においては、図２（ｅ）に示すように、４層の絶縁層４及び３層の配線７を交互に形成する。
【００２５】
配線構造体４３を形成した後、図２（ｆ）に示すように、配線構造体４３の最上層に金属薄膜配線形成技術を使用して、パッド電極部８を形成する。パッド電極部８は、後の工程において搭載されるフリップチップ型半導体チップのバンプ電極パターンに対応する位置であって、配線構造体４３の最上層の配線７に接続される位置に形成する。パッド電極部８には、例えば（Ａｕ／Ｎｉ／Ｃｕ）複合めっき層又はこれらの合金からなる層が用いられる。このとき、パッド電極部８を形成する前記（Ａｕ／Ｎｉ／Ｃｕ）複合めっき層において、Ａｕ層の厚さは例えば０．３乃至３μｍとし、Ｎｉ層の厚さは例えば１乃至１０μｍとし、Ｃｕ層の厚さは例えば１０乃至５０μｍ程度とする。従って、パッド電極部８の全体の厚さは、例えば１１．３乃至６３μｍとなる。
【００２６】
その後、図３（ａ）に示すように、配線構造体４３及びパッド電極部８上の全面にソルダーレジスト膜９を形成した後、ソルダーレジスト膜９におけるパッド電極部８の直上域に開口部を設ける。この際、ソルダーレジスト膜の厚さは、例えば１０乃至６０μｍ程度とする。なお、ソルダーレジスト膜９は配線構造体４３の露出部及びパッド電極部８の端部を保護するものである。配線構造体４３、パッド電極部８及びソルダーレジスト膜９により、多層配線基板４４が構成される。
【００２７】
ソルダーレジスト膜９が非感光性材料で形成されている場合は、ソルダーレジスト膜９上にフォトレジストをコーティングして露光・現像処理を施した後、このフォトレジストをマスクとして、ウエットエッチング法又はドライエッチング法によりソルダーレジスト膜９を選択的に除去し、ソルダーレジスト膜の開口部を形成する。また、ソルダーレジスト膜９が感光性材料で形成されている場合は、フォトレジストを形成せずに、そのままソルダーレジスト膜９に対して露光・現像処理を施してソルダーレジスト膜の開口部を形成してもよい。更に、配線構造体４３中の絶縁層４の機械的及び化学的ストレスに対する信頼性が極めて高い場合には、ソルダーレジスト膜９を形成する必要はない。
【００２８】
図３（ａ）に示すように、多層配線基板４４は、ベース基板１側から順に、外部電極パッド部３、絶縁層４、配線７、絶縁層４、配線７、絶縁層４、配線７、絶縁層４、パッド電極部８、ソルダーレジスト膜９が積層されて形成されており、メタル５層構造となっている。多層配線基板４４を構成する各層の厚さは、例えば、外部電極パッド部３の厚さが１１乃至６３μｍ程度であり、絶縁層４における配線７の直上域に相当する部分の厚さが２０乃至８０μｍ程度であり、配線７の厚さが５乃至５０μｍ程度であり、パッド電極部８の厚さが１１乃至６３μｍ程度であり、ソルダーレジスト膜９の厚さは１０乃至６０μｍ程度である。このため、本実施形態における多層配線基板４４全体の厚さは１２７乃至６５６μｍ程度となる。
【００２９】
次に、図３（ｂ）に示すように、多層配線基板４４の最上層に位置するソルダーレジスト膜９の表面の一部に、絶縁性接着剤１０を塗布する。絶縁性接着剤１０は、例えばエポキシ系樹脂又はシリコーン系樹脂からなる接着剤である。そして、絶縁性接着剤１０を介して、多層配線基板４４上の所定の位置に、多層配線基板４４を補強するための補強板１１を接着する。補強板１１は、例えばステンレス鋼（ＳＵＳ）により形成してもよく、又はＣｕからなる補強板本体の表面にＮｉめっきを施して形成してもよい。
【００３０】
次に、図３（ｃ）に示すように、ベース基板１上の配置されているエッチバック層２の少なくとも一部、例えば全部を、ケミカルウエットエッチングにより除去する。このとき、エッチバック層２のみがエッチングされ、ベース基板１及び多層配線基板４４は実質的にエッチングされないようなエッチング条件でエッチングを行う。これにより、図３（ｄ）に示すように、多層配線基板４４とベース基板１とを分離する。この際、エッチバック層２がＡｌで形成されている場合は、エッチング液として、ＴＭＡＨ水溶液（テトラ・メチル・アンモニウム・ハイドロオキサイド）等のアルカリ水溶液を使用して除去することができる。また、エッチバック層２がＣｕで形成されている場合は、塩化第２銅系のエッチング液又は硫酸過水系のエッチング液を用いることができる。
【００３１】
なお、図１（ｃ）に示す工程において、Ａｌからなるエッチバック層２上に、（Ｔｉ／Ｃｕ）層、（Ｃｒ／Ｃｕ合金）層又はＣｕ合金単層等の接着層（図示せず）を形成した場合は、図３（ｃ）及び（ｄ）に示す工程において、この接着層は除去されない。従って、外部電極パッド部３の下側に導電性の接着層が残るため、図３（ｄ）に示す工程の後に、この接着層をイオンビームエッチング法等のドライエッチング技術等を用いて除去する工程が必要となる。
【００３２】
エッチバック層２を除去して多層配線基板４４とベース基板１とを分離した後に、多層配線基板４４単体の状態で電気特性試験を実施することができる。これにより、その後のフリップチップ実装工程において、多層配線基板４４のうち電気的に良品と判定された部分にのみ良品のフリップチップ型半導体チップを実装することが可能となる。この結果、半導体装置の歩留まりを向上させることができる。
【００３３】
次に、図４（ａ）に示すように、フリップチップ型の半導体チップ１２のバンプ電極１３を、多層配線基板４４のパッド電極部８に接続する。これにより、多層配線基板４４のパッド電極部８側の表面における補強板１１が設けられていない領域に、半導体チップ１２をフリップチップ実装する。このとき、バンプ電極１３がＳｎ又はＰｂ等の金属材料を主成分とする半田であれば、フラックス（Ｆｌｕｘ）を使用した加熱リフロー工程にてフリップチップ実装を行うことができる。また、バンプ電極１３がＡｕ又はＩｎ等を主成分とする金属材料で形成されている場合は、熱圧着方式によるフリップチップ実装を行うことができる。
【００３４】
その後、図４（ｂ）に示すように、半導体チップ１２の側面及び底面、即ち、半導体チップ１２と補強板１１との間、及び半導体チップ１２と多層配線基板４４との間を、絶縁性封止樹脂１４により封止する。このとき、絶縁性封止樹脂１４の封止方法としては、真空封止技術を取り込んだインジェクション樹脂注入技術、トランスファー封止技術、又は液状アンダーフィル材料を用いた封止技術等を使用することができる。絶縁性封止樹脂１４は、エポキシ系樹脂、シリコーン系樹脂、ポリイミド系樹脂、ポリオレフィン系樹脂、シアネートエステル系樹脂、フェノール系樹脂及びナフタレン系樹脂からなる群から選択された１種又は２種以上の樹脂を主成分として形成されることが好ましい。
【００３５】
次に、図４（ｃ）に示すように、多層配線基板４４の外部電極パッド部３に、外部端子としてＳｎ等の金属材料を主成分とする半田ボール１５を取り付ける。このとき、外部電極パッド部３にフラックス（Ｆｌｕｘ）を選択的に塗布した後、このフラックスを塗布した領域に半田ボール１５を搭載し、ＩＲリフロー工程により加熱処理を施すことにより、半田ボール１５を外部電極パッド部３に取り付けることができる。
【００３６】
その後、図４（ｄ）に示すように、ダイシングブレード等を使用して、例えば半導体チップ１２毎に多層配線基板４４を切断分離する。これにより、フリップチップ型半導体装置の個片処理を実施することにより、本実施形態に係るフリップチップ型半導体装置４５を得ることができる。
【００３７】
図４（ｄ）に示すように、本実施形態に係るフリップチップ型半導体装置４５においては、多層配線基板４４が設けられている。この多層配線基板４４においては、下面側から順に、外部電極パッド部３、絶縁層４、配線７、絶縁層４、配線７、絶縁層４、配線７、絶縁層４、パッド電極部８、ソルダーレジスト膜９が積層されており、メタル５層構造となっている。前述の如く、本実施形態における多層配線基板４４全体の厚さは１２７乃至６５６μｍである。また、多層配線基板４４の下面において、外部電極パッド部３には、例えばＳｎからなる半田ボール１５が搭載されている。更に、多層配線基板４４の上面の一部の領域において、ソルダーレジスト膜９に補強板１１が接合されており、多層配線基板４４の上面における補強板１１が設けられていない領域には、例えば１個の半導体チップ１２が実装されている。半導体チップ１２のバンプ電極１３は、多層配線基板４４のパッド電極部８に接続されている。更にまた、半導体チップ１２と多層配線基板４４との間及び半導体チップ１２と補強板１１との間には、絶縁性封止樹脂１４が充填され、封止されている。そして、フリップチップ型半導体装置４５は、半田ボール１５を介して、基板（図示せず）に実装される。
【００３８】
フリップチップ型半導体装置４５においては、基板（図示せず）から、半田ボール１５、外部電極パッド部３、３層の配線７、パッド電極部８、バンプ電極１３を介して、半導体チップ１２に電源が供給されると共に、信号が入出力される。これにより、半導体チップ１２が動作する。
【００３９】
本実施形態においては、図３（ｄ）に示す工程において、多層配線基板４４から分離されたベース基板１は、エッチング液として用いられるアルカリ水溶液、塩化第２銅系エッチング液又は硫酸加水系エッチング液によってなんら物理的・化学的なダメージを受けない。このため、ベース基板１を再利用することが可能である。この結果、半導体装置の製造コストを低減することができる。
【００４０】
また、本実施形態における多層配線基板の配線パターンを形成する工程においては、従来のビルドアップ基板のように、必ずしも金属薄膜配線を１０乃至３０μｍ程度と厚く形成する必要がなく、且つ、半導体ウエハーのメタライズ製造工法及び製造装置を利用できる。このため、フォトレジストの厚さ及び配線層の厚さを１μｍ以下と薄くしても、容易に加工処理を行うことが可能となり、配線パターンの微細化を容易に推進することができる。そして、このように配線パターンの微細化を推進することにより、有機系多層配線基板の高密度化及び多層配線基板単体の外形寸法の縮小化が可能となるため、コストを大幅に低減させることできる。
【００４１】
更に、ベース基板として半導体ウエハーを使用すれば、ウエハーレベルの加工処理により各パッケージを製造することが可能となるため、個片状態から各パッケージを製造するパッケージング方法に比べて、大幅に工程を削減することが可能となり、コストの大幅な削減が可能となる。
【００４２】
なお、本実施形態においては、多層配線基板４４がメタル５層構造である例を示したが、本発明はこれに限定されない。多層配線基板は、（外部電極パッド部／絶縁層／パッド電極部／ソルダーレジスト膜）からなるメタル２層構造であってもよい。この場合、各層の厚さは前述のとおりなので、多層配線基板の合計の厚さは、例えば５２乃至２６６μｍとなる。また、多層配線基板は、（外部電極パッド部／絶縁層／配線層／絶縁層／パッド電極部／ソルダーレジスト膜）からなるメタル３層構造であってもよい。この場合、多層配線基板の合計の厚さは、例えば７７乃至３９６μｍとなる。更に、多層配線基板は、（外部電極パッド部／絶縁層／配線層／絶縁層／配線層／絶縁層／パッド電極部／ソルダーレジスト膜）からなるメタル４層構造であってもよい。この場合、多層配線基板の合計の厚さは、例えば１０２乃至５２６μｍとなる。更にまた、多層配線基板は、（外部電極パッド部／絶縁層／配線層／絶縁層／配線層／絶縁層／配線層／絶縁層／配線層／絶縁層／パッド電極部／ソルダーレジスト膜）からなるメタル６層構造であってもよい。この場合、多層配線基板の合計の厚さは、例えば１５２乃至７８６μｍとなる。
【００４３】
次に、本実施形態の変形例を示す。図５は本変形例に係るフリップチップ型半導体装置を示す断面図である。フリップチップ型半導体チップは、一般的には多ピン・高速系Ｌｏｇｉｃ系デバイスに適用されることが多く、その際、半導体チップの動作に伴って発生する熱を、いかに効率よく放熱するかが問題となる。
【００４４】
そこで、図５に示すように、本変形例に係るフリップチップ型半導体装置４６においては、本発明のフリップチップ型半導体装置の放熱特性を向上させるために、第１の実施形態において作製したフリップチップ型半導体装置において、半導体チップ１２の裏面、即ち、バンプ電極１３が設けられていない側の面に放熱性接着剤１６を塗布し、この放熱性接着剤１６を介して、放熱体としてのヒートスプレッダー１７が取り付けられている。
【００４５】
なお、ヒートスプレッダー１７は、Ｃｕ、Ａｌ、Ｗ、Ｍｏ、Ｆｅ、Ｎｉ又はＣｒのいずれかを主成分とする金属性材料により形成されているか、又は、アルミナ、ＡｌＮ、ＳｉＣ又はムライトのいずれかを主成分とするセラミック材料から構成されていることが好ましい。
【００４６】
また、放熱性接着剤１６は、エポキシ系樹脂、シリコーン系樹脂、ポリイミド系樹脂、ポリオレフィン系樹脂、シアネートエステル系樹脂、フェノール系樹脂又はナフタレン系樹脂のいずれかの樹脂を主成分とし、Ａｇ、Ｐｄ、Ｃｕ、ＡＬ、Ａｕ、Ｍｏ、Ｗ、ダイヤモンド、アルミナ、ＡｌＮ、ムライト、ＢＮ、ＳｉＣのいずれかの材料を含んで構成されていることが好ましい。本変形例における上記以外の構成、動作及び製造方法は、前述の第１の実施形態と同様である。
【００４７】
これにより、本変形例においては、半導体装置の放熱効果を向上させることができる。本変形例における上記以外の効果は、前述の第１の実施形態と同様である。
【００４８】
次に、本実施形態の他の変形例について説明する。図６は、本変形例に係るフリップチップ型半導体装置を示す断面図である。前述の第１の実施形態においては、単一の半導体チップ１２を搭載したフリップチップ型半導体装置について説明した。しかしながら、近時、単一の半導体チップでは実現困難な機能を実現する必要性から、複数のチップを搭載したフリップチップ型半導体装置が要求されている。
【００４９】
図６に示すように、本変形例に係るフリップチップ型半導体装置４７においては、前述の第１の実施形態において作製した多層配線基板４４の表面に、ＭＰＵチップ２０１及びメモリーチップ２０２がバンプ電極１３を介して接続される共に、絶縁性封止樹脂１４によって封止されている。また、多層配線基板４４の裏面に、ＡＳＩＣチップ２０３が半田ボール２０５を介して接続されると共に、絶縁性封止樹脂２０４によって封止されている。半田ボール２０５は外部電極パッド部３に接続されている。これにより、ＭＰＵチップ２０１、メモリーチップ２０２及びＡＳＩＣチップ２０３は、バンプ電極１３、パッド電極部８、配線７、外部電極パッド部３及び半田ボール２０５を介して相互に接続されると共に、半田ボール１５を介して外部に接続される。本変形例における上記以外の構成、動作及び製造方法は、前述の第１の実施形態と同様である。
【００５０】
このように、本変形例においては、複数の半導体チップで構成されるシステムをフリップチップ型半導体装置において実現することができる。本変形例における上記以外の効果は、前述の第１の実施形態と同様である。
【００５１】
なお、本変形例においては、ＡＳＩＣチップ２０３を多層配線基板４４の裏面における半田ボール１５間の領域に配置しているが、多層配線基板４４の表面上にスペースがあれば、表面に接続してもよい。また、本変形例における各半導体チップ上に、上述のヒートスプレッダーを取り付けてもよい。
【００５２】
次に、本発明の第２の実施形態について説明する。図７は本実施形態に係る半導体装置を示す断面図である。前述の第１の実施形態においては、ベース基板１の片面にのみ多層配線基板４４を形成したが、ベース基板１の他面は、実質的に使用されていない。そこで、ベース基板１の両面にエッチバック層２を形成し、両面に形成されたエッチバック層２の上に、夫々多層配線基板４４を形成することが可能である。なお、ベース基板１の両面に多層配線基板４４を形成する工程は、前述の第１の実施形態と実質的に同一であるため、簡略化のため説明を省略する。
【００５３】
このように、本実施形態においては、ベース基板の両面に多層配線基板を形成することができるため、ベース基板１枚当たりの多層配線基板の生産量は２倍となり、製造効率の大幅な向上が可能となる。この結果、半導体装置の製造コストの削減及び製造時間の短縮が可能となる。本変形例における上記以外の効果は、前述の第１の実施形態と同様である。
【００５４】
次に、本発明の第３の実施形態について説明する。図８は本実施形態に係る半導体装置の製造方法を示す断面図である。図１（ｂ）に示すように、前述の第１及び第２の実施形態においては、エッチバック層２を１層のみ形成している。このため、図３（ｃ）に示すエッチバック層２をエッチングする工程において、エッチバック層２はその側面のみがエッチング液に接触することになる。従って、エッチバック層２におけるエッチング液に曝される面積が小さいため、エッチバックにかかる時間が長くなる。エッチバックにかかる時間が増加することは、多層配線基板作製のスループットを低下させるため、好ましくない。従って、スループットを向上させるために、エッチバック層２に速やかにエッチング液を供給する必要がある。
【００５５】
そこで、図８に示すように、本実施形態においては、ベース基板１上に液体浸透性が優れた多孔質層１８を形成する。多孔質層１８は、例えば多孔質ポリイミドにより形成する。そして、多孔質層１８上にエッチバック層２を形成する。この後、図１（ｃ）乃至（ｇ）、図２（ａ）乃至（ｆ）、図３（ａ）乃至（ｄ）、図４（ａ）乃至（ｄ）に示す第１の実施形態と同様な工程により、フリップチップ型半導体装置を製造する。本実施形態における上記以外の製造方法、構成及び動作は、前述の第１の実施形態と同様である。
【００５６】
本実施形態においては、多層配線基板を形成する工程が終了した後（第１の実施形態における図３（ｂ）に相当）、エッチング液によりエッチバック層２をエッチバックして除去する工程（第１の実施形態における図３（ｃ）に相当する工程）において、エッチング液はエッチバック層２の側面に供給されると共に、多孔質層１８の内部の孔を通過してエッチバック層２におけるこの多孔質層１８に接触している面にも供給される。このため、多孔質層１８を設けない場合と比較して、エッチバック層２のエッチング速度を増加させることができる。本実施形態においては、このように、液体浸透が優れた多孔質層１８をベース基板１上に形成することによって、エッチバック層２のエッチング速度を向上させることができ、半導体装置のスループットを向上させることが可能となる。本実施形態における上記以外の効果は、前述の第１の実施形態と同様である。
【００５７】
なお、本実施形態においては、多孔質層１８をベース基板１上に形成したが、ベース基板１上にエッチバック層２を形成し、このエッチバック層２上に多孔質層１８を形成してもよく、また、ベース基板１上に、多孔質層―エッチバック層―多孔質層のサンドイッチ構造を形成してもよい。このようなサンドイッチ構造を形成すると、エッチバック層２が多孔質層１８によって挟まれることになり、エッチバック層２の両面にエッチング液が供給される。この結果、エッチバック層２がエッチング液によってより速やかにエッチングされる。但し、本実施形態においては、多孔質層１８はベース基板又は多層配線基板に接して形成されているため、エッチバック層をエッチングして除去した後、残存している多孔質層１８を除去する工程が必要となる。
【００５８】
また、本実施形態においては、エッチング液を浸透させるために多孔質層を設ける例を説明したが、エッチング液を高速で浸透させることができる材料であれば、多孔質層以外の材料を用いてもよい。
【００５９】
次に、本発明の第４の実施形態について説明する。図９は本実施形態に係る半導体装置の製造方法を示す断面図である。前述の第３の実施形態においては、多孔質層を設けることによって、エッチングの速度を向上させる方法を説明したが、多孔質層がベース基板上に形成される場合には、多孔質層とベース基板及びエッチバック層との間の密着性を考慮する必要があり、多孔質層がエッチバック層と多層配線基板との間に形成される場合には、多孔質層とエッチバック層及び多層配線基板との間の密着性を考慮する必要がある。
【００６０】
そこで、本実施形態においては、密着性に関する自由度を大きくするため、図９に示すように、ベース基板１上にエッチバック層２を形成し、エッチバック層２の上に液体浸透性が優れる多孔質層１８を形成し、多孔質層１８の上に更にエッチバック層２を形成した３層構造を形成する。これにより、エッチバック層２をエッチングする際に、多孔質層１８を介してエッチング液がエッチバック層２に供給される。本実施形態における上記以外の製造方法、構成及び動作は、前述の第１の実施形態と同様である。
【００６１】
このように、本実施形態においては、多孔質層１８をエッチバック層２で挟み込むことによって、多孔質層１８と多層配線基板との間の密着性、及び多孔質層１８とベース基板１との間の密着性を考慮する必要が無くなり、多孔質層１８とエッチバック層２との間の密着性のみを考慮すればよくなる。また、多孔質層１８は、エッチバック層２で挟みこまれており、ベース基板１及び多層配線基板のいずれにも接触しないため、エッチバック層２がエッチングして除去されれば、ベース基板１及び多層配線基板上に多孔質層１８が残存することがない。従って、前述の第３の実施形態と異なり、多孔質層１８を除去するための工程を設ける必要がない。本実施形態における上記以外の効果は、前述の第３の実施形態と同様である。
【００６２】
次に、本発明の第５の実施形態について説明する。図１０（ａ）及び（ｂ）は本実施形態に係る半導体装置の製造方法を工程順に示す断面図である。本第５の実施形態は、前述の第１の実施形態に係る半導体装置の製造方法の改良であり、図１（ａ）乃至図３（ａ）に示す工程は、第１の実施形態と全く同様な工程である。即ち、本実施形態においては、図１（ａ）乃至図３（ａ）に示す工程により、ベース基板１上にエッチバック層２を形成し、その上に多層配線基板４４を形成する。
【００６３】
次に、図１０（ａ）に示すように、エッチバック層２をエッチングして除去し、多層配線基板４４からベース基板１を分離する。これにより、フィルム化された多層配線基板４４を得る。その後、図１０（ｂ）に示すように、フィルム化された多層配線基板４４に絶縁性接着剤１０を塗布する。次に、この絶縁性接着剤１０を介して、金属又は合金からなる補強板１１を、多層配線基板４４に接着する。次に、図４（ａ）乃至（ｄ）に示す第１の実施形態と同様な工程により、フリップチップ型半導体装置４５を製造する。本実施形態における上記以外の製造方法、構成及び動作は、前述の第１の実施形態と同様である。
【００６４】
本実施形態においても、フィルム化された多層配線基板４４を得ることが可能となるため、このフィルム状の多層配線基板４４を、ＴＡＢテープ（Tape Automated Bonding Tape）等に代表されるフィルム品を搬送形態とする製造プロセス設備に適用することが容易となる。このように、多層配線基板４４を、多くの既存の基板関連製造設備に適用することが可能となるため、設備投資費用の削減及び設備仕様の業界標準化を推進し易いという利点が生じ、最終的には製造コストの削減に効果がある。
【００６５】
また、本実施形態においては、多層配線基板を作製する工程において、ベース基板を再利用することができるため、半導体装置の製造コストにおける資材費を大幅に削減することが可能であり、大幅な低コスト化を推進することができる。
【００６６】
更に、前述の第２の実施形態と同様に、ベース基板の両面にエッチバック層を形成し、その上に夫々多層配線基板を形成すれば、ベース基板１枚当たりの生産量が２倍となり、製造効率の大幅な向上が可能となる。この結果、半導体装置の製造コストの大幅な削減が可能となる。
【００６７】
【発明の効果】
上述のとおり、本発明によれば、支持基板上にエッチバック層を介して多層配線板を形成した後、エッチバック層をエッチングすることにより、多層配線板から支持基板を分離することができる。この結果、支持基板を再利用することができるため、半導体装置の製造コスト中の資材費を大幅に削減することが可能となり、この多層配線板を用いて製造された半導体装置のコストを低減することが可能となる。
【図面の簡単な説明】
【図１】（ａ）乃至（ｇ）は、本発明の第１の実施形態に係る半導体装置の製造方法を工程順に示す断面図である。
【図２】（ａ）乃至（ｆ）は、本実施形態に係る半導体装置の製造方法を工程順に示す断面図であり、図１の次の工程を示す。
【図３】（ａ）乃至（ｄ）は、本実施形態に係る半導体装置の製造方法を工程順に示す断面図であり、図２の次の工程を示す。
【図４】（ａ）乃至（ｄ）は、本実施形態に係る半導体装置の製造方法を工程順に示す断面図であり、図３の次の工程を示す。
【図５】本実施形態の変形例に係るフリップチップ型半導体装置を示す断面図である。
【図６】本実施形態の他の変形例に係るフリップチップ型半導体装置を示す断面図である。
【図７】本発明の第２の実施形態に係る半導体装置を示す断面図である。
【図８】本発明の第３の本実施形態に係る半導体装置の製造方法を示す断面図である。
【図９】本発明の第４の実施形態に係る半導体装置の製造方法を示す断面図である。
【図１０】（ａ）及び（ｂ）は、本発明の第５の実施形態に係る半導体装置の製造方法を工程順に示す断面図である。
【図１１】従来のフリップチップ型半導体装置を示す断面図である。
【符号の説明】
１；ベース基板
２；エッチバック層
３；外部電極パッド部
４；絶縁層
５；開口部
６；薄膜層
７；配線
８；パッド電極部
９；ソルダーレジスト膜
１０；絶縁性接着剤
１１；補強板
１２；半導体チップ
１３；バンプ電極
１４；絶縁性封止樹脂
１５；半田ボール
１６；放熱性接着剤
１７；ヒートスプレッダー
１８；多孔質層
４３；配線構造体
４４；多層配線基板
４５、４６、４７；フリップチップ型半導体装置
２０１；ＭＰＵチップ
２０２；メモリーチップ
２０３；ＡＳＩＣチップ
２０４；絶縁性封止樹脂
２０５；半田ボール
３０９；多層配線基板
３１１；絶縁性基板
３１３；導電性接着剤
３１４；半導体チップ
３１６；絶縁性樹脂
３１７；バンプ
３１８；フリップチップ型半導体装置

Claims (18)

  1. 第１の材料からなる支持基板上に第２の材料からなるエッチバック層を形成する工程と、このエッチバック層上に多層配線板を形成する工程と、前記エッチバック層をエッチングして、前記多層配線板から前記支持基板を分離するエッチング工程と、前記多層配線板に半導体チップを搭載する工程と、を有することを特徴とする半導体装置の製造方法。
  2. 前記エッチング工程は、前記エッチバック層をウエットエッチングする工程であることを特徴とする請求項１に記載の半導体装置の製造方法。
  3. 前記エッチバック層を形成する工程と前記多層配線板を形成する工程の間に、前記エッチバック層上に前記エッチバック層と前記多層配線板とを相互に密着させる密着層を形成する工程を有することを特徴とする請求項１又は２に記載の半導体装置の製造方法。
  4. 前記エッチバック層を形成する工程と前記多層配線板を形成する工程の間に、前記エッチバック層上にこのエッチバック層よりも液体浸透性が高い浸透層を形成する工程を有することを特徴とする請求項１又は２に記載の半導体装置の製造方法。
  5. 前記浸透層を形成する工程と前記多層配線板を形成する工程の間に、前記浸透層上に前記第２の材料からなる他のエッチバック層を形成する工程を有することを特徴とする請求項４に記載の半導体装置の製造方法。
  6. 前記エッチバック層を形成する工程の前に、前記支持基板上に前記エッチバック層よりも液体浸透性が高い浸透層を形成する工程を有することを特徴とする請求項２乃至４のいずれか１項に記載の半導体装置の製造方法。
  7. 前記浸透層を多孔質材料により形成することを特徴とする請求項４乃至６のいずれか１項に記載の半導体装置の製造方法。
  8. 前記第２の材料を、Ａｌ、Ａｌ合金、Ｃｕ又はＣｕ合金とすることを特徴とする請求項１乃至７のいずれか１項に記載の半導体装置の製造方法。
  9. 前記第１の材料を、Ｓｉ、Ｔｉ合金、ステンレス鋼、ジュラルミン及びマレージング鋼からなる群から選択された１種の金属又は合金とすることを特徴とする請求項２乃至８のいずれか１項に記載の半導体装置の製造方法。
  10. 前記第１の材料を、アルミナ、ムライト及び窒化アルミニウムからなる群から選択された１種の無機セラミック材料とすることを特徴とする請求項２乃至８のいずれか１項に記載の半導体装置の製造方法。
  11. 前記第１の材料を、ポリイミドとすることを特徴とする請求項２乃至８のいずれか１項に記載の半導体装置の製造方法。
  12. 前記多層配線板における前記エッチバック層側の表面を、エポキシ系樹脂、シリコーン系樹脂、ポリイミド系樹脂、ポリオレフィン系樹脂、シアネートエステル系樹脂、フェノール系樹脂及びナフタレン系樹脂からなる群から選択された１種又は２種以上の樹脂を主成分とする材料により形成することを特徴とする請求項２乃至１１のいずれか１項に記載の半導体装置の製造方法。
  13. 前記多層配線板を形成する工程は、前記エッチバック層上に外部電極パッド部を形成する工程と、この外部電極パッド部を埋め込むように絶縁層を形成する工程と、この絶縁層における前記外部電極パッド部の直上域の少なくとも一部に開口部を形成する工程と、前記絶縁層上に前記開口部を介して前記外部電極パッド部に接続される電極パッド部を形成する工程と、を有することを特徴とする請求項１乃至１２のいずれか１項に記載の半導体装置の製造方法。
  14. 前記多層配線板を形成する工程は、１又は複数の配線層を形成する工程を有し、各前記配線層を形成する工程は、前記絶縁層上に前記開口部を介して前記外部電極パッド部に接続される配線を形成する工程と、この配線を埋め込むように他の絶縁層を形成する工程と、この他の絶縁層における前記配線の直上域の少なくとも一部に他の開口部を形成する工程と、を有し、前記電極パッド部は前記他の絶縁層上に形成され、前記他の開口部を介して前記配線に接続されるものであることを特徴とする請求項１３に記載の半導体装置の製造方法。
  15. 前記エッチバック層を形成する工程は前記支持基板の両面に前記エッチバック層を形成する工程であり、前記多層配線板を形成する工程は前記支持基板の両面に形成された前記エッチバック層の夫々の上に前記多層配線板を形成する工程であり、前記エッチング工程は前記支持基板の両面に形成された前記エッチバック層をエッチングする工程であることを特徴とする請求項１乃至１４のいずれか１項に記載の半導体装置の製造方法。
  16. 前記多層配線板にこの多層配線板を補強する補強板を取り付ける工程を有することを特徴とする請求項１乃至１５のいずれか１項に記載の半導体装置の製造方法。
  17. 前記補強板を取り付ける工程は前記エッチング工程の前に実施され、前記補強板は前記多層配線板における前記エッチバック層側の面の反対面に取り付けられることを特徴とする請求項１６に記載の半導体装置の製造方法。
  18. 前記エッチング工程は、フィルム状の前記多層配線板を形成する工程であり、前記補強板を取り付ける工程は、前記エッチング工程の後に実施されることを特徴とする請求項１６に記載の半導体装置の製造方法。
JP2002346349A 2002-02-15 2002-11-28 半導体装置の製造方法 Expired - Lifetime JP3773896B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2002346349A JP3773896B2 (ja) 2002-02-15 2002-11-28 半導体装置の製造方法
US10/365,833 US7138064B2 (en) 2002-02-15 2003-02-13 Semiconductor device and method of manufacturing the same
TW092103243A TWI223419B (en) 2002-02-15 2003-02-14 Semiconductor device and method of manufacturing the same
CNB03104123XA CN1270364C (zh) 2002-02-15 2003-02-14 半导体器件及其制造方法
KR10-2003-0009626A KR100510154B1 (ko) 2002-02-15 2003-02-15 반도체 장치 및 그 제조방법

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2002038442 2002-02-15
JP2002-38442 2002-02-15
JP2002346349A JP3773896B2 (ja) 2002-02-15 2002-11-28 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2003309215A JP2003309215A (ja) 2003-10-31
JP3773896B2 true JP3773896B2 (ja) 2006-05-10

Family

ID=27736514

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002346349A Expired - Lifetime JP3773896B2 (ja) 2002-02-15 2002-11-28 半導体装置の製造方法

Country Status (5)

Country Link
US (1) US7138064B2 (ja)
JP (1) JP3773896B2 (ja)
KR (1) KR100510154B1 (ja)
CN (1) CN1270364C (ja)
TW (1) TWI223419B (ja)

Families Citing this family (49)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7268425B2 (en) * 2003-03-05 2007-09-11 Intel Corporation Thermally enhanced electronic flip-chip packaging with external-connector-side die and method
JP4596846B2 (ja) * 2004-07-29 2010-12-15 三洋電機株式会社 回路装置の製造方法
JP4559163B2 (ja) * 2004-08-31 2010-10-06 ルネサスエレクトロニクス株式会社 半導体装置用パッケージ基板およびその製造方法と半導体装置
JP4790297B2 (ja) 2005-04-06 2011-10-12 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
US7816067B2 (en) * 2005-06-10 2010-10-19 Nissan Chemical Industries, Ltd. Coating-type underlayer coating forming composition for lithography containing naphthalene resin derivative
JP4787559B2 (ja) * 2005-07-26 2011-10-05 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
US8114766B1 (en) 2005-09-19 2012-02-14 Renesas Electronics Corporation Method for manufacturing semiconductor device
KR100782483B1 (ko) 2006-01-19 2007-12-05 삼성전자주식회사 내부단자 배선을 갖는 패키지 보드 및 이를 채택하는반도체 패키지
JP2007220792A (ja) * 2006-02-15 2007-08-30 Sony Corp ハイブリットモジュールの製造方法
JP4894347B2 (ja) * 2006-04-28 2012-03-14 凸版印刷株式会社 半導体集積回路素子搭載用基板および半導体装置
JP2008016508A (ja) * 2006-07-03 2008-01-24 Nec Electronics Corp 半導体装置およびその製造方法
US7985621B2 (en) * 2006-08-31 2011-07-26 Ati Technologies Ulc Method and apparatus for making semiconductor packages
WO2008029813A1 (fr) * 2006-09-04 2008-03-13 Nec Corporation Corps composite de plaque de connexion, dispositif semi-conducteur et procédé pour fabriquer le corps composite de plaque de connexion et le dispositif semi-conducteur
JP4956128B2 (ja) 2006-10-02 2012-06-20 ルネサスエレクトロニクス株式会社 電子装置の製造方法
JP2008091638A (ja) 2006-10-02 2008-04-17 Nec Electronics Corp 電子装置およびその製造方法
JP2008091639A (ja) 2006-10-02 2008-04-17 Nec Electronics Corp 電子装置およびその製造方法
KR100992181B1 (ko) * 2007-12-26 2010-11-04 삼성전기주식회사 패키지용 기판 및 그 제조방법
JP4837696B2 (ja) * 2008-03-24 2011-12-14 新光電気工業株式会社 配線基板の製造方法及び半導体装置の製造方法
JP5005603B2 (ja) * 2008-04-03 2012-08-22 新光電気工業株式会社 半導体装置及びその製造方法
US7935571B2 (en) * 2008-11-25 2011-05-03 Freescale Semiconductor, Inc. Through substrate vias for back-side interconnections on very thin semiconductor wafers
JP5538844B2 (ja) * 2008-12-19 2014-07-02 キヤノン株式会社 液体吐出ヘッドの製造方法
JP5193898B2 (ja) * 2009-02-12 2013-05-08 新光電気工業株式会社 半導体装置及び電子装置
US8039304B2 (en) * 2009-08-12 2011-10-18 Stats Chippac, Ltd. Semiconductor device and method of dual-molding die formed on opposite sides of build-up interconnect structures
EP2339627A1 (en) * 2009-12-24 2011-06-29 Imec Window interposed die packaging
TWI435397B (zh) * 2010-08-06 2014-04-21 Univ Nat Chiao Tung 軟性微系統結構及其製造方法
JP2012069739A (ja) * 2010-09-24 2012-04-05 Shinko Electric Ind Co Ltd 配線基板の製造方法
CN102573335B (zh) * 2010-12-23 2016-08-10 北大方正集团有限公司 起始层芯板的方法
CN102569227B (zh) * 2010-12-24 2015-05-20 华进半导体封装先导技术研发中心有限公司 集成电路散热系统及制作方法
CN103035578B (zh) * 2011-10-06 2017-08-18 新科金朋有限公司 形成具有较大载体的重构晶片的半导体器件和方法
US8524577B2 (en) 2011-10-06 2013-09-03 Stats Chippac, Ltd. Semiconductor device and method of forming reconstituted wafer with larger carrier to achieve more eWLB packages per wafer with encapsulant deposited under temperature and pressure
US8860222B2 (en) * 2011-12-27 2014-10-14 Maxim Integrated Products, Inc. Techniques for wafer-level processing of QFN packages
JP6003369B2 (ja) * 2012-08-06 2016-10-05 富士通株式会社 半導体装置の製造方法
JP5607692B2 (ja) * 2012-08-22 2014-10-15 ルネサスエレクトロニクス株式会社 電子装置
TWI488270B (zh) * 2012-09-26 2015-06-11 矽品精密工業股份有限公司 半導體封裝件及其製法
EP2717343B1 (de) * 2012-10-08 2014-09-24 Christian-Albrechts-Universität zu Kiel Magnetoelektrischer Sensor und Verfahren zu seiner Herstellung
KR101366461B1 (ko) 2012-11-20 2014-02-26 앰코 테크놀로지 코리아 주식회사 반도체 디바이스 및 그 제조 방법
CN103311132B (zh) * 2013-05-20 2015-08-26 江苏长电科技股份有限公司 金属框多层线路基板先镀后蚀工艺方法
KR101460898B1 (ko) * 2013-06-11 2014-11-14 현대오트론 주식회사 경사 구조물을 이용한 차량의 전자 제어 장치 및 그 제조 방법
JP6215243B2 (ja) * 2014-02-13 2017-10-18 群成科技股▲分▼有限公司 電子パッケージ、パッケージキャリアおよび両者の製造方法
JP2014096609A (ja) * 2014-02-14 2014-05-22 Renesas Electronics Corp 電子装置
TWI559829B (zh) * 2014-10-22 2016-11-21 矽品精密工業股份有限公司 封裝結構及其製法
JP6693850B2 (ja) 2016-09-30 2020-05-13 新光電気工業株式会社 キャリア基材付き配線基板、キャリア基材付き配線基板の製造方法
CN110024496B (zh) * 2016-12-22 2022-04-29 三井金属矿业株式会社 多层电路板的制造方法
CN109788664B (zh) * 2017-11-14 2020-07-24 何崇文 一种线路基板及其制作方法
JP2018050077A (ja) * 2017-12-14 2018-03-29 ルネサスエレクトロニクス株式会社 電子装置
KR101927934B1 (ko) * 2018-01-11 2018-12-12 주식회사 비에스 반도체 패키지의 재생 방법
JP2018137474A (ja) * 2018-04-16 2018-08-30 ルネサスエレクトロニクス株式会社 電子装置
JP7323116B2 (ja) * 2018-12-11 2023-08-08 株式会社Ｓｓテクノ 半導体パッケージの製造方法および半導体パッケージ
CN116169037B (zh) * 2023-04-24 2023-08-04 长电集成电路(绍兴)有限公司 一种芯片封装结构的制备方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3400877B2 (ja) 1994-12-14 2003-04-28 三菱電機株式会社 半導体装置及びその製造方法
US5534466A (en) * 1995-06-01 1996-07-09 International Business Machines Corporation Method of making area direct transfer multilayer thin film structure
JPH10178271A (ja) 1996-12-19 1998-06-30 Dainippon Printing Co Ltd 多層配線基板の製造方法および多層配線基板
JP2000031317A (ja) 1998-07-13 2000-01-28 Fujitsu Ltd 半導体装置及び半導体素子搭載用基板の製造方法
US6036809A (en) * 1999-02-16 2000-03-14 International Business Machines Corporation Process for releasing a thin-film structure from a substrate
JP3973340B2 (ja) 1999-10-05 2007-09-12 Ｎｅｃエレクトロニクス株式会社 半導体装置、配線基板、及び、それらの製造方法
JP3677429B2 (ja) 2000-03-09 2005-08-03 Ｎｅｃエレクトロニクス株式会社 フリップチップ型半導体装置の製造方法
DE10295940B4 (de) * 2001-01-31 2013-04-04 Sony Corp. Verfahren zur Herstellung einer Halbleitereinrichtung mit einem plattenförmigen Schaltungsblock
WO2003060986A2 (en) * 2002-01-11 2003-07-24 The Pennsylvania State University Method of forming a removable support with a sacrificial layers and of transferring devices

Also Published As

Publication number Publication date
TW200303604A (en) 2003-09-01
TWI223419B (en) 2004-11-01
KR100510154B1 (ko) 2005-08-25
JP2003309215A (ja) 2003-10-31
US20030157810A1 (en) 2003-08-21
CN1270364C (zh) 2006-08-16
CN1438686A (zh) 2003-08-27
KR20030069098A (ko) 2003-08-25
US7138064B2 (en) 2006-11-21

Similar Documents

Publication Publication Date Title
JP3773896B2 (ja) 半導体装置の製造方法
JP3677429B2 (ja) フリップチップ型半導体装置の製造方法
JP3908157B2 (ja) フリップチップ型半導体装置の製造方法
JP4343044B2 (ja) インターポーザ及びその製造方法並びに半導体装置
US7791186B2 (en) Wiring board, semiconductor device in which wiring board is used, and method for manufacturing the same
JP5864180B2 (ja) 半導体パッケージ及びその製造方法
US9997441B2 (en) Support member, wiring substrate, method for manufacturing wiring substrate, and method for manufacturing semiconductor package
EP2006908B1 (en) Electronic device and method of manufacturing the same
US6808962B2 (en) Semiconductor device and method for fabricating the semiconductor device
US20010003656A1 (en) Electronic device assembly and a method of connecting electronic devices constituting the same
JP2007109825A (ja) 多層配線基板、多層配線基板を用いた半導体装置及びそれらの製造方法
WO2008056499A1 (en) Semiconductor device and method for manufacturing same
KR20010067293A (ko) 배선기판, 배선기판을 가지는 반도체장치, 및 그제조방법과 실장방법
US7923835B2 (en) Package, electronic device, substrate having a separation region and a wiring layers, and method for manufacturing
JPWO2006093191A1 (ja) 半導体パッケージ及びその製造方法
JP2003007921A (ja) 回路装置およびその製造方法
KR100658022B1 (ko) 회로 장치의 제조 방법
US20040198050A1 (en) Method for fabricating a circuit device
JP2005294443A (ja) 半導体装置及びその製造方法
KR100639737B1 (ko) 회로 장치의 제조 방법
JP4549692B2 (ja) 配線基板の製造方法
JP4549693B2 (ja) 配線基板の製造方法
JP4461801B2 (ja) 半導体装置およびその製造方法
JP3834305B2 (ja) 多層配線基板の製造方法
JP2011159999A (ja) 配線基板及び配線基板を用いた半導体装置並びにその製造方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20041014

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20051004

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20051205

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20060124

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20060215

R150 Certificate of patent or registration of utility model

Ref document number: 3773896

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100224

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100224

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110224

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110224

Year of fee payment: 5

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110224

Year of fee payment: 5

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110224

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120224

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130224

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140224

Year of fee payment: 8

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

EXPY Cancellation because of completion of term