JP2007220792A - ハイブリットモジュールの製造方法 - Google Patents

ハイブリットモジュールの製造方法 Download PDF

Info

Publication number
JP2007220792A
JP2007220792A JP2006037961A JP2006037961A JP2007220792A JP 2007220792 A JP2007220792 A JP 2007220792A JP 2006037961 A JP2006037961 A JP 2006037961A JP 2006037961 A JP2006037961 A JP 2006037961A JP 2007220792 A JP2007220792 A JP 2007220792A
Authority
JP
Japan
Prior art keywords
substrate
layer
component
mounting
component mounting
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2006037961A
Other languages
English (en)
Inventor
Hirohito Miyazaki
廣仁 宮崎
Takeshi Ogawa
剛 小川
Hirokazu Nakayama
浩和 中山
Namiko Takeshima
奈美子 竹島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2006037961A priority Critical patent/JP2007220792A/ja
Publication of JP2007220792A publication Critical patent/JP2007220792A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/24137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/24153—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate
    • H01L2224/24195—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being a discrete passive component
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92244—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

【課題】 小型・薄型化と高密度実装化による高機能・多機能化を図るとともに製造の効率化と歩留りの向上を図る。
【解決手段】 部品実装基板形成工程によりシリコン基板６に形成した部品装填開口部１４内に入出力電極形成面１７が主面と略同一面を構成して実装部品１３を封止樹脂層１５により埋め込んだ部品実装基板２からダミー基板７を剥離して形成した部品実装基板層体３と、ダミー基板９を用いた配線層基板形成工程により高精度に形成された配線層２３を有する配線層基板４とを一体化する。
【選択図】 図１

Description

本発明は、シリコン基板内にＩＣ（Integrated Circuit）素子やＬＳＩ（Large Scal Integration）素子或いはメモリ素子等の半導体回路素子や電子部品或いは光学素子等の実装部品を埋め込むとともにこれら実装部品間を接続する配線パターンを有する配線層を一体化したハイブリットモジュールの製造方法に関する。
例えば、パーソナルコンピュータ、携帯電話機、ビデオレコーダ或いはオーディオ機器等の各種の電子機器には、各種機能のＩＣ素子やＬＳＩ素子或いはメモリ素子、ＭＥＭＳ（Micro Electro Mechanical System）部品等の半導体回路素子や電子部品が備えられている。電子機器においては、例えば同一機能を奏する上述した半導体回路素子や電子部品等を配線層を形成したベース基板に搭載することによってハイブリット化したいわゆるハイブリットモジュールが備えられている。
ハイブリットモジュールは、電子機器の小型化や多機能化或いは高機能化の対応に基づいて、シリコン基板等の基板上に配線パターンの微細化技術、ＩＣパッケージの小型化、高集積化、多ピン化或いはＣＰＳ（Chip Sise Package）等の実装技術の改善によってより多くの実装部品を搭載するとともに、高密度実装化や小型軽量化等が図られている。例えば、特許文献１或いは特許文献２には、多数個の実装部品をそれぞれの入出力部形成面が互いに同一面を形成するようにして樹脂基体内に封装するとともに、この樹脂基体の主面上に配線層を形成したハイブリットモジュールが開示されている。かかるハイブリットモジュールおいては、各実装部品上にも配線層を介して他の部品実装を可能として薄型化を図りながら高密度実装化を実現する。
一方、電子機器等においては、一般にボード内に搭載された各実装部品間の信号伝送が配線層に形成された配線パターンによって行われる。電子機器等においては、さらなる高速処理化が求められているが、配線パターンによる電気的な信号伝送では配線パターンの微細化の限界、配線パターン内で発生するＣＲ（Capacitance-Resistance）時定数による信号伝送の遅延、ＥＭＩ（Electromagnetic Interference）やＥＭＣ（Electromagnetic Compability）或いは各配線パターン間のクロストーク等の問題によりその対応が極めて困難である。
なお、電子機器等においては、上述した電気信号の伝送構造による問題を解決してさらなる高速化や多機能、高機能化等を実現する対応として、光学信号伝送路（光学バス）や光学インターコネクション等の光学部品を備える光学信号伝送構造の採用が検討されている。光学信号伝送構造は、各機器間や各機器に搭載されたボード間、或いは各ボード内の実装部品間における比較的短距離の信号伝送を行う場合に好適である。光学信号伝送構造は、実装部品を実装した配線基板に光学信号伝送路を形成し、この光学信号伝送路を伝送路として光学信号を高速かつ大容量で伝送することを可能とする。光学信号伝送構造を構成する光学素子混載ハイブリットモジュールについては、例えば特許文献３に開示されている。
特開平７−７１３４号公報 特開２０００−１０６４１７号公報 特開２００４−１９３２２１号公報
上述した特許文献１や特許文献２に開示されたハイブリットモジュールは、基材に支持された基部シート上に半導体チップや機能ディバイス等の複数個の実装部品を並べて搭載し、これら実装部品を封止するようにして基部シート上に絶縁樹脂層を形成することにより基板体を構成する。かかるハイブリットモジュールにおいては、各実装部品の接点パッドが互いに略同一面を構成することで回路基板等に対して各実装部品を一括して接続することが可能であるとともに、基板体を最大外形寸法の実装部品に合わせて研磨されることによって全体として薄型化が図られるようになる。
しかしながら、かかるハイブリットモジュールにおいては、複数個の実装部品を絶縁樹脂によって封止して基板体を構成した構造であることから、絶縁樹脂が硬化する際に生じる硬化収縮により基板体に大きな寸法変化が生じるといった問題がある。ハイブリットモジュールにおいては、このために基板体に大きな反り等の現象が生じることによって、各実装部品の接続パッドが回路基板側の実装用ランドに対して位置がズレてしまったり接続部位において断線が発生する等により実装精度が悪くなるといった問題があった。また、ハイブリットモジュールにおいては、各実装部品の外周部に熱変形による応力によってクラックが生じることで、実装強度の低下や水分の滲入による内部ショートや錆発生等が生じて信頼性が低下するといった問題もあった。
一方、ハイブリットモジュールにおいては、上述した特許文献３に開示されるように光学信号伝送構造を備えることによってさらなる高速化や多機能、高機能化等が図られる。ハイブリットモジュールにおいては、高速処理化や高容量化が図られたＬＳＩ素子等から入出力される電気的信号を、半導体レーザや発光ダイオード或いはフォトディテクタ等の光学素子によって光学的信号に変換する。したがって、ハイブリットモジュールにおいては、電気的信号伝送構造とともに光学信号伝送構造を混載した電気・光信号混載型ハイブリットモジュールも提供されている。
電気・光混載型ハイブリットモジュールにおいては、光学信号伝送構造を介することによる信号伝達の高速化に伴い、電気的信号伝送構造における上述したＣＲ時定数による信号伝送の遅延、ＥＭＩノイズやＥＭＣ等の低減による低寄生容量化の対応が極めて重要となる。また、電気・光混載型ハイブリットモジュールにおいては、光学部品が電気・光変換動作を行う際に熱を発生し、混載した電気部品の特性に影響を及ぼす虞もある。
したがって、電気・光混載型ハイブリットモジュールにおいては、一般に光学部品や光学信号伝送路を配線層の主面上や回路基板等に対して別工程によって実装していた。電気・光混載型ハイブリットモジュールにおいては、電気部品と光学部品を別工程により実装することによって、実装工程が複雑かつ低効率となるとともに、各工程毎の不具合の累積により歩留まりも大きく低下するといった問題があった。電気・光混載型ハイブリットモジュールにおいては、電気部品と光学部品との個別実装によってこれら部品間を接続する電気配線パターンも必要となり、その接続容量が低寄生容量化の実現を困難とさせる。
したがって、本発明は、小型・薄型化と高密度実装化による高機能・多機能化を図るとともに製造の効率化と歩留りの向上を図るハイブリットモジュールの製造方法を提供することを目的とする。
上述した目的を達成する本発明にかかるハイブリットモジュールの製造方法は、第１ダミー基板に第１剥離層を介して接合したシリコン基板内に実装部品を埋め込んだ部品実装基板を形成する部品実装基板形成工程と、第２ダミー基板上に第２剥離層を介して配線層を形成した配線層基板を形成する配線層基板形成工程と、部品実装基板から第１剥離層を介して第１ダミー基板を剥離して部品実装基板層体を形成する第１ダミー基板剥離工程と、部品実装基板層体上に配線層基板を積層して一体化する基板一体化工程と、配線層基板から第２剥離層を介して第２ダミー基板を剥離して配線層を形成する第２ダミー基板剥離工程とを経て、それぞれ別工程により製造された部品実装基板層体と配線層基板とを一体化した後にダミー基板を剥離してハイブリットモジュールを製造する。
ハイブリットモジュールの製造方法は、部品実装基板形成工程が、シリコン基板に第１主面から第２主面に貫通する部品装填開口部を形成する部品装填開口部形成工程と、第１主面を接合面としてシリコン基板を第１剥離層を形成した第１ダミー基板上に接合するシリコン基板接合工程と、部品装填開口部内に実装部品をその入出力電極形成面側を装填面として装填する実装部品装填工程と、部品装填開口部内に封止材を充填して実装部品を部品装填開口部内に埋め込んで固定する封止樹脂層を形成する封止樹脂層形成工程とを有する。ハイブリットモジュールの製造方法は、配線層基板形成工程が、例えばシリコン基板等を用いたダミー基板上に剥離層を形成する剥離層形成工程と、剥離層上に絶縁樹脂層を形成する絶縁樹脂層形成工程と、絶縁層に実装部品の入出力電極形成面に形成された入出力電極に対応する接続ランドを有する所定の配線パターンを形成する配線パターン形成工程とを有する。
ハイブリットモジュールの製造方法においては、部品実装基板形成工程により、第１ダミー基板剥離工程を経て部品装填開口部内に埋め込まれた実装部品の入出力電極形成面が略同一面を構成して露出された部品実装基板を形成する。ハイブリットモジュールの製造方法においては、熱等の影響による寸法や形状変化が小さいシリコン基板を用いることで高精度の部品装填開口部が形成され、実装部品が精度よく位置決めされるとともに小型・薄型化が図られた部品実装基板を形成し、この部品実装基板から第１ダミー基板を剥離して部品実装基板層体を形成する。ハイブリットモジュールの製造方法においては、配線層基板形成工程により、シリコン基板等からなる第２ダミー基板上に高精度かつ高密度の配線層を有する配線層基板を形成する。
ハイブリットモジュールの製造方法においては、一体化工程において部品実装基板層体の第１主面上に、別工程の配線層基板形成工程により形成された配線層基板が配線層を接合面として積層されて部品実装基板層体側の実装部品に設けられた入出力電極と配線層基板側の配線層に相対して形成された接続ランドが接続されたハイブリットモジュールを製造する。ハイブリットモジュールの製造方法においては、部品実装基板層体側の実装部品と配線層基板側の配線パターンとが互いに精密に位置決めされかつ最短で接続されることで、高密度実装化による高機能・多機能化を図るとともに寄生容量の低減を図った高精度のハイブリットモジュールを製造する。
ハイブリットモジュールの製造方法においては、部品実装基板形成工程と配線層基板形成工程により部品実装と配線層形成とを全く別工程で行うことで工程の簡易化による効率化が図られるとともに、各工程において導通検査等を実施して良品と判定された部品実装基板層体と配線層基板とを一体化することで歩留りの向上を図ったハイブリットモジュールを製造する。ハイブリットモジュールの製造方法においては、部品実装基板のベースとなるシリコン基板が実装部品や配線層のグランドとしても機能するとともに放熱作用も奏することで安定した機能動作が奏されるハイブリットモジュールを製造する。ハイブリットモジュールの製造方法においては、外形寸法を異にする複数の実装部品を搭載する場合でもそれぞれの入出力部形成面が互いに同一面を構成するようにして部品装填開口部内に埋め込まれて実装することから、小型化と薄型化とを図ったハイブリットモジュールを製造する。ハイブリットモジュールの製造方法においては、配線層基板形成工程が、例えばシリコン基板を用いたダミー基板上に配線層を形成することで、いわゆる半導体技術による微細化・高密度化された配線パターンや接続ランドを有する配線層を形成する。
本発明によれば、部品実装基板形成工程によりシリコン基板に形成した部品装填開口部内に入出力電極形成面がシリコン基板の主面と略同一面を構成して実装部品を封止樹脂層により埋め込んだ部品実装基板からダミー基板を剥離して形成した部品実装基板層体と配線層基板形成工程により高精度に形成された配線層を有する配線層基板とを一体化してハイブリットモジュールを製造する。本発明によれば、小型化と薄型化とを図り、実装部品と配線層とが最短で接続されて寄生容量が低減されるとともに、熱等の影響による寸法や形状変化に起因する断線等の発生が低減され、小型・薄型化と高密度実装化による高機能・多機能化を図るとともに製造の効率化と歩留りの向上を図ったハイブリットモジュールを効率よく製造することを可能とする。
以下、本発明の実施の形態として図面に示したハイブリットモジュール１の製造方法について説明する。ハイブリットモジュール１の製造方法においては、図１に示すように、詳細を後述する部品実装基板形成工程Ａにより部品実装基板２を経て部品実装基板層体３を形成するとともに、別工程の配線層基板形成工程Ｂにより配線層基板４を形成する。ハイブリットモジュール１の製造方法においては、一体化工程Ｃにより一体化した積層中間体５に対してダミー基板剥離工程等を施して図２に示したハイブリットモジュール１を製造する。
ハイブリットモジュール１の製造方法においては、部品実装基板形成工程Ａにおいて、第１剥離層８を介して第１ダミー基板７が接合されたシリコン基板６が用いられる。ハイブリットモジュール１の製造方法においては、配線層基板形成工程Ｂにおいて、第２剥離層１０が形成された例えばシリコン基板を用いた第２ダミー基板９が用いられる。ハイブリットモジュール１の製造方法においては、部品実装基板２から第１ダミー基板７が剥離された部品実装基板層体３に第３剥離層１２を介して第３ダミー基板１２が接合される。ハイブリットモジュール１の製造方法においては、これら第１ダミー基板７、第２ダミー基板９及び第３ダミー基板１２が、各工程中において薄厚に形成される中間体のハンドリング性が保持されるようにする保持基板を構成するとともに、高精度の部品実装或いは配線層形成が行われるようにする。
ハイブリットモジュール１の製造方法においては、部品実装基板形成工程Ａにより、第１ダミー基板７が接合されて後述する各工程を施して薄厚化されたシリコン基板６内に複数個の実装部品１３Ａ〜１３Ｄ（以下、個別に説明する場合を除いて実装部品１３総称する。）を埋め込んだ部品実装基板２を形成する。ハイブリットモジュール１の製造方法においては、部品実装基板２から第１ダミー基板７が剥離されて図３に示す部品実装基板層体３を形成する。ハイブリットモジュール１の製造方法においては、配線層基板形成工程Ｂによって図４に示した第２ダミー基板９をベース基板とする配線層基板４を形成する。ハイブリットモジュール１の製造方法においては、部品実装基板層体３に第３ダミー基板１１を接合した後に、一体化工程Ｃによって配線層基板４を一体化した積層中間体５を形成する。ハイブリットモジュール１の製造方法においては、この積層中間体５から第２ダミー基板９と第３ダミー基板１１を剥離して図２に示したハイブリットモジュール１を製造する。
ハイブリットモジュール１は、部品実装基板２に、実装部品１３として、例えば互いに関連動作を行う例えば第１ＬＳＩ１３Ａや第２ＬＳＩ１３Ｂ或いは半導体素子１３Ｃ等の電子部品と光学素子１３Ｄをシリコン基板６内に埋め込んで実装する。第１ＬＳＩ１３Ａや第２ＬＳＩ１３Ｂは、詳細を省略するが高速処理化や高容量化が図られた多ピン構成のＬＳＩである。半導体素子１３Ｃは、例えば半導体メモリや各種の半導体ディバイス或いはデカップリングコンデンサ等の電子部品である。光学素子１３Ｄは、第１ＬＳＩ１３Ａや第２ＬＳＩ１３Ｂ或いは半導体素子１３Ｃによって制御されて光学信号を出射する例えば半導体レーザや発光ダイオード等の発光素子或いは光学信号を受光するフォトディテクタ等の受光素子である。なお、光学素子１３Ｄは、発光機能と受光機能とを備えた複合の光学素子であってもよいことは勿論である。
部品実装基板層体３は、後述するように実装部品１３をシリコン基板６に形成した第１部品装填開口部１４Ａ乃至第４部品装填開口部１４Ｄ（以下、個別に説明する場合を除いて部品装填開口部１４と総称する。）内にそれぞれ装填し、第１封止樹脂層１５Ａ乃至第４封止樹脂層１５Ｄ（以下、個別に説明する場合を除いて封止樹脂層１５と総称する。）により固定することによりシリコン基板６内に埋め込む。なお、部品実装基板層体３は、実装部品１３として代表的な部品をそれぞれ１個ずつ例示したが、それぞれ所定の個数が備えられるようにしてもよく、またこれら部品が全て実装される必要も無く、さらに他の部品を備えるようにしてもよいことは勿論である。
各実装部品１３は、それぞれの第１主面に詳細を省略する電気信号を入出力する所定個数の入出力電極１６Ａ〜１６Ｄ（以下、個別に説明する場合を除いて入出力電極１６と総称する。）が形成され、これら入出力電極１６が露出した第１主面が入出力電極形成面１７Ａ〜１７Ｄ（以下、個別に説明する場合を除いて入出力電極形成面１７と総称する。）として構成される。各実装部品１３は、上述したように異なる種類（異なる特性）の部品であることから、それぞれが大きさを異にするとともに仕様も異にしている。なお、光学素子１３Ｄには、入出力電極形成面１７Ｄに、入出力電極１６Ｄとともに光学信号を出射する出射部或いは光学信号を受光する受光部からなる光学信号入出力部１８が設けられている。実装部品１３は、後述するようにそれぞれの入出力電極形成面１７を装填側として相対する部品装填開口部１４内に装填される。
部品実装基板層体３には、上述したように第１ＬＳＩ１３Ａや第２ＬＳＩ１３Ｂ或いは光学素子１３Ｄのように熱を発生させる実装部品１３が、シリコン基板６内に封止樹脂層１５により固定されて埋め込まれる。部品実装基板層体３は、これら実装部品１３Ａ、１３Ｂ、１３Ｄの入出力電極形成面１７と対向する第２主面側にそれぞれ個別放熱プレート１９Ａ、１９Ｂ、１９Ｄ（以下、個別に説明する場合を除いて個別放熱プレート１９と総称する。）を設けることにより効率的な放熱が行われるようにする。各個別放熱プレート１９には、軽量で熱伝導率が大きな金属プレート、例えば銅プレートやアルミプレート等の金属プレートやシリコンプレートが用いられ、それぞれ絶縁性接着材を用いた接着層２０Ａ、２０Ｂ、２０Ｄ（以下、個別に説明する場合を除いて接着層２０と総称する。）により相対する実装部品１３の第２主面側に接合される。なお、個別放熱プレート１９は、接着層２０によって実装部品１３に接合するようにしたが、例えば陽極接合等の適宜の接合方法によって接合してもよい。
シリコン基板６には、詳細を後述する部品実装基板形成工程Ａにおいてエッチング処理を施してそれぞれ厚み方向に貫通して第１主面６Ａと第２主面６Ｂに開口するとともに対応する実装部品１３を内部に装填するに足る開口寸法を有する上述した部品装填開口部１４が形成される。シリコン基板６は、例えば予め所定の厚みまで研磨して薄型化したものを用いることにより、各部品装填開口部１４を効率よくかつ高精度に形成することが可能である。なお、シリコン基板６は、第２主面６Ｂ側から所定の深さまで部品装填開口部１４に対応した凹部を形成した状態で、底面に研磨処理を施して部品装填開口部１４を開口させる第１主面６Ａを形成するようにしてもよい。
部品装填開口部１４は、エッチング面となる第２主面６Ｂ側が大口径であり、第１主面側６Ａ側に向かって次第に小口径となる断面台形の開口部としてシリコン基板６に形成されている。部品装填開口部１４は、かかる形状によって第２主面６Ｂ側から充填されて封止樹脂層１５を形成する封止樹脂材が、内部で実装部品１３の外周部に良好に流れ込んで固定されるようにする。
封止樹脂層１５は、例えばエポキシ系樹脂等の熱硬化型接着樹脂材が用いられ、部品装填開口部１４内に充填した接着樹脂材を加熱して硬化処理を施すことにより形成されて部品装填開口部１４内において実装部品１３を固定する。封止樹脂層１５は、詳細を後述するようにシリコン基板６や個別放熱プレート１９を接合した実装部品１３の全体を包み込む充分な厚みで形成された後に、第２主面６Ｂを露出させるまで個別放熱プレート１５とともに研磨される。
部品実装基板層体３は、実装部品１３が、シリコン基板６の第１主面６Ａにおいてそれぞれの入出力電極形成面１７が互いに同一面を構成して部品装填開口部１４内に封止樹脂層１５により固定されて一体化されている。部品実装基板層体３は、実装部品１３が、第１主面６Ａ側においてそれぞれの入出力電極形成面１７を封止樹脂層１５から露出されて部品装填開口部１４の開口部から外方に臨ませられており、積層されて一体化された配線層基板４に形成される後述する配線層２３と直接接続される。
部品実装基板層体３には、シリコン基板６の第１主面６Ａ上に、実装部品１３の入出力電極１６の高さとほぼ同等の厚みを有する導電層２１が形成されている。導電層２１は、例えば銅薄膜層によって形成され、シリコン基板６と配線層基板４側の配線層２３とを電気的に確実に接続してシリコン基板６が電源部やグランド部として効率よく作用するようにさせる。部品実装基板層体３は、詳細には実装部品１３が入出力電極形成面１７に設けた入出力電極１６と第１主面６Ａに形成した導電層２１とが略同一面を構成するようにして、シリコン基板６の部品装填開口部１４内に埋め込まれる。なお、部品実装基板層体３は、上述した導電層２１を特に形成する必要が無いことは勿論である。
部品実装基板層体３には、シリコン基板６の第１主面６Ａ側に、実装部品１３の入出力電極１６や導電層２１上に例えば金めっき処理或いは半田バール等の適宜の方法により形成されたバンプ２２が設けられる。部品実装基板層体３は、いわゆるフリップチップ実装法等の一般的な表面実装法を利用して配線層基板４に対して位置決めして積層され、バンプ２２を介して配線層２３に形成された相対する接続ランド２６との電気的接続が行われるようにする。
ハイブリットモジュール１の製造方法においては、配線層基板形成工程Ｂによって形成される配線層基板４が、上述した第２剥離層１０を設けた第２ダミー基板９上に、いわゆる半導体配線技術により配線層２３を形成する。配線層基板４は、配線層２３が、第１絶縁樹脂層２４Ａと第２絶縁樹脂層２４Ｂ（以下、個別に説明する場合を除いて絶縁樹脂層２４と総称する。）と、第１配線パターン２５Ａ乃至第３配線パターン２５Ｃ（以下、個別に説明する場合を除いて配線パターン２５と総称する。）とから構成される。なお、配線層２３は、かかる層構成に限定されず、単層或いはさらに多層により構成してもよい。
配線層２３には、後述する一体化工程Ｇにおいて部品実装基板層体３との接合面となる最上層の第３配線パターン２５Ｃに、バンプ２２を介して実装部品１３の入出力電極１６や導電層２１と接続される多数の接続ランド２６が形成される。配線層２３には、各層の配線パターン２５を層間接続する多数個の第１ビア２７Ａと第２ビア２７Ｂ（以下、個別に説明する場合を除いてビア２７と総称する。）が適宜形成されている。なお、配線層２３は、半導体配線技術により配線パターン２５を形成することから、例えば層内に高精度のキャパシタ素子やレジスタ素子或いはインダクタ素子等の薄膜受動素子を作り込むことも可能である。
配線層２３は、絶縁樹脂層２４が、絶縁樹脂材として感光性の光透過性を有する絶縁樹脂、例えばエポキシ系樹脂、ポリイミド樹脂、アクリル系樹脂、ポリオレフィン系樹脂或いはゴム系樹脂が用いられて形成される。絶縁樹脂層２４は、絶縁樹脂として高周波特性に優れた光透過性を有するベンゾシクロブテン樹脂を用いるようにしてもよい。
配線層２３は、図４に示すように第２剥離層１０上に詳細を省略する複数の外部接続ランドを有する第１配線パターン２５Ａが形成され、この第１配線パターン２５Ａを被覆して形成される第１絶縁樹脂層２４Ａを貫通して第１ビア２７Ａが形成される。配線層２３は、第１絶縁樹脂層２４Ａ上に第２配線パターン２５Ｂが形成され、この第２配線パターン２５Ｂを被覆して形成される第２絶縁樹脂層２４Ｂを貫通して第２ビア２７Ｂが形成されるとともに、第２絶縁樹脂層２４Ｂ上に第３配線パターン２５Ｃが形成される。なお、配線層２３は、いわゆるビアーオンービア構成により、適宜の位置で第１配線パターン２５Ａと第３配線パターン２５Ｃを直接接続する。
ハイブリットモジュール１においては、部品実装基板層体３に埋め込まれた実装部品１３と配線層基板４に形成された配線層２３とが、最短距離で接続される。ハイブリットモジュール１においては、かかる構成により配線の短縮化が図られるとともに接続部における寄生容量が低減され、ＣＲ時定数による信号伝送の遅延やＥＭＩノイズ或いはＥＭＣ等の低減による特性向上が図られる。
また、ハイブリットモジュール１においては、シリコン基板等を用いた第２ダミー基板９をベースとして配線層２３を形成する。したがって、ハイブリットモジュール１においては、上述したようにいわゆる半導体配線技術によって微細かつ高精度の配線パターン２５や接続ランド２６或いはビア２７や外部接続ランドを形成することが可能であり、また配線層２３内にキャパシタ素子やレジスタ素子或いはインダクタ素子等の薄膜受動素子を作り込むことも可能である。ハイブリットモジュール１においては、従来チップ部品によって対応していたこれらの受動素子を配線層２３内に作り込むことによって、さらに配線の短縮化や小型化或いは高密度実装化が図られるようになる。
配線層２３は、上述したように光透過性を有する絶縁樹脂材により絶縁樹脂層２４を形成することにより、この絶縁樹脂層２４の光学素子１３Ｄに対向する部位が光学信号伝送路２８として構成される。すなわち、配線層２３は、図２及び図４に示すように光学素子１３Ｄの光学信号入出力部１８と対向する部位が絶縁樹脂層２４中に厚み方向の全域に亘って配線パターン２５が形成されない部位とされており、光学素子１３Ｄから出射される光学信号或いは外部から入射される光学信号が厚み方向に透過される光学信号伝送路２８として構成される。なお、配線層２３は、光学素子１３Ｄとの対向部位を光学信号伝送路２８として構成したが、より効率的な光学信号の伝送を行うために例えば光学素子１３Ｄの光学信号入出力部１８に対向して透明な樹脂材によって形成された導光部材を芯材としてクラッド材によって被覆した光導波路部材を内装するようにしてもよい。
以上のように構成されたハイブリットモジュール１は、配線層２３の第３配線パターン２５Ｃが形成された最上層を実装面としてベース基板等にフリップチップ実装法等により実装されることによってハイブリット回路装置を構成する。ハイブリット回路装置は、マザーボードやインタポーザ等に実装され、例えばパーソナルコンピュータや携帯電話機或いは各種の電子機器に備えられる。ハイブリット回路装置は、ハイブリットモジュール１を備えることによって、電気的な制御信号やデータ信号の授受或いは電源供給を行う電気配線構造と光学的な制御信号やデータ信号の授受を行う光学配線構造とを備え、制御信号やデータ信号等を高速化かつ高容量化を図って処理する。
ハイブリットモジュール１においては、上述したように配線層５の配線パターン１８を介してシリコン基板６に埋め込まれた実装部品１３を相互に電気的に接続する。ハイブリットモジュール１においては、発光素子４Ｄに配線層５を介して電源の供給が行われ、この発光素子４Ｄが第１ＬＳＩ４Ａや第２ＬＳＩ４Ｂから出力された電気信号を光学信号に変換したり、光学信号を電気信号に変換してこれら第１ＬＳＩ４Ａや第２ＬＳＩ４Ｂに供給する。ハイブリットモジュール１においては、第１ＬＳＩ４Ａや第２ＬＳＩ４Ｂ等の電子部品と光学素子４Ｄとを接近して配置するとともに、同一層内に形成されることによって短縮化した配線パターン１８により電気的に接続する。したがって、ハイブリットモジュール１においては、電気的接続部が低寄生容量化されてデータ信号や制御信号の高速かつ高容量処理が図られる。
ハイブリットモジュール１においては、熱等の影響による寸法や形状変化がほとんど生じないシリコン基板６をベース基板として実装部品１３を一体化したことで、これら実装部品１３を高精度に位置決めして実装する。ハイブリットモジュール１においては、別工程により形成された部品実装基板層体３と配線層基板４を簡易な一体化工程Ｃにより一体化して製造する。ハイブリットモジュール１においては、部品実装基板形成工程Ａと配線層基板形成工程Ｂにおいて導通検査を施した部品実装基板層体３と配線層基板４を一体化することで歩留りを大幅に向上して製造される。ハイブリットモジュール１においては、シリコン基板６が実装部品１３や配線層２３のグランドとしても機能するとともに良好な放熱作用も奏することから、安定した機能動作が奏されて信頼性の向上が図られるようになる。
以上のように構成されたハイブリットモジュール１の製造工程について、図１及び図５乃至図１９を参照して、以下説明する。なお、ハイブリットモジュール１の製造工程においては、実際には詳細を後述するように大判のウエハを用いて多数個のハイブリットモジュール１を一括して形成した後に、ダイシング工程により１個ずつを切り分けて製造するが、説明の便宜上ダイシング工程については省略する。ダイシング工程は、例えば一体化工程Ｃの前工程或いは後工程において実施される。
ハイブリットモジュール１の製造工程は、図１に示すように部品実装基板形成工程Ａにより部品実装基板２を形成した後に、第１ダミー基板剥離工程Ｄを経て部品実装基板層体３を形成し、この部品実装基板層体３にバンプ形成工程Ｅを施してバンプ２２を設ける。ハイブリットモジュール１の製造工程は、剥離層形成工程Ｆにより第３剥離層１２を形成した第３ダミー基板１１を接合工程Ｇにより部品実装基板層体３に接合して中間体３２を形成する。ハイブリットモジュール１の製造工程は、中間体３２に対して導通検査工程Ｈを施す。
ハイブリットモジュール１の製造工程は、上述した部品実装基板形成工程Ａとは別工程の配線層基板形成工程Ｂにより、配線層基板４を形成する。ハイブリットモジュール１の製造工程は、中間体３２と導通検査工程Ｉを経た配線層基板４とを一体化工程Ｃにより一体化して積層中間体５を形成する。ハイブリットモジュール１の製造工程は、第２ダミー基板剥離工程Ｊと第３ダミー基板剥離工程Ｋとにより、積層中間体５からそれぞれ第２ダミー基板９と第３ダミー基板１０を剥離することによりハイブリットモジュール１を製造する。
ハイブリットモジュール１の製造工程においては、第３ダミー基板剥離工程Ｋの後に、必要に応じて多層化工程Ｌにより部品実装基板層体３と配線層２３とを交互に積層して多層化したハイブリットモジュール１を製造する。また、ハイブリットモジュール１の製造工程においては、部品実装工程Ｍにより必要に応じて表面実装部品２９を実装してハイブリットモジュール１を製造する。
部品実装基板形成工程Ａは、図５に示すように、工程に供給された一般的な半導体製造工程に用いられるシリコンウェハと同等品のシリコン基板６に対して、その第２主面６Ｂ上に部品装填開口部１４の形成部位を被覆するマスク層３０を形成するマスキング工程Ａ−１と、第２主面６Ｂのマスク層３０の非形成領域にエッチング膜層３１を形成するエッチング膜層形成工程Ａ−２と、シリコン基板６の第１主面６Ａ上に導電層２１を形成する導電層形成工程Ａ−３と、部品装填開口部１４を形成する部品装填開口部形成工程Ａ−４が施される。
部品実装基板形成工程Ａは、第１剥離層８を形成する第１剥離層形成工程Ａ−５が施された第１ダミー基板７が工程に供給され、接合工程Ａ−６により第１ダミー基板７をシリコン基板６に接合する。部品実装基板形成工程Ａは、シリコン基板６に形成した部品装填開口部１４内に実装部品１３を装填する実装部品装填工程Ａ−７と、部品装填開口部１４内に封止樹脂材を充填して実装部品１３を固定する封止樹脂層１５を形成する封止樹脂層形成工程Ａ−８が施される。
部品実装基板形成工程Ａは、封止樹脂層１５とともにシリコン基板６や実装部品１３を所定の厚みまで研磨する封止樹脂層研磨工程Ａ−９と、実装状態において各実装部品１３の動作異常や埋め込み位置等の所定項目についてウエハ状態で実施する検査工程Ａ−１０等を施して、薄厚とされたシリコン基板６内に実装部品１３を埋め込むとともに、シリコン基板６に第１剥離層８を介して第１ダミー基板７が一体化された部品実装基板２を形成する。部品実装基板２は、上述したように第１ダミー基板７からシリコン基板６を剥離することにより部品実装基板層体３を形成する。
部品実装基板形成工程Ａにおいては、シリコン基板６として上述したように比較的厚みのある汎用のシリコン基材を用いることから、研磨処理を施して予め最大厚みを有する実装部品１３よりもやや大きな厚みまで研磨した図６に示すシリコン基板６を供給する。なお、研磨工程については、所定の厚みのシリコン基板６が工程に供給される場合には、特に実施する必要は無いことは勿論である。
マスキング工程Ａ−１においては、部品装填開口部１４の形成領域に対応して図６に示すようにシリコン基板６の第２主面６Ｂ上にパターンシートやパターンプレートの貼り付け或いはパターン印刷等によりマスク層３０を形成する。エッチングマスク層形成工程Ａ−２においては、シリコン基板６の第２主面６Ｂ上に、マスク層３０の非形成領域に対応してエッチングマスク層３１を形成する。エッチングマスク層３１は、後述するエッチング処理に用いられる液に対して耐性を有しており、例えばＫＯＨ（水酸化カリウム）溶液にＩＰＡ（イソプロピレンアルコール）を加えたエッチング溶液を用いる場合に、二酸化シリコン（ＳｉＯ２）や窒化シリコン（ＳｉｘＮｙ）等により形成される。エッチングマスク層形成工程Ａ−２においては、例えばシリコン熱酸化処理により二酸化シリコン膜を形成したり、化学蒸着法（CVD:Chemical Vapor Deposition）やスパッタ法等によって、マスク層３０の非形成領域に二酸化シリコン膜や窒化シリコン膜からなるエッチングマスク層３１を成膜する。
なお、エッチングマスク層３１の形成工程は、上述したマスキング工程Ａ−１とエッチングマスク層形成工程Ａ−２とに限定されず、例えばシリコン基板６の第２主面３Ｂ上にエッチングマスク層を全面に亘って形成した後に、各部品装填開口部１４の形成箇所を除去してシリコン基板６の第２主面３Ｂを露出させる方法であってもよい。また、エッチングマスク層３１の形成工程は、その他のいわゆるパターン化技術によってシリコンエッチング膜３２を形成するようにしてもよい。
導電層形成工程Ａ−３は、シリコン基板６の第１主面６Ａ上に、図７に示すように全面に亘って導電層２１を形成する。導電層形成工程Ａ−３は、例えばスパッタ法や無電界めっき法等の適宜の方法により、後述するシリコン基板６に施すエッチング処理によって除去されない耐エッチング特性を有する銅薄膜層からなる導電層２１を第１主面３Ａ上に形成する。なお、導電層形成工程Ａ−３は、エッチング処理の内容によって導電層２１が耐エッチング特性を充分に確保できない場合に、部品装填開口部形成工程Ａ−４の後工程で行うようにしてもよい。また、導電層形成工程Ａ−３は、上述したように導電層２１を不要とする場合には実施されないことは勿論である。
部品装填開口部形成工程Ａ−４は、エッチングマスク層３１に被覆されないシリコン基板６を第２主面６Ｂから第１主面６Ａに向かって導電層２１に達するまで厚み方向にエッチングを施すことにより、図８に示すように複数個の部品装填開口部１４を一括して形成する。部品装填開口部形成工程Ａ−４は、シリコン基板６に面方位１００の基板を用いた場合に、ＫＯＨやＴＭＡＨ等のアルカリエッチング溶液を用いた異方性エッチング処理が施されて断面台形の部品装填開口部１４を形成する。なお、部品装填開口部形成工程Ａ−４は、シリコン基板６の方位が異なるものであれば等方性エッチング法やドライエッチング法により部品装填開口部１４を形成するようにしてもよい。
部品実装基板形成工程Ａにおいては、図８に示すようにシリコン基板６の第２主面６Ｂ上にエッチングマスク層３１が残留しているが、後述する封止樹脂層研磨工程Ａ−９においてこのエッチングマスク層３１を除去する。なお、部品実装基板形成工程Ａにおいては、エッチング処理を行った後に、ドライエッチング法等によりエッチングマスク層３１を除去するようにしてもよい。
シリコン基板６は、第１主面６Ａ側において部品装填開口部１４が導電層２１により閉塞されている。部品実装基板形成工程Ａにおいては、例えばウェットエッチング法やドライエッチング法等の適宜の方法によって部品装填開口部１４に対応する導電層２１を除去することにより、図９に示すように第１主面６Ａ側に貫通する部品装填開口部１４を形成する。
部品実装基板形成工程Ａにおいては、上述したシリコン基板６を補強して変形防止、ハンドリング性の向上或いは部品実装の精度向上を図る第１ダミー基板７が接合される。第１ダミー基板７には、比較的大きな機械的剛性と平坦な主面を有するガラス基板やシリコン基板等が用いられ、第１剥離層形成工程Ａ−５によりその主面上に第１剥離層８が形成される。第１ダミー基板７は、後述する第１ダミー基板剥離工程Ｄによりシリコン基板６から剥離されるが、第１剥離層８を再形成して再利用することが可能である。
第１剥離層形成工程Ａ−５には、後工程においてシリコン基板６からの剥離が可能な剥離フィルムが用いられ、この剥離フィルムをシリコン基板６の主面上に接合することにより図９に示すように第１剥離層８を全面に亘って形成する。剥離フィルムには、例えば加熱することにより粘着力が低下して剥離が可能となる熱剥離型フィルム、所定の溶液に浸すことにより粘着力が低下して剥離が可能となる剥離フィルム、或いは紫外線を照射することにより粘着力が低下して剥離が可能となる剥離フィルム等の適宜の剥離フィルムが用いられる。
部品実装基板形成工程Ａにおいては、接合工程Ａ−６により第１剥離層８を介してシリコン基板６の第１主面６Ａ上に第１ダミー基板７が接合された図９に示す中間体３２を形成する。中間体３２は、第１ダミー基板７が第１剥離層８を部品装填開口部１４に臨ませてシリコン基板に接合されることで、第１剥離層８が実装部品装填工程Ａ−７により部品装填開口部１４内に装填される実装部品１３の基準面を構成するとともに実装部品１３を仮保持する。
実装部品装填工程Ａ−７においては、 実装部品１３が適宜の部品実装装置を用いて位置決めされた状態でそれぞれの入出力電極形成面１７を装填側としてシリコン基板６に形成された相対する部品装填開口部１４内に第２主面６Ｂ側からそれぞれ装填されて、図１０に示す中間体３３を形成する。実装部品１３は、上述したように個別放熱プレート１９が設けられる所定の実装部品１３Ａ、１３Ｂ、１３Ｄについては、あらかじめ接着層２１を介して入出力電極形成面１７の対向面に接合されている。個別放熱プレート１９は、上述したように銅プレート等が用いられ、後述する封止樹脂層研磨工程Ａ−９において封止樹脂層１５とともに研磨される。
中間体３３は、図１０に示すように、実装部品１３Ａ、１３Ｂ、１３Ｄがそれぞれ個別放熱プレート１９を第２主面６Ｂから突出させた状態で部品装填開口部１４内に装填されている。中間体３３は、実装部品１３が、部品装填開口部１４内においてそれぞれの入出力電極形成面１７を第１剥離層８に突き当てられることにより仮保持している。中間体３３は、実装部品１３が、この状態でそれぞれの入出力電極形成面１７が互いに同一面を構成するとともにシリコン基板６の第１主面６Ａと同一面を構成して、部品装填開口部１４内に装填する。
部品実装基板形成工程Ａにおいては、封止樹脂層形成工程Ａ−８によりシリコン基板６の第２主面６Ｂ上に封止樹脂材により実装部品１３を埋め込む充分な厚みの封止樹脂層１５を有する図１１に示した中間体３４を形成する。封止樹脂層形成工程Ａ−８は、シリコン基板６の第２主面６Ｂから突出した個別放熱プレート１９を埋め込む厚みを有する封止樹脂層１５を形成する。封止樹脂層形成工程Ａ−８は、半導体製造工程等において一般的に用いられている封止樹脂材、例えば熱硬化型の液状エポキシ系樹脂材や液状ポリイミド樹脂材等の封止樹脂材を用いて封止樹脂層１５を形成する。封止樹脂層形成工程Ａ−８は、シリコン基板６を例えば型枠等のキャビティ内に載置してこのキャビティ内に封止樹脂材を充填することによって、封止樹脂材が部品装填開口部１４内に装填された実装部品１３の外周部に流れ込むようにする。
封止樹脂層形成工程Ａ−８は、例えば型枠を加熱する等の硬化処理を施して封止樹脂材を硬化させることにより、第１ダミー基板７上においてシリコン基板６や実装部品１３を封止樹脂層１５により埋め込んだ中間体３４を形成する。中間体３４は、部品装填開口部１４内に流れ込んだ封止樹脂材が硬化して封止樹脂層１５を形成することで、部品装填開口部１４内において実装部品１３を埋め込んで固定する。中間体３４は、上述したように入出力電極１６を第１ダミー基板７の第１剥離層８に突き当てられて部品装填開口部１４内に装填された実装部品１３が、入出力電極形成面１７と第１剥離層８との間に構成された隙間に封止樹脂材が滲入して封止樹脂層１５を形成することで、入出力電極形成面１７を被覆する保護膜が構成される。中間体３４は、充分な厚みを有する封止樹脂層１５が形成されることによって、後工程の封止樹脂層形成工程Ａ−９において実装部品１３が損傷されたり、実装部品１３に直接大きな負荷がかかって封止樹脂層１５から剥離して動いたりすることが防止される。
なお、封止樹脂層形成工程Ａ−８は、シリコン基板６がある程度の機械的剛性を有する場合には封止樹脂層１５を少なくとも部品装填開口部１４内に形成されて実装部品１３を埋め込む程度に形成してもよい。封止樹脂層形成工程Ａ−８は、例えば各種の半導体チップ製造工程において採用される適宜の樹脂パッケージ形成法により、封止樹脂層１５を形成するようにしてもよい。
部品実装基板形成工程Ａにおいては、封止樹脂層研磨工程Ａ−９により封止樹脂層１５を所定の厚みまで研磨することによって、図１２に示したシリコン基板６内に実装部品１３を埋め込むとともに第１剥離層８を介して第１ダミー基板７を一体化した部品実装基板２を形成する。封止樹脂層研磨工程Ａ−９は、封止樹脂層１５に対して、シリコン基板６の第２主面３Ｂが露出するまで研磨処理を施すことにより全体が薄型化された部品実装基板２を形成する。封止樹脂層研磨工程Ａ−９は、所定の厚みを有して封止樹脂層１５を形成した上述した中間体３４に対して、例えば機械・化学研磨法によって主面からシリコン基板６側に向かって封止樹脂層１５を研磨する。封止樹脂層研磨工程Ａ−９は、上述したようにシリコン基板６に第１ダミー基板７を接合して全体として大きな機械剛性を有する中間体３４に対して封止樹脂層１５の研磨処理を施すことから、高精度でかつ効率的な研磨を行うことが可能である。
封止樹脂層研磨工程Ａ−９は、シリコン基板６の部品装填開口部１４内に実装部品１３が個別放熱プレート１９を第２主面６Ｂから突出させて埋め込まれており、これら個別放熱プレート１９を図１２に示すように第２主面６Ｂと同一面を構成するまで封止樹脂層１５と同時に研磨することで薄厚化された部品実装基板２を形成する。封止樹脂層研磨工程Ａ−９は、シリコン基板６の第２主面６Ｂ上に残されたエッチングマスク層３１も同時に研磨して除去する。なお、封止樹脂層研磨工程Ａ−９は、ハイブリットモジュール１を薄型化するとともに放熱特性を向上させるために施されることから、少なくとも実装部品１３に接合した個別放熱プレート１９が露出するまで封止樹脂層１５に研磨処理を施す工程であってもよい。
部品実装基板形成工程Ａにおいては、上述したようにエッチング処理や研磨処理を経て部品実装基板２を形成することから、検査工程Ａ−１０によりウエハレベル状態の部品実装基板２に対して所定の検査を実施して良品・不良品を判定し、良品判定が下された部品実装基板２のみを次工程に供給するようにする。部品実装基板形成工程Ａにおいては、中間体の部品実装基板２に検査工程Ａ−１０を施すことにより、以降の工程における歩留りの向上が図られるようになる。なお、部品実装基板形成工程Ａにおいては、検査工程Ａ−１０を必須とするものでは無い。
ハイブリットモジュール１の製造工程は、上述した部品実装基板形成工程Ａを経て形成した部品実装基板２に第１ダミー基板剥離工程Ｄが施される。第１ダミー基板剥離工程Ｄは、上述した部品実装基板２に対してシリコン基板６から第１ダミー基板４を剥離する処理を施すことにより、図１３に示すようにシリコン基板６内に実装部品１３を埋め込んだ部品実装基板層体３を形成する。第１ダミー基板剥離工程Ｄは、例えば第１剥離層８を熱剥離型フィルムを用いて形成した場合に、部品実装基板２に加熱処理を施すことにより第１剥離層８を介して第１ダミー基板７をシリコン基板６から剥離する。また、第１ダミー基板剥離工程Ｄは、第１剥離層８を例えば溶液剥離型フィルムを用いて形成した場合に、部品実装基板２を所定の溶液に浸すことにより第１剥離層８を介して第１ダミー基板７をシリコン基板６から剥離する。さらに、第１ダミー基板剥離工程Ｄは、第１剥離層８を例えば紫外線剥離型フィルムを用いて形成した場合に、部品実装基板２に紫外線を照射して第１剥離層８を介して第１ダミー基板７をシリコン基板６から剥離する。
部品実装基板層体３は、シリコン基板６から第１ダミー基板７を剥離したことにより実装部品１３の入出力電極形成面１７がシリコン基板６の第１主面６Ａと同一面を構成して入出力電極１６が露出される。ハイブリットモジュール１の製造工程は、部品実装基板層体３に対してバンプ形成工程Ｅを施して、図３に示すように実装部品１３の入出力電極１６や導電層３１にバンプ２２を形成する。バンプ形成工程Ｅは、例えば金めっき処理により入出力電極１６上に所定の高さを有するバンプ２２を形成する。バンプ形成工程Ｅは、例えば半田ボールや金属ボール等を設ける工程であってもよい。
ハイブリットモジュール１の製造工程は、上述したように薄厚化された部品実装基板層体３に対して配線層基板４との一体化工程を施すことから、この部品実装基板層体３を補強して変形防止、ハンドリング性の向上を図る第３ダミー基板１１が接合されて図１４に示す中間体３２を形成する。なお、ハイブリットモジュール１の製造工程においては、例えばシリコン基板６がある程度の厚みを有して後工程において部品実装基板層体３の変形やハンドリング性に支障を生じない場合に、部品実装基板層体３に対して第３ダミー基板１１の接合工程や剥離工程が不要とされる。
第３ダミー基板１１も、上述した第１ダミー基板７と同様に比較的大きな機械的剛性と平坦な主面を有する厚みのガラス基板やシリコン基板等が用いられる。第３ダミー基板１１には、第３剥離層形成工程Ｆによりその主面上に第３剥離層１２が形成される。第３ダミー基板１１も、後述する一体化工程Ｃを行った後に第３ダミー基板剥離工程Ｋにより部品実装基板層体３から剥離されるが、第３剥離層１２を再形成して再利用することが可能である。第３剥離層１２も、第３ダミー基板剥離工程Ｋにより部品実装基板層体３から剥離が可能な、上述した第１剥離層８を形成する剥離フィルムと同等の剥離フィルムが用いられる。
ハイブリットモジュール１の製造工程は、接合工程Ｇにより、部品実装基板層体３に対して第３剥離層１２を介して第３ダミー基板１１が接合されて中間体３２を形成する。ハイブリットモジュール１の製造工程は、中間体３２に対して例えば導通検査工程Ｈを施すことにより、各実装部品１３の導通状態や所定の機能が奏されるか等の検査が行われる。導通検査工程Ｈは、詳細を省略するが例えばシリコン基板６の第１主面６Ａに露出された入出力電極１６にプローブを接続して行い、良品・不良品を判定して良品判定のが下された部品実装基板２のみを次工程に供給するようにする。
ハイブリットモジュール１の製造工程においては、上述した部品実装基板層体３の形成工程と別工程で、配線層基板形成工程Ｂにより配線層基板４を形成する。配線層基板形成工程Ｂは、第２ダミー基板１１をベース基板として、その主面上に薄膜技術により絶縁樹脂層２４内に配線パターン２５やビア２７を適宜形成した配線層２３を形成する。配線層基板形成工程Ｂにおいては、上述したように微細で高密度、高精度の配線パターン２５を有する配線層２３を形成するために、ベース基板となる第２ダミー基板１１に一般的な半導体製造工程に一般に用いられる大きな機械的剛性と平坦な主面を有するシリコンウェハと同等品のシリコン基板やガラス基板が用いられる。
配線層基板形成工程Ｂは、図１５に示すように第２ダミー基板１１に第２剥離層１０を形成する第２剥離層形成工程Ｂ−１と、第２剥離層１０上に絶縁樹脂層２４を形成する絶縁樹脂層形成工程Ｂ−２と、配線パターン２５を形成する配線パターン形成工程Ｂ−３及びビア２７を形成するビア形成工程Ｂ−４や接続ランド２６を形成する接続ランド形成工程Ｂ−５を経て配線層基板４を形成する。配線層基板形成工程Ｂは、導通検査工程Ｂ−６により配線層基板４の導通検査を実施して、良品の配線層基板４を一体化工程Ｃへと供給する。
第２剥離層形成工程Ｂ−１も、上述した第１剥離層形成工程Ａ−５と同様に、後工程において第２ダミー基板９からの剥離が可能な剥離フィルムが用いられ、この剥離フィルムを第２ダミー基板９の主面上に接合することにより図１６に示すように第２剥離層１０を全面に亘って形成する。なお、ハイブリットモジュール１の製造工程は、工程の共通化を図るために、上述した第１剥離層８、第２剥離層１０及び第３剥離層１２に全て同一の剥離フィルムを用いることが好ましい。第２ダミー基板９も、後述する第２ダミー基板剥離工程Ｊにより配線層２３から剥離され、第２剥離層１０を再形成することにより再利用することが可能である。
絶縁樹脂層形成工程Ｂ−２は、第２剥離層１０上に、エポキシ系樹脂等の感光性或いは非感光性の絶縁樹脂材を用いて例えばスピンコート法やディップ法等によって均一な厚みで塗布した後に硬化させて絶縁樹脂層２４を形成する。なお、絶縁樹脂層２４は、上述したように光学素子１３Ｄの光学信号伝送路を構成することから、光透過特性を有する絶縁樹脂材によって形成される。
配線パターン形成工程Ｂ−３は、例えば絶縁樹脂層２４或いは第２剥離層１０上にめっきレジストによるパターニングを行った後に無電解銅めっき処理等を施して所定の厚みを有する銅めっき層を形成し、不要なめっきレジストを除去することによって所定の銅配線パターンからなる配線パターン２５を形成する。なお、配線パターン形成工程Ｂ−３は、上述したように配線層２３が、光学素子１３Ｄの光学信号入出力部１８と対向する部位を光学信号が透過する光学信号伝送路とすることから当該領域に配線パターン２５が形成されないように適宜パターン設計が行われる。
ビア形成工程Ｂ−４は、感光性絶縁樹脂材により形成された絶縁樹脂層２４に所定のマスキングを行って感光・現像処理を施し、絶縁樹脂材をエッチング処理で除去することにより下層の配線パターン２５に達するビアホールを形成する。また、ビア形成工程Ｂ−４は、非感光性絶縁樹脂材により形成される絶縁樹脂層２４に対してレーザ加工等のドライエッチング法によって下層の配線パターン２５に達するビアホールを形成する。ビア形成工程Ｂ−４は、例えばビアホール内にデスミア処理を施すとともに無電解銅めっき処理等を施して内壁部の導通化を行い、導電ペースト等を充填した後に蓋形成処理等を行うことによってビア２７を形成する。
接続ランド形成工程Ｂ−５は、最上層の絶縁樹脂層２４Ａ上に、上述した部品実装基板層体３の表面に露出された実装部品１３の入出力電極１６に対応して配線パターン形成工程Ｂ−３と同様の工程により銅パターンを形成する。接続ランド形成工程Ｂ−５は、銅パターンに対して例えば金−ニッケルめっき処理を施してランド形成を行う。
配線層基板形成工程Ｂは、第２ダミー基板９の主面上に２層構造の配線層２３を有する配線層基板４を形成するようにしたが、かかる構造の配線層基板４に限定されるものでは無い。配線層基板形成工程Ｂは、上述した絶縁樹脂層形成工程Ｂ−２と配線パターン形成工程Ｂ−３とビア形成工程Ｂ−４を順次繰り返すことにより、絶縁樹脂層２４に多層の配線パターン２５がビア２７により層間接続された多層構造の配線層２３を形成するようにしてもよい。配線層基板形成工程Ｂは、接続ランド形成工程Ｂ−５により最上層の配線パターン２５Ａに接続ランド２６が形成され、図４に示す配線層基板４を形成する。
ハイブリットモジュール１の製造工程においては、上述した配線層基板形成工程Ｂにより形成した配線層基板４に対して、導通検査工程Ｉを施して配線層２３の導通状態等の検査が行われる。導通検査工程Ｉは、詳細を省略するが配線層２３に形成された接続ランド２６にプローブを接続して行い、良品・不良品を判定して良品判定のが下された配線層基板４のみを次工程に供給するようにする。ハイブリットモジュール１の製造工程においては、配線層基板４を形成した時点で独立した導通検査工程Ｉを行うことにより、以降の工程における歩留りの向上が図られるようになる。
ハイブリットモジュール１の製造工程においては、上述した導通検査工程Ｈを経て良品と判定された部品実装基板層体３に第３ダミー基板１１を接合した中間体３２と導通検査工程Ｉを経て良品と判定された配線層基板４を一体化工程Ｃにより一体化して、図１７に示した積層中間体５を形成する。一体化工程Ｃは、例えば適宜の実装装置が用いられ、位置決めした配線層基板４に対してその配線層２３上に、部品実装基板層体３側を実装面として中間体３２を積層するいわゆる表面実装法により一体化する。
一体化工程Ｃにおいては、例えば部品実装基板層体３のシリコン基板６の第１主面６Ａと配線層２３の最上層の絶縁樹脂層２４Ａとをポリマーを用いて接合する。一体化工程Ｃにおいては、部品実装基板層体３側の接合面に形成した上述したバンプ２２と配線層基板４側の最上層の第３配線パターン２５Ｃに形成された相対する接続ランド２６とが、低温で共晶を形成するＳｎやＡｕによる接合、半田接合、或いは表面を平滑にすることによりＣｕ−Ｃｕ接合やＡｕ−Ｃｕ接合等のメタル−メタル接合により接合される。
ハイブリットモジュール１の製造工程においては、上述した第１ダミー基板剥離工程Ｄと同様の第２ダミー基板剥離工程Ｊを施すことにより、図１８に示すように積層中間体５から配線層基板４側の第２ダミー基板９を剥離した積層中間体３６を形成する。第２ダミー基板剥離工程Ｊにおいては、積層中間体５に第２ダミー基板９側から加熱処理を施すことにより、熱剥離型フィルムを用いた第２剥離層１０の接合力が低下して積層中間体５から第２ダミー基板９が剥離する。なお、第２ダミー基板剥離工程Ｊは、第２剥離層１０を例えば溶液剥離型フィルムを用いて形成した場合に、積層中間体５を所定の溶液に浸すことにより第２剥離層１０の接合力が低下して積層中間体５から第２剥離層８を介して第２ダミー基板９が剥離する。さらに、第２ダミー基板剥離工程Ｊは、第２剥離層１０を例えば紫外線剥離型フィルムを用いて形成した場合に、部品実装基板２に紫外線を照射することにより第２剥離層１０の接合力が低下して積層中間体５から第２剥離層８を介して第２ダミー基板９が剥離する。
ハイブリットモジュール１の製造工程においては、上述した第２ダミー基板剥離工程Ｊに続いて第３ダミー基板剥離工程Ｋを施すことにより、積層中間体３６から部品実装基板層体３を残して第３ダミー基板１１が剥離されて、部品実装基板層体３に配線層２３が積層された図１に示すハイブリットモジュール１を製造する。なお、ハイブリットモジュール１の製造工程においては、第３ダミー基板剥離工程Ｋと第２ダミー基板剥離工程Ｊとを別工程により実施するように説明したが、積層中間体５の全体を加熱等することにより第３ダミー基板１１を第２ダミー基板９と同時に剥離することも可能である。また、ハイブリットモジュール１の製造工程においては、第２ダミー基板剥離工程Ｊと第３ダミー基板剥離工程Ｋとを最終工程において実施するようにしたが、例えばシリコン基板６がある程度の厚みを有して機械的剛性が保持される場合に適宜の段階で剥離されるようにしてもよいことは勿論である。
ハイブリットモジュール１の製造工程においては、以上の工程を経て外形形状を異にする多数個の実装部品１３を備えるハイブリットモジュール１を製造する。ハイブリットモジュール１の製造工程においては、実装部品１３をシリコン基板６に形成した部品装填開口部１４内に埋め込んで実装して部品実装基板層体３を形成するとともにこの部品実装基板層体３上に配線層２３を一体化して形成する。ハイブリットモジュール１の製造工程においては、部品実装基板層体３や配線層２３をシリコン基板を用いた第１ダミー基板７や第２ダミー基板９をベース基板として別工程の半導体プロセスにより高精度に形成する。したがって、ハイブリットモジュール１の製造工程においては、小型化と薄型化とが図られるとともに実装部品１３と配線層２３とを最短で接続して寄生容量を低減して特性の向上を図ったハイブリットモジュール１を製造することが可能である。微細かつ高精度化を図って薄型化とともに高密度実装化や多機能化の対応が図られるハイブリットモジュール１を製造することが可能である。
ハイブリットモジュール１の製造工程においては、熱による形状や状態の変化がほとんど生じないシリコン基板６に実装部品１３を封止樹脂層１５により埋め込んで固定することから、工程中で施すエッチング処理或いはベース基板等に実装するリフロー半田工程等おける熱の影響によるシリコン基板６の変形が抑制されて実装部品１３が高精度に位置決めされて配線層２３の接続ランドとの接続状態が確実に保持されるようになる。したがって、ハイブリットモジュール１の製造工程においては、部品実装基板層体３と配線層２３との接合部位における接続不良等の発生が防止されて信頼性の向上が図られたハイブリットモジュール１を製造することが可能である。ハイブリットモジュール１の製造工程においては、シリコン基板６が実装部品１３や配線層２３のグランドとしても機能するとともに良好な放熱作用も奏することから、安定した機能動作を奏するハイブリットモジュール１を製造することが可能である。ハイブリットモジュール１の製造方法は、必要な実装部品１３に個別放熱プレート１９を設けることによって放熱特性に優れたハイブリットモジュール１を製造することが可能である。
ハイブリットモジュールの製造工程においては、上述した工程を経て製造したハイブリットモジュール１に対して多層化工程Ｌを施して部品実装基板層体３や配線層２３を交互に積層することにより、図１９に示した多層化ハイブリットモジュール４０を製造する。多層化ハイブリットモジュール４０は、同図に示すように、配線層２３を挟んで第１部品実装基板層体３Ａと第２部品実装基板層体３Ｂとが一体化されて構成される。多層化ハイブリットモジュール４０は、配線層２３が、その第３配線パターン２５Ｃに形成した接続ランド２６を介して第１部品実装基板層体３Ａ側の実装部品１３と接続されるとともに、第１配線パターン２５Ａに形成した接続ランドを介して第２部品実装基板層体３Ｂ側の実装部品１３と接続される。配線層２３は、この場合に第２ダミー基板９を剥離されて最上層となる第１配線パターン２５Ａにも、第３配線パターン２５Ｃに形成した接続ランド２６と同様の接続ランドが形成される。
なお、図に示した多層化ハイブリットモジュール４０は、説明の便宜上、同等に形成された第１部品実装基板層体３Ａと第２部品実装基板層体３Ｂとが相対する同等の実装部品１３が配線層２３を挟んで対向するように反転させた状態で一体化したものを示したが、全く異なる実装部品１３を有する第１部品実装基板層体３Ａと第２部品実装基板層体３Ｂとを配線層２３に積層したものであってもよいことは勿論である。
多層化ハイブリットモジュール４０は、例えば第１部品実装基板層体３Ａ側の光学素子１３Ｄに発光素子が用いられるとともに第２部品実装基板層体３Ｂ側の光学素子１３Ｄに受光素子が用いられて、配線層２３を介してそれぞれの光学信号入出力部１８、１８が対向されるようにする。多層化ハイブリットモジュール４０においては、配線層２３を光学信号伝送路としてこれら光学素子１３Ｄ、１３Ｄ間において光学信号の授受が行われることで、モジュール内における信号授受の高速化が図られるようになる。
多層化工程Ｌは、上述した第２ダミー基板剥離工程Ｊを経て第２ダミー基板９が剥離され第３ダミー基板１１Ａに第１部品実装基板層体３Ａと配線層２３とが積層された上述した積層中間体３６に対して、別工程により部品実装基板形成工程Ａを経て第２部品実装基板層体３Ｂに第３ダミー基板１１Ｂが接合された中間体３２を積層する。多層化工程Ｌは、上述した一体化工程Ｃと同等の工程により、実装装置により積層中間体３６を位置決めした状態で中間体３２を積層して一体化する。
多層化工程Ｌは、積層中間体３６側の配線層２３の最上層と中間体３２側のシリコン基板６の第１主面６Ａとを接合面として、積層中間体３６と中間体３２とが位置合わせされる。多層化工程Ｌは、積層中間体３６側の配線層２３の最上層となる第１配線パターン２５Ａに形成された接続ランドと中間体３２側の第２部品実装基板層体３Ｂに形成した相対するバンプ２２とを接合して図２０に示す積層中間体４１を形成する。
多層化工程Ｌにおいては、積層中間体４１に対して上述した各ダミー基板剥離工程と同様のダミー基板剥離工程を施すことにより、図２１に示すように積層中間体３６から第３ダミー基板１１Ａを剥離するとともに第２部品実装基板層体３Ｂから第３ダミー基板１１Ｂを剥離して配線層２３を介して第１部品実装基板層体３Ａと第２部品実装基板層体３Ｂとが一体化された多層化ハイブリットモジュール４０を形成する。
多層化工程Ｌにおいては、上述した工程を経て製造した多層化ハイブリットモジュール４０に対して、第１配線層５１を介して一体化された第１部品実装基板層体３Ａ側に第２配線層５２を積層形成するとともに第２部品実装基板層体３Ｂ側に第３配線層５３を積層形成することにより図２２に示したさらに多層化を図った多層化ハイブリットモジュール５０を製造することが可能である。多層化工程Ｌにおいては、第２配線層５２と第３配線層５３とが、上述した配線層基板形成工程Ｂと同等の配線層基板形成工程により別工程で形成される第２配線層基板４Ｂや第３配線層基板４Ｃ（図示せず）を用いて形成される。
多層化工程Ｌにおいては、説明の便宜上第１部品実装基板層体３Ａや第２部品実装基板層体３Ｂ或いは第１配線層５１乃至第３配線層５３を同等構成の部材として図示したが、それぞれ適宜の実装部品１３や配線パターン或いは接続ランドを有して形成されることは勿論である。多層化工程Ｌにおいては、多層化ハイブリットモジュール４０に対して、これら第２配線層基板４Ｂ及び第３配線層基板４Ｃを上述した一体化工程Ｃと同様の一体化工程を経て一体化する。
多層化工程Ｌにおいては、これら第２配線層基板４Ｂ及び第３配線層基板４Ｃから上述したダミー基板剥離工程と同様のダミー基板剥離工程を経てダミー基板を剥離することにより、多層化ハイブリットモジュール４０に第２配線層５２と第３配線層５３とをさらに積層した多層化ハイブリットモジュール５０を製造する。なお、多層化工程Ｌは、上述した部品実装基板層体３或いは第２配線層５２や第３配線層５３を一体化する工程と同様の工程を繰り返すことにより、さらに多層化を図った多層化ハイブリットモジュールを製造することが可能である。多層化工程Ｌにおいては、上述したようにシリコン基板を用いたダミー基板をベース基板として別工程による半導体プロセスにより高精度に形成した部品実装基板層体３や配線層基板４を一体化することから、小型化と薄型化とが図られるとともに微細かつ高精度化を図って高密度実装化や多機能化の対応を図った多層化ハイブリットモジュールを製造することが可能である。
ハイブリットモジュールの製造工程においては、上述した工程を経て製造した多層化ハイブリットモジュール５０に対して部品実装工程Ｍを施すことにより、図２２に示すように表面層を構成する第２配線層５２や第３配線層５３上にＩＣ素子やＬＳＩ素子或いはフィルタ素子等の表面実装部品２９を表面実装することも可能である。部品実装工程Ｍは、例えば第２配線層５２や第３配線層５３上に図示しないがバンプを形成し、フリップチップ実装法等の表面実装方法によって表面実装部品２９を実装して多層化ハイブリットモジュール５０を製造する。
なお、ハイブリットモジュールの製造工程は、上述した多層化工程Ｌを繰り返すことにより積層中間体の厚みが大きくなって機械的剛性が保持されるようになる。したがって、ハイブリットモジュールの製造工程においては、積層中間体に対して一体化される部品実装基板層体３や配線層基板４側にのみダミー基板が接合されてハンドリング性の保持或いは変形防止が図られて一体工程が施される。また、上述した工程を経て製造されたハイブリットモジュールは、表面層を構成する配線層に適宜接続ランドが形成され、例えば表面実装法により制御基板等に実装される。
実施の形態として示すハイブリットモジュールの製造工程図である。 ハイブリットモジュールの断面図である。 ハイブリットモジュールを構成する部品実装基板層体の断面図である。 ハイブリットモジュールを構成する配線層基板の断面図である。 部品実装基板形成工程の工程図である。 部品装填開口部の形成部位に対応してマスク層を形成したシリコン基板の断面図である。 部品装填開口部の非形成部位に対応してエッチングマスク層を形成したシリコン基板の断面図である。 部品装填開口部を形成したシリコン基板の断面図である。 シリコン基板に第１ダミー基板を接合した中間体の断面図である。 部品装填開口部内に実装部品を装填するとともに個別放熱プレートを接合した中間体の断面図である。 実装部品を埋め込む封止樹脂層を形成した中間体の断面図である。 封止樹脂層に研磨処理を施して形成した部品実装基板の断面図である。 部品実装基板から第１ダミー基板を剥離する工程の説明図である。 部品実装基板層体に第３ダミー基板を接合した中間体の断面図である。 配線層基板形成工程の工程図である。 第２ダミー基板の断面図である。 第３ダミー基板を接合した部品実装基板層体と配線層基板とを一体化した中間体の断面図である。 ダミー基板の剥離工程の説明図である。 多層化ハイブリットモジュールの断面図である。 多層化ハイブリットモジュールの中間体の断面図である。 ダミー基板の剥離工程の説明図である。 表面実装部品を実装した多層化ハイブリットモジュールの断面図である。
符号の説明
１ ハイブリットモジュール、２ 部品実装基板、３ 部品実装基板層体、４ 配線層基板、６ シリコン基板、７ 第１ダミー基板、８ 第１剥離層、９ 第２ダミー基板、１０ 第２剥離層、１１ 第３ダミー基板、１２ 第３剥離層、１３ 実装部品、１４ 部品装填開口部、１５ 封止樹脂層、１６ 入出力電極、１７ 入出力電極形成面、２１ 導電層、２２ バンプ、２３ 配線層、２４ 絶縁樹脂層、２５ 配線パターン、２６ 接続ランド、２７ ビア、２９ 表面実装部品、３１ エッチングマスク層、４０ 多層ハイブリットモジュール、５０多層ハイブリットモジュール

Claims (6)

  1. 第１ダミー基板に第１剥離層を介して接合したシリコン基板内に実装部品を埋め込んだ部品実装基板を形成する部品実装基板形成工程と、第２ダミー基板上に第２剥離層を介して配線層を形成した配線層基板を形成する配線層基板形成工程と、上記部品実装基板から上記第１剥離層を介して上記第１ダミー基板を剥離して部品実装基板層体を形成する第１ダミー基板剥離工程と、上記部品実装基板層体と上記配線層基板を積層して一体化する基板一体化工程と、上記配線層基板から上記第２剥離層を介して上記第２ダミー基板を剥離して配線層を形成する第２ダミー基板剥離工程とを経てハイブリットモジュールを製造するハイブリットモジュールの製造方法であり、
    上記部品実装基板形成工程が、上記シリコン基板に第１主面から第２主面に貫通する部品装填開口部を形成する部品装填開口部形成工程と、上記第１主面を接合面として上記シリコン基板を上記第１剥離層を形成した上記第１ダミー基板上に接合するシリコン基板接合工程と、上記部品装填開口部内に上記実装部品をその入出力電極形成面側を装填面として装填する実装部品装填工程と、上記部品装填開口部内に封止材を充填して上記実装部品を上記部品装填開口部内に埋め込んで固定する封止樹脂層を形成する封止樹脂層形成工程とを有するとともに、
    上記配線層基板形成工程が、上記ダミー基板上に剥離層を形成する剥離層形成工程と、上記剥離層上に絶縁樹脂層を形成する絶縁樹脂層形成工程と、上記絶縁層に上記実装部品の上記入出力電極形成面に形成された入出力電極に対応する接続ランドを有する所定の配線パターンを形成する配線パターン形成工程とを有し、
    上記第１ダミー基板剥離工程を経て上記部品装填開口部内に埋め込まれた上記実装部品の上記入出力電極形成面が略同一面を構成して露出された上記部品実装基板層体の上記第１主面上に、上記基板一体化工程により上記配線層を接合面として上記配線層基板が積層されて上記入出力電極と上記接続ランドとが接続されたハイブリットモジュールを製造するハイブリットモジュールの製造方法。
  2. 上記部品実装基板形成工程が、上記封止樹脂層形成工程の後工程として、上記封止樹脂層に上記シリコン基板の第２主面或いは上記実装部品の底面を露出させる研磨処理を施す封止樹脂層研磨工程を有し、上記シリコン基板を薄厚とした上記部品実装基板を形成することを特徴とする請求項１に記載のハイブリットモジュールの製造方法。
  3. 上記部品実装基板形成工程が、上記シリコン基板に複数の部品装填開口部を形成するとともに、各部品装填開口部内にそれぞれ異なる機能特性を有する実装部品を埋め込んだ上記部品実装基板を形成することを特徴とする請求項１に記載のハイブリットモジュールの製造方法。
  4. 第１ダミー基板剥離工程の後工程として、上記部品実装基板層体の第２主面上に第３剥離層を介して第３ダミー基板を接合する第３ダミー基板接合工程が施され、
    上記第３ダミー基板が、上記配線層基板から上記第２ダミー基板を剥離する上記第２ダミー基板剥離工程の後工程で施される第３ダミー基板剥離工程により上記第２主面から剥離されることを特徴とする請求項１に記載のハイブリットモジュールの製造方法。
  5. 上記部品実装基板層体上にダミー基板に剥離層を介して配線層を形成した配線層基板を積層する配線層基板積層工程と、上記配線層上にダミー基板に剥離層を介して接合したシリコン基板内に実装部品を埋め込んだ部品実装基板を積層する部品実装基板積層工程と、上記配線層基板及び上記部品実装基板からそれぞれ上記各ダミー基板を剥離するダミー基板剥離工程とを交互に施して多層化することを特徴とする請求項１に記載のハイブリットモジュールの製造方法。
  6. 上記配線層の第２主面上に表面実装部品を実装する部品実装工程を有することを特徴とする請求項１に記載のハイブリットモジュールの製造方法。
JP2006037961A 2006-02-15 2006-02-15 ハイブリットモジュールの製造方法 Pending JP2007220792A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006037961A JP2007220792A (ja) 2006-02-15 2006-02-15 ハイブリットモジュールの製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006037961A JP2007220792A (ja) 2006-02-15 2006-02-15 ハイブリットモジュールの製造方法

Publications (1)

Publication Number Publication Date
JP2007220792A true JP2007220792A (ja) 2007-08-30

Family

ID=38497761

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006037961A Pending JP2007220792A (ja) 2006-02-15 2006-02-15 ハイブリットモジュールの製造方法

Country Status (1)

Country Link
JP (1) JP2007220792A (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009064954A (ja) * 2007-09-06 2009-03-26 Toshiba Corp 半導体装置およびその製造方法
JP2009231752A (ja) * 2008-03-25 2009-10-08 Shinko Electric Ind Co Ltd 配線基板の製造方法
JP2010232577A (ja) * 2009-03-30 2010-10-14 Toshiba Corp 半導体装置およびその製造方法
CN103165556A (zh) * 2011-12-16 2013-06-19 富士通株式会社 半导体器件、半导体器件制造方法以及电子器件
CN104916599A (zh) * 2015-05-28 2015-09-16 矽力杰半导体技术(杭州)有限公司 芯片封装方法和芯片封装结构

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002246722A (ja) * 2000-12-15 2002-08-30 Ibiden Co Ltd プリント配線板
JP2003309215A (ja) * 2002-02-15 2003-10-31 Nec Electronics Corp 半導体装置及びその製造方法
JP2004146602A (ja) * 2002-10-24 2004-05-20 Sony Corp 光・電気配線混載ハイブリッド回路基板及びその製造方法並びに光・電気配線混載ハイブリット回路モジュール及びその製造方法
JP2005268453A (ja) * 2004-03-17 2005-09-29 Sanyo Electric Co Ltd 回路装置およびその製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002246722A (ja) * 2000-12-15 2002-08-30 Ibiden Co Ltd プリント配線板
JP2003309215A (ja) * 2002-02-15 2003-10-31 Nec Electronics Corp 半導体装置及びその製造方法
JP2004146602A (ja) * 2002-10-24 2004-05-20 Sony Corp 光・電気配線混載ハイブリッド回路基板及びその製造方法並びに光・電気配線混載ハイブリット回路モジュール及びその製造方法
JP2005268453A (ja) * 2004-03-17 2005-09-29 Sanyo Electric Co Ltd 回路装置およびその製造方法

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009064954A (ja) * 2007-09-06 2009-03-26 Toshiba Corp 半導体装置およびその製造方法
JP4675945B2 (ja) * 2007-09-06 2011-04-27 株式会社東芝 半導体装置
JP2009231752A (ja) * 2008-03-25 2009-10-08 Shinko Electric Ind Co Ltd 配線基板の製造方法
JP2010232577A (ja) * 2009-03-30 2010-10-14 Toshiba Corp 半導体装置およびその製造方法
CN103165556A (zh) * 2011-12-16 2013-06-19 富士通株式会社 半导体器件、半导体器件制造方法以及电子器件
JP2013125931A (ja) * 2011-12-16 2013-06-24 Fujitsu Ltd 半導体装置、半導体装置の製造方法及び電子装置
CN103165556B (zh) * 2011-12-16 2015-12-02 富士通株式会社 半导体器件、半导体器件制造方法以及电子器件
CN104916599A (zh) * 2015-05-28 2015-09-16 矽力杰半导体技术(杭州)有限公司 芯片封装方法和芯片封装结构
CN104916599B (zh) * 2015-05-28 2017-03-29 矽力杰半导体技术(杭州)有限公司 芯片封装方法和芯片封装结构

Similar Documents

Publication Publication Date Title
US7915076B2 (en) Hybrid module and method of manufacturing the same
JP4899604B2 (ja) 三次元半導体パッケージ製造方法
KR102019353B1 (ko) 팬-아웃 센서 패키지 및 이를 포함하는 광학방식 지문센서 모듈
JP4810958B2 (ja) ハイブリット回路装置
JP4899603B2 (ja) 三次元半導体パッケージ製造方法
KR101053419B1 (ko) 다층 배선 회로 모듈 및 그 제조 방법
US8943683B2 (en) Fabricating method of embedded package structure
JP2019080030A (ja) ファン−アウト半導体パッケージ
US8049114B2 (en) Package substrate with a cavity, semiconductor package and fabrication method thereof
US20090135574A1 (en) Wiring board, semiconductor device having wiring board, and method of manufacturing wiring board
JP2006245057A (ja) ハイブリットモジュール及びその製造方法並びにハイブリット回路装置
JP2007287801A (ja) 電気・光混載三次元半導体モジュール及びハイブリット回路装置並びに携帯型電話機
JP2010219121A (ja) 半導体装置及び電子装置
US20200273785A1 (en) Ultra-Thin Component Carrier Having High Stiffness and Method of Manufacturing the Same
JP4810957B2 (ja) ハイブリットモジュール及びその製造方法
JP2007220792A (ja) ハイブリットモジュールの製造方法
JP2006270036A5 (ja)
CN114695145A (zh) 板级系统级封装方法及封装结构
KR20150043135A (ko) 금속막을 포함한 인쇄회로기판 및 그것을 포함한 반도체 패키지
JP2005159199A (ja) 半導体装置およびその製造方法
TW202025872A (zh) 印刷電路板
JP2006019425A (ja) 回路モジュール体及びその製造方法
US20220399261A1 (en) Ultra-Thin Component Carrier Having High Stiffness and Method of Manufacturing the Same
CN114823387A (zh) 板级系统级封装方法及封装结构
CN114823384A (zh) 板级系统级封装方法及封装结构

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090212

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110920

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20120131