KR20150043135A - 금속막을 포함한 인쇄회로기판 및 그것을 포함한 반도체 패키지 - Google Patents

금속막을 포함한 인쇄회로기판 및 그것을 포함한 반도체 패키지 Download PDF

Info

Publication number
KR20150043135A
KR20150043135A KR20130122194A KR20130122194A KR20150043135A KR 20150043135 A KR20150043135 A KR 20150043135A KR 20130122194 A KR20130122194 A KR 20130122194A KR 20130122194 A KR20130122194 A KR 20130122194A KR 20150043135 A KR20150043135 A KR 20150043135A
Authority
KR
South Korea
Prior art keywords
circuit board
printed circuit
insulating layer
wiring
semiconductor chip
Prior art date
Application number
KR20130122194A
Other languages
English (en)
Inventor
김희정
안은철
이용관
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR20130122194A priority Critical patent/KR20150043135A/ko
Priority to US14/513,436 priority patent/US20150103494A1/en
Publication of KR20150043135A publication Critical patent/KR20150043135A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/24—Reinforcing the conductive pattern
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H01L2224/48228—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item the bond pad being disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18161—Exposing the passive side of the semiconductor or solid-state body of a flip chip
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10674—Flip chip
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/04—Soldering or other types of metallurgic bonding
    • H05K2203/049—Wire bonding

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

본 발명의 사상은 PCB 내부 배선부를 금속막으로 덮음으로써, PCB에 형성되는 배선부의 산화 및 오염을 방지하면서도, PCB 및 패키지의 신뢰성을 향상시킬 수 있는 금속막을 포함한 인쇄회로기판(PCB) 및 그것을 포함한 반도체 패키지를 제공한다. 인쇄회로기판은 하면 및 상면을 구비한 평판 구조의 절연층; 상기 절연층의 상기 상면 및 하면 중 적어도 한쪽 면으로 형성되고, 다수의 배선 패턴을 구비한 배선부; 및 상기 다수의 배선 패턴을 구비한 배선부를 덮는 금속막을 포함한다. 또한, 상기 반도체 패키지는 다수의 배선 패턴을 구비한 배선부를 덮는 금속막을 포함하는 인쇄회로기판; 상기 인쇄회로기판 상면 및 하면 중 적어도 한 면에 와이어 본딩 또는 플립-칩(flip-chip) 본딩으로 실장되는 반도체 칩; 및 상기 인쇄회로기판의 상면 및 하면 중 적어도 한 면을 덮으면서 형성되는 몰딩 부재를 포함한다.

Description

금속막을 포함한 인쇄회로기판 및 그것을 포함한 반도체 패키지{printed circuit board which includes metal layer and semiconductor package including the same}
본 발명은 반도체 패키지에 관한 것으로, 특히 배선부의 배선 패턴을 덮는 금속막을 포함한 인쇄회로기판(PCB) 및 그러한 인쇄회로기판을 포함한 반도체 패키지에 관한 것이다.
반도체 패키지란 집적 회로 소자의 단자를 외부배선으로 접속하여 소자의 기능을 발휘시킴과 동시에 이것을 보호하는 포장을 말한다. 반도체 패키지는 반도체 칩, 반도체 칩이 실장되는 인쇄회로기판(Printed Circuit Board: PCB) 및 반도체 칩을 밀봉하는 몰딩 부재를 포함할 수 있다.
인쇄회로기판이란 전자부품 상호 간의 전기배선을 회로설계에 기초하여, 절연기판 위에 도체를 형성하는 프린트 배선판으로 PCB기판, 프린트회로판 또는 인쇄배선기판이라고 한다.
본 발명의 기술적 사상이 해결하고자 하는 과제는, 인쇄회로기판에 형성되는 금속배선의 산화 및 오염을 방지하면서도, 인쇄회로기판 및 패키지 내 배선부의 신뢰성을 향상시킬 수 있는 금속막을 포함한 인쇄회로기판, 그러한 인쇄회로기판을 포함한 반도체 패키지를 제공하는 데에 그 목적이 있다.
상기 과제를 달성하기 위하여, 본 발명에서는 하면 및 상면을 구비한 평판 구조의 절연층; 상기 절연층의 상기 상면 및 하면 중 적어도 한쪽 면으로 형성되고, 다수의 배선 패턴을 구비한 배선부; 및 상기 다수의 배선 패턴을 덮는 금속막을 포함하는 인쇄회로기판(PCB)을 제공한다.
본 발명의 일 실시예에 있어서, 상기 인쇄회로기판은 상기 절연층의 상면 및 하면과 상기 금속막을 덮으면서 형성되는 보호막을 더 포함할 수도 있다. 한편, 상기 보호막은 솔더레지스트(Solder Resist), 드라이필름레지스트(Dry Film Resist), 전착레지스트 및 스크린레지스트 중 어느 하나에 의해 형성될 수 있다.
본 발명의 일 실시예에 있어서, 상기 절연층은 내부에 하나 이상의 배선 패턴층을 포함할 수 있다. 그리고, 상기 배선부는 상기 절연층 내부에 형성되는 매몰형(buried type) 또는 상기 절연층 외부에 형성되는 일반형(nomal type)일 수 있다. 나아가, 상기 배선부는 알루미늄(Al) 또는 구리(Cu)를 포함할 수 있다. 한편, 상기 금속막은 주석(Sn), 니켈(Nickel), 티타늄(Ti), 티타늄나이트라이드(TiN), 탄탈륨(Ta), 탄탈륨나이트라이드(TaN), 티타늄텅스텐(TiW) 및 텅스텐나이트라이드(WN) 중 적어도 하나를 포함할 수 있다.
한편, 본 발명의 사상은 상기 과제를 해결하기 위하여, 다수의 배선 패턴을 구비한 배선부를 덮는 금속막을 포함하는 인쇄회로기판; 상기 인쇄회로기판 상면 및 하면 중 적어도 한 면에 와이어 본딩 또는 플립-칩(flip-chip) 본딩으로 실장되는 반도체 칩; 및 상기 인쇄회로기판의 상면 및 하면 중 적어도 한 면을 덮으면서 형성되는 몰딩 부재를 포함하는 반도체 패키지를 제공한다.
본 발명의 일 실시예에 있어서, 상기 인쇄회로기판은 하면 및 상면을 구비한 평판 구조의 절연;층 및 상기 절연층의 상면 및 하면 중 적어도 한쪽 면으로 형성된 다수의 배선 패턴을 구비한 배선부를 더 포함하고, 상기 배선부는 상기 절연층 내부에 형성되는 매몰형(buried type) 또는 상기 절연층 외부에 형성되는 일반형(nomal type)일 수 있다.
본 발명의 일 실시예에 있어서, 상기 인쇄회로기판 및 상기 반도체 칩 사이에 구비되는 접착층을 더 포함할 수 있다. 그리고, 상기 인쇄회로기판의 금속막은 주석(Sn), 니켈(Nickel), 티타늄(Ti), 티타늄나이트라이드(TiN), 탄탈륨(Ta), 탄탈륨나이트라이드(TaN), 티타늄텅스텐(TiW) 및 텅스텐나이트라이드(WN) 중 적어도 하나를 포함할 수 있다. 한편, 상기 몰딩 부재는 상기 반도체 칩의 상면이 노출되도록 형성될 수 있다.
본 발명의 일 실시예에 있어서, 상기 몰딩 부재는 상기 반도체 칩과 상기 인쇄회로기판 사이에 채워지는 부분의 몰딩 부재와 상기 반도체 칩 외부를 덮은 부분의 몰딩 부재가 동일할 수 있다. 그리고, 상기 몰딩 부재는 상기 반도체 칩 외부를 덮은 외부 몰딩 부재, 및 상기 반도체 칩과 상기 인쇄회로기판 사이에 채워지는 언더 필(Underfill)을 포함할 수 있다. 한편, 상기 반도체 칩 위에 적층된 적어도 하나 이상의 상부 반도체 칩을 더 포함할 수 있다.
본 발명의 기술적 사상에 따른 배선부의 배선 패턴을 덮는 금속막을 포함한 인쇄회로기판(PCB) 및 그러한 인쇄회로기판을 포함한 반도체 패키지는 인쇄회로기판 내부 절연층의 양 측면 중 적어도 한 면에 배선부가 배치되며, 이러한 배선부의 배선 패턴을 금속막으로 덮음으로써, 인쇄회로기판에 형성되는 배선부의 산화 및 오염을 방지하면서도, 인쇄회로기판 및 패키지의 신뢰성을 향상시킬 수 있다.
도 1은 본 발명의 일 실시예에 따른 반도체 패키지에 대한 단면도이다.
도 2a 및 도 2b는 본 발명의 실시예들에 따른 인쇄회로기판의 단면도들이다.
도 3a ~ 3d는 본 발명의 실시예들에 따른 인쇄회로기판의 제조방법을 보여주는 단면도들이다.
도 4는 본 발명의 일 실시예에 따른 인쇄회로기판의 평면도이다.
도 5는 도 4의 I-I'를 따라 절단한 모습을 보여주는 단면도이다.
도 6a 및 6b는 본 발명의 실시예들에 따른 인쇄회로기판의 단면도들이다.
도 7a~ 7d는 본 발명의 실시예들에 따른 인쇄회로기판의 제조방법을 보여주는 단면도들이다.
도 8은 본 발명의 일 실시예에 따른 인쇄회로기판의 단면도이다.
도 9a 및 9b는 본 발명의 실시예들에 따른 인쇄회로기판의 단면도들이다.
도 10 내지 16은 본 발명의 실시예들에 따른 반도체 패키지에 대한 단면도들이다.
도 17은 본 발명의 일 실시예에 따른 반도체 패키지를 포함하는 메모리 카드를 보여주는 개략도이다.
도 18은 본 발명의 일 실시예에 따른 반도체 패키지를 포함하는 시스템을 보여주는 블록도이다.
도 19는 본 발명의 일 실시예에 따른 반도체 패키지를 포함하는 반도체 모듈을 보여주는 개략도이다.
도 20은 본 발명의 다른 실시예에 따른 반도체 패키지를 포함하는 반도체 모듈을 보여주는 개략도이다.
이하에서는 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명한다. 이하의 설명에서 어떤 구성요소가 다른 구성 요소의 상부에 존재한다고 기술될 때, 이는 다른 구성 요소의 바로 위에 존재할 수도 있고, 그 사이에 제3의 구성 요소가 개재될 수도 있다. 또한, 도면에서 각 구성 요소의 두께나 크기는 설명의 편의 및 명확성을 위하여 과장되었고, 설명과 관계없는 부분은 생략되었다. 도면상에서 동일 부호는 동일한 요소를 지칭한다. 한편, 사용되는 용어들은 단지 본 발명을 설명하기 위한 목적에서 사용된 것이지 의미 한정이나 특허청구범위에 기재된 본 발명의 범위를 제한하기 위하여 사용된 것은 아니다.
도 1은 본 발명의 일 실시예에 따른 반도체 패키지에 대한 단면도이다.
도 1을 참조하면, 본 실시예의 반도체 패키지(1000)는 인쇄회로기판(100), 반도체 칩(200), 본딩 와이어(210) 및 몰딩 부재(300)를 포함한다. 본 반도체 패키지(1000)는 PI-형(pin insertion type) 또는 표면 실장형(SMT)일 수 있다.
인쇄회로기판(100)은 절연층(101), 배선부(110), 금속막(120) 및 보호막(130)을 포함한다. 절연층(101)은 하면 및 상면을 구비한 평판 구조를 가지며, 다수의 배선 패턴을 구비한 배선부(110)는 절연층의 상면 및 하면 중 적어도 한쪽 면으로 형성된다. 금속막(120)은 다수의 배선 패턴을 구비한 배선부(110)를 덮는 구조를 가지며, 보호막(130)은 절연층(101)의 상면 및 하면과 금속막(120)을 덮으면서 형성된다. 한편, 인쇄회로기판(100)은 단면기판(single-sided PCB) 또는 양면기판(double-sided PCB)일 수 있고, 도 8에서와 같이 다층기판(multi-layer PCB)일 수 있다. 나아가 인쇄회로기판(100)은 경성 인쇄회로기판(rigid-PCB) 또는 연성 인쇄회로기판(flexible-PCB)일 수 있다.
반도체 칩(200)은 메모리 칩 또는 로직 칩 중 어느 하나일 수 있으며, 메모리 칩 및 로직 칩을 적층한 하나 이상의 반도체 칩일 수 있다. 반도체 칩(200)은 인쇄회로기판(100) 상면 및 하면 중 적어도 한 면에 와이어 본딩 또는 플립-칩(flip-chip) 본딩으로 실장될 수 있으며, 반도체 칩(200)과 인쇄회로기판(100)사이에 접착층(도시되지 않음)이 형성될 수 있다.
본 실시예와 같이 반도체 칩(200)이 와이어 본딩으로 실장된 경우에, 본딩 와이어(210)는 금(Au) 또는 알루미늄(Al) 선으로 형성될 수 있다. 본딩 와이어(210)는 공 접속(ball-bonding) 및 쐐기 접속(wedge bonding) 중 어느 하나의 모양을 가질 수 있다. 한편, 본딩 와이어(210)는 열 압착(thermo compression)접속 및 초음파(ultra sonic)접속 중 어느 하나의 방법에 의해 결속될 수 있으며,열 압착 접속 및 초음파 접속방법을 혼합한 열음파(thermo sonic)접속 방법에 의해 연결될 수도 있다.
몰딩 부재(300)는 반도체 칩(200)을 밀봉하여 외부와 차단함으로서, 반도체 칩(200)을 외부 빛, 전기 및 충격으로부터 보호한다. 한편, 몰딩 부재(300)는 열전이, 습도 흡수율, 유연성, 인장 강도, 열전도 효율 및 접착성 정도에 따라 다양한 물질로 형성될 수 있다. 이러한 물질들은 주로 에폭시 레진, 열경화성 또는 열가소성 수지, 규산염, 촉매제 및 물감색소 등으로 이루어진 다양한 혼합물이 될 수 있다. PLCC(Plastic Leaded Chip Carrier) 패키지 또는 PDIP(Plastic Dual In-line Package)의 몰딩 시에는 상대적으로 높은 인장강도와 유연성을 갖는 범용 몰딩 재료를 사용할 수 있고, 고전압 디바이스의 몰딩 시에는 높은 열전도성의 몰딩 재료가 사용될 수 있다.
본 실시예의 반도체 패키지(1000)의 경우, 배선부(110)의 배선 패턴을 덮는 금속막(120)을 포함하는 구조를 가진 인쇄회로기판(100)을 포함함으로써, 반도체 패키지의 신뢰성을 향상시킬 수 있다. 즉, 인쇄회로기판 배선부의 재료로서 알루미늄(Al) 또는 구리(Cu)를 사용하는데, 알루미늄 및 구리로 형성된 전극 및 배선은 쉽게 오염이 되고, 또한 전극 및 배선에 도포되는 절연막과 반응하려는 경향이 있다.
그러나 본 실시예의 반도체 패키지(1000)의 경우, 금속막(120)을 포함하는 구조를 가진 인쇄회로기판(100)을 포함함으로써, 인쇄회로기판(100)에 형성되는 배선 패턴의 산화 및 오염을 방지하면서도, 인쇄회로기판 및 패키지 내 배선부(110)의 신뢰성을 향상시킬 수 있다.
도 2a 및 도 2b는 본 발명의 실시예들에 따른 인쇄회로기판의 단면도들이다.
도 2a 및 도 2b을 참조하면, 본 실시예의 인쇄회로기판(100)은 절연층(101), 배선부(110) 및 금속막(120)을 포함한다.
절연층(101)은 유리 섬유에 열경화성 수지를 침투시켜 반경화 상태로 만든 수지인 프리프레그(prepreg) 수지로 형성될 수 있다. 그러나, 절연층(101)은 프리프레그 수지에 한정되지 않고 다른 다양한 수지로 형성될 수 있음은 물론이다. 예컨대, 절연층(101)은 열경화성 에폭시(epoxy) 수지, 열가소성 에폭시 수지, 필러(filler)를 함유한 수지 등으로 형성될 수 있다.
절연층(101)은 BT(Bismaleimide Triazine) 수지 또는 FR-4(Frame Retardant 4)와 같은 경성(rigid) 물질일 수 있다. 또는 절연층(101)은 폴리이미드(Poly Imide: PI) 또는 폴리에스테르(Poly EsTer: PET)와 같은 연성(flexible) 물질일 수 있다. 연성 타입의 절연층(101)의 경우, 절연층(101)이 얇고 부드럽기 때문에 릴(reel) 공정을 적용하여 제조할 수 있다. 반면, 강성이 크고 두꺼운 경성 타입의 절연층(101)은 패널(panel) 단위로 제조하는 패널 공정을 적용하여 제조할 수 있다. 다만, 최근 경성 타입 절연층(101)의 경우에도 그 두께가 얇아짐으로써, 릴(reel) 공정에 의한 제조가 가능함은 물론이다.
배선부(110)는 알루미늄(Al) 또는 구리(Cu)와 같은 금속 물질로 이루어지거나, 구리와 같은 금속 물질로 이루어진 패턴 상에 금(Au)과 같은 다른 물질을 일부 도금하여 형성할 수 있다.
한편, 배선부(110)는 절연층(101)의 상면 및 하면 중 적어도 어느 한 면에 형성되는데, 절연층(101)의 어느 한쪽 면으로 형성되는 구조를 단층 배선 패턴(one-layer wire pattern) 구조라고 한다. 반면에, 절연층(101)의 양면으로 배선 패턴이 형성되는 경우에는 2층 배선 패턴(two-layer wire pattern) 구조라고 한다. 이에 따라, 도 2a는 단층 배선 패턴구조를 나타내며, 도 2b는 2층 배선 패턴 구조를 나타낸다.
배선부(110)의 회로 패턴은 서브트랙티브법(subtractive process), 풀어디티브법(full additive process) 및 세미어디티브법(semi-additive process) 등에 의해 형성될 수 있다. 이러한 방법들 중 회로패턴의 미세화가 가능한 세미어디티브법이 현재 주목받고 있다.
또한, 배선부(110)는 프린팅을 통해 형성될 수 있는데, 예컨대, 롤-투-롤(R2R) 프린팅, 또는 스크린 프린팅 등의 임프린팅(Im-Printing) 방법을 통해 형성될 수 있다. 여기서, 임프린팅은 매개체에 필요한 형상을 미리 제작하여 이를 대상체에 마치 도장 찍듯이 찍어서 패턴을 형성하는 방법을 말하는데, 앞서 롤-투-롤, 스크린 프린팅 이외에 최근 미세 패턴 형성을 위한 NIL(Nano-Im-Printing)이 크게 각광받고 있다.
그러나, 배선부(110)는 그러한 방법에 한정되지 않고, 절연층(101) 전면으로 도금 또는 증착된 금속 박막을, PR(Photo Resist) 패턴을 이용하여 식각함으로써, 형성될 수 있음은 물론이다.
금속막(120)은 인쇄회로기판(100)에 형성되는 배선부(110)의 산화 및 오염을 방지한다.
금속막(120)은 주석(Sn), 니켈(Nickel), 티타늄(Ti), 티타늄나이트라이드(TiN), 탄탈륨(Ta), 탄탈륨나이트라이드(TaN), 티타늄텅스텐(TiW) 및 텅스텐나이트라이드(WN) 중 적어도 하나를 포함할 수 있다. 그러나, 금속막(120)은 상기 금속에 한정되지 않고 신뢰성이 높은 다양한 금속으로 형성될 수 있음은 물론이다.
금속막(120)은 도금, 증착 및 코팅 중 어느 하나의 방법에 의해 생성될 수 있다. 도금의 경우, 전기분해를 이용하여 배선부(110)를 금속막(120)으로 덮는 전해 도금과, 환원작용을 이용하여 용액중의 금속을 배선부(110)에 석출시키는 무전해 도금(화학도금) 방법에 의해 실시될 수 있다. 금속을 고온으로 가열하여 증발시켜 그 증기로 금속을 배선부(110)에 밀착시키는 증착의 경우, 화학 기상 증착법(Chemical Vapor Deposition: CVD) 또는 물리 기상 증착법(Physical Vapor Deposition: PVD)에 의해 실시될 수 있다. 여기서, 화학 기상 증착법이란 화학적 증기에서의 금속 석출법이라고도 하는 방법으로, 도금 실내에서 고온을 유지하고 있는 피도금물의 주위에 도금하려고 하는 물질의 화합물의 증기를 운송가스와 함께 보내 표면에서 열분해 시켜 도금하거나, 또는 수소 환원에서 금속을 석출시키는 기술을 말한다. 구체적으로, 화학 기상 증착을 통한 금속막(120) 형성은, 열에너지로 화합물의 증기를 발생시키는 열CVD, 플라즈마에 의해 반응가스를 분해하는 플라즈마CVD, 레이저광 등의 광원을 통한 빛 에너지로 원료가스 분자를 분해하는 광CVD 등에 의해 실시될 수 있다. 발생시킨 증기를 축적하여 금속막(120)을 성장시키는 물리 기상 증착법의 경우, 진공 증착법, 스퍼터링(sputtering), 이온 플레이팅(ion plating) 등에 의해 실시될 수 있다.
도 3a ~ 3e는 본 발명의 실시예들에 따른 인쇄회로기판의 제조방법을 보여주는 단면도들이다.
도 3a를 참조하면 절연층(101) 위에 구리 패널(110a)을 압착 또는 클래딩(cladding) 시켜서 기초 부재를 형성한 후, 포토레지스트(photo resist, 113)를 상기 기초 부재 위에 증착시킨다. 여기서 절연층(101)은, 프리프레그, 열경화성 에폭시(epoxy) 수지, 열가소성 에폭시 수지, 필러(filler)를 함유한 수지 등 에폭시 계열 패널일 수 있다.
도 3b를 참조하면, 증착된 포토레지스트(113)의 소정 부분을 포토 마스크를 이용하여 노광시켜서, 노광된 부분의 포토레지스트(113)를 현상액 등으로 제거한다. 본 실시예에서의 포토레지스트(113)는 노광된 부분의 포토레지스트(113)가 제거되는 포지티브 레지스트(positive resist)이나, 포토레지스트(113)는 노광되지 않은 부분의 포토레지스트(113)가 제거되는 네거티브 레지스트(negative resist)일 수 있음은 물론이다.
도 3c를 참조하면, 구리 패널(110a)의 노출된 부분을 에칭 공정을 통해 제거함으로써, 배선부(110)를 형성한다.
도 3d를 참조하면, 남아있는 포토레지스트(113)를 박리하고, 생성된 회로를 세척한다. 그 후, 배선부(110)에 금속막(120)을 형성한다.
금속막(120)은 주석(Sn), 니켈(Nickel), 티타늄(Ti), 티타늄나이트라이드(TiN), 탄탈륨(Ta), 탄탈륨나이트라이드(TaN), 티타늄텅스텐(TiW) 및 텅스텐나이트라이드(WN) 중 적어도 어느 하나를 포함할 수 있다.
금속막(120)은 전해도금, 무전해도금, 열CVD(thermal chemical vapor deposition), 플라즈마CVD(plasma CVD), 광CVD(photo induced CVD), 진공 증착, 스퍼터링(sputtering) 및 이온 플레이팅(ion plating) 중 어느 하나의 방법으로써 형성될 수 있다.
다만, 상술한 제조 방법은 인쇄회로기판 다양한 제조 방법 중 일 실시예에 불과하며, 금속막(120) 형성 후 보호막(130) 형성 등 다양한 제조 공정이 부가될 수 있다.
도 4는 본 발명의 일 실시예에 따른 인쇄회로기판의 평면도이다.
도 4를 참조하면, 본 실시예의 인쇄회로기판(100)은 절연층(101), 배선부(110) 및 금속막(120)을 포함한다.
실시예에 도시된 배선부(110)의 배선 패턴은 이해의 편의를 위해 과장되게 표현한 것에 불과하며, 다양한 형태의 배선 패턴들이 절연층(101) 상에 형성될 수 있다. 도시한 바와 같이, 금속막(120)은 절연층(101) 위에 배치된 배선부(110)의 배선 패턴 각각을 덮을 수 있다.
도 5는 도 4의I-I'를 따라 절단한 모습을 보여주는 단면도이다.
도 5를 참조하면, 본 실시예의 인쇄회로기판(100)은 절연층(101), 배선부(110), 금속막(120) 및 보호막(130)을 포함한다.
보호막(130)은 절연층(101)의 상면 및 하면과 금속막(120)을 덮으면서 형성될 수 있다. 보호막(130)은 누설전류(leakage current)에 의한 불량을 회피할 목적으로, 인쇄회로기판(100)에 최종적으로 형성된다. 또한, 보호막(130)은 전자 부품의 납땜시, 납땜이 필요한 장소 이외에 땜납이 부착되는 것을 방지함과 동시에, 금속막(120)을 공기에 노출하지 않도록 하여 산소나 습분에 의한 도체의 열화를 방지한다. 또한 보호막(130)은 인쇄회로기판의 영구 보호막으로서도 기능한다. 따라서, 보호막(130)은 밀착성, 전기 절연성, 땜납 내열성, 내용제성, 내약품성 등의 특성이 요구된다.
보호막(130)은 솔더 레지스트(Solder Resist: SR), 드라이필름레지스트(Dry Film Resist: DFR), 전착레지스트 및 스크린레지스트 중 어느 하나에 의해 형성될 수 있다. 일 실시예로서, 절연층(101)이 BT(Bismaleimide Triazine) 수지 또는 FR-4(Frame Retardant 4)와 같은 경성(rigid) 물질로 이루어진 경성 인쇄회로기판(100)의 경우, 보호막(130)은, 절연층(101) 표면에 대한 인쇄성이 좋고, 알칼리 용액에 의해 현상되어 해상성이 좋고 절연층(101) 표면에 잘 밀착되며, 납땜 내열성이 우수한 막질을 형성할 수 있는, 솔더 레지스트(solder resist: SR)일 수 있다. 반면, 절연층(101)이 폴리이미드(Poly Imide: PI) 또는 폴리에스테르(Poly EsTer: PET)와 같은 연성(flexible) 물질로 이루어진 연성 인쇄회로기판(100)의 경우, 보호막(130)은 폴리에스터, 폴리이미드, 액정 폴리머 등의 재료를 사용한 유연성 있는 절연 보호 필름일 수 있다. 이러한 절연 보호 필름을 연성 인쇄회로기판(100)에 적층할 때에는, 주로 에폭시계나 아크릴계 접착제를 사용하여 열압착하는 방법을 사용할 수 있다.
도 6a 및 도 6b는 본 발명의 실시예들에 따른 인쇄회로기판의 단면도들이다.
도 6a을 참조하면, 본 실시예의 인쇄회로기판(100a)은 절연층(101), 배선부(110), 금속막(120), 보호막(130) 및 관통 콘택(150)을 포함한다.
본 실시예의 인쇄회로기판(100a)은 절연층(101)의 어느 한쪽 면에만 배선 패턴이 형성되는 단층 배선 패턴 구조를 갖는다.
배선부(110)는 도시된 바와 같이 절연층(101)의 외부 면으로 형성되는 일반형(normal type) 일 수 있다. 그러나 이에 한정되지 않고, 배선부(110)가 절연층(101) 내부로 형성되는 매몰형(buried type)일 수 있음은 물론이다.
관통 콘택(150)은 배선부(110) 중 선택된 소정 배선 패턴 영역에만 형성되며, 선택된 소정 배선 패턴 영역에서 확장되어 절연층(101)을 관통하도록 형성될 수 있다. 즉, 배선부(110)가 절연층(101) 상면으로 형성된 경우에, 절연층(101)의 하면으로 관통 콘택(150)의 표면이 노출될 수 있다.
본 실시예에서, 배선부(110)가 반도체 칩이 결합할 절연층(101)의 상면으로 형성되는 경우에, 배선부(110) 및 금속막(120)이 형성되어 있는 절연층(101)의 상면으로 범프 랜드가 형성되며, 관통 콘택(150)이 노출되는 절연층(101)의 하면으로 솔더 볼 랜드가 형성될 수 있다. 반대로, 배선부(110)가 솔더 볼과 결합할 절연층(101)의 하면으로 형성되는 경우에, 배선부(110) 및 금속막(120)이 형성되어 있는 절연층(101)의 하면으로 솔더 볼 랜드가 형성되며, 관통 콘택(150)이 노출되는 절연층(101)의 상면으로 범프 랜드가 형성될 수 있다.
보호막(130)은 절연층(101)의 상면 및 하면으로 형성될 수 있다. 이러한 보호막(130)의 소정 부분에는 다수의 개구부들(H)이 형성되게 되는데, 이러한 개구부들(H)은 차후에 반도체 칩이 결합할 범프 랜드(bump land) 및 솔더 볼이 결합할 솔더 볼 랜드에 형성될 수 있다.
다수의 개구부를 갖는 보호막(130)을 형성하는 방법에는 다양한 것이 있다. 일 실시예로, 보호막(130)은 패턴을 정확하게 형성할 수 있는 포토리소그래피(photo lithography)에 의해 형성될 수 있다. 여기서, 포토리소그래피란 반도체의 표면에 사진 인쇄 기술을 써서 집적 회로, 부품, 박막 회로, 프린트 배선 패턴 등을 만들어 넣는 기법을 말한다. 실리콘 기판의 깨끗한 표면에 포토레지스트 액을 스핀코팅(spin coating), 스프레이, 또는 담금으로써 고르게 도포 후, 패터닝된 마스크를 통해서 빛을 선택 적으로 조사한다. 마스크에 대한 양화(positive image)를 만드는 경우와 음화(negative image)를 만드는 경우, 레지스트는 각각 포지티브, 네거티브의 레지스트를 사용할 수 있다. 한편, 복잡한 회로 패턴은 마스크를 제조하는 데 사용하는 광원의 파장에 따라서 좌우되므로, 정밀한 가공을 위해 자외선 대신 전자선을 사용한 전자 빔 리소그래피에 의해 보호막(130)을 형성할 수 있다.
한편, 보호막(130) 역시 프린팅을 통해 형성될 수 있는데, 예컨대, 롤-투-롤(R2R) 프린팅, 또는 스크린 프린팅 등의 임프린팅 방법을 통해 형성될 수 있다. 한편, 보호막(130)은 임프린팅을 통해 소정 금속 패턴, 즉, 금속막(120)의 소정 부분을 오픈시키는 개구부를 가지도록 형성될 수 있다.
도 6b를 참조하면, 본 실시예의 인쇄회로기판은, 도 6a의 인쇄회로기판(100a)과 유사한 구조를 갖는 인쇄회로기판으로서, 금속막(120)은 배선부(110) 뿐 아니라 관통 콘택(150)이 노출되는 절연층(101)의 하면으로 형성된 솔더 볼 랜드에도 형성된다는 점에 차이가 있다.
도 7a~ 7d는 본 발명의 실시예들에 따른 인쇄회로기판의 제조방법을 보여주는 단면도들이다.
도 7a를 참조하면, 캐리어 기판(112) 상에 배선부(110)를 형성한다. 캐리어 기판(112)은 예컨대, 구리 박막 또는 구리 도금 박막일 수 있다. 캐리어 기판(112)은 구리가 아닌 다른 금속으로 형성될 수 있음은 물론이다.
배선부(110)는 도금(plating)을 통해 요구되는 배선 구조로 형성될 수 있다. 이러한 배선부(110)는 캐리어 기판(112)과 동일 금속, 예컨대 구리로 형성될 수 있다. 그러나 이에 한정되지 않고, 캐리어 기판(112)과 다른 금속으로도 형성될 수 있음은 물론이다.
관통 콘택(150)은 배선부(110)의 선택된 소정 부분에 형성될 수 있다. 관통 콘택(150)은 차후에 결합되는 절연층(101)의 두께를 고려하여 적절한 높이로 형성될 수 있다.
이러한 관통 콘택(150)은 배선부(110)와 동일한 재질, 즉 구리로 도금 방법을 통해 형성될 수 있다. 그러나 도금 방법에 한정되지 않고 다른 방법 및 다른 재질로써 관통 콘택(150)이 형성될 수 있음은 물론이다.
도 7b 및 7c를 참조하면, 관통 콘택(150)이 형성된 캐리어 기판(112)과 절연층(101)을 서로 압착하여 관통 콘택(150)이 절연층(101)을 관통하도록 한다. 도 7c에서는, 관통 콘택(150)뿐 아니라 배선부(110)까지 절연층(101) 내부로 삽입되도록 하였지만, 때에 따라서는 도 6a에 도시된 바와 같이 관통 콘택(150)만 절연층(101)에 삽입되도록 할 수 있다. 그와 같이 관통 콘택(150)만을 절연층(101)에 삽입하는 경우에는, 절연층(101)의 두께는 관통 콘택(150)의 높이만을 고려해야 한다.
도 7d를 참조하면, 본 실시예의 인쇄회로기판은 도 6a에 도시된 인쇄회로기판(100a)과 유사한 구조를 가지나, 배선부(110)가 절연층(101) 내부로 형성되는 매몰형(buried type)인 점에 차이가 있다.
전술한 바와 같이, 배선부(110)가 절연층(101)의 내부로 삽입되는 경우에는 매몰형 인쇄회로기판이 되며, 배선부(110)가 절연층(101)에 삽입되지 않고 절연층(101) 외부 면으로 형성되는 경우에는 일반형 인쇄회로기판이 된다.
도 7d를 참조하면, 절연층(101)이 배선부(110) 및 관통 콘택(150)과 완전히 결합되면, 상부의 캐리어 기판(112)은 식각을 통해 제거된다.
캐리어 기판(112)이 제거된 후, 배선부(110)를 덮는 금속막(120)이 형성된다. 금속막(120)은 매립된 배선부(110)의 노출된 상면만을 덮음으로써 형성될 수 있으며, 도 7d에 도시된 바와 같이 배선부(110) 상면에서 확장되어 절연층(101)의 상면 일부를 덮음으로써 형성될 수도 있다.
보호막(130)은 절연층(101) 상면 및 하면으로 형성될 수 있다. 보호막(130)에는 다수의 개구부가 형성될 수 있으며, 상술한 바와 같이 다수의 개구부를 갖는 보호막(130)을 형성하는 방법에는 다양한 것이 있다.
관통 콘택을 포함하는 인쇄회로기판의 제조방법이 위의 방법에 한정되는 것은 아니다. 예컨대, 배선부(110)가 형성되어 있는 절연층(101) 면의 반대 면에서 소정 PR 패턴 마스크를 이용하여 관통 콘택을 위한 비아 홀들을 형성하고, 비아 홀을 금속 물질로 채움으로써, 관통 콘택을 형성할 수 있음은 물론이다.
도 8은 본 발명의 일 실시예에 따른 인쇄회로기판의 단면도이다.
도 8을 참조하면, 본 실시예의 인쇄회로기판(100b)은 절연층(101) 내부에 하나 이상의 내부 배선 패턴층(111)을 포함한 다층인쇄회로기판(multi-layer PCB)이다.
최근 반도체 칩의 고밀도화 및 신호전달속도의 고속화에 따라 회로의 미세화 및 높은 전기특성, 고신뢰성, 고기능성 인쇄회로기판 기술이 요구되고 있으며, 이러한 기술요구에 대응하기 위한 기술로 도 8과 같이 배선 패턴이 인쇄회로기판의 절연체 속에 묻혀 있는 다층인쇄회로기판(100a)이 고려되고 있다. 이러한 다층인쇄회로기판(100a)은 한 층씩 기판을 제조, 품질을 평가함으로써, 전체적인 다층인쇄회로기판(100a)의 수율을 높일 수 있고, 층간 배선을 정밀하게 연결함으로써, 고밀도 소형 인쇄회로기판의 제작을 가능하게 한다.
도 8에 도시된 내부 배선 패턴층(111)은 예시적인 것에 불과하며, 절연층(101) 내부에는 다양한 종류 및 층수의 내부 배선 패턴층(111)이 형성될 수 있다.
내부 배선 패턴층(111)은 절연층(101) 내부에 별개의 층을 이루며, 배선부(110)와 동일한 재료로 형성될 수 있다.
내부 절연층(102)은 유리 섬유에 열경화성 수지를 침투시켜 반경화 상태로 만든 수지인 프리프레그로 형성될 수 있다. 다만, 내부 절연층(102)과 절연층(101)은 동일 재질로 형성될 수도 있지만 서로 다른 재질로 형성될 수도 있음은 물론이다.
본 실시예의 인쇄회로기판(100b)은 배선부(110) 및 내부 배선 패턴층(111)과 절연층(101, 101a, 101b)이 교대로 적층되어 구성된다. 도시되지는 않았으나, 이러한 내부 배선 패턴층(111)과 배선부(110)를 전기적으로 연결하기 위해서, 인쇄회로기판(100b)은 절연층(101, 101a, 101b)을 관통하여 내부 배선 패턴층(111)과 배선부(110)를 전기적으로 접속시켜주는 비아(via)가 포함될 수 있다. 이러한 비아(via)는 기계적인 드릴 작업 또는 식각에 의해 형성될 수 있고, 정밀도 높은 미세한 지름을 구현하기 위해 레이저를 이용하여 형성될 수도 있다.
이하, 일 실시예로서 다층인쇄회로기판(100b)의 제조공정을 설명하기로 한다. 다층인쇄회로기판(100b)은, (a) 절연층(101a)의 상면 및 하면에 동박이 형성된 동박 복합체(Copper Clad Laminate: CCL)를 준비하고, (b) 상기 동박 복합체(CCL)의 동박을 패터닝하여 내부 배선 패턴층(111)을 형성한다. (c) 이후, 절연층(101) 상면 및 절연층(101b) 하면에 동박을 형성하고, 절연층(101, 101b)을 내부 배선 패턴층(111) 상에 각각 정렬(align)한 후, 열압착을 수행한다. (d) 이후, 상기 동박을 패터닝하여 배선부(110)를 형성하고, (e) 레이저 가공을 통해 내부 배선 패턴층(111)과 배선부(110)를 전기적으로 도통하는 비아 홀(도시되지 않음)을 가공한다. (f) 이후, 상기 비아 홀의 내측면에 도금층을 형성하여 인쇄회로기판(100b)을 완성한다. 이후에 보호막(130)으로서 솔더 레지스트층 등을 더 형성하거나, 더 많은 수의 외층을 형성하는 공정이 수행될 수 있다.
인쇄회로기판(100b)은 다수의 내층 및 외층을 적층하여 만들어지므로 층간의 배선, 홀의 위치 정합이 매우 중요하다. 인쇄회로기판(100b)은, 얇은 재료를 사용하고, 프리프레그가 경화될 때 신축응력(Tensile Stress)이 작용하는 점에서, 기판의 변형이 생길 가능성이 많다. 기판의 변형에 의해서, 정합이 어긋나면 층간이 접속되지 않거나 인접한 배선들이 서로 단락되는 문제가 발생된다. 이는 정합기술이 다층인쇄회로기판을 생산함에 있어 열쇠가 되는 중요한 기술임을 의미한다.
인쇄회로기판(100b)의 적층은 2단계로 나누어서 실시될 수 있으며, 이를 각각 1차 및 2차 적층이라고 한다. 여기서, 1차 적층은 적층을 위한 표준에 따라 내층재와 프리프레그를 쌓는 공정을 말하며, 2차 적층은 1차 적층된 기판에 대하여 외층이 될 동박을 양면에 깔고 프레스로 압착할 수 있도록 경면판 및 쿠션패드를 끼우는 작업을 말한다.
정합은 매스 라미네이션과 핀 라미네이션에 의해 실시될 수 있다. 여기서, 매스 라미네이션이란 이미 만들어진 패턴을 갖는 내층 패널의 상하를 각각 프리프래그와 동박을 끼워서 다수매를 동시에 적층하는 다층 인쇄 배선판의 대량 생산 기술을 말한다. 매스 라미네이션은 내층재가 1장인 4층의 다층인쇄회로기판을 제조할 때 실시될 수 있다. 4층의 다층인쇄회로기판은 내층재가 1장뿐이므로 외층과의 정교한 정합이 요구되지 않기 때문이다. 핀 라미네이션법이란 외층 및 내층 주변에 가이드 홀을 뚫고 적층용 프레스에 마련된 기준핀에 각 층의 재료들을 적층하여 정합을 달성하는 다층인쇄회로기판의 생산기술을 말한다. 매스 라미네이션법이나 핀 라미네이션법을 사용하여 적층이 완료되면, 다층인쇄회로기판용 열 프레스의 열판 사이에 기판을 삽입하고 일정시간 동안 가압, 가열함으로써 적층을 완료한다. 적층이 완료되면 X-레이에 의한 타겟 드릴을 사용하여 드릴 가공의 기준점인 내층의 타겟 가이드 마크(Target Guide Mark)에 기준홀을 가공하는 타겟팅(Targeting)과 적층이 완료된 기판의 가장자리에 흘러나온 수지와 동박을 다듬어 제품의 긁힘 및 안전사고를 예방하는 트리밍(Trimming)을 수행할 수 있다.
도 9a 및 9b는 본 발명의 실시예들에 따른 인쇄회로기판의 단면도들이다.
도 9a를 참조하면, 본 실시예는 배선부(110)가 절연층(101) 내부에 형성된 매몰형(buried type) 인쇄회로기판(100c)을 도시한다.
최근 반도체 칩의 고밀도화 및 신호전달속도의 고속화에 따라 회로의 미세화 및 높은 전기특성, 고신뢰성, 고기능성 인쇄회로기판 기술이 요구되고 있으며, 이러한 기술요구에 대응하기 위한 기술로 도 9a와 같이 배선부(110)가 절연층(101) 속에 묻혀 있는 매립형 인쇄회로기판이 고려되고 있다.
배선부(110)는 도 2a와 조금 다른 방법으로 형성된다. 즉, 도 2a에서의 인쇄회로기판은 절연층(101)의 상부에 금속재료층을 형성하고, 금속재료층 상부에 포토레지스트를 도포하고, 노광 또는 현상을 통해 패터닝을 실시한 후, 금속재료에 대한 에칭을 실시하여 회로패턴을 형성하고, 포토레지스트를 제거하는 공정으로 형성된다.
이와 달리, 도 9a와 같은 매립형 인쇄회로기판(100c)은, 도 7a~7d에서 설명한 인쇄회로기판의 제조방법과 유사하게, 캐리어 기판(112) 상에 배선부(110)를 형성하고, 배선부(110)가 형성된 캐리어 기판(112)과 절연층(101)을 서로 압착하여 배선부(110)를 절연층(101)에 매립한 후, 캐리어 기판(112)을 제거하는 방법을 통해 제조될 수 있다.
다만, 인쇄회로기판(100c)은 절연층(101) 상면의 소정 부분을 식각하고, 식각된 소정 부분에 배선부(110)를 매립하는 방법으로써 제조될 수 있음은 물론이다.
금속막(120)은 매립된 배선부(110)의 노출된 상면만을 덮음으로써 형성될 수 있으며, 도 9a에 도시된 바와 같이 배선부 상면에서 확장되어 절연층(101)의 상면 일부를 덮음으로써 형성될 수도 있다.
도 9b를 참조하면, 본 실시예의 인쇄회로기판은 도 9a와 조금 다른 형태의 매립형 인쇄회로기판 구조를 갖는다. 도 9a와 달리, 배선부(110)뿐 아니라 금속막(120) 또한 절연층(101)에 매립되도록 금속막(120)을 형성할 수 있다.
도 10은 본 발명의 일 실시예에 따른 반도체 패키지에 대한 단면도이다.
도 10을 참조하면, 본 실시예의 반도체 패키지(1000a)는 인쇄회로기판(100), 반도체 칩(200), 접착층(220) 및 몰딩 부재(300)를 포함한다.
접착층(220)은 납에 소량의 안티몬을 첨가한 합금인 경납(hard solder) 또는 에폭시수지나 폴리이미드 등의 중합체로써 형성될 수 있다.
접착층(220)은 반도체칩접착필름(Die Attach Film, DAF)일 수 있다. 여기서, DAF(Die attach film)의 재료는 내열성이 우수한 수지인 폴리이미드나 폴리아미드이미드에, 실록산 구조를 도입한 저탄성의 재료일 수 있다. 또한, DAF(Die attach film)의 재료는 실록산 변성 폴리아미드이미드에 말레이미드기를 2개이상 갖는 화합물을 배합하여 고온 특성을 개량하여 내열성이 우수한 폴리이미드 실리콘과 에폭시 수지를 포함할 수 있다.
그러나, 접착층(220)은 반도체칩접착필름(Die Attach Film)에 한정되지 않고 다른 다양한 방법으로써 형성될 수 있음은 물론이다. 예컨대, 접착층(220)은 디스펜싱(dispensing), WBL(Wafer Backside Lamination) 등을 통해 형성될 수 있다.
도 11은 본 발명의 일 실시예에 따른 반도체 패키지에 대한 단면도이다.
도 11을 참조하면, 본 실시예의 반도체 패키지(1000b)는 인쇄회로기판(100), 반도체 칩(200) 및 몰딩 부재(300)를 포함한다.
반도체 칩(200)은 전술한 바와 같이 플립-칩 본딩 방법, 즉 반도체 칩의 하면이 범프(221)를 통해 인쇄회로기판(100)에 결합하게 된다.
몰딩 부재(300)는 도 1의 반도체 패키지와 마찬가지로 반도체 칩(200)을 밀봉하여 외부와 차단하며, 에폭시 레진, 열경화성 또는 열가소성 수지, 규산염, 촉매제 및 물감색소 등으로 이루어진 다양한 혼합물로 형성될 수 있다. 한편, 본 실시예에서와 같이 플립-칩 본딩 방식의 반도체 패키지의 경우, 몰딩 부재(300)는 MUF(Molded Under Fill) 공정을 통해 형성될 수도 있다. 여기서, MUF 공정이란, 도 12에 도시된 바와 같이 반도체 칩(200)과 인쇄회로기판(100) 사이의 공간을 언더 필(under fill, 310)로 채우는 공정을 별도로 수행하지 않고, 몰딩 부재(300)로 반도체 칩(200) 외곽 부분뿐만 아니라 반도체 칩(200)과 인쇄회로기판(100) 사이도 함께 채우는 공정을 말한다. MUF 공정으로 몰딩 부재(300)를 형성하는 경우에, 반도체 칩(200) 외곽을 덮는 부분의 몰딩 부재 재질과 반도체 칩(200)과 인쇄회로기판(100) 사이의 몰딩 부재 재질이 동일하게 됨은 물론이다. 그러나, 몰딩 부재(300)는 MUF 공정이 아닌 일반적인 공정을 통해 형성될 수도 있으며, 이에 대해서 이하 도 12에서 설명하기로 한다.
도 12는 본 발명의 일 실시예에 따른 반도체 패키지에 대한 단면도이다.
도 12를 참조하면, 본 실시예의 반도체 패키지(1000c)는 도 11과 유사한 구조의 반도체 패키지로서, 도 11에서 전술한 바와 같이 몰딩 부재(300)가 언더 필(310)과 외부 몰딩 부재(320)로 별개로 형성된다는 점에서만 차이가 있다.
즉, 먼저 반도체 칩(200)과 인쇄회로기판(100) 사이를 언더 필(310)로 채우고, 그 후에 반도체 칩 외곽부분으로 외부 몰딩 부재(320)를 덮는 공정을 수행하여 몰딩 부재(300)를 형성할 수도 있다. 이때 반도체 칩(200)과 인쇄회로기판(100) 사이를 채우는 언더 필(310)과 반도체 칩 외곽을 덮는 외부 몰딩 부재(320)는 동일 재질로 형성될 수도 있지만 서로 다른 재질로 형성될 수도 있음은 물론이다.
도 13은 본 발명의 일 실시예에 따른 반도체 패키지에 대한 단면도이다.
도 13을 참조하면, 본 실시에의 반도체 패키지(1000d)는 도 12와 유사한 구조의 반도체 패키지로서, 몰딩 부재(300)가, 실장된 반도체 칩(200)의 상면이 노출되도록, 형성된다는 점에만 차이가 있다.
도 14는 본 발명의 일 실시예에 따른 반도체 패키지에 대한 단면도이다.
도 14를 참조하면, 본 실시예의 반도체 패키지(1000e)는 인쇄회로기판(100), 반도체 칩(200), 몰딩 부재(300) 및 히트 싱크(400)를 포함한다.
히트 싱크(Heat sink, 400)는 반도체 칩(200)의 상면 상에 형성될 수 있다. 히트 싱크(400)는 금속, 금속 질화물, 세라믹, 수지, 또는 이들의 조합을 포함할 수 있다. 예를 들어, 히트 싱크(400)는 알루미늄, 알루미늄 합금, 구리, 구리 합금, 알루미늄 산화물(Al2O3), 베릴륨 산화물(BeO), 알루미늄 질화물(AlN), 실리콘 질화물(SiN), 에폭시계 수지, 또는 이들의 조합을 포함할 수 있다. 또한, 히트 싱크(400)는 보다 효과적인 열 방사를 위하여 다양한 치수와 형상을 가질 수 있다.
도 15는 본 발명의 일 실시예에 따른 반도체 패키지에 대한 단면도이다.
도 15를 참조하면, 본 실시예의 반도체 패키지(1000f)는 인쇄회로기판(100), 반도체 칩(200), 상부 반도체 칩(200a), 접착층(220a), 본딩 와이어(210a, 210b) 및 몰딩 부재(300)를 포함한다.
본 실시예의 반도체 패키지(1000f)는 반도체 칩을 구조적으로 여러 장 적층하여 집적도와 밀도를 높이는 동시에 부품실장 면적을 줄이면서도 전체적인 두께를 박형으로 유지하는 반도체 스택(stack) 패키지로써, 부품의 소형화가 요구되는 PC, 노트북, 핸드폰, 휴대용 AV기기 분야에서 매우 중요한 핵심기술로 부상하고 있다.
본 실시예의 반도체 패키지(1000f)는 적층된 2개의 반도체 칩을 하나의 패키지에 내장시키는 방법, 리드 프레임을 이용하지 않고 직접 인쇄회로기판에 두 개 이상의 반도체 칩을 적층하여 구성하는 방법 등으로 제조될 수 있다.
반도체 패키지(1000f)는 인쇄회로기판(100)상에 반도체 칩(200)이 부착되고, 반도체 칩(200)과 인쇄회로기판(100)이 제 1 본딩 와이어(210a)에 의해 전기적으로 연결되며,반도체 칩(200)과 상부 반도체 칩(200a) 사이에 개재되는 접착층(220a)이 배치되고, 접착층(220a) 상에 상부 반도체 칩(200a)이 배치된 구조를 가질 수 있다. 그리고, 반도체 패키지(1000f)는, 상부 반도체 칩(200a)과 인쇄회로기판(100)이 제 2 본딩 와이어(210b)에 의해 전기적으로 연결되며, 반도체 칩(200), 상부 반도체 칩(200a), 제 1 본딩 와이어(210a), 제 2 본딩 와이어(210b) 및 인쇄회로기판(100)이 몰딩 부재(300)로 밀봉된 구조를 가질 수 있다.
본 실시예에서는 와이어 본딩을 채용한 반도체 패키지(1000f)를 도시하였으나, 반도체 칩(200)은 플립-칩 본딩에 의해 실장될 수도 있음은 물론이다.
접착층(220a)은 반도체 칩(200)의 상면과 상부 반도체 칩(200a)의 하면을 상호 접착시킨다. 여기서, 적층될 반도체 칩(200) 및 상부 반도체 칩(200a)의 계면을 접착할 수 있는 층간 접착층(220a)의 역할은 매우 중요하다. 이는 적층된 칩 사이 계면 접착력이 약해서 패키지의 치수안정성이 떨어지거나 또는 외부의 수분이나 열과 같은 응력에 의해 쉽게 변형된다면 전기적 연결부위인 와이어에 손상을 주거나 회로가 입혀진 칩의 전면에 손상을 주어 결국 패키지의 신뢰성을 크게 저하시킬 수도 있기 때문이다.
접착층(220a)은 반도체칩접착필름(Die Attach Film)일 수 있다. DAF(Die attach film)의 재료는 내열성이 우수한 수지인 폴리이미드나 폴리아미드이미드에, 실록산 구조를 도입한 저탄성의 재료일 수 있다. 또한, DAF(Die attach film)의 재료는 실록산 변성 폴리아미드이미드에 말레이미드기를 2개이상 갖는 화합물을 배합하여 고온 특성을 개량하여 내열성이 우수한 폴리이미드 실리콘과 에폭시 수지를 포함할 수 있다.
그러나, 접착층(220a)은 반도체칩접착필름(Die Attach Film)에 한정되지 않고 다른 다양한 방법으로써 형성될 수 있음은 물론이다. 예컨대, 접착층(220a)은 디스펜싱(dispensing), WBL(Wafer Backside Lamination) 등을 통해 형성될 수 있다.
도 16은 본 발명의 일 실시예에 따른 반도체 패키지에 대한 단면도이다.
도 16을 참조하면, 본 실시예의 반도체 패키지(1000g)는 인쇄회로기판(100a), 반도체 칩(200) 및 몰딩 부재(300)를 포함한다.
인쇄회로기판(100a)은 도 6a에서 설명한 바와 같은 단층 배선 패턴 구조를 포함한 인쇄회로기판이다. 즉, 인쇄회로기판(100a)은 절연층(101), 배선부(110), 금속막(120), 보호막(130) 및 관통 콘택(150)을 포함하며, 배선부(110) 및 금속막(120)은 절연층(101)의 상면으로만 형성되고, 관통 콘택(150)이 배선부(110)로부터 절연층(101)을 관통하여 절연층(101)의 하면으로 노출되는 구조를 갖는다. 물론, 반대로 배선부(110) 및 금속막(120)이 절연층(101)의 하면으로 형성되고, 관통 콘택(150)이 절연층(101)의 상면으로 노출되는 구조를 가질 수 있음은 물론이다.
반도체 칩(200)은 본딩 와이어(210)를 통해 반도체 칩(200) 내에 형성된 전자 소자들이 인쇄회로기판(100a)의 금속막(120)에 전기적으로 연결된다. 이러한 반도체 칩(200)은DRAM이나 플래시 등의 메모리 칩, 또는 컨트롤러 등을 구성하는 로직 칩일 수 있다.
반도체 칩(200)이 와이어 본딩을 통해 인쇄회로기판(100a)에 연결되므로, 접촉 저항 감소를 위해 금속막(120) 상면으로 금(Au) 도금 패드(도시되지 않음)가 형성될 수 있다.
관통 콘택(150)의 노출된 표면으로 솔더 볼(도시되지 않음)이 결합될 수 있다. 한편, 본딩 와이어 결합 부분과 비슷하게 접촉 저항 감소를 위해 관통 콘택(150)의 노출 표면으로는 금 도금 패드(도시되지 않음)가 형성될 수 있다.
도 17은 본 발명의 일 실시예에 따른 반도체 패키지를 포함하는 메모리 카드를 보여주는 개략도이다.
도 17을 참조하면, 제어기(510)와 메모리(520)는 전기적인 신호를 교환하도록 배치될 수 있다. 예를 들어, 제어기(510)에서 명령을 내리면, 메모리(520)는 데이터를 전송할 수 있다.
제어기(510) 및 메모리(520) 중 적어도 어느 하나는 도 1 내지 도 16에서 설명한 반도체 패키지 중 어느 하나의 형태로 제공될 수 있다.
이러한 메모리 카드(5000)는 다양한 휴대용 전자 장치, 예컨대 멀티미디어 카드(Multi Media Card: MMC) 또는 보안 디지털(Secure Digital card: SD) 카드와 같은 메모리 장치에 이용될 수 있다.
도 18은 본 발명의 일 실시예에 따른 반도체 패키지를 포함하는 시스템을 보여주는 블록도이다.
도 18을 참조하면, 프로세서(610), 입/출력 장치(630) 및 메모리(620)는 버스(bus, 640)를 이용하여 서로 데이터 통신을 할 수 있다.
프로세서(610)는 프로그램을 실행하고, 시스템(6000)을 제어하는 역할을 할 수 있다.
메모리(620)는 프로세서(610)의 동작을 위한 코드 및 데이터를 저장할 수 있다. 여기서, 프로세서(610) 및 메모리(620) 중 적어도 어느 하나는 도 1 내지 도 16에서 설명한 반도체 패키지 중 어느 하나의 형태로 제공될 수 있다.
입/출력 장치(630)는 시스템(6000)의 데이터를 입력 또는 출력하는데 이용될 수 있다. 시스템(6000)은 입/출력 장치(630)를 이용하여 외부 장치, 예컨대 개인용 컴퓨터 또는 네트워크에 연결되어, 외부 장치와 서로 데이터를 교환할 수 있다.
이러한 시스템(6000)은 모바일 폰(mobile phone), MP3 플레이어, 네비게이션(navigation), 고상 디스크(solid state disk: SSD) 및 기타 여러 다양한 전자 기기 등에 이용될 수 있다.
도 19는 본 발명의 일 실시예에 따른 반도체 패키지를 포함하는 반도체 모듈을 보여주는 개략도이다.
도 19를 참조하면, 반도체 모듈(7000a)은 모듈 보드(710), 복수의 콘택 터미널들(720) 및 복수의 반도체 패키지들(730)을 포함할 수 있다.
모듈 보드(710)는 도 1 내지 도 9에서 설명한 인쇄회로기판(100, 100a)일 수 있다. 복수의 콘택 터미널들(720)은 모듈 보드(710)의 측면에 형성될 수 있고, 복수의 반도체 패키지들(730)과 전기적으로 연결될 수 있다.
복수의 반도체 패키지들(730)은 모듈 보드(710) 상에 실장될 수 있고, 복수의 반도체 패키지들(730) 중 적어도 하나는 도 1 내지 도 9에서 설명한 인쇄회로기판을 포함한 반도체 패키지 및 도 10 내지 도 16에서 설명한 반도체 패키지 중 어느 하나일 수 있다.
도 20은 본 발명의 다른 실시예에 따른 반도체 패키지를 포함하는 반도체 모듈을 보여주는 개략도이다.
도 20을 참조하면, 반도체 모듈(7000b)은 모듈 보드(740) 및 모듈 보드(740) 상에 실장된 복수의 반도체 패키지들(750)을 포함할 수 있다.
모듈 보드(740)는 도 1 내지 도 9에서 설명한 인쇄회로기판(100, 100a)일 수 있고, 복수의 반도체 패키지들(750) 중 적어도 하나는 도 1 내지 도 9에서 설명한 인쇄회로기판을 포함한 반도체 패키지 및 도 10 내지 도 16에서 설명한 반도체 패키지 중 어느 하나일 수 있다.
지금까지, 본 발명을 도면에 도시된 실시예를 참고로 설명하였으나 이는 예시적인 것에 불과하며, 본 기술 분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 것이다. 따라서 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위의 기술적 사상에 의해 정해져야 할 것이다.
100, 100a, 100b, 100c: 인쇄회로기판 101: 절연층
102: 내부 절연층 110: 배선부
110a: 구리 패널 111: 내부 배선 패턴층
112: 캐리어 기판 113: 포토레지스트
120: 금속막 130: 보호막
150: 관통 콘택 200: 반도체 칩
200a: 상부 반도체 칩 210: 본딩 와이어
210a: 제 1 본딩 와이어 210b: 제 2 본딩 와이어
220,접착층221: 범프
300: 몰딩 부재310: 언더 필
320: 외부 몰딩 부재400: 히트 싱크
510: 제어기 520: 메모리
610: 프로세서 620: 메모리
630: 입/출력 장치 640: 버스
710: 모듈 보드 720: 콘택 터미널
730: 반도체 패키지 740: 모듈 보드
750: 반도체 패키지
1000, 1000a, 1000b, 1000c, 1000d, 1000e, 1000f, 1000g: 반도체 패키지
5000: 메모리 카드 6000: 시스템
7000: 반도체 모듈

Claims (10)

  1. 하면 및 상면을 구비한 평판 구조의 절연층;
    상기 절연층의 상기 상면 및 하면 중 적어도 한쪽 면으로 형성되고, 다수의 배선 패턴을 구비한 배선부; 및
    상기 다수의 배선 패턴을 덮는 금속막;
    을 포함하는 인쇄회로기판(PCB).
  2. 제 1 항에 있어서,
    상기 절연층의 상면 및 하면과 상기 금속막을 덮는 보호막;
    을 더 포함하는 인쇄회로기판.
  3. 제 1 항에 있어서,
    상기 배선부는 상기 절연층 내부에 형성되는 매몰형(buried type) 또는 상기 절연층 외부에 형성되는 일반형(nomal type)인 것을 특징으로 하는 인쇄회로기판.
  4. 제 1 항에 있어서,
    상기 배선부는 알루미늄(Al) 또는 구리(Cu)를 포함하는 것을 특징으로 하는 인쇄회로기판.
  5. 제 1 항에 있어서,
    상기 금속막은 주석(Sn), 니켈(Nickel), 티타늄(Ti), 티타늄나이트라이드(TiN), 탄탈륨(Ta), 탄탈륨나이트라이드(TaN), 티타늄텅스텐(TiW) 및 텅스텐나이트라이드(WN) 중 적어도 하나를 포함하는 것을 특징으로 하는 인쇄회로기판.
  6. 다수의 배선 패턴을 구비한 배선부를 덮는 금속막을 포함하는 인쇄회로기판;
    상기 인쇄회로기판 상면 및 하면 중 적어도 한 면에 와이어 본딩 또는 플립-칩(flip-chip) 본딩으로 실장되는 반도체 칩; 및
    상기 인쇄회로기판의 상면 및 하면 중 적어도 한 면을 덮으면서 형성되는 몰딩 부재;
    를 포함하는 반도체 패키지.
  7. 제 6항에 있어서,
    상기 인쇄회로기판은 하면 및 상면을 구비한 평판 구조의 절연층 및 상기 절연층의 상면 및 하면 중 적어도 한쪽 면으로 형성된 다수의 배선 패턴을 구비한 배선부를 더 포함하고,
    상기 배선부는 상기 절연층 내부에 형성되는 매몰형(buried type) 또는 상기 절연층 외부에 형성되는 일반형(nomal type)인 것을 특징으로 하는 반도체 패키지.
  8. 제 6 항에 있어서,
    상기 인쇄회로기판의 금속막은 주석(Sn), 니켈(Nickel), 티타늄(Ti), 티타늄나이트라이드(TiN), 탄탈륨(Ta), 탄탈륨나이트라이드(TaN), 티타늄텅스텐(TiW) 및 텅스텐나이트라이드(WN) 중 적어도 하나를 포함하는 것을 특징으로 하는 반도체 패키지.
  9. 제 6 항에 있어서,
    상기 몰딩 부재는 상기 반도체 칩 외부를 덮은 외부 몰딩 부재, 및 상기 반도체 칩과 상기 인쇄회로기판 사이에 채워지는 언더 필(Underfill)을 포함하는 것을 특징으로 하는 반도체 패키지.
  10. 제 6 항에 있어서,
    상기 반도체 칩 위에 적층된 적어도 하나 이상의 상부 반도체 칩;
    을 더 포함하는 반도체 패키지.
KR20130122194A 2013-10-14 2013-10-14 금속막을 포함한 인쇄회로기판 및 그것을 포함한 반도체 패키지 KR20150043135A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR20130122194A KR20150043135A (ko) 2013-10-14 2013-10-14 금속막을 포함한 인쇄회로기판 및 그것을 포함한 반도체 패키지
US14/513,436 US20150103494A1 (en) 2013-10-14 2014-10-14 Printed circuit boards having metal layers and semiconductor packages including the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR20130122194A KR20150043135A (ko) 2013-10-14 2013-10-14 금속막을 포함한 인쇄회로기판 및 그것을 포함한 반도체 패키지

Publications (1)

Publication Number Publication Date
KR20150043135A true KR20150043135A (ko) 2015-04-22

Family

ID=52809478

Family Applications (1)

Application Number Title Priority Date Filing Date
KR20130122194A KR20150043135A (ko) 2013-10-14 2013-10-14 금속막을 포함한 인쇄회로기판 및 그것을 포함한 반도체 패키지

Country Status (2)

Country Link
US (1) US20150103494A1 (ko)
KR (1) KR20150043135A (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6691031B2 (ja) * 2016-10-05 2020-04-28 新光電気工業株式会社 配線基板及びその製造方法、半導体パッケージ
TWI726747B (zh) * 2020-06-16 2021-05-01 國立臺灣科技大學 線路基板及其製造方法
US11476707B2 (en) * 2020-10-06 2022-10-18 Apple Inc. Wireless power system housing

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
MY139405A (en) * 1998-09-28 2009-09-30 Ibiden Co Ltd Printed circuit board and method for its production
KR100714917B1 (ko) * 2005-10-28 2007-05-04 삼성전자주식회사 차폐판이 개재된 칩 적층 구조 및 그를 갖는 시스템 인패키지
US8310051B2 (en) * 2008-05-27 2012-11-13 Mediatek Inc. Package-on-package with fan-out WLCSP

Also Published As

Publication number Publication date
US20150103494A1 (en) 2015-04-16

Similar Documents

Publication Publication Date Title
KR101077410B1 (ko) 방열부재를 구비한 전자부품 내장형 인쇄회로기판 및 그 제조방법
US9226382B2 (en) Printed wiring board
KR101014228B1 (ko) 플렉시블 다층 배선기판 및 그 제조방법
JP3297879B2 (ja) 連続して形成した集積回路パッケージ
CN101288351B (zh) 印刷布线基板及印刷布线基板的制造方法
US8943683B2 (en) Fabricating method of embedded package structure
US7591067B2 (en) Thermally enhanced coreless thin substrate with embedded chip and method for manufacturing the same
US7619317B2 (en) Carrier structure for semiconductor chip and method for manufacturing the same
JP2005217225A (ja) 半導体装置及びその製造方法
JP2005209689A (ja) 半導体装置及びその製造方法
US9338886B2 (en) Substrate for mounting semiconductor, semiconductor device and method for manufacturing semiconductor device
KR20110010015A (ko) 반도체 패키지 및 이의 제조 방법
JPWO2007126090A1 (ja) 回路基板、電子デバイス装置及び回路基板の製造方法
TWI479972B (zh) Multi - layer flexible printed wiring board and manufacturing method thereof
US20080142951A1 (en) Circuit board structure with embedded semiconductor chip
TW200947607A (en) Chip embedded package structure and method for fabricating the same
KR100633850B1 (ko) 캐비티가 형성된 기판 제조 방법
KR20160032985A (ko) 패키지 기판, 패키지 기판의 제조 방법 및 이를 포함하는 적층형 패키지
JP2015225895A (ja) プリント配線板および半導体パッケージ、ならびにプリント配線板の製造方法
KR20150043135A (ko) 금속막을 포함한 인쇄회로기판 및 그것을 포함한 반도체 패키지
KR101109287B1 (ko) 전자부품 내장형 인쇄회로기판 및 그 제조방법
US11393761B2 (en) Circuit board and its manufacturing method
CN110349934B (zh) 线路板、封装结构及其制造方法
KR101015762B1 (ko) 반도체 패키지의 제조 방법
TWI849562B (zh) 配線基板

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid