JP2006019425A - 回路モジュール体及びその製造方法 - Google Patents

Abstract

【課題】 小型薄型とともに電気的特性の向上を図る。
【解決手段】 ベース基板５に、層内実装部品１００と、この層内実装部品１００の付帯回路部を構成する薄膜積層回路体４とを実装するとともに、これら層内実装部品１００と薄膜積層回路体４とを封止材層１０２の中空部１０３内に封装してなる。
【選択図】 図１

Description

本発明は、封止材層に形成した中空部内に封装して実装するフィルタ素子、ＭＥＭＳ部品、ベアチップ等の各種部品（本明細書においては、層内実装部品と総称する。）を有する回路モジュール体及びこの回路モジュール体の製造方法に関する。

パーソナルコンピュータ、携帯電話機、ビデオ機器、オーディオ機器等の各種モバイル電子機器においては、近年小型軽量化や多機能化、高機能化、高速処理化等が図られており、これに伴ってこれら機器に備えられる各種の電子部品や回路基板等も小型軽量化或いは高密度実装が図られている。モバイル電子機器においては、このために例えば薄膜形成技術等を用いて微細な配線パターンを有する配線層を多層に形成するとともに、キャパシタ、レジスタ或いはインダクタ等の受動素子やフィルタ等の機能素子を配線層内に作り込んだ多機能の回路モジュール体が開発されている（例えば、特許文献１参照）。

ところで、上述した回路モジュール体においては、配線基板上に受動素子や機能素子を有する高周波回路部を形成する場合に、基板の耐熱性、耐薬品性或いは平坦性やそり、厚み精度等の問題から基板の材料や各素子を形成するプロセスに制約があり、また高精度かつ高精密に形成することが困難であった。回路モジュール体においては、例えば耐熱性、耐薬品性を有し高精度の平坦面を形成することが可能な石英等のガラス基板を用いて高精度で微細化配線を有する高周波回路体を形成し、この高周波回路体を別基板に転写、実装するようにした製造方法も提案されている（例えば、特許文献２参照）。

一方、出願人も、先に例えば特許文献３によって、新規な薄型回路モジュール体及びその製造方法を提供した。薄型回路モジュール体は、高精度の平坦面の形成が可能であり薄膜形成時の加温処理に対する耐熱特性やリソグラフ処理の際の焦点深度の保持、マスキング時のコンタクトアライメント特性が良好であり絶縁性や耐薬品特性を有するシリコン基板やガラス基板がダミー基板として用いられる。薄型回路モジュール体は、このダミー基板の主面上に剥離層を介して配線パターンや薄膜素子が作り込まれた多層の配線層を有する薄膜積層回路体を形成する。

薄型回路モジュール体は、薄膜積層回路体を剥離層を介してダミー基板から剥離し或いはダミー基板に形成した状態のまま反転してベース基板の主面上に実装して製作される。薄型回路モジュール体は、ベース基板上に直接配線層や受動素子等を順次積層形成した回路モジュール体と比較して、基板の反りや表面の凹凸に影響されることなく微細な配線パターンや高精度の薄膜素子が作り込まれた多層の配線層が形成される。

回路モジュール体においては、実装部品を絶縁層内に埋設することによって薄型化を図ることが可能である。回路モジュール体においては、例えばＩＣ素子を封止樹脂によってパッケージングしていないいわゆるベアチップＩＣ素子についても、絶縁層内に埋設するようにして実装することによりベアチップＩＣ素子を保護するとともに薄型化を図る対応が図られる。

一方、回路モジュール体においては、例えば弾性表面波（SAW:Surface Acoustic Wave）素子や可動部材を有する微小電子機械部品（MEMS:Micro Electro Mechanical Systems）等の層内実装部品については、その機能構成から絶縁層内に一体にした状態で埋設することができないために、これら層内実装部品を絶縁層に形成した中空部内に封装して実装している。また、回路モジュール体においては、絶縁層の中空部内に上述したベアチップＩＣ素子を封装する対応も図られている（例えば、特許文献４、特許文献５参照）。

特開２００２−３６８４３８号公報 特開２００３−１４２６６６号公報 特開２００２−１６４４６７号公報 特開平８−２７４５７５号公報 特開２００４−３１６５１号公報

回路モジュール体は、上述したように高周波回路部が微細な配線パターンや高精度の薄膜素子や機能素子を作り込んだ多層の配線層を有して薄型に形成されており、モバイル電子機器等に用いることによりその小型化、薄型化或いは多機能化、高機能化を図ることを可能とするといった特徴を有している。しかしながら、上述した従来の回路モジュール体の製造方法においては、高周波回路部が極めて薄厚であることから、ガラス基板から剥離してベース基板に実装する作業が極めて面倒であった。また、回路モジュール体の製造方法においては、高周波回路部を、高周波信号処理用ＬＳＩやチップ部品等と同様に実装機等を用いてベース基板に自動実装化することによってコストダウンを図る対応を採用することができないといった問題があった。

さらに、回路モジュール体の製造方法においては、ガラス基板から剥離した高周波回路部を導電接着剤等によってベース基板の主面上に接合して実装しているが、接合面での電気的抵抗が大きくなって電気的特性が低下するといった問題があった。また、回路モジュール体の製造方法においては、高周波回路部が接合工程の際に折れ曲がったり皺が生じてベース基板側との位置決めが高精度に行い得なくなり、相対する端子部間の接続の信頼性が確保されないといった問題もあった。

一方、上述した層内実装部品を絶縁層の中空部内に封装した回路モジュール体は、最外層の表面における当該部品の実装面積を不要とすることで、同一の大きさでさらに他の部品を実装することを可能として小型化が図られるようになる。ところで、回路モジュール体においては、層内実装部品に対して多層基板技術によって形成された整合回路体や信号入出回路体或いはフィルタ等の付帯回路体や部品も必要とされる。回路モジュール体においては、これら付帯回路体等を一般に最外層に実装するために、薄型化の実効が充分に図られないといった問題があった。

また、回路モジュール体においては、内層に実装された層内実装部品と最外層に実装した付帯回路体とが層間配線により接続されることで、線路抵抗或いは内外からの電磁波妨害ノイズ（EMI:Electromagnetic Interference）等によって電気的特性が劣化するといった問題があった。さらに、回路モジュール体においては、かかる問題に対して付帯回路体を層内実装部品とともに中空部内に実装するといった対応も図られるが、層内実装部品に対して厚みの大きな付帯回路体を内部に設けることによって全体の厚みも大きくなってしまうといった問題が生じてしまう。

したがって、本発明は、層内実装部品とその付帯回路体とを有し、小型薄型とともに電気的特性の向上を図る回路モジュール体及びその製造方法を提供することを目的とする。

上述した目的を達成する本発明にかかる回路モジュール体は、配線層が多層に形成されたベース基板の主面上に、実装用端子部を介して実装した層内実装部品を、封止材層に形成した中空部内に封装してなる。回路モジュール体は、薄膜形成技術により多層の配線層や薄膜素子或いは機能素子を有する内実装部品の付帯回路部及び実装接続ランドを形成した薄膜積層回路体を備える。回路モジュール体は、薄膜積層回路体が実装接続ランドを実装用端子部に接続してベース基板の主面上に実装される。回路モジュール体は、薄膜積層回路体が、封止材層に形成した中空部内において層内実装部品とともに封装される。

本発明にかかる回路モジュール体においては、層内実装部品の整合回路や信号入出回路或いはフィルタ等を有する付帯回路体が、薄膜形成技術によって高精度の多機能回路を極めて薄型に形成することが可能な薄膜積層回路体によって構成される。回路モジュール体においては、この薄膜積層回路体からなる付帯回路体が微小な層内実装部品と同等若しくは薄型に形成され、封止材層の中空部を大型化することなくその内部に層内実装部品と近接して実装される。回路モジュール体においては、薄型化が保持されるとともに、層内実装部品と付帯回路体とが最短で接続される。

また、上述した目的を達成する本発明にかかる回路モジュール体の製造方法は、配線層が形成されたベース基板の主面上に、実装用端子部を介して層内実装部品とこの層内実装部品の付帯回路部を構成する薄膜積層回路体とを実装するとともに、これら層内実装部品と薄膜積層回路体とを封止材層の中空部内に封装してなる回路モジュール体を製造する。回路モジュール体の製造方法は、薄膜積層回路体の製作工程と、層内実装部品と薄膜積層回路体との実装工程と、層内実装部品と薄膜積層回路体との封装工程とを有する。回路モジュール体の製造方法は、薄膜積層回路体の製作工程が、ダミー基板の平坦化された主面上に剥離層を形成する剥離層形成工程と、剥離層上に薄膜形成技術により絶縁層を介して多層の配線層や薄膜素子或いは機能素子を有する層内実装部品の付帯回路部及び実装接続ランドを形成する薄膜回路層形成工程と、剥離層を溶解する剥離溶液中に浸漬して各薄膜積層回路体を上記ダミー基板から剥離する薄膜積層回路体剥離工程とを有する。回路モジュール体の製造方法は、実装工程において、層内実装部品と薄膜積層回路体とを、主面上に実装用端子部を形成したベース基板に対して、近接した位置に実装する。回路モジュール体の製造方法は、封装工程において、ベース基板の主面上に形成される封止材層の中空部内に層内実装部品と薄膜積層回路体とを封装する。

本発明にかかる回路モジュール体の製造方法においては、層内実装部品の整合回路や信号入出回路或いはフィルタ等を有する付帯回路体を、薄膜形成技術により高精度の多機能回路を極めて薄型に形成される薄膜積層回路体によって構成する。回路モジュール体の製造方法においては、この薄膜積層回路体からなる付帯回路体が微小な層内実装部品と同等若しくは薄型に形成され、封止材層の中空部を大型化することなくその内部に層内実装部品と近接して実装されることで、薄型化が保持されるとともに層内実装部品と付帯回路体とが最短で接続された回路モジュール体を製造する。

本発明によれば、微小な層内実装部品と同等若しくはさらに薄厚で高精度の多機能回路を有する薄膜積層回路体からなる付帯回路体が、ベース基板の主面上に形成した封止材層の中空部内に封装される層内実装部品に近接して実装されることから、薄型化が保持されるとともに層内実装部品と付帯回路体とを最短で接続することが可能となり、線路抵抗や電磁波妨害ノイズの影響が低減されて電気的特性の向上が図られる。

以下、本発明の実施の形態として示す回路モジュール体１及びその製造方法について、図面を参照して詳細に説明する。回路モジュール体１は、図１に示すように、多層配線基板からなるベース基板５と、このベース基板５の主面５ａ上に実装された薄膜積層回路体４と、層内実装部品１００と、これら薄膜積層回路体４と層内実装部品１００とを中空部１０２内に封装する封止材層１０１と、積層プレート１０３等によって構成される。回路モジュール体１は、ベース基板５が図示しないマザー基板等に実装される。

回路モジュール体１は、層内実装部品１００が、例えばＳＡＷ素子、ＭＥＭＳ素子或いは封止樹脂によるパッケージがされていないベアチップ等の微小部品からなる。層内実装部品１００は、詳細を省略するが実装面に金等からなる多数個の実装接続ランドや突起電極が形成されている。層内実装部品１００は、詳細を後述するようにベース基板５の主面５ａ上にフェースダウン実装法等によって実装される。回路モジュール体１は、薄膜積層回路体４が、詳細を後述する薄膜形成技術によって微細な配線パターンや内部に各種の機能素子を作り込んだ薄膜型回路体からなり、詳細を省略するが層内実装部品１００の整合回路体や信号入出回路体或いはフィルタ回路等を有する付帯回路体を構成する。

回路モジュール体１は、例えば情報通信機能やストレージ機能等を有しており、パーソナルコンピュータ、携帯電話機或いはオーディオ機器等の各種モバイル電子機器に搭載され、或いはオプションとして挿脱される超小型通信機能モジュール体の高周波回路体を構成する。回路モジュール体１は、詳細を省略するが、送受信信号からいったん中間周波数に変換するようにしたスーパーへテロダイン方式による高周波送受信回路部或いは中間周波数への変換を行わずに情報信号の送受信を行うようにしたダイレクトコンバージョン方式による高周波送受信回路部等が形成されている。

回路モジュール体１は、詳細を後述するように、薄膜積層回路体４の製作工程と、層内実装部品１００と薄膜積層回路体４とをベース基板５に実装する工程と、層内実装部品１００と薄膜積層回路体とを封止材層１０１によって封装する工程する工程を経て製造される。回路モジュール体１は、薄膜積層回路体４の製造工程が、主面２ａ上に剥離層３を形成したダミー基板２が用いられ、剥離層３上に薄膜技術によって製作された多数個の薄膜積層回路体（薄膜積層回路体）４Ａ〜４Ｎを積層形成する工程と、各薄膜積層回路体４を剥離層３を介してダミー基板２から一括して剥離する工程と、各薄膜積層回路体４を個々に分離した後にベース基板５に実装する工程等を経て製造される。

回路モジュール体１は、ベース基板５が、薄膜積層回路体４に対して電源や制御信号等を供給する電源系或いは制御系の配線部或いはグランド部を構成する。回路モジュール体１は、ベース基板５が、主面５ａに薄膜積層回路体４と層内実装部品１００とを実装する多数の実装用端子部１１が形成されるとともに、薄膜積層回路体４と層内実装部品１００とを適宜接続する配線パターン１０４が形成されている。

回路モジュール体１は、薄膜積層回路体４とベース基板５とを電気的かつ電磁的に分離した構造とすることで、相互の干渉を抑制して特性の向上を図るとともに充分な面積を有する電源パターンやグランドパターンをベース基板５に形成して薄膜積層回路体４内に形成された回路部が安定した動作を行うことを可能とする。なお、回路モジュール体１は、後述するように絶縁層を介して多層の配線層が形成された薄膜積層回路体４を実装するようにしたが、例えば単層の配線層を有する薄膜積層回路体を備えるようにしてもよい。

ベース基板５は、多層配線基板として従来一般的に用いられる例えばガラスエポキシ、ポリイミド、ポリフェニレンエーテル、ビスマレイトトリアジン或いはポリテトラフルオロエチレン等を基材とする有機基板や、ガラス、アルミナ、セラミック等を基材とする無機基板或いは有機材料と無機材料との複合基板が用いられる。ベース基板５は、比較的廉価な基材を用いてさほど精度を要しない従来の一般的な多層配線技術によって形成されることで、廉価に形成される。ベース基板５には、詳細を省略するが、薄膜積層回路体４と層内実装部品１００との配線パターン１０４とともに、信号配線パターン６や電源配線パターン７或いはグランドパターン８等が多層に形成されるとともに各層がビア９によって層間接続されている。

ベース基板５は、図１及び図２８に示すように主面５ａがソルダレジスト層１０によって被覆されており、それぞれソルダレジスト層１０に形成した開口部１０ａを介して外方に臨ませられて薄膜積層回路体４や層内実装部品１００を機械的かつ電気的に接続するための多数個の実装用端子部１１がパターン形成されている。ベース基板５には、各実装用端子部１１上にそれぞれはんだバンプ１２が形成されている。ベース基板５には、ソルダレジスト層１３によって被覆される他方主面５ｂに、それぞれソルダレジスト層１３に形成された開口部から外方に臨ませられて回路モジュール体１を図示しないインタポーザやマザー基板等に実装するための多数個の接続用端子部１４が形成されている。

薄膜積層回路体４は、図２に示すように詳細を後述する薄膜技術や厚膜技術を用いる製作工程によって製作され、第１絶縁層１５乃至第３絶縁層１７と、微細な幅とピッチを有する高精度の配線パターンが形成された第１配線層１８乃至第３配線層２０或いは層内等に高精度に作り込まれた複数のキャパシタ素子２１、レジスタ素子２２或いはインダクタ素子２３等が高精度に作り込まれている。薄膜積層回路体４には、第１絶縁層１５に設けられた端子開口１５ａに臨んでベース基板５のはんだバンプ１２が接合される複数個の実装接続ランド２４が形成されるとともに、第３絶縁層１７上に形成したソルダレジスト層２５に設けられた開口２５ａに臨んで多数個の外部電極２６が形成されている。

薄膜積層回路体４は、外部電極２６を介してその上部にフィルタ等の電子部品やチップ部品を直接実装することを可能とする。したがって、薄膜積層回路体４は、内部に作り込みができなかった素子等を最上層に実装することが可能であり、配線長の短縮化が図れるようにする。また、薄膜積層回路体４は、各外部電極２６がベース基板５側の各実装用端子部１１と対応して形成されており、相対する各実装接続ランド２４と各実装用端子部１１とを接続することによってベース基板５に実装される。

薄膜積層回路体４は、第１絶縁層１５に形成した第１ビア２８によって実装接続ランド２４と第１配線層１８との層間接続が適宜行われ、第２絶縁層１６に形成した第２ビア２９によって第１配線層１８と第２配線層１９との層間接続が適宜行われ、さらに第３絶縁層１７に形成した第３ビア３０を介して第２配線層１９と第３配線層２０との層間接続が適宜行われる。回路モジュール体１は、薄膜積層回路体４内に、上下配線層間のビアを直接形成するいわゆるビア−オン−ビア（Via-on-Via）構造を備えることによって、配線長の短縮化を図りかつ伝送信号の減衰が低減されるとともに信号遅延を最小限とした接続が行われるようになる。

キャパシタ素子２１は、例えばデカップリングキャパシタやＤＣカット用のキャパシタであり、詳細を後述する工程によりタンタルオキサイト（ＴａＯ）膜や窒化タンタル（ＴａＮ）膜により形成される。レジスタ素子２２は、例えば終端抵抗用のレジスタであり、窒化タンタル膜によって形成される。回路モジュール体１は、従来チップ部品によって対応していた各種の受動素子を薄膜積層回路体４の層内にそれぞれ薄膜形成することによって、極めて小型でかつ高性能の受動素子等が搭載されることになり小型、薄型化が図られるようになる。

薄膜積層回路体４は、ベース基板５に対して、相対する実装接続ランド２４と実装用端子部１１との位置合わせが行われて、最上層５ａと第１絶縁層１５との間に介在してアンダフィル層２７が形成される。薄膜積層回路体４は、例えば加熱圧着装置等を用いてはんだバンプ１２を溶融するによって相対する実装接続ランド２４と実装用端子部１１とをはんだ付けすることによって実装されて回路モジュール体１を構成する。回路モジュール体１は、ベース基板５側に電源回路やグランド或いは制御信号等の低速信号用の回路を形成するとともに、薄膜積層回路体４側にＬＳＩ等間の高速信号用回路を形成する。回路モジュール体１は、多層配線基板技術によって製作されるベース基板５側に充分な面積を有する電源配線パターン７やグランドパターン８が形成されて薄膜積層回路体４に対してレギュレーションの高い電源供給が行われるようになる。

回路モジュール体１は、各種の受動素子を配線層内に作り込んで多機能化等を図る部位が薄型の薄膜積層回路体４として製作されてベース基板５に実装されることから、小型化薄型化が図られる。回路モジュール体１は、簡易な設備と簡易な工程とにより歩留まりの向上も図られて製造されることから、低コスト化が図られる。

以上のように構成された回路モジュール体１は、図３及び図４に示す製造工程を経て製造される。なお、回路モジュール体１の製造工程は、ダミー基板２上に同一仕様の多数個の薄膜積層回路体４を一括して製作したり、複数仕様の多数個の薄膜積層回路体４を同時に製作するようにしてもよい。

回路モジュール体１の製造工程は、図３に示すように、主面２ａが平坦化されたシリコン基板やガラス基板からなるダミー基板２が供給され、このダミー基板２の主面２ａ上に剥離層３を形成する剥離層形成工程ｓ−１を有する。回路モジュール体１の製造工程は、剥離層３上を介してダミー基板２上に薄膜積層回路体４を製作する。回路モジュール体１の製造工程は、製作された薄膜積層回路体４を剥離槽３に浸漬けしてダミー基板２から剥離する工程を有する。回路モジュール体１の製造工程は、薄膜積層回路体４を層内実装部品１００とともにベース基板５の主面５ａ上に実装する工程を有する。

薄膜積層回路体４の製作工程は、剥離層３上に実装接続ランド２４を形成する実装接続ランド形成工程ｓ−２と、第１絶縁層１５を形成する第１絶縁層形成工程ｓ−３と、第１配線層１８を形成する第１配線層形成工程ｓ−４と、第２絶縁層１６を形成する第２絶縁層形成工程ｓ−５と、各薄膜素子を形成する素子形成工程ｓ−６とを有する。薄膜積層回路体４の製作工程は、第２配線層１９を形成する第２配線層形成工程ｓ−７と、第３絶縁層１７を形成する第３絶縁層形成工程ｓ−８と、第３配線層２０を形成する第３配線層形成工程ｓ−９と、ソルダレジスト層２５と外部電極２６を形成するソルダレジスト層・外部電極形成工程ｓ−１０とを有する。

回路モジュール体１の製造工程は、剥離層３の一部を除去する剥離層部分除去工程ｓ−１１と、ダミー基板２上に形成された薄膜積層回路体４を覆うようにして 保持フィルム材３１を貼り合わせる保持フィルム材貼合せ工程ｓ−１２と、保持フィルム材３１によって各薄膜積層回路体４を保持した状態でダミー基板２から剥離する剥離工程ｓ−１３と、保持フィルム材３１から各薄膜積層回路体４を１個ずつ分離する薄膜積層回路体分離工程ｓ−１４とをへて薄膜積層回路体４を製作する。

回路モジュール体１の製造工程は、図４に示すように、所定の配線層等が多層に形成されたベース基板５が供給され、このベース基板５にはんだバンプ１２を形成するはんだバンプ形成工程ｓ−１５や、アンダフィル層２７を形成するアンダフィル層形成工程ｓ−１６が施される。回路モジュール体１の製造工程は、薄膜積層回路体４と層内実装部品１００とが供給され、これら薄膜積層回路体４と層内実装部品１００とをベース基板５に実装する層内実装部品・薄膜積層回路体実装工程ｓ−１７が施される。回路モジュール体１の製造工程は、ベース基板５上に封止材層１０１を形成する封止材層形成工程ｓ−１８と、封止材層１０１上に積層プレート１０３を積層して中空部１０２を形成する積層プレート積層工程ｓ−１９とを経て回路モジュール体１を製造する。

保持フィルム材貼合せ工程ｓ−１１に用いられる保持フィルム材３１は、図５に示すように耐熱性及び耐薬品性と可撓性とを有する例えばポリエステル、ポリエチレンテレフタレート、ポリイミド等の合成樹脂製基材フィル３１ａと、この基材フィル３１ａの全面に形成した接着剤層３１ｂとからなる。保持フィルム材３１は、ダミー基板２の外径よりも大きくかつ厚みが３０μｍ〜５０μｍの基材フィル３１ａに対して、層厚が４０μｍ〜８０μｍ程度の接着剤層３１ｂが形成されてなる。保持フィルム材３１には、マトリックス状に多数のスリット３２が形成されており、これらスリット３２によって後述する工程を経てダミー基板２上に製作される各薄膜積層回路体４とそれぞれ対応する多数の貼合せ領域３３に区割りされる。

保持フィルム材３１は、接着剤層３１ｂが、例えば紫外線を照射したり加熱処理を行うことによって内部に気泡が生じ、この気泡の存在によって接着対象体間の接着強度が低下する光照射低下型接着剤或いは熱低下型接着剤が用いられて形成される。保持フィルム材３１は、後述するようにダミー基板２から各薄膜積層回路体４を保持して一括して剥離した後に、光照射や加熱処理を施すことにより各薄膜積層回路体４が１個ずつ容易に分離されるようにする。なお、保持フィルム材３１には、具体的には例えば日東電工社製の商品名「リバアルファ」等が用いられる。保持フィルム材３１は、接着剤層３１ｂに光照射低下型接着剤を用いる場合に、基材フィル３１ａが透明等の光透過性を有するフィルム材とされる。

保持フィルム材３１は、図６に示したフォルダ部材３４によって外周部を保持されることにより、剥離治具３５を構成する。フォルダ部材３４は、例えば厚みが０．５ｍｍ乃至２ｍｍ程度の金属板が用いられ、保持フィルム材３１の外径よりもやや小径とされた開口部３４ａが形成されている。フォルダ部材３４には、図７に示すように開口部３４ａを閉塞するようにして組み合わされた保持フィルム材３１の外周部を全周に亘って接合されて剥離治具３５を構成する。

剥離治具３５は、剥離工程ｓ−１２から薄膜積層回路体分離工程ｓ−１４において、薄厚で形成される各薄膜積層回路体４が精度よく剥離されるようにするとともに容易な取り扱いが行われるようにする。なお、剥離治具３５は、保持フィルム材３１に対してさらに補強フィルム材を接合したものを用いるようにしてもよい。補強フィルム材としては、例えば回路基板の表面研磨やダイシングを行う際に用いるダイシングテープ等を用いるようにすればよい。

剥離層形成工程ｓ−１は、耐熱性や耐薬品性に優れ、高精度の平坦面を形成することが可能であるとともにリソグラフ処理時に際して焦点深度の保持、マスキング時のコンタクトアライメント特性が良好である絶縁材のシリコン基板やガラス基板からなるダミー基板２に対して、その主面２ａ上に剥離層３を全面に亘って形成する工程である。剥離層形成工程ｓ−１は、詳細には、図８に示すように第１金属膜３６を形成する工程と、この第１金属膜３６上に第２金属膜３７を形成する工程と、第２金属膜３７を被覆する絶縁性の保護樹脂膜３８を形成する工程とからなる。

第１金属膜３６の形成工程においては、例えばスパッタ法や化学蒸着法（CVD:Chemical Vapor Deposition）等によって、２００Å〜５００Å程度の均一な膜厚を有するチタン、窒化チタン、クロム等の金属膜を形成する。第１金属膜３６は、ダミー基板２との密着性を向上させる機能を奏する。第２金属膜３７の形成工程においては、同様にして１０００Å〜３０００Å程度の均一な膜厚を有する銅、アルミニウム等の金属膜を形成する。第２金属膜３７は、剥離溶液によって溶解されることによりダミー基板２から薄膜積層回路体４を剥離する機能を奏する。

絶縁樹脂膜形成工程は、第２金属膜３７上に、例えばポリイミド樹脂等の絶縁性合成樹脂材を塗布均一性、厚み制御性を保持することが可能な例えばスピンコート法、カーテンコート法、ロールコート法或いはディップコート法等によって１ｕｍ〜３ｕｍ程度の膜厚の保護樹脂膜３８を形成する。保護樹脂膜３８は、後述する剥離工程ｓ−１２に際して、薬液から薄膜積層回路体４を保護する保護膜として機能する。なお、剥離層３は、上述したように第１金属膜３６と、第２金属膜３７及び保護樹脂膜３８の３層によって構成されるが、図９以降の各図では「３」の代表符号のみを付すものとする。

実装接続ランド形成工程ｓ−２は、薄膜積層回路体４において最上層に設けられてフィルタ等の電子部品やチップ部品を直接実装するための実装接続ランド２４を形成する工程である。実装接続ランド形成工程ｓ−２は、詳細には下地金属膜の形成工程と、端子金属膜形成工程と、パターニング工程と、エッチング工程と、フォトレジスト除去工程等からなる。

実装接続ランド形成工程ｓ−２においては、剥離層３上に密着性を向上させるチタン等の下地金属膜を、例えばスパッタ法等によって２００Å〜３０００Å程度の均一な膜厚で全面に亘って形成する。実装接続ランド形成工程ｓ−２においては、この下地金属膜上に端子金属層として良好な電気特性を有する金属膜、例えば金層をスパッタ法等によって２００Å〜３０００Å程度の均一な膜厚で全面に亘って形成する。

実装接続ランド形成工程ｓ−２においては、さらに端子金属層上にフォトレジスト層を形成した後にフォトリソグラフ処理を行う。フォトリソグラフ処理においては、実装接続ランド２４の対応箇所をマスキングした状態で露光、現像処理を行って金層を露出させるとともに、露出した金層をヨウ化カリウム溶液等のエッチング液を用いてエッチングを行う。フォトリソグラフ処理においては、金がエッチングされることによって露出したチタン層を希フッ酸溶液等のエッチング溶液を用いてエッチングする。実装接続ランド形成工程ｓ−２においては、金層上に残ったフォトレジスト層を、例えばフォトレジスト剥離液に浸漬する処理や酸素プラズマ処理を施すことによって除去して、図９に示すように剥離層３上に多数個の実装接続ランド２４を所定のパターンを以って形成する。

第１絶縁層形成工程ｓ−３においては、図１０に示すように各実装接続ランド２４を被覆して剥離層３上に全面に亘って第１絶縁層１５を形成するとともに、この第１絶縁層１５に後述する多数個の第１ビア２８を構成する第１ビアホール３９と第１分離スリット４０とを形成する。第１絶縁層形成工程ｓ−３は、剥離層３上に第１絶縁層１５を形成する工程と、第１絶縁層１５に第１ビアホール３９と第１分離スリット４０とを形成するためのパターニング工程とを有する。

第１絶縁層形成工程ｓ−３においては、第１絶縁層１５を、低誘電率、低損失で高周波特性に優れ、また耐熱性や耐薬品性に優れた誘電絶縁材、例えばポリイミド、ベンゾシクロブテン（ＢＣＢ）、ポリノルボルネン（ＰＮＢ）、液晶ポリマ（ＬＣＰ）或いはエポキシ系樹脂やアクリル系樹脂を用い、スピンコート法等によって剥離層３上に全体が均一な膜厚を有するように形成される。第１絶縁層１５は、後述するキャパシタ素子２１、レジスタ素子２２或いは薄膜インダクタ素子２３の高周波特性を確保するために５ｕｍ〜３０ｕｍの膜厚に形成される。

第１絶縁層形成工程ｓ−３においては、上述した誘電絶縁材として感光性の誘電絶縁材を用いる場合に、剥離層３上に形成した誘電絶縁膜に対してフォトリソグラフ処理を施してそれぞれ所定の箇所に位置する多数個の第１ビアホール３９と第１分離スリット４０とを形成する。第１絶縁層形成工程ｓ−３においては、誘電絶縁材として非感光性の誘電絶縁材を用いる場合に、誘電絶縁膜に対して反応性イオンエッチング処理やレーザ照射等のドライエッチング処理を施してそれぞれ所定の箇所に多数個の第１ビアホール３９と第１分離スリット４０とを形成する。

第１絶縁層形成工程ｓ−３においては、第１分離スリット４０が第１絶縁層１５を、ダミー基板２上に後述する工程を経て形成する多数個の薄膜積層回路体４のそれぞれの形成領域を区割りするように例えば碁盤の目状に形成する。第１分離スリット４０は、後述する剥離工程ｓ−１２においてダミー基板２上に製作された各薄膜積層回路体４を１個ずつ切り離して剥離する機能とともに、剥離溶液５９を剥離層３まで浸入させて効率的かつ高精度の剥離動作が行われるようにする剥離溶液５９の浸入通路として機能する。第１分離スリット４０は、剥離溶液５９の浸入通路の機能を優先するならばより大きな開口幅に形成することが好ましいが、大きくするにしたがって各薄膜積層回路体４の製作効率を低下させる。したがって、第１分離スリット４０は、開口幅が例えば１０ｕｍ〜２００ｕｍ程度に形成されることが好ましい。

第１配線層形成工程ｓ−４は、第１絶縁層１５上に所定パターンの第１配線層１８と第１ビア２８とを形成する工程である。第１配線層形成工程ｓ−４は、詳細には第１絶縁層１５と第１ビアホール３９及び第１スリット４０を覆ってシードメタル層４１を全面に亘って形成するシードメタル層形成工程と、シードメタル層４１上に所定パターンのめっきレジスト層４２を形成するめっきレジスト層形成工程と、電解銅めっき処理を施す電解めっき工程と、不要なめっきレジストを除去する工程と、不要なシードメタル層を除去する工程等とを有する。

シードメタル層形成工程は、例えばスパッタ法や化学蒸着法等によって、２００Å〜３０００Å程度の均一な膜厚を有するチタン、窒化チタン、クロム等の下地金属膜を形成する工程と、１０００Å〜３０００Å程度の均一な膜厚を有する銅膜を形成する工程とを有して図１０に示す２層構成のシードメタル層４１を形成する。シードメタル層４１は、下地金属膜が第１絶縁層１５との密着性を向上させる機能を奏するとともに、銅層が後述する電解銅めっき工程の際のシードメタルとして良好に機能する。

シードメタル層４１は、電解銅めっき工程後に不要な部分が除去されることから電解銅めっき工程においてシードメタル作用を奏するに足る厚みを有する程度の極力薄厚で形成されることが好ましい。一方、シードメタル層４１は、上述した多数個の第１ビアホール３９や第１分離スリット４０が形成されることによって凹凸のある第１絶縁層１５に対して、凹凸部にも成膜されることによって電気的特性が保持される膜厚を有して形成されることが好ましい。したがって、シードメタル層４１は、第１絶縁層１５上に下地金属膜と銅膜とを合わせて最大０．６ｕｍ程度の膜厚を以って形成される。

めっきレジスト層形成工程は、シードメタル層４１上に例えばスピンコート法等により全面に亘って均一な膜厚を有するめっきレジスト層を形成する工程と、このめっきレジスト層にフォトリソグラフ処理を施す工程とを有して所定パターンのめっきレジスト層４２を形成する工程である。めっきレジスト層４２は、図１１に示すように後述する電解銅めっき層が形成される部位である、第１配線層１８の配線パターンの対応部位４２ａや第１ビアホール３９の対応部位４２ｂを開口部として形成される。なお、めっきレジスト層４２は、第１分離スリット４０の開口部位をそれぞれ閉塞して形成される。

電解めっき工程は、めっきレジスト層４２の開口部からシードメタル層４１に通電して電解銅めっき処理を施すことによって、図１２に示すように開口部に銅めっき層４３を選択的に形成する工程である。銅めっき層４３は、その厚みを第１配線層１８が、電気的特性を充分に保持されるに足る厚みに形成され、例えば５ｕｍ程度の厚みで形成される。銅めっき層４３は、各第１ビアホール３９の対応部位４２ｂ内にも形成されることにより、第１ビアホール３９を介して外方に臨ませられた実装接続ランド２４と第１絶縁層１５とを層間接続する第１ビア２８を形成する。

めっきレジスト除去工程は、上述した電解銅めっき処理を終えた後に、例えばアセトン等のレジスト剥離溶液中に浸漬することによって不要なめっきレジスト層４２を除去する工程である。めっきレジスト除去工程は、レジスト剥離溶液がめっきレジストを溶解する一種のウェットエッチング法により不要なめっきレジスト層４２を除去する。なお、めっきレジスト除去工程は、例えば酸素プラズマ処理等によるドライエッチング法等により不要なめっきレジストを除去するようにしてもよい。

シードメタル層除去工程は、第１絶縁層１５上に形成されたシードメタル層４１の不要部位を除去する工程である。シードメタル層４１は、上述したように第１絶縁層１５上に全面に亘って形成したことから、めっきレジスト層４２が除去されることによって銅めっき層４３の非形成領域に第１配線層１８を構成するために不要な部位が露出する。不要なシードメタル層４１は、ウェットエッチング処理を施すことにより、銅めっき層４３がマスクとして作用して除去される。ウェットエッチング処理は、例えば銅層を硝酸、酢酸及び硫酸の混合溶液によって除去し、チタン層を希フッ酸水溶液によって除去する。

第１配線層形成工程ｓ−４においては、上述した各工程を経て、図１３に示すように第１絶縁層１５上に所定の配線パターンを有しかつ各実装接続ランド２４とそれぞれ層間接続を行う多数個の第１ビア２８を有する第１配線層１８を形成する。

第２絶縁層形成工程ｓ−５は、上述した第１絶縁層形成工程ｓ−３と同一の誘電絶縁材が用いられるとともにほぼ同等の工程を経て第１配線層１８上に第２絶縁層１６や第２ビア２９を構成する多数個の第２ビアホール４４及び第２分離スリット４５とを形成する工程である。第２絶縁層形成工程ｓ−５は、第１配線層１８上に例えばスピンコート法等により所定の厚みを有する第２絶縁層１６を形成する工程と、この第２絶縁層１６に上述した第１ビアホール３９や第１分離スリット４０の形成方法と同一の方法によって、第２ビア２９を構成する多数個の第２ビアホール４４と第２分離スリット４５とを形成する工程とを有する。

各第２ビアホール４４は、それぞれ第１配線層１８の配線パターンの所定部位を第２絶縁層１６から外方へと臨ませる。各第２ビアホール４４は、第２絶縁層１６が１０ｕｍ〜３０ｕｍの厚みで形成された場合に、例えば反応性イオンエッチング法やレーザ照射によるドライエッチング法等によって、１０ｕｍ〜５０ｕｍの直径で形成することが可能である。各第２分離スリット４５は、それぞれ第１絶縁層１５側の各第１分離スリット４０と連通するようにして碁盤の目状に形成される。各第２分離スリット４５は、図１４に示すようにそれぞれの溝幅を第１分離スリット４０の溝幅よりもやや大きくして形成されている。

第２絶縁層１６には、その上部に後述する第２配線層形成工程ｓ−７が施されて第２配線層１９が形成されるが、この第２配線層１９内に作り込まれる受動素子２１〜２３を形成するための素子形成工程ｓ−６が施される。素子形成工程ｓ−６は、例えば図１５に示すように各キャパシタ素子２１の受け電極４６や各レジスタ素子２２の受け電極４７をそれぞれ形成する受け電極形成工程と、図１６に示すように各キャパシタ素子２１の受け電極４６上に誘電体４８を形成するとともに各レジスタ素子２２の受け電極４７上に抵抗体４９を形成する工程等を有する。

受け電極形成工程は、上述した第１配線層１８の形成工程と同等の材料を用いて同等の工程を施すことによって、図１５に示すように第２絶縁層１６上に所定のパターンを以って受け電極４６、４７を形成する。すなわち、受け電極形成工程は、第１配線層１８に、例えばチタン層と銅層とをスパッタ法によって形成する工程と、フォトレジスト層をスピンコート法等によって成膜するとともにフォトリソグラフ処理により所定のパターンにパターニングする工程と、ウエットエッチング法によりチタン層と銅層とを所定のパターンにエッチングする工程とを有する。

受け電極形成工程においては、上述したシードメタル層４１の形成工程と同様に、チタン層を５００Å〜２０００Åの膜厚で形成し、銅層を１０００Å〜３０００Å程度の膜厚で形成する。受け電極形成工程においては、ウエットエッチング工程により、銅層を硝酸と酢酸及び硫酸との混合溶液によって除去するとともに、チタン層を希フッ酸水溶液により除去する。受け電極形成工程においては、不要なフォトレジスト層を上述しためっきレジスト層４２の除去工程と同様に、例えばアセトンやレジスト剥離溶液中に浸漬して溶解するウェットエッチング法或いは４フッ化メタン及び酸素プラズマ処理等によるドライエッチング法等によって除去する。

素子形成工程ｓ−６においては、例えばタンタルや窒化タンタルの同一材料を用いて誘電体４８と抵抗体４９とを同一層内に形成することにより、同一の工程で形成することが可能となりスパッタ工程の削減が図られる。抵抗体形成工程は、受け電極４７を形成した後に、例えばタンタル、窒化タンタル、ニッケルクロム等の抵抗体層をスパッタ法等によって成膜する工程と、フォトレジストをスピンコート法等により成膜してフォトリソグラフ処理によりパターニングする工程と、不要な抵抗体材料膜をエッチング法等によって除去する工程とを経て、図１６に拡大して示すように一対の受け電極４７間に跨る抵抗体４９を形成する。抵抗体４９は、２０００Å程度の膜厚で形成される。

誘電体形成工程は、抵抗体形成工程と、タンタルや窒化タンタル膜の成膜工程と、フォトレジストをスピンコート法等により成膜してフォトリソグラフ処理によりパターニングする工程とを共通として、陽極酸化工程と、不要なタンタルや窒化タンタル膜をエッチング法等によって除去する工程とを経て、図１６に示すように受け電極４６上に誘電体４８を形成する。

なお、上述した陽極酸化工程は、ホウ酸アンモニウム等の電解溶液中で抵抗体材料膜が陽極となるように、１００Ｖ〜２００Ｖ程度の電界を１０分〜６０分程度印加する。陽極酸化工程は、タンタルや窒化タンタルを酸化して酸化タンタル層を形成することにより、誘電体４８とする。インダクタ素子２３は、後述する第３配線層形成工程ｓ−９において受け電極４６に対して誘電体４８を介して対向される上部電極５０が形成される。

第２配線層形成工程ｓ−７においては、第２絶縁層１６や、この第２絶縁層１６上に形成したキャパシタ素子２１或いはレジスタ素子２２上に所定の配線パターンからなる第２配線層１９を形成する。第２配線層形成工程ｓ−７は、上述した第１配線層形成工程ｓ−４とほぼ同等の工程を有しており、スパッタ法により第２絶縁層１６上にシードメタル層を全面に亘って形成する工程と、このシードメタル層上に所定膜厚のめっきレジスト層を形成する工程とを有する。

第２配線層形成工程ｓ−７は、めっきレジスト層に対してフォトリソグラフ処理を施して不要なめっきレジスト層を除去して配線パターン等に対応した箇所を開口させる所定のパターニングを施す工程と、電解銅めっき処理を施してパターニング工程によりめっきレジスト層を除去した開口部に所定の厚みの銅めっき層を形成する工程とを有する。第２配線層形成工程ｓ−７は、適宜のエッチング処理を施して不要なめっきレジストを除去する工程と、ウェットエッチング処理を施して不要なシードメタル層を除去する工程等を経て図１７に示すように第２配線層１９を形成する。

第２配線層形成工程ｓ−７においては、電解銅めっき処理によって第２絶縁層１６に形成された第２ビアホール４４内に銅めっき層を形成して第２配線層１９と第１配線層１８とを適宜に層間接続する第２ビア２９も同時に形成する。第２配線層形成工程ｓ−７においては、第２配線層１９の配線パターンを形成する際に、図１７に示すようにスパイラル型のインダクタ素子２３も同時に形成する。なお、第２配線層形成工程ｓ−７は、第２配線層１９の各配線パターンが、電気的特性を保持するとともに第２ビア２９による層間接続を確実に行うために第１配線層１８と同様に５ｕｍ程度の厚みで形成されるように電解銅めっき処理の制御が行われる。インダクタ素子２３は、必要に応じて第１配線層１８にも形成される。

第３絶縁層形成工程ｓ−８は、第２配線層１９上に第３絶縁層１７を形成するとともに、この第３絶縁層１７の適宜の位置に第３ビア３０を構成する第３ビアホール５１と第３分離スリット５２及びキャパシタ素子２１の誘電体４８を外方に臨ませる開口部５３とを形成する工程である。第３絶縁層形成工程ｓ−８も、上述した第１絶縁層形成工程ｓ−３や第２絶縁層形成工程ｓ−５と同一の誘電絶縁材を用いて同等の工程により図１８に示す第３絶縁層１７を形成する。第３絶縁層形成工程ｓ−８は、例えばスピンコート法等によって第２配線層１９上に全面に亘って均一な厚みを有する第３絶縁層１６を形成する工程と、この第３絶縁層１６に例えば反応性イオンエッチング法やレーザ照射によるドライエッチング法等によって多数個の第３ビアホール５１と第３分離スリット５２及び開口部５３とを形成する工程を有する。

各第３ビアホール５１は、第２配線層１９の所定の配線パターンを外方に臨ませて第３絶縁層１７に形成される。各第３分離スリット５２は、相対する第２分離スリット４５や第１分離スリット４０と連通するようにして碁盤の目状に形成され、図１８に示すようにそれぞれの溝幅が第２分離スリット４５の溝幅よりもやや大きくして形成されている。開口部５３は、上述した第２配線層１７内に形成された各キャパシタ素子２１の誘電体４８を外方に臨ませて第３絶縁層１７に形成される。なお、第３絶縁層１６には、必要に応じてレジスタ素子２２の抵抗体４９を外方に臨ませる開口部を形成するようにしてもよい。

第３配線層形成工程ｓ−９は、第３絶縁層１７上に第３配線層２０を形成する工程である。第３配線層形成工程ｓ−９も、上述した第１配線層形成工程ｓ−４や第２配線層形成工程ｓ−７とほぼ同等の工程を有し、スパッタ法によって第３絶縁層１７上にシードメタル層を全面に亘って形成する工程と、このシードメタル層上に所定膜厚のめっきレジスト層を形成する工程とを有する。第３配線層形成工程ｓ−９は、めっきレジスト層に対してフォトリソグラフ処理を施して不要なめっきレジスト層を除去して配線パターン等に対応した箇所を開口させる所定のパターニングを施す工程と、電解銅めっき処理を施してパターニング工程によりめっきレジスト層を除去した開口部に所定の厚みの銅めっき層を形成する工程とを有する。第３配線層形成工程ｓ−９は、適宜のエッチング処理を施して不要なめっきレジストを除去する工程と、ウェットエッチング処理を施して不要なシードメタル層を除去する工程等を経て、図１９に示す第３配線層２０を形成する。

第３配線層形成工程ｓ−９においては、電解銅めっき処理によって第３絶縁層１７に形成した各第３ビアホール５１内に銅めっき層を形成して第３配線層２０と第２配線層１９とを適宜に層間接続する第３ビア３０も同時に形成する。第３配線層形成工程ｓ−９においては、電解銅めっき処理によって第３絶縁層１７に形成した各開口部５３内に銅めっき層を形成して各キャパシタ素子２１の誘電体４８上に第３配線層２０の配線パターンと適宜接続された上部電極５０及びこの上部電極５０と一体の第３ビア３０も形成する。各キャパシタ素子２１は、上述した第３絶縁層形成工程ｓ−８において適宜の開口形状を有する開口部５３を形成することによって任意形状の上部電極５０が形成されることにより、所定の容量特性を有することが可能である。

なお、第３配線層形成工程ｓ−９においては、第２配線層１９の配線パターンを形成する際に、図１７に示すようにスパイラル型のインダクタ素子２３も同時に形成するようにしてもよい。また、第３配線層形成工程ｓ−９においては、事前に上述した素子形成工程ｓ−６を施すことにより、第３配線層２０内にもキャパシタ素子２１やレジスタ素子２２を形成することが可能である。回路モジュール体１の製造工程においては、上述した絶縁層形成工程と配線層形成工程或いは素子形成工程とを繰り返すことによってさらに多層配線化された薄膜積層回路体４が製作される。

ソルダレジスト層・外部電極形成工程ｓ−１０は、上述した第３配線層２０上に薄膜積層回路体４の最外層部を構成するソルダレジスト層２５と、外部電極２６とを形成する。ソルダレジスト層・外部電極形成工程ｓ−１０は、ソルダレジスト層２５の形成工程と、このソルダレジスト層２５にパターニング処理を施して多数個の開口部２５ａと第４分離スリット５４とを形成する工程と、開口部２５ａを介して外方へと臨ませられた第３配線層２０の配線パターンに形成された各端子パターン２０ａに電極形成処理を施す工程等を有している。

ソルダレジスト層形成工程は、例えばスピンコート法やロールコート法等の適宜の印刷法によってソルダレジストを第３絶縁層１７と第３配線層２０上に全面に亘って塗布することにより、図２０に示すソルダレジスト層２５を形成する。ソルダレジスト層２５は、薄膜積層回路体４の最外層部を構成して第３配線層２０を機械的に保護するとともに電気的絶縁を保持する機能を有することから、所定の厚みを以って形成される。

パターニング工程は、ソルダレジスト層２５に例えばフォトリソグラフ処理を施すことにより多数個の開口部２５ａや第４分離スリット５４を形成する。各開口部２５ａは、第３配線層２０に形成された各端子パターン２０ａをそれぞれ外方へと臨ませる。第４分離スリット５４は、相対する第３分離スリット５２と第２分離スリット４５及び第１分離スリット４０に対して互いに連通するようにして碁盤の目状に形成され、図２０に示すようにそれぞれの溝幅が第３分離スリット５２の溝幅よりもやや大きくして形成されている。

電極形成工程は、各開口部２５ａを介して外方に露出された各端子パターン２０ａに防錆特性とはんだ付け性とを付与することによって、図２１に示すように外部電極２６を形成する。電極形成工程は、具体的には電解銅めっきや無電解銅めっき処理等の表面処理を施すことによって、各開口部２５ａを介して外方に臨ませられた第３配線層２０の端子パターン２０ａに対してはんだ付け性を向上させる金−ニッケル層を形成する。なお、外部電極２６を形成する表面処理については、各端子パターン２０ａに、例えばはんだコート層や水溶性耐熱フラックス層等を形成する処理であってもよい。

回路モジュール体１の製造工程においては、上述した各工程を経てダミー基板２の主面２ａ上に剥離層３を介して多層構造の多数個の薄膜積層回路体４を製作する。各薄膜積層回路体４は、回路モジュール体１の製造工程においては、平坦化された主面２ａを有するダミー基板２を用いて薄膜技術により、高精度で薄型化された多機能の薄膜積層回路体４を製作することが可能である。回路モジュール体１の製造工程においては、各薄膜積層回路体４が、外部電極２６を検査端子として用いることにより動作特性等の検査をダミー基板２上で実施することが可能である。

回路モジュール体１の製造工程においては、各薄膜積層回路体４についてベース基板５に実装する前工程において各種の検査を実施することが可能であり、良品のみが次工程へと供給されるようにして歩留まり向上による工数や部材費等を削減してコストダウンを図ることを可能とする。回路モジュール体１の製造工程においては、各薄膜積層回路体４について各配線層等が正常に形成されているか、断線箇所が無いか等の各種検査が実施される。

回路モジュール体１の製造工程においては、各薄膜積層回路体４をダミー基板２から効率的に剥離するために、剥離層３を部分的に除去する剥離層部分除去工程ｓ−１１と、各薄膜積層回路体４に対して上述した保持フィルム材３１を貼り合わせる保持フィルム材貼合せ工程ｓ−１２と、各薄膜積層回路体４をダミー基板２から剥離する剥離工程ｓ−１３と、各薄膜積層回路体４を保持フィルム材３１から１個ずつ分離する薄膜積層回路体分離工程ｓ−１４とが施される。

各薄膜積層回路体４には、上述したように第１絶縁層１５と第２絶縁層１６と第３絶縁層１７及びソルダレジスト層２５に、それぞれ互いに高さ方向に連通する第１分離スリット４０と第２分離スリット４５と第３分離スリット５２及び第４分離スリット５４とが形成されている。各薄膜積層回路体４は、ダミー基板２の主面２ａ上に全面に亘って剥離層３が形成されている。剥離層３には、薄膜積層回路体４を製作する際に薬品等が浸入して剥離動作や厚み変化が生じないようにするために予め分離スリットは形成されていない。

剥離層部分除去工程ｓ−１１は、図２２に示すように上層に形成された各分離スリットに連通する多数個の第５分離スリット５５を剥離層３に形成する工程である。剥離層部分除去工程ｓ−１１は、例えば酸素プラズマ処理やレーザ照射等のドライエッチング法によって剥離層３に第５分離スリット５５を形成する。剥離層部分除去工程ｓ−１１においては、プラズマやレーザがソルダレジスト層２５に形成した第４分離スリット５４の開口部から導入されて各分離スリットを介して対向する剥離層３に達し、その保護樹脂膜３８のみを部分的にエッチングする。

回路モジュール体１の製造工程においては、上述した各工程を経てダミー基板２の主面２ａ上に、多数の分離スリットによって区分された多数個の薄膜積層回路体４を製作した図２２に示す第１中間体５６を製造する。第１中間体５６には、上述したように各絶縁層１５、１６、１７及びソルダレジスト層２５と剥離層３とにそれぞれ互いに高さ方向に連通する分離スリット４０、４５、５２、５４、５５が形成され、これら各分離スリットが全体で分離スリット５７を構成する。分離スリット５７は、上述した各層の各分離スリット４０、４５、５２、５４、５５の構成から高さ方向に向かって次第に開口径が小さくなるテーパ付き分離スリットとして構成される。

保持フィルム材貼合せ工程ｓ−１２には、上述したように保持フィルム材３１とフォルダ部材３４とから構成した剥離治具３５が用いられる。剥離治具３５は、図２３に示すように第１中間体５６に対して、保持フィルム材３１に形成した多数個のスリット３２を薄膜積層回路体４側の相対する分離スリット５７に一致させるようにフォルダ部材３４が適宜の位置決め手段によって位置決めされる。剥離治具３５は、保持フィルム材３１が、接着剤層３１ｂを介して基材フィルム３１ａを各薄膜積層回路体４のソルダレジスト層２５上に接合される。

剥離治具３５は、上述したように保持フィルム材３１の外周部を剛性を有するフォルダ部材３４に保持した構造であることから、フォルダ部材３４を介して保持フィルム材３１を各薄膜積層回路体４上に強く押し付けて接着剤層３１ｂにより第１中間体５６に強固に接合することが可能である。剥離治具３５は、後述する薄膜積層回路体４の剥離工程等が施される第１中間体５６のハンドリング性の向上を図るようにする。剥離治具３５は、保持フィルム材３１が可撓性を有することによって、各薄膜積層回路体４のソルダレジスト層２５に多少の凹凸があってもよくなじんで、全面に亘って接合が行われるようにする。

剥離工程ｓ−１３は、図２４に示すように、主面２ａ上に多数個の薄膜積層回路体４を製作したダミー基板２からなる第１中間体５６を保持した剥離治具３５を剥離溶液５９を溜めた剥離槽５８内に投入する工程であり、剥離層３を介してダミー基板２から各薄膜積層回路体４を剥離治具３５によって保持した状態で剥離する。剥離治具３５は、適宜のハンドリングによってフォルダ部材３４を保持されることで、第１中間体５６を安全でかつ効率よく剥離槽５８内に投入する。

剥離工程ｓ−１３においては、第１金属膜３６が銅膜である場合に、剥離溶液５９として例えば希塩酸液や希硝酸液等の酸性溶液が用いられる。また、剥離工程ｓ−１３においては、第１金属膜３６がアルミニウム膜である場合に、剥離溶液５９として例えば水酸化ナトリウム液等のアルカリ溶液が用いられる。剥離溶液５９は、剥離層３に浸入して、図２５に示すように第２金属膜３７と保護樹脂膜３８との界面からダミー基板２と剥離治具３５によって保持された各薄膜積層回路体４とを分離する。

第１中間体５６には、上述したように各薄膜積層回路体４を区割りするようにして最上層のソルダレジスト層２５から剥離層３に達する多数個の分離スリット５７が形成されている。第１中間体５６には、各分離スリット５７に対してスリット３２が位置合わせされて保持フィルム材３１が接合されている。したがって、第１中間体５６には、保持フィルム材３１の各スリット３２を介して各薄膜積層回路体４を区分けする各切分けスリット５７中に剥離溶液５９が浸入して剥離層３に達する。第１中間体５６は、外周部ばかりでなくテーパ付きとされた分離スリット５７を介して内方領域からも全体に亘って剥離溶液５９が浸入することにより、ダミー基板２からの各薄膜積層回路体４の剥離が効率よく行われるようになる。

第１中間体５６には、剥離層５８内において剥離溶液５９の浸透がある程度進んだ状態で、各薄膜積層回路体４をダミー基板２から引き剥がす引剥し操作が行われる。第１中間体５６は、各薄膜積層回路体４が、上述したように可撓性を有する保持フィルム材３１に接合されるとともにこの保持フィルム材３１の外周部をフォルダ部材３４に保持した剥離治具３５によって保持されている。したがって、第１中間体５６は、フォルダ部材３４を介して引剥し操作が行われ、この際に保持フィルム材３１がダミー基板２から剥離層３を介して剥離される各薄膜積層回路体４の変形状態に倣って変形することで、ダミー基板２に対する各薄膜積層回路体４の結合強度にバラツキがあっても無理の無い剥離が行われるようになり、さらに剥離溶液５９の浸透も促進されるようになる。

剥離工程ｓ−１３においては、第１中間体５６が、ダミー基板２に対して各薄膜積層回路体４が剥離治具３５に保持された状態で効率的かつきれいな状態で剥離されるようになる。各薄膜積層回路体４は、ダイシング処理等を施すことなく分離スリット５７を介してそれぞれ個別に区割りされた状態で剥離治具３５に保持される。

回路モジュール体１の製造工程においては、各薄膜積層回路体４がダミー基板２から全て剥離されることによって、図２６に示す第２中間体６０を得る。第２中間体６０は、各薄膜積層回路体４がダミー基板２から剥離されることにより、第１絶縁層１５の表面に剥離層３の保護樹脂層３８が薄皮状態で残留している。第２中間体６０には、例えば酸素プラズマ処理が施されることによって、残留した保護樹脂層３８が除去されて第１絶縁層１５が全面に亘って露出する。また、第２中間体６０は、各薄膜積層回路体４が、それぞれの第１絶縁層１５の面内において各接続ランド２４も露出される。

各薄膜積層回路体４は、上述したように各接続ランド２４をチタン層と金層の２層で構成したことから保護樹脂層３８を除去することによって、チタン層が露出する。したがって、回路モジュール体１の製造工程においては、第２中間体６０に対して希ふっ酸溶液によるエッチング処理を施してチタン層を除去して金層を露出させる端子形成の処理が行われる。

薄膜積層回路体分離工程ｓ−１４は、第２中間体６０に対して例えば紫外線照射処理や加熱処理を施すことによって、剥離治具３５の保持フィルム材３１に貼り付けられて保持された多数個の薄膜積層回路体４Ａ〜４Ｎを、各分離スリット５７を介して図２７に示すようにそれぞれ個々に分離する。薄膜積層回路体分離工程ｓ−１４においては、保持フィルム材３１の接着剤層３１ｂとして光照射低下型接着剤が用いられている場合に、５００ｍＪ〜３０００ｍＪ程度の紫外線を照射する処理を行う。また、薄膜積層回路体分離工程ｓ−１４においては、保持フィルム材３１の接着剤層３１ｂとして熱低下型接着剤が用いられている場合に、オーブンやホットプレートによって１００℃〜１５０℃程度に加熱する処理を行う。

各薄膜積層回路体４Ａ〜４Ｎは、上述した紫外線照射処理或いは加熱処理が施されることにより、接着剤層３１ｂの接着力が低下することで保持フィルム材３１から引き剥がされて各分離スリット５７を介して個々に分離される。各薄膜積層回路体４Ａ〜４Ｎは、保持フィルム材３１からの引き剥がし時に接着剤層３１ｂの接着力にバラツキがあっても、可撓性を有する保持フィルム材３１の変形動作によって各薄膜積層回路体４に対する急激な引剥し力が作用されないようにして精度よく剥離動作が行われる。

薄膜積層回路体分離工程ｓ−１４においては、多数個の薄膜積層回路体４Ａ〜４Ｎを、例えばダミー基板２上でダイシング処理等を施して分離するといった処理を不要とすることから効率的な分離が行われるようになる。ダミー基板２は、主面２ａに精度の高い平坦化処理が施されており、ダイシング処理が施されることによって主面２ａに傷が生じてその補修等が必要となったり使い回しができなくなってしまう問題があったが、かかる不都合も解消されるようになる。なお、薄膜積層回路体分離工程ｓ−１４は、例えば後述するベース基板５に対する実装工程ｓ−１６の直前おいて実施するようにしてもよい。

回路モジュール体１の製造工程においては、上述した各工程を経て製作された薄膜積層回路体４を実装する図２８に示すベース基板５が供給される。ベース基板５については、周知の多層配線基板形成工程によって形成されることからその製造工程の詳細を省略するが、有機多層基板や無機基板或いは複合基板上に多層の配線層を形成してなる。ベース基板５には、上述したように信号配線パターン６、電源配線パターン７、グランドパターン８及び配線パターン１０４が多層に形成されるとともに、各層の配線パターン間を適宜層間接続するビア９が形成されている。ベース基板５には、主面５ａに多数の実装用端子１１が形成されかつ主面５ｂに多数の接続用端子部１４が形成されている。ベース基板５には、主面５ａに各実装用端子１１を露出させてソルダレジスト層１０が形成され、主面５ｂ上に接続用端子部１４を露出させてソルダレジスト層１３が形成されている。

回路モジュール体１の製造工程においては、ベース基板５に対して薄膜積層回路体４を実装するためにはんだバンプ形成工程ｓ−１５が施される。はんだバンプ形成工程ｓ−１５は、はんだ印刷工程と、リフロー工程とを有している。

はんだ印刷工程は、図２９に示すようにベース基板５の主面５ａ上、詳細にはソルダレジスト層１０上にメタルマスク６１を密着状態で設置した後に、はんだペースト６２をスキージ６３によってスキージングする工程である。はんだ印刷工程においては、ベース基板５のソルダレジスト層１０に形成した各開口部１０ａから外方に臨ませられた各実装用端子１１に対応して多数個の開口部６４が形成されたメタルマスク６１が用いられる。はんだ印刷工程においては、メタルマスク６１の主面上にはんだペースト６２を供給するとともに、メタルマスク６１の主面に沿ってスキージ６３を同図矢印で示すようにスキージングさせる。はんだ印刷工程においては、これによってはんだペースト６２を開口部６４内に充填させて、実装用端子１１上にメタルマスク６１の厚みに対応したはんだペースト層を形成する。

リフロー工程は、はんだ印刷を施したベース基板５に対してリフローはんだ処理を施すことにより、各実装用端子１１上に印刷されたはんだペースト６２を溶融、固化させる工程である。はんだペースト６２は、表面張力によって図３０に示すようにソルダレジスト層１０の開口部１０ａからそれぞれ略半球状に盛り上がった状態で固化してはんだバンプ１２を形成する。

なお、はんだバンプ形成工程ｓ−１５については、上述した工程に限定されず、例えばめっき法等によってはんだバンプ１２を形成することも可能である。また、はんだバンプ形成工程ｓ−１５は、例えば真空印刷機や圧入印刷機を用いることによってさらに高精度に位置決めしたはんだバンプ１２の形成が可能となる。

アンダフィル層形成工程ｓ−１６は、ベース基板５のソルダレジスト層１０上にアンダフィル材を塗布してアンダフィル層２７を形成する工程である。アンダフィル層２７は、詳細には薄膜積層回路体４を実装する薄膜積層回路体実装領域１０５に形成される第１アンダフィル層２７ａと、薄膜積層回路体実装領域１０５に近接した位置で層内実装部品１００を実装する層内実装部品実装領域１０６に形成される第２アンダフィル層２７ｂとからなる。アンダフィル層２７は、それぞれフラックス成分を含有させた半溶融状態のエポキシ系樹脂を、図３１に示すように各実装用端子１１上に形成したはんだバンプ１２の周辺部位にディスペンサ等により適当量を塗布して形成される。

回路モジュール体１の製造工程においては、ベース基板５に対して供給した薄膜積層回路体４と層内実装部品１００とを実装する薄膜積層回路体・層内実装部品実装工程ｓ−１７が行われる。薄膜積層回路体・層内実装部品実装工程ｓ−１７においては、薄膜積層回路体４と層内実装部品１００とがベース基板５に対して、適宜の位置決め実装手段を用いて相対する各はんだバンプ１２と層内実装部品１００と各実装接続ランド２４とを位置合わせされて組み合わせが行われる。薄膜積層回路体４と層内実装部品１００は、半溶融のアンダフィル層２７によってそれぞれベース基板５上に仮保持される。

なお、ベース基板５は、薄膜積層回路体実装領域１０５に形成した各実装用端子１１と層内実装部品実装領域１０６に形成した各実装用端子１１とが、配線層内の配線パターン１０４によって適宜接続されている。ベース基板５は、薄膜積層回路体４と層内実装部品１００とを近接した薄膜積層回路体実装領域１０５と層内実装部品実装領域１０６とに実装することで、配線パターン１０４の線路長の短縮化って線路抵抗或いは内外からの電磁波妨害ノイズを低減する構造となっている。なお、配線パターン１０４は、内層ばかりでなく主面５ａに形成して両端部にそれぞれ実装用端子部を一体に形成して構成するようにしてもよいことは勿論である。配線パターン１０４は、この場合に実装用端子部を除いてソルダレジスト層１０によって被覆されるようにする。

薄膜積層回路体・層内実装部品実装工程ｓ−１７においては、例えば図示しない熱圧着装置等を用いて、薄膜積層回路体４と層内実装部品１００とを押さえ付けながらアンダフィル層２７を加熱して硬化させることにより、ベース基板５の薄膜積層回路体実装領域１０５と層内実装部品実装領域１０６に対して薄膜積層回路体４と層内実装部品１００とをそれぞれ固定する。薄膜積層回路体・層内実装部品実装工程ｓ−１７においては、熱圧着装置が、ベース基板５に対して薄膜積層回路体４を押圧しながら２４０℃〜２６０℃程度に加熱することによって、はんだバンプ１２を溶融させる。

薄膜積層回路体・層内実装部品実装工程ｓ−１７においては、図３２に示すようにベース基板５側の各実装用端子１１と薄膜積層回路体４側の各実装接続ランド２４及び層内実装部品１００の実装接続ランドとの間においてはんだバンプ１２がそれぞれ溶融、固化することにより、薄膜積層回路体４と層内実装部品１００とを電気的かつ機械的に結合して実装する。薄膜積層回路体４と層内実装部品１００は、アンダフィル層２７のフラックス成分によって、各実装用端子１１と各実装接続ランド２４との間で良好なはんだ付けが行われるようになる。回路モジュール体１は、実装接続ランド２４や実装接続ランド２４或いは実装接続ランドが表面をはんだの濡れ性が良好でかつ防錆に優れた金層で形成されていることから、はんだ特性の向上が図られるとともに高信頼性を保持して薄膜積層回路体４と層内実装部品１００とをベース基板５上に実装する。

なお、薄膜積層回路体・層内実装部品実装工程ｓ−１７は、上述した熱圧着装置を用いた実装方法ばかりでなく、半導体チップ等の実装方法として一般採用されている例えばリフローはんだ法、フリップチップボンディング法、ＴＡＢ（Tape Automated Bonding）法やビームリードボンディング法等のフェースダウン実装法等によって薄膜積層回路体４及び層内実装部品１００をベース基板５に実装するようにしてもよい。

封止材層形成工程ｓ−１８は、図３３に示すように薄膜積層回路体４と層内実装部品１００とを外方に露出させてベース基板５上に封止材層１０１を形成する工程である。封止材層１０１は、絶縁性を有する合成樹脂材等によって形成されるが、熱変形により主面５ａとの接合部位にクラックや剥離が生じないようにするためにベース基板５と線膨張率がほぼ同等の材料によって形成することが好ましい。したがって、封止材層１０１は、ベース基板５と同等の例えばガラスエポキシ、ポリイミド、ポリフェニレンエーテル、ビスマレイトトリアジン、液晶ポリマー或いはポリテトラフルオロエチレン等を基材とする有機材料や、アルミナ、ガラスセラミック等の無機材或いはこれら有機材料と無機材料との複合材によって形成される。

封止材層１０１は、上述した材料を用いて、薄膜積層回路体４や層内実装部品１００の厚みよりもやや大きな厚みを有し、ベース基板５とほぼ同等の外形に形成される。封止材層１０１は、薄膜積層回路体実装領域１０５と層内実装部品実装領域１０６とに対応した部位に切欠き１０１ａが形成される。なお、封止材層１０１は、後工程で積層プレート１０３がプレス加工されるために、半硬化状態で形成されることが好ましい。

積層プレート積層工程ｓ−１９は、封止材層１０１上に切欠き１０１ａを閉塞するようにして積層プレート１０３を積層することによって、ベース基板５上に中空部１０２を形成する工程である。積層プレート１０３も、ベース基板５や封止材層１０１との相性を良好とするために、これらベース基板５や封止材層１０１と同一材料によってベース基板５とほぼ同等の外形を有する薄厚のプレート状に形成される。積層プレート１０３は、封止材層１０１上に積層された状態で例えば真空プレス機によって加熱・加圧処理を施すことによって封止材層１０１が硬化されることで一体化され、ベース基板５と封止材層１０１とによって内層に中空部１０２を有する一種の多層配線基板を構成する。

回路モジュール体１の製造工程は、上述した各工程を経て、ベース基板５と封止材層１０１と積層プレート１０３とが一体化され、内部に構成された中空部１０２に薄膜積層回路体４と層内実装部品１００とを封装した図１に示す回路モジュール体１を製造する。回路モジュール体１は、中空部１０２内に封装された薄膜積層回路体４や層内実装部品１００が極めて微小な部品であり、全体として薄型で形成される。

回路モジュール体１は、層内に埋設できない層内実装部品１００を中空部１０２内に実装し、しかもその付帯回路体を中空部１０２内に近接して実装した薄膜積層回路体４によって構成する。したがって、回路モジュール体１は、薄膜積層回路体４と層内実装部品１００とを接続する配線パターン１０４の短縮化が図られることにより、電気的特性の向上が図られる。回路モジュール体１は、必要に応じて中空部１０２内に複数の薄膜積層回路体４を実装するようにしてもよい。回路モジュール体１は、この場合に各薄膜積層回路体４が全て層内実装部品１００の付帯回路体を構成する必要はなく、他の適宜の機能を有する回路体であってもよい。

なお、回路モジュール体１においては、封止材層形成工程ｓ−１８と積層プレート積層工程ｓ−１９とにより、ベース基板５上に封止材層１０１を形成するとともに、この封止材層１０１の切欠き１０１ａを閉塞するようにして積層プレート１０３を積層することによって中空部１０２を構成したが、かかる構成に限定されるものでは無い。回路モジュール体１は、接着剤層の厚みが必要となるが、例えば中空部１０２を有する封止部材を成形してベース基板５に組み合わせて接着剤により接合するようにしてもよい。

本発明の第２の実施の形態として図３４に示した回路モジュール体２００は、第２の薄膜積層回路体２０１を封止材層１０１内に埋設した構成に特徴を有している。なお、回路モジュール体２００は、その他の構成を上述した回路モジュール体１と同等とすることから対応する部位に同一符号を付すことにより説明を省略する。第２の薄膜積層回路体２０１も、上述した薄膜積層回路体４の製造工程と同一工程によって製作される。回路モジュール体２００は、ベース基板５に対して第２の薄膜積層回路体２０１を、上述した薄膜積層回路体・層内実装部品実装工程ｓ−１７において、薄膜積層回路体４と層内実装部品１００とともに主面５ａ上に同時に実装する。

回路モジュール体２００は、第２の薄膜積層回路体２０１が、全体の厚みを５０ｕｍ〜１００ｕｍ程度の極めて薄厚に形成されることから、ベース基板５と封止材層１０１との間に介在しても全体の厚みを大きくすることは無い。回路モジュール体２００は、第２の薄膜積層回路体２０１が層内実装部品１００の第２の付帯回路体を構成するようにしてもよく、また全く異なる機能の回路体を構成するようにしてもよい。回路モジュール体２００は、複数の薄膜積層回路体４、２０１を備えることによって、さらに多機能化が図られるようになる。なお、回路モジュール体２００は、封止材層１０１内に複数の薄膜積層回路体２０１を埋設するようにしてもよい。

本発明の第３の実施の形態として図３５に示した回路モジュール体３００は、ベース基板３０１の第２の主面３０１ｂ側に、各種の表面実装部品と同様にして所定の機能を有する第３薄膜積層回路体３０２を実装した構成に特徴を有している。なお、回路モジュール体３００は、その他の構成を上述した回路モジュール体１と同等とすることから対応する部位に同一符号を付すことにより説明を省略する。回路モジュール体３００は、ベース基板３０１が上述したベース基板５と同様に構成され、第２の主面３０１ｂ側にマザー基板３０３等に実装するための接続用端子部１４が形成されているが、この第２の主面３０１ｂに詳細を省略するが第３薄膜積層回路体３０２を実装するための実装用端子部３０４が形成される。

回路モジュール体３００は、ベース基板３０１に対して第３薄膜積層回路体３０２を、上述した薄膜積層回路体・層内部品実装工程ｓ−１７と同様の工程によって第２の主面３０１ｂ上に実装する。回路モジュール体３００は、第３薄膜積層回路体３０２を実装した第２の主面３０１ｂを実装面としてマザー基板３０３に実装される。回路モジュール体３００は、第３薄膜積層回路体３０２が極めて薄厚に形成されることから、第２の主面３０１ｂにさほど大きな凹凸を生じさせることは無い。回路モジュール体３００は、例えばはんだバンプ形成工程やアンダフィル層形成工程が精度よく実施される。

なお、回路モジュール体３００は、第２の主面３０１ｂに複数の第３薄膜積層回路体３０２を実装するようにしてもよく、また上述した回路モジュール体２００のように封止材層１０１内に第２の薄膜積層回路体２０１を埋設するようにしてもよい。

本発明の実施の形態として示す回路モジュール体の縦断面図である。 同回路モジュール体に実装される薄膜積層回路体の縦断面図である。 薄膜積層回路体の製造工程図である。 ベース基板に対する薄膜積層回路体の実装工程図である。 製造工程に用いる保持フィルム材を示し、同図（Ａ）は平面図、同図（Ｂ）は縦断面図である。 保持フィルム材を保持するフォルダ部材の平面図である。 保持フィルム材とフォルダ部材とからなる剥離治具の平面図である。 ダミー基板に剥離層を形成した図である。 実装接続ランドを形成した図である。 第１絶縁層を形成した図である。 シードメタル層を形成した図である。 銅めっき層を形成した図である。 第１配線層を形成した図である。 第２絶縁層を形成した図である。 受け電極を形成した図である。 受動素子を形成した図である。 第２配線層を形成した図である。 第３絶縁層を形成した図である。 第３配線層を形成した図である。 ソルダレジスト層を形成した図である。 外部電極を形成した図である。 剥離層に第５分離スリットを形成した図である。 第１中間体と剥離治具とを組み合わせた図である。 剥離槽に浸漬けした図である。 剥離槽内において剥離槽を介して薄膜積層回路体がダミー基板から剥離する状態を示す図である。 ダミー基板から剥離された第２中間体の縦断面図である。 剥離治具から１個ずつ分離された薄膜積層回路体を示す図である。 ベース基板の縦断面図である。 ベース基板にはんだペーストを印刷する図である。 はんだバンプを形成した図である。 アンダフィル層を形成した図である。 ベース基板に薄膜積層回路体と層内実装部品を実装した図である。 封止材層を形成した図である。 第２の実施の形態として示す回路モジュール体の縦断面図である。 同回路モジュール体の製造工程図である。

符号の説明

１ 回路モジュール体、２ ダミー基板、３ 剥離層、４ 薄膜積層回路体、５ ベース基板、６ 信号配線パターン、７ 電源配線パターン、８ グランドパターン、９ ビア、１０ ソルダレジスト層、１１ 実装用端子部、１２ 半田バンプ、１３ ソルダレジスト層、１４ 接続用端子部、１５ 第１絶縁層、１６ 第２絶縁層、１７ 第３絶縁層、１８ 第１配線層、１９ 第２配線層、２０ 第３配線層、２１ キャパシタ素子、２２ レジスタ素子、２３ インダクタ素子、２４ 実装接続ランド、２５ ソルダレジスト層、２６ 外部電極、２７ アンダフィル層、２８ 第１ビア、２９ 第２ビア、３０ 第３ビア、３１ 保持フィルム材、３２ スリット、３４ フォルダ部材、３５ 剥離治具、３６ 第１金属膜、３７ 第２金属膜、３８ 保護樹脂層、４０ 第１分離スリット、４１ シードメタル層、４２ めっきレジスト層、４３ 銅めっき層、４５ 第２分離スリット、４８ 誘電体、４９ 抵抗体、５２ 第３分離スリット、５４ 第４分離スリット、５５ 第５分離スリット、５６ 第１中間体、５７ 分離スリット、５８ 剥離槽、５９ 剥離液、６０ 第２中間体、６１ メタルマスク、６２ はんだペースト、６４ 開口部、１００ 層内実装部品、１０１ 封止材層、１０２ 中空部、１０３ 積層プレート、１０４ 配線パターン、１０５ 薄膜積層回路体実装領域、１０６ 層内実装部品実装領域、２００ 回路モジュール体、２０１ 第２の薄膜積層回路体、３００ 回路モジュール体、３０１ ベース基板、３０２ 第３の薄膜積層回路体、３０３ マザー基板

Claims (7)

1. 配線層が形成されたベース基板の主面上に、実装用端子部を介して実装した層内実装部品を封止材層に形成した中空部内に封装してなる回路モジュール体において、
   薄膜形成技術により多層の配線層や薄膜素子或いは機能素子を有する上記層内実装部品の付帯回路部及び実装接続ランドを形成した薄膜積層回路体を備え、
   上記実装接続ランドを上記実装用端子部に接続して上記ベース基板の主面上に実装される上記薄膜積層回路体が、上記封止材層の上記中空部内に上記層内実装部品とともに封装されることを特徴とする回路モジュール体。
2. 上記層内実装部品が、ベアチップ、弾性表面波素子或いは微小電子機械部品（MEMS:Micro Electro Mechanical Systems）であり、
   上記薄膜積層回路体が、ダミー基板の主面上に形成した剥離層上に薄膜素子や機能素子を作り込んだ多層の配線層や実装接続ランドを薄膜形成技術によって形成し、上記剥離層介して上記ダミー基板から剥離した薄膜積層回路体であり、
   上記ベース基板に形成した配線層を介して接続されることを特徴とする請求項１に記載の回路モジュール体。
3. 複数の上記薄膜積層回路体を備え、少なくとも１個の上記薄膜積層回路体が上記中空部内に封装されるとともに、他の少なくとも１個の上記薄膜積層回路体が上記ベース基板の主面上に形成した絶縁樹脂層内に埋設されることを特徴とする請求項１に記載の回路モジュール体。
4. 複数の上記薄膜積層回路体を備え、少なくとも１個の上記薄膜積層回路体が上記中空部内に封装されるとともに、他の少なくとも１個の上記薄膜積層回路体が上記ベース基板の相対する他方の主面上に実装されて層間配線によって上記層内実装部品と接続されることを特徴とする請求項１に記載の回路モジュール体。
5. 配線層が形成されたベース基板の主面上に、実装用端子部を介して層内実装部品とこの層内実装部品の付帯回路部を構成する薄膜積層回路体とを実装するとともに、これら層内実装部品と薄膜積層回路体とを封止材層の中空部内に封装してなる回路モジュール体の製造方法であり、
   ダミー基板の平坦化された主面上に剥離層を形成する剥離層形成工程と、上記剥離層上に薄膜形成技術により絶縁層を介して多層の配線層や薄膜素子或いは機能素子を有する上記層内実装部品の付帯回路部及び実装接続ランドを形成する薄膜回路層形成工程と、上記剥離層を溶解する剥離溶液中に浸漬して上記各薄膜積層回路体を上記ダミー基板から剥離する薄膜積層回路体剥離工程とを経て上記薄膜積層回路体を製作する工程と、
   主面上に実装用端子部を形成した上記ベース基板に対して、上記層内実装部品と上記薄膜積層回路体とを実装する工程と、
   上記ベース基板の主面上に、上記層内実装部品と上記薄膜積層回路体とを中空部内に封装して封止材層を形成する工程と
   を有することを特徴とする回路モジュール体の製造方法。
6. 上記層内実装部品が、ベアチップ、弾性表面波素子或いは微小電子機械部品（MEMS:Micro Electro Mechanical Systems）であり、上記ベース基板の主面上に表面実装技術により実装されることを特徴とする請求項５に記載の回路モジュール体の製造方法。
7. 上記薄膜積層回路体の実装工程が、複数の上記薄膜積層回路体を供給して、上記ベース基板に対して、少なくとも１個の第１薄膜積層回路体を上記層内実装部品に隣り合って実装するとともに他の少なくとも１個の第２薄膜積層回路体を上記層内実装部品と離間した位置に実装する工程であり、
   上記封止材層の形成工程が、上記第１薄膜積層回路体を上記薄膜積層回路体とともに上記中空部内に封装するとともに、上記第２薄膜積層回路体を層内に埋設する工程であることを特徴とする請求項５に記載の回路モジュール体の製造方法。

Images