KR101585905B1 - 모듈 및 그 제조 방법 - Google Patents

모듈 및 그 제조 방법 Download PDF

Info

Publication number
KR101585905B1
KR101585905B1 KR1020140027726A KR20140027726A KR101585905B1 KR 101585905 B1 KR101585905 B1 KR 101585905B1 KR 1020140027726 A KR1020140027726 A KR 1020140027726A KR 20140027726 A KR20140027726 A KR 20140027726A KR 101585905 B1 KR101585905 B1 KR 101585905B1
Authority
KR
South Korea
Prior art keywords
photosensitive resin
electrode layer
mounting
wiring board
electrode
Prior art date
Application number
KR1020140027726A
Other languages
English (en)
Other versions
KR20140136863A (ko
Inventor
마사아키 미즈시로
Original Assignee
가부시키가이샤 무라타 세이사쿠쇼
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 무라타 세이사쿠쇼 filed Critical 가부시키가이샤 무라타 세이사쿠쇼
Publication of KR20140136863A publication Critical patent/KR20140136863A/ko
Application granted granted Critical
Publication of KR101585905B1 publication Critical patent/KR101585905B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3494Heating methods for reflowing of solder
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3452Solder masks
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191Disposition
    • H01L2924/19101Disposition of discrete passive components
    • H01L2924/19105Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/18Printed circuits structurally associated with non-printed electric components
    • H05K1/182Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09818Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/099Coating over pads, e.g. solder resist partly over pads
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/11Treatments characterised by their effect, e.g. heating, cooling, roughening
    • H05K2203/1105Heating or thermal processing not related to soldering, firing, curing or laminating, e.g. for shaping the substrate or during finish plating
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/22Secondary treatment of printed circuits
    • H05K3/24Reinforcing the conductive pattern
    • H05K3/243Reinforcing the conductive pattern characterised by selective plating, e.g. for finish plating of pads
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/22Secondary treatment of printed circuits
    • H05K3/24Reinforcing the conductive pattern
    • H05K3/244Finish plating of conductors, especially of copper conductors, e.g. for pads or lands
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/22Secondary treatment of printed circuits
    • H05K3/28Applying non-metallic protective coatings
    • H05K3/284Applying non-metallic protective coatings for encapsulating mounted components
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913Assembling to base an electrical component, e.g., capacitor, etc.
    • Y10T29/49144Assembling to base an electrical component, e.g., capacitor, etc. by metal fusion

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Non-Metallic Protective Coatings For Printed Circuits (AREA)
  • Wire Bonding (AREA)

Abstract

[과제] 감광성 수지와 밀봉 수지층의 간극에 부품과 배선 기판을 접속시키는 땜납이 유출되어 인접하는 실장 전극끼리가 단락되는 것을 방지할 수 있는 모듈을 제공한다.
[해결 수단] 모듈(1)은 배선 기판(2)과, 상기 배선 기판(2)의 한쪽 주면에 형성된 부품 실장용 복수의 실장 전극(3)과, 배선 기판(2)의 한쪽 주면에 실장되고 실장 전극(3)에 땜납 접속된 복수의 부품(4)과, 실장 전극(3)을 구성하는 도금 전극층(3b)이 노출된 상태에서 배선 기판(2)의 한쪽 주면을 피복해서 형성된 감광성 수지인 솔더 레지스트(5)와, 배선 기판(2)의 한쪽 주면에 실장 전극(3)에 접속된 부품(4) 및 솔더 레지스트(5)를 피복해서 형성된 밀봉 수지층(6)을 구비하고, 실장 전극(3)의 도금 전극층(3b)과 솔더 레지스트(5)의 경계에 단면 쐐기 형상의 오목부(9)를 갖고, 밀봉 수지층(6)의 수지가 오목부(9)에 충전되어 있다.

Description

모듈 및 그 제조 방법{MODULE AND METHOD FOR MANUFACTURING THE SAME}
본 발명은 배선 기판에 부품을 실장하고, 그 부품을 밀봉 수지로 피복한 모듈 및 그 모듈의 제조 방법에 관한 것이다.
종래부터, 배선 기판에 땜납을 이용하여 부품이 실장된 모듈이 알려져 있다. 이러한 종류의 모듈은 배선 기판의 표면에 형성된 배선 전극을 보호하거나 하는 목적으로 배선 기판의 주면에 감광성 수지인 솔더 레지스트 등의 보호막이 형성됨과 아울러, 배선 기판에 실장된 부품을 보호하거나 하는 목적으로 솔더 레지스트 및 부품을 피복하는 밀봉 수지가 형성된다. 이와 같은 모듈의 구조에 있어서는 솔더 레지스트와 밀봉 수지의 계면 및 솔더 레지스트와 배선 기판의 계면에 침투한 수분이 모듈을 외부의 마더 기판 등에 실장했을 때에 수증기가 되고, 그 때의 수증기의 팽창력에 의해 이것들의 계면에 간극이 발생하는 경우가 있다. 이와 같은 경우, 모듈의 마더 기판에의 실장 시의 열에 의해 재용융된, 부품과 배선 기판을 접속하는 땜납이 이것들의 계면의 간극으로 유출되어 인접하는 부품 사이 등이 단락되는 소위 땜납 스플래시가 발생한다는 문제가 있었다.
그래서, 특허문헌 1에서는 이 땜납 스플래시의 방지를 목적으로 한 모듈이 개시되어 있다. 이 모듈(100)은 도 10에 나타낸 바와 같이 배선 기판(101)의 한쪽 주면의 외주부 상의 솔더 레지스트(102)를 제거하고, 배선 기판(101)에 실장된 부품(103), 솔더 레지스트(102) 및 상기 솔더 레지스트(102)의 제거에 의해 노출된 배선 기판(101)의 한쪽 주면의 외주부를 밀봉 수지층(104)에 의해 피복하고 있다. 밀봉 수지층(104)과 배선 기판(101)의 밀착력은 솔더 레지스트(102)와 배선 기판(101)의 밀착력보다 강한 것이 알려져 있고, 이와 같이 배선 기판(101)의 외주부의 솔더 레지스트(102)를 제거하고, 배선 기판(101)의 외주부를 밀봉 수지층(104)으로 피복함으로써 모듈(100)의 외부로부터 수분이 침투하는 것을 방지함과 아울러, 밀봉 수지층(104)과 배선 기판(101)의 밀착력을 강하게 할 수 있기 때문에 땜납 스플래시의 원인으로 되는 배선 기판(101)과 밀봉 수지층(104)의 계면에 간극이 발생하는 것을 방지할 수 있다.
일본 특허 공개 2005-183430 호 공보(단락 0030~0040, 도 1 등 참조)
그러나, 종래 모듈(100)의 구조에서도 배선 기판(101)과 밀봉 수지층(104)의 계면에 수분이 침투하여 모듈(100)을 마더 기판에 실장했을 때에 이 계면에 간극이 발생하는 경우가 있다. 그러면, 수분이 증기화됐을 때의 팽창력이 내부의 솔더 레지스트(102)와 밀봉 수지층(104)의 계면에 전달되어 솔더 레지스트(102)와 밀봉 수지층(104)의 계면에 간극이 생길 수 있다. 또한, 밀봉 수지층(104)과 솔더 레지스트(102)의 선팽창계수의 차이 등으로부터 양쪽의 계면에서 박리가 발생해서 간극이 생기는 경우도 있고, 이와 같은 경우에는 땜납 스플래시의 문제가 발생한다.
본 발명은 상술한 과제를 감안하여 이루어진 것이며, 감광성 수지와 밀봉 수지층의 간극에 부품과 배선 기판을 접속시키는 땜납이 유출되어 인접하는 실장 전극끼리가 단락되는 것을 방지할 수 있는 모듈을 제공하는 것을 목적으로 한다.
상술한 목적을 달성하기 위하여 본 발명의 모듈은 배선 기판과, 상기 배선 기판의 한쪽 주면에 형성된 부품 실장용 실장 전극과, 상기 배선 기판의 한쪽 주면에 실장되고 상기 실장 전극에 땜납 접속된 부품과, 적어도 상기 실장 전극의 상기부품과의 접속면이 노출된 상태에서 상기 배선 기판의 한쪽 주면을 피복해서 형성한 감광성 수지와, 상기 배선 기판의 한쪽 주면에 상기 실장 전극에 접속된 상기 부품 및 상기 감광성 수지를 피복해서 형성된 밀봉 수지층을 구비하고, 상기 실장 전극과 상기 감광성 수지의 경계에 단면 쐐기 형상의 오목부를 갖고, 상기 밀봉 수지층의 수지가 상기 오목부에 충전되어 있는 것을 특징으로 하고 있다.
이 경우, 모듈은 부품 실장용 실장 전극과 감광성 수지의 경계에 단면 쐐기 형상의 오목부를 갖고, 상기 오목부에 밀봉 수지층의 수지가 충전된다. 이와 같이 하면, 오목부에 밀봉 수지층의 수지가 충전됨으로써 얻어지는 앵커 효과에 의해 상기 오목부에 있어서 밀봉 수지층과 감광성 수지의 밀착 강도가 향상되기 때문에 밀봉 수지층과 감광성 수지의 계면에 수분이 침투하는 것을 방지할 수 있고, 이것에 의해 모듈을 외부의 마더 기판 등에 실장할 때에 밀봉 수지층과 감광성 수지의 계면에 간극이 발생하는 것을 억제할 수 있다. 또한, 상술한 계면에 간극이 발생했을 경우라도 인접하는 실장 전극 사이를 연결하는 간극의 경로가 일직선 형상으로 이루어지지 않고, 상기 경로가 쐐기 형상의 오목부를 갖는 만큼 길어지기 때문에, 용융된 땜납이 인접하는 실장 전극에 도달해서 양 실장 전극 사이가 단락되는 것을 방지할 수 있다. 또한, 오목부에 발생하는 감광성 수지와 밀봉 수지층의 간극의 경로는 V자 형상으로 이루어지기 때문에 오목부의 간극의 경로 내에서의 용융된 땜납을 막는 효과도 기대할 수 있다.
또한, 상기 실장 전극은 상기 배선 기판 상에 형성된 표면 전극층과, 상기 표면 전극에 적층된 도금 전극층의 2층 구조로 형성되어 있어도 좋다. 예를 들면, 표면 전극층을 Cu층으로 형성함과 아울러 도금 전극층을 Ni/Au층으로 형성하면 도금 전극층에 의해 표면 전극층이 산화 또는 부식되는 것을 방지할 수 있다. 또한, Ni/Au층은 Cu층보다 땜납과의 상호확산계수가 높기 때문에 실장 전극의 땜납의 습윤성이 향상된다.
또한, 상기 한쪽 주면에 직교하는 방향으로부터 본 상기 도금 전극층의 면적이 상기 표면 전극층의 면적보다 작고, 상기 오목부는 상기 도금 전극층과 상기 감광성 수지의 경계에 형성되어 있어도 좋다. 이와 같이, 실장 전극이 표면 전극층과 배선 기판의 한쪽 주면에 직교하는 방향으로부터 본 면적이 표면 전극층보다 작은 도금 전극층으로 구성되어 있는 경우라도 도금 전극층과 감광성 수지의 경계에 단면 쐐기 형상의 오목부가 형성됨으로써 상기와 마찬가지로 상기 오목부에 의해 얻어지는 앵커 효과에 의해 감광성 수지와 밀봉 수지층의 계면의 밀착 강도가 향상되기 때문에 이 계면에 땜납 스플래시의 원인으로 되는 간극이 발생하는 것을 방지할 수 있다. 또한, 감광성 수지와 밀봉 수지층의 계면에 간극이 발생해도 인접하는 실장 전극 사이를 연결하는 간극의 경로가 길어지기 때문에 땜납 스플래시의 발생을 방지할 수 있다.
또한, 상기 도금 전극층이 상기 표면 전극층의 상기 배선 기판과의 접촉면을 제외한 외측면을 피복해서 형성되어 있어도 좋다. 이와 같은 구성에서도 도금 전극층과 감광성 수지의 경계에 단면 쐐기 형상의 오목부가 형성되기 때문에 땜납 스플래시가 발생하는 것을 방지할 수 있다.
상기 실장 전극의 표면이 땜납막으로 피복되어 있어도 좋다. 이와 같이 하면, 땜납막과 감광성 수지의 경계에 단면 쐐기 형상의 오목부가 형성되게 되기 때문에 상기와 마찬가지로 땜납 스플래시가 발생하는 것을 방지할 수 있다.
또한, 상기 감광성 수지의 표면이 조면화되어 있어도 좋다. 이와 같이, 감광성 수지의 표면이 조면화되어 있으면 감광성 수지와 밀봉 수지층의 밀착 강도가 더욱 향상되기 때문에 땜납 스플래시의 방지 효과가 더욱 향상된다.
또한, 상기 배선 기판이 수지 기판, 유리 에폭시 수지 기판, 세라믹 기판 중 어느 하나라도 상관없다. 이 경우, 배선 기판으로서 일반적으로 이용되는 기판을 이용할 수 있기 때문에 실용적이다. 또한, 상기 감광성 수지가 솔더 레지스트라도 좋다. 이 경우, 감광성 수지로서 솔더 레지스트를 이용할 수 있다.
또한, 본 발명의 모듈의 제조 방법은 배선 기판을 준비하는 공정과, 상기 배선 기판의 한쪽 주면에 부품 실장용 실장 전극을 구성하는 표면 전극층을 형성하는 공정과, 상기 배선 기판의 상기 한쪽 주면에 상기 표면 전극층 상에 개구부를 갖는 감광성 수지를 형성하는 공정과, 상기 개구부에 상기 실장 전극을 구성하는 도금 전극층을 형성하는 공정과, 열처리에 의해 상기 감광성 수지를 축합시켜서 상기 감광성 수지와 상기 도금 전극층의 경계에 간극을 형성하는 공정과, 상기 실장 전극의 상기 도금 전극층 표면에 땜납을 도포하는 공정과, 상기 배선 기판의 상기 실장 전극에 부품을 탑재하는 공정과, 리플로에 의한 열처리를 행함으로써 상기 부품과 상기 실장 전극을 땜납 접속시킴과 아울러 상기 감광성 수지를 연화시켜서 상기 감광성 수지와 상기 도금 전극층의 간극에 단면 쐐기 형상의 오목부를 형성하는 공정과, 상기 실장 전극에 실장된 상기 부품 및 상기 감광성 수지를 밀봉 수지에 의해 피복하고, 상기 오목부에 상기 밀봉 수지를 충전해서 밀봉 수지층을 형성하는 공정을 구비하는 것을 특징으로 하고 있다.
이 경우, 열처리에 의해 감광성 수지를 축합시켜서 감광성 수지와 실장 전극을 구성하는 도금 전극층의 경계에 간극을 형성한 후에, 리플로에 의한 열처리를 행함으로써 부품과 실장 전극을 땜납 접속시킴과 아울러, 감광성 수지를 연화시켜서 감광성 수지와 도금 전극층의 간극에 단면 쐐기 형상의 오목부를 형성할 수 있다. 따라서, 실장 전극과 감광성 수지의 경계에 단면 쐐기 형상의 오목부를 갖고 땜납 스플래시를 방지할 수 있는 모듈을 제조할 수 있다.
또한, 본 발명 모듈의 다른 제조 방법은 배선 기판을 준비하는 공정과, 상기 배선 기판의 한쪽 주면에 부품 실장용 실장 전극을 구성하는 표면 전극층을 형성하는 공정과, 상기 배선 기판의 상기 한쪽 주면에 네거티브형 감광성 수지를 형성하는 공정과, 상기 감광성 수지에 대하여 행하는 상기 표면 전극층에 적층되는 상기 실장 전극을 구성하는 도금 전극층을 형성하기 위한 패터닝 노광을 상기 감광성 수지가 완전히 광반응하는 노광량보다 낮은 노광량으로 행하는 공정과, 현상 처리 및 애프터 베이킹을 행하여 상기 감광성 수지의 상기 표면 전극 상의 영역에 개구부를 형성하는 공정과, 상기 개구부에 상기 도금 전극층을 형성하는 공정과, 상기 실장 전극의 상기 도금 전극층 표면에 땜납을 도포하는 공정과, 상기 배선 기판의 상기 실장 전극에 부품을 탑재하는 공정과, 열처리에 의해 상기 부품과 상기 실장 전극을 땜납 접속함과 아울러 상기 감광성 수지의 상기 노광에 의한 미반응 부분을 연화시켜서 상기 감광성 수지와 상기 도금 전극층의 경계에 단면 쐐기 형상의 오목부를 형성하는 공정과, 웨트식 또는 드라이식의 세정 처리에 의해 상기 감광성 수지의 상기 미반응 부분을 제거하는 공정과, 상기 실장 전극에 실장된 상기 부품 및 상기 감광성 수지를 밀봉 수지에 의해 피복하고 상기 오목부에 상기 밀봉 수지를 충전해서 밀봉 수지층을 형성하는 공정을 구비하는 것을 특징으로 하고 있다.
이 경우, 네거티브형 감광성 수지에 대하여 행하는, 표면 전극층에 적층되는 도금 전극층을 형성하기 위한 패터닝 노광을 감광성 수지가 완전히 광반응하는 노광량보다 낮은 노광량으로 행하고, 열처리에 의해 부품과 실장 전극을 땜납 접속함과 아울러 감광성 수지의 노광에 의한 미반응 부분을 연화시켜서 감광성 수지와 도금 전극층의 경계에 단면 쐐기 형상의 오목부를 형성함으로써 실장 전극과 감광성 수지의 경계에 단면 쐐기 형상의 오목부를 갖는 모듈을 제조할 수 있기 때문에, 땜납 스플래시를 방지할 수 있는 모듈을 제조할 수 있다.
또한, 상기 배선 기판의 한쪽 주면에 상기 감광성 수지를 형성한 후에 플라스마 처리에 의해 상기 감광성 수지의 표면을 조면화하는 공정을 더 구비하고 있어도 좋다. 이와 같이 함으로써 감광성 수지와 밀봉 수지층의 밀착 강도가 향상되기 때문에 땜납 스플래시의 방지 효과가 더욱 향상된 모듈을 제조할 수 있다.
[발명의 효과]
본 발명에 의하면, 모듈은 부품 실장용 실장 전극과 감광성 수지의 경계에 단면 쐐기 형상의 오목부를 갖고, 상기 오목부에 밀봉 수지층의 수지가 충전된다. 이와 같이 하면, 오목부에 밀봉 수지층의 수지가 충전됨으로써 얻어지는 앵커 효과에 의해 상기 오목부에 있어서 밀봉 수지층과 감광성 수지의 밀착 강도가 향상되기 때문에 밀봉 수지층과 감광성 수지의 계면에 수분이 침투하는 것을 방지할 수 있고, 이것에 의해 모듈을 외부의 마더 기판 등에 실장할 때에 밀봉 수지층과 감광성 수지의 계면에 간극이 발생하는 것을 방지할 수 있다. 또한, 만일 상술한 계면에 간극이 발생했을 경우라도 인접하는 실장 전극 사이를 연결하는 간극의 경로가 일직선 형상으로 이루어지지 않고, 상기 경로가 쐐기 형상의 오목부를 갖는 만큼 길어지기 때문에, 용융된 땜납이 인접하는 실장 전극에 도달해서 양 실장 전극 사이가 단락되는 것을 방지할 수 있다.
도 1은 본 발명의 제 1 실시형태에 의한 모듈의 단면도이다.
도 2는 도 1의 모듈의 부분 단면도이다.
도 3은 도 1의 모듈의 제조 방법을 설명하기 위한 도면이다.
도 4는 도 1의 모듈의 제조 방법을 설명하기 위한 도면이다.
도 5는 본 발명의 제 2 실시형태에 의한 모듈의 제조 방법의 설명도이다.
도 6은 본 발명의 제 2 실시형태에 의한 모듈의 제조 방법의 설명도이다.
도 7은 본 발명의 제 3 실시형태에 의한 모듈의 부분 단면도이다.
도 8은 본 발명의 제 4 실시형태에 의한 모듈의 부분 단면도이다.
도 9는 본 발명의 제 5 실시형태에 의한 모듈의 부분 단면도이다.
도 10은 종래 모듈의 단면도이다.
<제 1 실시형태>
본 발명의 제 1 실시형태에 의한 모듈(1)에 대해서 도 1 및 도 2를 참조해서 설명한다. 또한, 도 1은 제 1 실시형태에 의한 모듈(1)의 단면도, 도 2는 모듈(1)의 부분 단면 확대도이다.
이 실시형태에 의한 모듈(1)은 도 1에 나타낸 바와 같이 배선 기판(2)과, 그 배선 기판(2)의 한쪽 주면에 형성된 복수의 실장 전극(3)과, 배선 기판(2)의 한쪽 주면에 실장되고 소정의 실장 전극(3)에 땜납 접속된 복수의 부품(4)과, 배선 기판(2)의 한쪽 주면을 피복해서 형성된 감광성 수지의 일례인 솔더 레지스트(5)와, 각 부품(4) 및 솔더 레지스트(5)를 피복해서 형성된 밀봉 수지층(6)을 구비하고, 예를 들면 휴대 전화 등의 전자 기기의 마더 기판에 실장된다.
배선 기판(2)은 각각 유리 에폭시 수지나 저온 동시 소성 세라믹(LTCC) 등의 절연 재료로 형성된 복수의 절연층이 적층되어서 이루어진 다층 기판이며, 상술한 바와 같이 그 한쪽 주면에 각 실장 전극(3)이 형성된다. 또한, 내부에는 비아 도체(도시하지 않음)나 각종 배선 전극(도시하지 않음)이 형성됨과 아울러 다른쪽 주면에는 외부와 접속용의 복수의 외부 전극(7)이 형성된다. 또한, 배선 기판(2)은 단층 기판이라도 상관없다.
각 실장 전극(3)은 도 1 및 도 2에 나타낸 바와 같이 배선 기판(2)의 한쪽 주면 상에 형성된 표면 전극층(3a)과, 그 표면 전극층(3a)에 적층된 도금 전극층(3b)의 2층 구조로 형성되어 있고, 배선 기판(2)의 한쪽 주면에 직교하는 방향으로부터 본 도금 전극층(3b)의 면적이 표면 전극층(3a)의 면적보다 작게 형성된다. 또한, 이 실시형태에서는 표면 전극층(3a)이 Cu, 도금 전극층(3b)이 Ni/Au 도금으로 형성되어 있다.
각 부품(4)은 Si나 GaAs 등으로 형성된 반도체 소자인 IC나, 칩 캐패시터나 칩 인덕터 등의 칩 부품이며, 배선 기판(2)의 한쪽 주면에 주지의 표면 실장 기술 을 이용하여 실장된다. 이때, 각 부품(4)이 갖는 단자가 소정의 실장 전극(3)에 땜납(8)에 의해 접속된다.
솔더 레지스트(5)는 적어도 각 실장 전극(3)의 각 부품(4)과의 접속면이 노출된 상태에서 배선 기판(2)의 한쪽 주면을 피복하고, 각 실장 전극(3) 각각에 있어서 솔더 레지스트(5)와의 경계의, 상기 실장 전극(3)의 접속면 부근의 위치에 단면 쐐기 형상의 오목부(9)가 형성된다. 여기서, 단면 쐐기 형상이란 도 2에 나타낸 바와 같이 배선 기판(2)의 한쪽 주면에 평행한 방향으로부터 본 오목부(9)의 단면 형상이 쐐기형 형상인 것을 가리킨다. 이하, 단면 쐐기 형상이라고 부른다. 구체적으로는, 솔더 레지스트(5)는 표면 전극층(3a)의 표면 중 도금 전극층(3b)과 접촉하지 않는 부분을 피복한 상태에서 배선 기판(2)의 한쪽 주면을 피복하고 있고, 이것에 의해 도금 전극층(3b)과 솔더 레지스트(5)의 경계에 단면 쐐기 형상의 오목부(9)가 형성된다. 또한, 솔더 레지스트(5) 대신에 감광성 폴리이미드 등의 다양한 감광성 수지를 이용해도 좋다.
밀봉 수지층(6)은 예를 들면 에폭시 수지로 형성되고, 배선 기판(2)의 한쪽 주면에 실장된 각 부품(4) 및 솔더 레지스트(5)를 피복해서 형성된다. 이때, 상술한 오목부(9)에도 밀봉 수지층(6)의 수지(본 발명의 밀봉 수지에 상당)가 충전된다.
[모듈(1)의 제조 방법 1]
이어서, 모듈(1)의 제조 방법에 대해서 도 3 및 도 4를 참조해서 설명한다. 또한, 도 3 및 도 4는 모듈(1)의 제조 방법의 설명도이며, 모듈(1)의 부분 단면도이다. 또한, 도 3(a)~(d)는 제조 방법의 각 공정을 나타내고, 도 4(a) 및 (b)는 도 3에 이어지는 각 공정을 나타낸다.
우선, 그 내부에 비아 도체나 각종 배선 전극이 형성된 배선 기판(2)을 준비하고, 그 한쪽 주면에 부품 실장용 실장 전극(3)을 구성하는 복수의 표면 전극층(3a)을 형성함과 아울러 다른쪽 주면에 외부 접속용 복수의 외부 전극(7)을 형성한다. 이때, 각 표면 전극층(3a)을 Cu 등을 포함하는 도체 페이스트를 사용한 인쇄 기술이나, 포토리소그래피 기술 등을 이용한 패턴 에칭에 의해 형성한다. 또한, 각 표면 전극층(3a) 및 각 외부 전극(7)은 적층되기 전의 각 절연층이 단체 상태일 때에 형성해도 상관없다.
이어서, 도 3(a)에 나타낸 바와 같이 배선 기판(2)의 한쪽 주면에 표면 전극층(3a) 상에 개구부(10)를 갖는 솔더 레지스트(5)를 형성한다. 이 경우, 예를 들면 인쇄 기술 등을 이용하여 배선 기판(2)의 한쪽 주면의 전체면에 솔더 레지스트(5)를 형성한 후, 포토리소그래피 기술 등을 이용하여 표면 전극층(3a) 상의 솔더 레지스트(5)를 제거해서 개구부(10)를 형성한다.
이어서, 도 3(b)에 나타낸 바와 같이 솔더 레지스트(5)의 개구부(10)에 실장 전극(3)을 구성하는 도금 전극층(3b)을 형성한다. 구체적으로는, 개구부(10)에 의해 노출된 표면 전극층(3a) 상에 무전해 도금에 의해 Ni막을 성막하고, 마찬가지로 무전해 도금에 의해 Ni막 상에 Au막을 성막하여 Ni/Au막으로 이루어진 도금 전극층(3b)을 표면 전극층(3a) 상에 적층한다.
이어서, 도 3(c)에 나타낸 바와 같이 열처리에 의해 솔더 레지스트(5)의 경화도를 높임과 아울러 솔더 레지스트(5)를 축합시켜서 솔더 레지스트(5)와 도금 전극층(3b)의 경계에 간극(11)을 형성한다. 이때, 도금 전극층(3b) 형성 시에 있어서는 도금 전극층(3b)과 솔더 레지스트(5)가 접착된 상태이기 때문에 상술한 열처리에 의해 도금 전극층(3b)과 솔더 레지스트(5)의 계면 박리를 행한다. 또한, 열처리의 조건은 100℃ 이상, 30분간 이상으로 설정하는 것이 바람직하다.
이어서, 도 3(d)에 나타낸 바와 같이 인쇄 기술 등을 이용하여 도금 전극층(3b) 표면에 땜납(8)을 도포하고, 배선 기판(2)의 소정의 실장 전극(3) 상에 부품 탑재 장치 등을 이용하여 각 부품(4)을 탑재한다.
이어서, 도 4(a)에 나타낸 바와 같이 리플로 노 등을 이용한 열처리를 행함으로써 각 부품(4)과 소정의 실장 전극(3)을 땜납 접속시킴과 아울러 솔더 레지스트(5)를 연화시켜서 솔더 레지스트(5)와 도금 전극층(3b)의 간극(11)에 단면 쐐기 형상의 오목부(9)를 형성한다. 이때, 리플로 노의 온도를 솔더 레지스트(5)가 연화되는 온도인 유리전이온도(예를 들면, 200℃~230℃) 이상으로 설정한다. 이와 같이 함으로써 솔더 레지스트(5)의 개구부(10) 내벽의 경사가 둔화되어 상술한 간극(11)에 단면 쐐기 형상의 오목부(9)가 형성된다.
이어서, 플럭스 잔사 등의 유기물을 웨트식이나 드라이식의 세정 처리에 의해 세정·제거한다. 이때, 웨트식의 세정 처리로서는 예를 들면 유기 용제를 함유하는 세정액에 의한 세정을 들 수 있고, 드라이식의 세정 처리로서는 예를 들면 플라스마 세정을 들 수 있다.
최후에, 도 4(b)에 나타낸 바와 같이 각 부품(4) 및 솔더 레지스트(5)를 에폭시 수지 등에 의해 피복하고, 오목부(9)에 상기 에폭시 수지를 충전해서 밀봉 수지층(6)을 형성함으로써 모듈(1)을 제조한다. 또한, 밀봉 수지층(6)은 도포 방식, 인쇄 방식, 컴프레션 몰드 방식, 트랜스퍼 몰드 방식 등에 의해 형성할 수 있다.
또한, 솔더 레지스트(5)를 형성한 후에 플라스마 처리(플라스마 애싱)에 의해 솔더 레지스트(5)의 표면을 조면화하도록 해도 좋다. 이와 같이 하면, 솔더 레지스트(5)와 밀봉 수지층(6)의 밀착 강도가 더욱 향상되기 때문에 땜납 스플래시의 방지 효과가 더욱 향상된다. 또한, 플라스마 처리로서는 산소 플라스마나 아르곤 플라스마 처리 등을 들 수 있다.
따라서, 상술한 실시형태에 의하면 모듈(1)은 실장 전극(3)을 구성하는 도금 전극층(3b)과 솔더 레지스트(5)의 경계에 단면 쐐기 형상의 오목부(9)를 갖고, 그 오목부(9)에 밀봉 수지층(6)의 수지가 충전된다. 이와 같이 하면, 오목부(9)에 밀봉 수지층(6)의 수지가 충전됨으로써 얻어지는 앵커 효과에 의해 오목부(9)에 있어서 밀봉 수지층(6)과 솔더 레지스트(5)의 밀착 강도가 향상되기 때문에 밀봉 수지층(6)과 솔더 레지스트(5)의 계면에 수분이 침투하는 것을 방지할 수 있고, 이것에 의해 모듈(1)을 외부의 마더 기판 등에 실장할 때에 밀봉 수지층(6)과 솔더 레지스트(5)의 계면에 간극이 발생하는 것을 방지할 수 있다. 또한, 만일 양자의 계면에 간극이 발생했을 경우라도 인접하는 실장 전극(3) 사이를 연결하는 간극의 경로가 일직선 형상으로 이루어지지 않고 오목부(9)에 있어서의 간극의 경로가 V자 형상으로 이루어진만큼 길어지기 때문에, 용융한 땜납(8)이 인접하는 실장 전극(3)에 도달해서 양 실장 전극(3) 사이가 단락되는 것을 방지할 수 있다. 또한, 오목부(9)에 발생하는 간극의 경로가 V자 형상으로 이루어진 것에 의해 오목부(9)의 간극의 경로 내에서의 용융된 땜납(8)을 막는 효과도 기대할 수 있다.
또한, 표면 전극층(3a)이 Cu로 형성됨과 아울러 도금 전극층(3b)이 Ni/Au막으로 형성되기 때문에, 도금 전극층(3b)에 의해 표면 전극층(3a)이 산화 또는 부식되는 것을 방지할 수 있다. 또한 Ni/Au막은 Cu보다 땜납(8)과의 상호확산계수가 높기 때문에 실장 전극(3)의 땜납(8)의 습윤성이 향상된다.
또한, 상술한 모듈(1)의 제조 방법에 의하면 열처리에 의해 솔더 레지스트(5)를 축합시켜서 솔더 레지스트(5)와 실장 전극(3)을 구성하는 도금 전극층(3b)의 경계에 간극(11)을 형성한 후에, 리플로 노 등을 이용한 열처리에 의해 솔더 레지스트(5)와 도금 전극층(3b)의 간극(11)에 단면 쐐기 형상의 오목부(9)를 형성할 수 있기 때문에 땜납 스플래시를 방지할 수 있는 모듈(1)을 제조할 수 있다.
<제 2 실시형태>
본 발명의 제 2 실시형태에 의한 모듈(1)에 대해서 도 5 및 도 6을 참조해서 설명한다. 또한, 도 5 및 도 6은 모듈(1)의 제조 방법의 설명도이며, 각각 모듈(1)의 부분 단면도이다. 또한, 도 5(a)~(e)는 제조 방법의 각 공정을 나타내고, 도 6(a)~(c)은 도 5(e)에 이어지는 각 공정을 나타낸다.
이 실시형태에 의한 모듈(1)이 도 1~도 4를 참조해서 설명한 제 1 실시형태의 모듈과 다른 것은 그 제조 방법이 다른 점이다. 기타 구성은 제 1 실시형태의 모듈(1)과 동일하기 때문에 동일 부호를 붙임으로써 설명을 생략한다. 이하, 그 제조 방법에 대해서 설명한다.
[모듈(1)의 제조 방법 2]
우선, 그 내부에 비아 도체나 각종 배선 전극이 형성된 배선 기판(2)을 준비하고, 그 한쪽 주면에 부품 실장용 실장 전극(3)을 구성하는 복수의 표면 전극층(3a)을 형성함과 아울러 다른쪽 주면에 외부 접속용 복수의 외부 전극(7)을 형성한다. 이때, 각 표면 전극층(3a)을 Cu 등을 포함하는 도체 페이스트를 사용한 인쇄 기술이나, 포토리소그래피 기술 등을 이용한 패턴 에칭에 의해 형성한다. 또한, 각 표면 전극층(3a) 및 각 외부 전극(7)은 적층되기 전의 각 절연층이 단체 상태일 때에 형성해도 상관없다.
이어서, 도 5(a)에 나타낸 바와 같이 인쇄 기술 등을 이용하여 배선 기판(2)의 한쪽 주면의 전체면에 네거티브형 솔더 레지스트(5)를 형성한 후, 도 5(b)에 나타낸 바와 같이 마스크(12)를 이용하여 솔더 레지스트(5)에 대하여 표면 전극층(3a)에 적층되는 도금 전극층(3b)을 형성하기 위한 패터닝 노광을 행한다. 이때, 그 노광량을 솔더 레지스트(5)가 완전히 광반응하는 노광량보다 낮은 노광량, 예를 들면 솔더 레지스트(5)의 광반응도가 80~90% 정도로 되도록 설정한다.
이어서, 도 5(c)에 나타낸 바와 같이 현상 처리 및 애프터 베이킹을 행하여 솔더 레지스트(5)의 표면 전극층(3a) 상의 영역에 개구부(10)를 형성한다.
이어서, 도 5(d)에 나타낸 바와 같이 제 1 실시형태의 모듈(1)의 제조 방법[도 3(b) 참조]과 동일한 요령으로 솔더 레지스트(5)의 개구부(10)에 도금 전극층(3b)을 형성하고, 도 5(e)에 나타낸 바와 같이 도금 전극층(3b)의 표면에 땜납(8)을 도포한다. 이 경우도 제 1 실시형태의 모듈(1)의 제조 방법과 동일한 요령으로 땜납(8)을 도포한다[도 3(d) 참조].
이어서, 도 6(a)에 나타낸 바와 같이 제 1 실시형태의 모듈(1)의 제조 방법[도 4(a) 참조]과 동일한 요령으로 배선 기판(2)의 소정의 실장 전극(3) 상에 각 부품(4)을 탑재하고, 리플로 노 등을 이용한 열처리에 의해 각 부품(4)과 소정의 실장 전극(3)을 땜납 접속시킨다. 이때, 열에 의해 솔더 레지스트(5)의 패터닝 노광에 의한 미반응 부분이 연화됨과 아울러 축합 반응이 진행되어 솔더 레지스트(5)와 도금 전극층(3b)의 경계에 단면 쐐기 형상의 오목부(9)가 형성된다.
이어서, 도 6(b)에 나타낸 바와 같이 제 1 실시형태의 모듈(1)의 제조 방법과 동일한 요령으로 세정 처리를 행한다. 이때, 솔더 레지스트(5)의 패터닝 노광에 의한 미반응 부분을 제거한다. 이때, 오목부(9)의 솔더 레지스트(5)의 미반응 부분이 제거됨으로써 오목부(9)의 깊이가 깊어진다. 최후에, 도 6(c)에 나타낸 바와 같이 제 1 실시형태의 모듈(1)의 제조 방법[도 4(b) 참조]과 동일한 요령으로 밀봉 수지층(6)을 형성하여 모듈(1)을 제조한다. 또한, 이 실시형태에서도 솔더 레지스트(5)를 형성한 후에 플라스마 처리(플라스마 애싱)에 의해 솔더 레지스트(5)의 표면을 조면화하도록 해도 좋다.
이상과 같이, 네거티브형 솔더 레지스트(5)를 이용하여 패터닝 노광 시에 솔더 레지스트(5)의 광미반응 부분을 형성하고, 세정 처리에 의해 상기 미반응 부분을 제거함으로써 솔더 레지스트(5)와 실장 전극(3)을 구성하는 도금 전극층(3b)의 경계에 단면 쐐기 형상의 오목부(9)를 형성할 수 있기 때문에 제 1 실시형태와 마찬가지의 효과를 얻을 수 있는 모듈(1)을 제조할 수 있다.
<제 3 실시형태>
본 발명의 제 3 실시형태에 의한 모듈(1a)에 대해서 도 7을 참조해서 설명한다. 또한, 도 7은 모듈(1a)의 부분 단면도이다.
이 실시형태에 의한 모듈(1a)이 도 1 및 도 2를 참조해서 설명한 제 1 실시형태와 다른 것은 도 7에 나타낸 바와 같이 모듈(1a)이 실장 전극(3)을 구성하는 표면 전극층(3a)과 솔더 레지스트(5)의 경계에 단면 쐐기 형상의 오목부(9)를 갖는 점이다. 기타 구성은 제 1 실시형태와 동일하기 때문에 동일 부호를 붙임으로써 설명을 생략한다.
이와 같이, 솔더 레지스트(5)와 실장 전극(3)을 구성하는 표면 전극층(3a)의 경계에 단면 쐐기 형상의 오목부(9)가 형성된 경우라도 오목부(9)에 밀봉 수지층(6)의 수지가 충전됨으로써 얻어지는 앵커 효과에 의해 상기 오목부에 있어서 밀봉 수지층(6)과 솔더 레지스트의 밀착 강도가 향상되기 때문에 밀봉 수지층(6)과 솔더 레지스트(5)의 계면에 수분이 침투하는 것을 방지할 수 있다. 또한, 만일 밀봉 수지층(6)과 솔더 레지스트(5)의 계면에 수분이 침투하여 이 계면에 간극이 발생했을 경우라도, 오목부(9)에 의해 인접하는 실장 전극(3)을 연결하는 간극의 경로 길이가 제 1 및 제 2 실시형태의 모듈(1)과 마찬가지로 길어지기 때문에 땜납 스플래시를 방지할 수 있다.
또한, 배선 기판(2)의 한쪽 주면에 직교하는 방향으로부터 본 도금 전극층(3b)의 면적을 표면 전극층(3a)의 면적과 대략 동일해지도록 표면 전극층(3a) 및 도금 전극층(3b)을 형성해도 좋다. 또한, 이 경우에는 솔더 레지스트(5)가 표면 전극층(3a)의 측면을 피복한 상태에서 도금 전극층(3b)과 솔더 레지스트(5)의 경계에 오목부(9)를 형성해도 좋다.
<제 4 실시형태>
본 발명의 제 4 실시형태에 의한 모듈(1b)에 대해서 도 8을 참조해서 설명한다. 또한, 도 8은 모듈(1b)의 부분 단면도이다.
이 실시형태에 의한 모듈(1b)이 도 1 및 도 2를 참조해서 설명한 제 1 실시형태의 모듈(1)과 다른 곳은 도 8에 나타낸 바와 같이 실장 전극(3)의 도금 전극층(3b)이 표면 전극층(3a)의 배선 기판(2)과의 접촉면을 제외한 외측면을 피복해서 형성되어 있는 점이다. 기타 구성은 제 1 실시형태의 모듈(1)과 동일하기 때문에 동일 부호를 붙임으로써 설명을 생략한다.
이 경우, 도금 전극층(3b)이 표면 전극층(3a)의 외측면을 피복하고, 표면 전극층(3a)의 측면을 피복하는 도금 전극층(3b)과 솔더 레지스트(5)의 경계에 단면 쐐기 형상의 오목부(9)가 형성된다. 이와 같이 구성해도 제 1 실시형태의 모듈(1)과 동일한 효과를 얻을 수 있다. 또한, 제 1 및 제 2 실시형태의 모듈(1)과 비교해서 도금 전극층(3b)의 표면적이 증가하기 때문에 부품(4)과의 접속 면적이 증가해서 배선 기판(2)[실장 전극(3)]과 부품(4)의 접속 강도가 향상된다.
<제 5 실시형태>
본 발명의 제 5 실시형태의 모듈(1c)에 대해서 도 9를 참조해서 설명한다. 또한, 도 9는 모듈(1c)의 부분 단면도이다.
이 실시형태에 의한 모듈(1c)이 도 8을 참조해서 설명한 제 4 실시형태의 모듈(1b)과 다른 것은 도 9에 나타낸 바와 같이 실장 전극(3)의 표면이 땜납막(8a)으로 피복되어 있는 점이다. 기타 구성은 제 4 실시형태의 모듈(1b)과 동일하기 때문에 동일 부호를 붙임으로써 설명을 생략한다.
이 경우, 실장 전극(3)을 구성하는 도금 전극층(3b)의 표면이 땜납막(8a)으로 피복되고, 땜납막(8a)과 솔더 레지스트(5)의 경계에 단면 쐐기 형상의 오목부(9)가 형성된다. 이와 같이 구성해도 제 4 실시형태와 마찬가지의 효과를 얻을 수 있다.
또한, 본 발명은 상술한 각 실시형태에 한정되는 것은 아니고, 그 취지를 일탈하지 않는 한에 있어서 상술한 것 이외에 다양한 변경을 행하는 것이 가능하다.
또한, 본 발명은 배선 기판에 부품이 땜납 접속되어 이루어지는 다양한 모듈에 적용할 수 있다.
1, 1a, 1b, 1c : 모듈 2 : 배선 기판
3 : 실장 전극 3a : 표면 전극층
3b : 도금 전극층 4 : 부품
5 : 솔더 레지스트(감광성 수지) 6 : 밀봉 수지층
8 : 땜납 8a : 땜납막
9 : 오목부 10 : 개구부
11 : 간극

Claims (11)

  1. 배선 기판과,
    상기 배선 기판의 한쪽 주면에 형성된 부품 실장용 실장 전극과,
    상기 배선 기판의 한쪽 주면에 실장되고 상기 실장 전극에 땜납 접속된 부품과,
    적어도 상기 실장 전극의 상기 부품과의 접속면이 노출된 상태에서 상기 배선 기판의 한쪽 주면을 피복해서 형성된 감광성 수지와,
    상기 배선 기판의 한쪽 주면에 상기 실장 전극에 접속된 상기 부품 및 상기 감광성 수지를 피복해서 형성된 밀봉 수지층을 구비하고,
    상기 실장 전극과 상기 감광성 수지의 경계에 단면 쐐기 형상의 오목부를 갖고,
    상기 밀봉 수지층의 수지가 상기 오목부에 충전되어 있으며,
    상기 오목부에서 상기 감광성 수지의 내벽이 경사져 있으며,
    상기 실장 전극은,
    상기 배선 기판 상에 형성된 표면 전극층과,
    상기 표면 전극층에 적층된 도금 전극층의 2층 구조로 형성되어 있고
    상기 한쪽 주면에 직교하는 방향으로부터 본 상기 도금 전극층의 면적은 상기 표면 전극층의 면적보다 작고,
    상기 오목부는 상기 도금 전극층과 상기 감광성 수지의 경계에 형성되어 있는 것을 특징으로 하는 모듈.
  2. 삭제
  3. 삭제
  4. 제 1 항에 있어서,
    상기 도금 전극층은 상기 표면 전극층의 상기 배선 기판과의 접촉면을 제외한 외측면을 피복해서 형성되는 것을 특징으로 하는 모듈.
  5. 제 1 항에 있어서,
    상기 실장 전극의 표면은 땜납막으로 피복되어 있는 것을 특징으로 하는 모듈.
  6. 제 1 항, 제 4항 및 제 5 항 중 어느 한 항에 있어서,
    상기 감광성 수지의 표면은 조면화되어 있는 것을 특징으로 하는 모듈.
  7. 제 1 항, 제 4항 및 제 5 항 중 어느 한 항에 있어서,
    상기 배선 기판은 수지 기판, 유리 에폭시 수지 기판, 세라믹 기판 중 어느 하나인 것을 특징으로 하는 모듈.
  8. 제 1 항, 제 4항 및 제 5 항 중 어느 한 항에 있어서,
    상기 감광성 수지는 솔더 레지스트인 것을 특징으로 하는 모듈.
  9. 배선 기판을 준비하는 공정과,
    상기 배선 기판의 한쪽 주면에 부품 실장용 실장 전극을 구성하는 표면 전극층을 형성하는 공정과,
    상기 배선 기판의 상기 한쪽 주면에 상기 표면 전극층 상에 개구부를 갖는 감광성 수지를 형성하는 공정과,
    상기 개구부에 상기 실장 전극을 구성하는 도금 전극층을 형성하는 공정과,
    열처리에 의해 상기 감광성 수지를 축합시켜서 상기 감광성 수지와 상기 도금 전극층의 경계에 간극을 형성하는 공정과,
    상기 실장 전극의 상기 도금 전극층 표면에 땜납을 도포하는 공정과,
    상기 배선 기판의 상기 실장 전극에 부품을 탑재하는 공정과,
    리플로에 의한 열처리를 행함으로써 상기 부품과 상기 실장 전극을 땜납 접속시킴과 아울러 상기 감광성 수지를 연화시켜서 상기 감광성 수지와 상기 도금 전극층의 간극에 단면 쐐기 형상의 오목부를 형성하는 공정과,
    상기 실장 전극에 실장된 상기 부품 및 상기 감광성 수지를 밀봉 수지에 의해 피복하고, 상기 오목부에 상기 밀봉 수지를 충전해서 밀봉 수지층을 형성하는 공정을 구비하는 것을 특징으로 하는 모듈의 제조 방법.
  10. 배선 기판을 준비하는 공정과,
    상기 배선 기판의 한쪽 주면에 부품 실장용 실장 전극을 구성하는 표면 전극층을 형성하는 공정과,
    상기 배선 기판의 상기 한쪽 주면에 네거티브형 감광성 수지를 형성하는 공정과,
    상기 감광성 수지에 대하여 행하는 상기 표면 전극층에 적층되는 상기 실장 전극을 구성하는 도금 전극층을 형성하기 위한 패터닝 노광을 상기 감광성 수지가 완전히 광반응하는 노광량보다 낮은 노광량으로 행하는 공정과,
    현상 처리 및 애프터 베이킹을 행하여 상기 감광성 수지의 상기 표면 전극 상의 영역에 개구부를 형성하는 공정과,
    상기 개구부에 상기 도금 전극층을 형성하는 공정과,
    상기 실장 전극의 상기 도금 전극층 표면에 땜납을 도포하는 공정과,
    상기 배선 기판의 상기 실장 전극에 부품을 탑재하는 공정과,
    열처리에 의해 상기 부품과 상기 실장 전극을 땜납 접속함과 아울러 상기 감광성 수지의 상기 노광에 의한 미반응 부분을 연화시켜서 상기 감광성 수지와 상기 도금 전극층의 경계에 단면 쐐기 형상의 오목부를 형성하는 공정과,
    웨트식 또는 드라이식의 세정 처리에 의해 상기 감광성 수지의 상기 미반응 부분을 제거하는 공정과,
    상기 실장 전극에 실장된 상기 부품 및 상기 감광성 수지를 밀봉 수지에 의해 피복하고, 상기 오목부에 상기 밀봉 수지를 충전해서 밀봉 수지층을 형성하는 공정을 구비하는 것을 특징으로 하는 모듈의 제조 방법.
  11. 제 9 항 또는 제 10 항에 있어서,
    상기 배선 기판의 한쪽 주면에 상기 감광성 수지를 형성한 후에 플라스마 처리에 의해 상기 감광성 수지의 표면을 조면화하는 공정을 더 구비하는 것을 특징으로 하는 모듈의 제조 방법.
KR1020140027726A 2013-05-21 2014-03-10 모듈 및 그 제조 방법 KR101585905B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2013107010A JP5754464B2 (ja) 2013-05-21 2013-05-21 モジュールおよびその製造方法
JPJP-P-2013-107010 2013-05-21

Publications (2)

Publication Number Publication Date
KR20140136863A KR20140136863A (ko) 2014-12-01
KR101585905B1 true KR101585905B1 (ko) 2016-01-15

Family

ID=51935261

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140027726A KR101585905B1 (ko) 2013-05-21 2014-03-10 모듈 및 그 제조 방법

Country Status (4)

Country Link
US (1) US9591769B2 (ko)
JP (1) JP5754464B2 (ko)
KR (1) KR101585905B1 (ko)
CN (1) CN104183557B (ko)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102015220676A1 (de) * 2015-10-22 2017-04-27 Zf Friedrichshafen Ag Leiterplatte und Anordnung mit einer Leiterplatte
KR101771822B1 (ko) * 2015-12-29 2017-08-25 삼성전기주식회사 칩 저항 소자 및 칩 저항 소자 어셈블리
CN106132113B (zh) * 2016-07-05 2018-12-07 惠州市金百泽电路科技有限公司 一种覆盖膜保护化金内置元器件pcb板的制作方法
KR102123813B1 (ko) * 2017-08-23 2020-06-18 스템코 주식회사 연성 회로 기판 및 그 제조 방법
JP7202785B2 (ja) * 2018-04-27 2023-01-12 新光電気工業株式会社 配線基板及び配線基板の製造方法
US10861785B2 (en) * 2018-06-18 2020-12-08 Canon Kabushiki Kaisha Electronic module, electronic device, manufacturing method for electronic module, and manufacturing method for electronic device
JP7334198B2 (ja) * 2021-02-01 2023-08-28 プライムプラネットエナジー&ソリューションズ株式会社 電極端子および該電極端子を備えた二次電池

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003229450A (ja) * 2002-01-31 2003-08-15 Fujitsu Ltd 半導体装置及びその製造方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2563336Y2 (ja) * 1992-10-20 1998-02-18 新電元工業株式会社 混成集積回路基板
USRE43509E1 (en) * 1996-12-19 2012-07-17 Ibiden Co., Ltd. Printed wiring board and method for manufacturing the same
JP3346263B2 (ja) * 1997-04-11 2002-11-18 イビデン株式会社 プリント配線板及びその製造方法
TW538279B (en) * 1998-10-23 2003-06-21 Hitachi Ltd A reflective color liquid crystal display apparatus
JP2005183430A (ja) 2003-12-16 2005-07-07 Matsushita Electric Ind Co Ltd 電子部品内蔵モジュール
WO2005093817A1 (ja) * 2004-03-29 2005-10-06 Nec Corporation 半導体装置及びその製造方法
JP4630114B2 (ja) * 2005-04-18 2011-02-09 新光電気工業株式会社 リーダライタ及びその製造方法
JP4753642B2 (ja) * 2005-07-04 2011-08-24 株式会社リコー 電子部品実装体の製造方法
TWI331388B (en) * 2007-01-25 2010-10-01 Advanced Semiconductor Eng Package substrate, method of fabricating the same and chip package
JP5550102B2 (ja) * 2008-01-17 2014-07-16 株式会社村田製作所 電子部品
JP2014216559A (ja) * 2013-04-26 2014-11-17 株式会社デンソー 多層基板およびこれを用いた電子装置

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003229450A (ja) * 2002-01-31 2003-08-15 Fujitsu Ltd 半導体装置及びその製造方法

Also Published As

Publication number Publication date
CN104183557B (zh) 2017-05-03
CN104183557A (zh) 2014-12-03
JP5754464B2 (ja) 2015-07-29
KR20140136863A (ko) 2014-12-01
US20140347822A1 (en) 2014-11-27
JP2014229689A (ja) 2014-12-08
US9591769B2 (en) 2017-03-07

Similar Documents

Publication Publication Date Title
KR101585905B1 (ko) 모듈 및 그 제조 방법
US8181342B2 (en) Method for manufacturing a coreless packaging substrate
US7973397B2 (en) Package substrate having embedded semiconductor chip and fabrication method thereof
JP4361826B2 (ja) 半導体装置
US8590147B2 (en) Method for fabricating circuit board structure with concave conductive cylinders
US8698303B2 (en) Substrate for mounting semiconductor, semiconductor device and method for manufacturing semiconductor device
JP2004023101A (ja) 半導体素子パッケージおよびその製造方法
US20110049707A1 (en) Semiconductor device and method of manufacturing the semiconductor device
US8129829B2 (en) Package substrate having embedded photosensitive semiconductor chip and fabrication method thereof
JP2017050310A (ja) 電子部品装置及びその製造方法
KR20150135046A (ko) 패키지 기판, 패키지 기판의 제조 방법 및 이를 포함하는 적층형 패키지
JP6798076B2 (ja) エンベデッド基板及びエンベデッド基板の製造方法
KR20150065029A (ko) 인쇄회로기판, 그 제조방법 및 반도체 패키지
KR101092945B1 (ko) 패키지 기판, 이를 구비한 전자소자 패키지, 및 패키지 기판 제조 방법
KR20160084666A (ko) 인쇄회로기판, 반도체 패키지 및 이들의 제조방법
US20080212301A1 (en) Electronic part mounting board and method of mounting the same
JP2006019425A (ja) 回路モジュール体及びその製造方法
KR101086835B1 (ko) 임베디드 인쇄회로기판 및 그 제조 방법
KR101067063B1 (ko) 인쇄회로기판 제조용 캐리어와 그 제조방법 및 이를 이용한 인쇄회로기판의 제조방법
JP2007227961A (ja) 半導体搭載基板とそれを用いた半導体パッケージ並びにそれらの製造方法
JP6557481B2 (ja) 電子装置
JP2022080214A (ja) 配線基板、半導体装置及び配線基板の製造方法
JP5226111B2 (ja) Icモジュール及びその製造方法、並びにicモジュールを用いる埋め込み印刷回路基板及びその製造方法
KR20100019000A (ko) 칩 내장 기판의 패드와 기판을 접속 제조하는 방법 및 이를적용한 다기능 인쇄회로기판
KR20090026615A (ko) Bga 패키지용 기판 및 그의 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20190107

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20200103

Year of fee payment: 5