JP2014229689A - モジュールおよびその製造方法 - Google Patents

モジュールおよびその製造方法 Download PDF

Info

Publication number
JP2014229689A
JP2014229689A JP2013107010A JP2013107010A JP2014229689A JP 2014229689 A JP2014229689 A JP 2014229689A JP 2013107010 A JP2013107010 A JP 2013107010A JP 2013107010 A JP2013107010 A JP 2013107010A JP 2014229689 A JP2014229689 A JP 2014229689A
Authority
JP
Japan
Prior art keywords
wiring board
photosensitive resin
mounting
electrode layer
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2013107010A
Other languages
English (en)
Other versions
JP5754464B2 (ja
Inventor
水白　雅章
Masaaki Mizushiro
雅章 水白
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Priority to JP2013107010A priority Critical patent/JP5754464B2/ja
Priority to KR1020140027726A priority patent/KR101585905B1/ko
Priority to CN201410103813.3A priority patent/CN104183557B/zh
Priority to US14/223,235 priority patent/US9591769B2/en
Publication of JP2014229689A publication Critical patent/JP2014229689A/ja
Application granted granted Critical
Publication of JP5754464B2 publication Critical patent/JP5754464B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3494—Heating methods for reflowing of solder
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3452—Solder masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/099—Coating over pads, e.g. solder resist partly over pads
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/11—Treatments characterised by their effect, e.g. heating, cooling, roughening
    • H05K2203/1105—Heating or thermal processing not related to soldering, firing, curing or laminating, e.g. for shaping the substrate or during finish plating
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/24—Reinforcing the conductive pattern
    • H05K3/243—Reinforcing the conductive pattern characterised by selective plating, e.g. for finish plating of pads
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/24—Reinforcing the conductive pattern
    • H05K3/244—Finish plating of conductors, especially of copper conductors, e.g. for pads or lands
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings
    • H05K3/284—Applying non-metallic protective coatings for encapsulating mounted components
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y10T29/49144—Assembling to base an electrical component, e.g., capacitor, etc. by metal fusion

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Non-Metallic Protective Coatings For Printed Circuits (AREA)
  • Wire Bonding (AREA)

Abstract

【課題】感光性樹脂と封止樹脂層との隙間に部品と配線基板とを接続する半田が流出して、隣接する実装電極同士が短絡するのを防止することができるモジュールを提供する。
【解決手段】モジュール１は、配線基板２と、該配線基板２の一方主面に形成された部品実装用の複数の実装電極３と、配線基板２の一方主面に実装され、実装電極３に半田接続された複数の部品４と、実装電極３を構成するめっき電極層３ｂが露出した状態で、配線基板２の一方主面を被覆して設けられた感光性樹脂であるソルダーレジスト５と、配線基板２の一方主面に実装電極３に接続された部品４およびソルダーレジスト５を被覆して設けられた封止樹脂層６とを備え、実装電極３のめっき電極層３ｂとソルダーレジスト５との境界に断面楔形状の凹部９を有し、封止樹脂層６の樹脂が、凹部９に充填されている。
【選択図】図２

Description

本発明は、配線基板に部品を実装し、該部品を封止樹脂で被覆したモジュールおよびこのモジュールの製造方法に関する。
従来より、配線基板に半田を用いて部品が実装されたモジュールが知られている。この種のモジュールは、配線基板の表面に形成された配線電極を保護するなどの目的で、配線基板の主面に感光性樹脂であるソルダーレジストなどの保護膜が形成されるとともに、配線基板に実装された部品を保護するなどの目的で、ソルダーレジストおよび部品を被覆する封止樹脂が設けられる。このようなモジュールの構造においては、ソルダーレジストと封止樹脂との界面およびソルダーレジストと配線基板との界面に浸透した水分が、モジュールを外部のマザー基板等に実装した際に水蒸気となって、そのときの水蒸気の膨張力により、これらの界面に隙間が発生する場合がある。このような場合、モジュールのマザー基板への実装時の熱により再溶融した、部品と配線基板とを接続する半田が、これらの界面の隙間に流れ出し、隣接する部品間などが短絡する、所謂、半田スプラッシュが発生するという問題があった。
そこで、特許文献１では、この半田スプラッシュの防止を目的としたモジュールが開示されている。このモジュール１００は、図１０に示すように、配線基板１０１の一方主面の外周部上のソルダーレジスト１０２を除去して、配線基板１０１に実装された部品１０３、ソルダーレジスト１０２および該ソルダーレジスト１０２の除去により露出した配線基板１０１の一方主面の外周部を、封止樹脂層１０４により被覆している。封止樹脂層１０４と配線基板１０１との密着力は、ソルダーレジスト１０２と配線基板１０１との密着力よりも強いことが知られており、このように、配線基板１０１の外周部のソルダーレジスト１０２を除去して、配線基板１０１の外周部を封止樹脂層１０４で被覆することで、モジュール１００の外部から水分が浸透するのを防止するとともに、封止樹脂層１０４と配線基板１０１との密着力を強くすることができるため、半田スプラッシュの原因となる配線基板１０１と封止樹脂層１０４との界面に隙間が発生するのを防止することができる。
特開２００５−１８３４３０号公報（段落００３０〜００４０、図１等参照）
しかしながら、従来のモジュール１００の構造でも、配線基板１０１と封止樹脂層１０４との界面に水分が浸透して、モジュール１００をマザー基板に実装した際に、この界面に隙間が発生する場合がある。そうすると、水分が蒸気化したときの膨張力が、内部のソルダーレジスト１０２と封止樹脂層１０４との界面に伝搬し、ソルダーレジスト１０２と封止樹脂層１０４との界面に隙間ができる。また、封止樹脂層１０４とソルダーレジスト１０２との線膨張係数の違いなどから両者の界面で剥離が生じて隙間ができる場合もあり、このような場合には、半田スプラッシュの問題が発生する。
本発明は、上記した課題に鑑みてなされたものであり、感光性樹脂と封止樹脂層との隙間に部品と配線基板とを接続する半田が流出して、隣接する実装電極同士が短絡するのを防止することができるモジュールを提供することを目的とする。
上記した目的を達成するために、本発明のモジュールは、配線基板と、前記配線基板の一方主面に形成された部品実装用の実装電極と、前記配線基板の一方主面に実装され、前記実装電極に半田接続された部品と、少なくとも前記実装電極の前記部品との接続面が露出した状態で、前記配線基板の一方主面を被覆して設けられた感光性樹脂と、前記配線基板の一方主面に前記実装電極に接続された前記部品および前記感光性樹脂を被覆して設けられた封止樹脂層とを備え、前記実装電極と前記感光性樹脂との境界に断面楔形状の凹部を有し、前記封止樹脂層の樹脂が、前記凹部に充填されていることを特徴としている。
この場合、モジュールは、部品実装用の実装電極と感光性樹脂との境界に断面楔形状の凹部を有し、該凹部に封止樹脂層の樹脂が充填される。このようにすると、凹部に封止樹脂層の樹脂が充填されることにより得られるアンカー効果で、当該凹部において、封止樹脂層と感光性樹脂との密着強度が向上するため、封止樹脂層と感光性樹脂との界面に水分が浸透するのを防止することができ、これにより、モジュールを外部のマザー基板等に実装する際に封止樹脂層と感光性樹脂との界面に隙間が発生するのを抑制することができる。また、上記した界面に隙間が発生した場合であっても、隣接する実装電極間を繋ぐ隙間の経路が一直線状にならず、該経路が、楔形状の凹部を有する分、長くなるため、溶融した半田が、隣接する実装電極に到達して両実装電極間が短絡するのを防止することができる。さらに、凹部に発生する感光性樹脂と封止樹脂層との隙間の経路はＶ字状になるため、凹部の隙間の経路中で溶融した半田をせき止める効果も期待できる。
また、前記実装電極は、前記配線基板上に形成された表面電極層と、前記表面電極に積層されためっき電極層との２層構造で形成されていてもよい。例えば、表面電極層をＣｕ層で形成するとともに、めっき電極層をＮｉ／Ａｕ層で形成すると、めっき電極層により表面電極層が酸化または腐食するのを防止することができる。また、Ｎｉ／Ａｕ層はＣｕ層よりも半田との相互拡散係数が高いため、実装電極の半田の濡れ性が向上する。
また、前記一方主面に直交する方向から見た前記めっき電極層の面積が、前記表面電極層の面積よりも小さく、前記凹部は、前記めっき電極層と前記感光性樹脂との境界に形成されていてもよい。このように、実装電極が、表面電極と、配線基板の一方主面に直交する方向から見た面積が表面電極層よりも小さいめっき電極層とで構成されている場合であっても、めっき電極層と感光性樹脂との境界に断面楔形状の凹部が形成することにより、上記同様、当該凹部により得られるアンカー効果で、感光性樹脂と封止樹脂層との界面の密着強度が向上するため、この界面に半田スプラッシュの原因となる隙間が発生するのを防止することができる。また、感光性樹脂と封止樹脂層との界面に隙間が発生しても、隣接する実装電極間を繋ぐ隙間の経路が長くなるため、半田スプラッシュの発生を防止することができる。
また、前記めっき電極層が、前記表面電極層の前記配線基板との接触面を除く外側面を被覆して形成されていてもよい。このような構成でも、めっき電極層と感光性樹脂との境界で断面楔形状の凹部が形成されるため、半田スプラッシュが発生するのを防止することができる。
前記実装電極の表面が、半田膜で被覆されていてもよい。このようにすると、半田膜と感光性樹脂との境界に断面楔形状の凹部が形成されることになるため、上記同様、半田スプラッシュが発生するのを防止することができる。
また、前記感光性樹脂の表面が粗面化されていてもよい。このように、感光性樹脂の表面が粗面化されていると、感光性樹脂と封止樹脂層との密着強度がさらに向上するため、半田スプラッシュの防止効果がさらに向上する。
また、前記配線基板が、樹脂基板、ガラスエポキシ樹脂基板、セラミック基板のいずれかであってもかまわない。この場合、配線基板として一般的に用いられる基板を用いることができるため実用的である。また、前記感光性樹脂が、ソルダーレジストであってもよい。この場合、感光性樹脂としてソルダーレジストを用いることができる。
また、本発明のモジュールの製造方法は、配線基板を準備する工程と、前記配線基板の一方主面に部品実装用の実装電極を構成する表面電極層を形成する工程と、前記配線基板の前記一方主面に、前記表面電極層上に開口部を有する感光性樹脂を形成する工程と、前記開口部に前記実装電極を構成するめっき電極層を形成する工程と、熱処理により前記感光性樹脂を縮合させて、前記感光性樹脂と前記めっき電極層との境界に間隙を形成する工程と、前記実装電極の前記めっき電極層表面に半田を塗布する工程と、前記配線基板の前記実装電極に部品を搭載する工程と、リフローによる熱処理を行うことにより、前記部品と前記実装電極とを半田接続させるとともに、前記感光性樹脂を軟化させて、前記感光性樹脂と前記めっき電極層との間隙に断面楔形状の凹部を形成する工程と、前記実装電極に実装された前記部品および前記感光性樹脂を封止樹脂により被覆し、前記凹部に前記封止樹脂を充填して封止樹脂層を形成する工程とを備えることを特徴としている。
この場合、熱処理により感光性樹脂を縮合させて、感光性樹脂と実装電極を構成するめっき電極層との境界に間隙を形成した上で、リフローによる熱処理を行うことにより、部品と実装電極とを半田接続させるとともに、感光性樹脂を軟化させて、感光性樹脂とめっき電極層との間隙に断面楔形状の凹部を形成することができる。したがって、実装電極と感光性樹脂との境界に断面楔形状の凹部を有し、半田スプラッシュを防止することができるモジュールを製造することができる。
また、本発明のモジュールの他の製造方法は、配線基板を準備する工程と、前記配線基板の一方主面に部品実装用の実装電極を構成する表面電極層を形成する工程と、前記配線基板の前記一方主面に、ネガ型の感光性樹脂を形成する工程と、前記感光性樹脂に対して行う、前記表面電極層に積層される前記実装電極を構成するめっき電極層を形成するためのパターンニング露光を、前記感光性樹脂が完全に光反応する露光量よりも低い露光量で行う工程と、現像処理およびアフターベーキングを行って、前記感光性樹脂の前記表面電極上の領域に開口部を形成する工程と、前記開口部に前記めっき電極層を形成する工程と、前記実装電極の前記めっき電極層表面に半田を塗布する工程と、前記配線基板の前記実装電極に部品を搭載する工程と、熱処理により、前記部品と前記実装電極とを半田接続するとともに、前記感光性樹脂の前記露光による未反応部分を軟化させて前記感光性樹脂と前記めっき電極層との境界に断面楔形状の凹部を形成する工程と、ウェット式またはドライ式の洗浄処理により、前記感光性樹脂の前記未反応部分を除去する工程と、前記実装電極に実装された前記部品および前記感光性樹脂を封止樹脂により被覆し、前記凹部に前記封止樹脂を充填して封止樹脂層を形成する工程とを備えることを特徴としている。
この場合、ネガ型の感光性樹脂に対して行う、表面電極層に積層されるめっき電極層を形成するためのパターンニング露光を、感光性樹脂が完全に光反応する露光量よりも低い露光量で行い、熱処理により、部品と実装電極とを半田接続するとともに、感光性樹脂の露光による未反応部分を軟化させて感光性樹脂とめっき電極層との境界に断面楔形状の凹部を形成することで、実装電極と感光性樹脂との境界に、断面楔形状の凹部を有するモジュールを製造することができるため、半田スプラッシュを防止することができるモジュールを製造することができる。
また、前記配線基板の一方主面に前記感光性樹脂を形成した後に、プラズマ処理により前記感光性樹脂の表面を粗面化する工程をさらに備えていてもよい。このようにすることで、感光性樹脂と封止樹脂層との密着強度が向上するため、半田スプラッシュの防止効果がさらに向上したモジュールを製造することができる。
本発明によれば、モジュールは、部品実装用の実装電極と感光性樹脂との境界に断面楔形状の凹部を有し、該凹部に封止樹脂層の樹脂が充填される。このようにすると、凹部に封止樹脂層の樹脂が充填されることにより得られるアンカー効果で、当該凹部において、封止樹脂層と感光性樹脂との密着強度が向上するため、封止樹脂層と感光性樹脂との界面に水分が浸透するのを防止することができ、これにより、モジュールを外部のマザー基板等に実装する際に封止樹脂層と感光性樹脂との界面に隙間が発生するのを防止することができる。また、仮に、上記した界面に隙間が発生した場合であっても、隣接する実装電極間を繋ぐ隙間の経路が一直線状にならず、該経路が、楔形状の凹部を有する分、長くなるため、溶融した半田が、隣接する実装電極に到達して両実装電極間が短絡するのを防止することができる。
本発明の第１実施形態にかかるモジュールの断面図である。 図１のモジュールの部分断面図である。 図１のモジュールの製造方法を説明するための図である。 図１のモジュールの製造方法を説明するための図である。 本発明の第２実施形態にかかるモジュールの製造方法の説明図である。 本発明の第２実施形態にかかるモジュールの製造方法の説明図である。 本発明の第３実施形態にかかるモジュールの部分断面図である。 本発明の第４実施形態にかかるモジュールの部分断面図である。 本発明の第５実施形態にかかるモジュールの部分断面図である。 従来のモジュールの断面図である。
＜第１実施形態＞
本発明の第１実施形態にかかるモジュール１について、図１および図２を参照して説明する。なお、図１は第１実施形態にかかるモジュール１の断面図、図２はモジュール１の部分断面拡大図である。
この実施形態にかかるモジュールは１、図１に示すように、配線基板２と、該配線基板２の一方主面に形成された複数の実装電極３と、配線基板２の一方主面に実装され、所定の実装電極３に半田接続された複数の部品４と、配線基板２の一方主面を被覆して設けられた感光性樹脂の一例であるソルダーレジスト５と、各部品４およびソルダーレジスト５を被覆して設けられた封止樹脂層６とを備え、例えば、携帯電話などの電子機器のマザー基板に実装される。
配線基板２は、それぞれ、ガラスエポキシ樹脂や低温同時焼成セラミック（ＬＴＣＣ）などの絶縁材料で形成された複数の絶縁層が積層されて成る多層基板であり、上記したように、その一方主面に各実装電極３が形成される。また、内部にはビア導体（図示せず）や各種配線電極（図示せず）が形成されるとともに、他方主面には、外部との接続用の複数の外部電極７が形成される。なお、配線基板２は、単層基板であってもかまわない。
各実装電極３は、図１および図２に示すように、配線基板２の一方主面上に形成された表面電極層３ａと、該表面電極層３ａに積層されためっき電極層３ｂとの２層構造で形成されており、配線基板２の一方主面に直交する方向から見ためっき電極層３ｂの面積が、表面電極層３ａの面積よりも小さく形成される。なお、この実施形態では、表面電極層３ａがＣｕ、めっき電極層３ｂがＮｉ／Ａｕめっきで形成されている。
各部品４は、ＳｉやＧａＡｓなどで形成された半導体素子であるＩＣや、チップキャパシタやチップインダクタなどのチップ部品であり、配線基板２の一方主面に周知の表面実装技術を用いて実装される。このとき、各部品４が有する端子が所定の実装電極３に半田８により接続される。
ソルダーレジスト５は、少なくとも各実装電極３の各部品４との接続面が露出した状態で、配線基板２の一方主面を被覆し、各実装電極３それぞれにおいて、ソルダーレジスト５との境界の、当該実装電極３の接続面寄りの位置に断面楔形状の凹部９が形成される。ここで、断面楔形状とは、図２に示すように、配線基板２の一方主面に平行な方向から見た凹部９の断面形状が楔型の形状であることを指す。以下、断面楔形状と呼ぶ。具体的には、ソルダーレジスト５は、表面電極層３ａの表面のうち、めっき電極層３ｂと接触していない部分を被覆した状態で、配線基板２の一方主面を被覆しており、これにより、めっき電極層３ｂとソルダーレジスト５との境界に、断面楔形状の凹部９が形成される。なお、ソルダーレジスト５に代えて、感光性ポリイミドなどの種々の感光性樹脂を用いてもよい。
封止樹脂層６は、例えば、エポキシ樹脂で形成され、配線基板２の一方主面に実装された各部品４およびソルダーレジスト５を被覆して設けられる。このとき、上記した凹部９にも、封止樹脂層６の樹脂（本発明の封止樹脂に相当）が充填される。
（モジュール１の製造方法１）
次に、モジュール１の製造方法について、図３および図４を参照して説明する。なお、図３および図４はモジュール１の製造方法の説明図であり、モジュール１の部分断面図である。また、図３（ａ）〜（ｄ）は製造方法の各工程を示し、図４（ａ）および（ｂ）は、図３に続く各工程を示す。
まず、その内部にビア導体や各種配線電極が形成された配線基板２を準備し、その一方主面に部品実装用の実装電極３を構成する複数の表面電極層３ａを形成するとともに、他方主面に外部接続用の複数の外部電極７を形成する。このとき、各表面電極層３ａを、Ｃｕなどを含む導体ペーストを使用した印刷技術や、フォトリソグラフィ技術などを用いたパターンエッチングにより形成する。なお、各表面電極層３ａおよび各外部電極７は、積層される前の各絶縁層が単体状態のときに形成してもかまわない。
次に、図３（ａ）に示すように、配線基板２の一方主面に、表面電極層３ａ上に開口部１０を有するソルダーレジスト５を形成する。この場合、例えば、印刷技術などを用いて配線基板２の一方主面の全面にソルダーレジスト５を形成した後、フォトリソグラフィ技術などを用いて表面電極層３ａ上のソルダーレジスト５を除去して開口部１０を形成する。
次に、図３（ｂ）に示すように、ソルダーレジスト５の開口部１０に実装電極３を構成するめっき電極層３ｂを形成する。具体的には、開口部１０により露出した表面電極層３ａ上に無電解めっきにより、Ｎｉ膜を成膜し、同じく、無電解めっきにより、Ｎｉ膜上にＡｕ膜を成膜して、Ｎｉ／Ａｕ膜から成るめっき電極層３ｂを表面電極層３ａ上に積層する。
次に、図３（ｃ）に示すように、熱処理により、ソルダーレジスト５の硬化度を上げるとともに、ソルダーレジスト５を縮合させて、ソルダーレジスト５とめっき電極層３ｂとの境界に間隙１１を形成する。このとき、めっき電極層３ｂ形成時においては、めっき電極層３ｂとソルダーレジスト５とが接着した状態であるため、上記した熱処理により、めっき電極層３ｂとソルダーレジスト５との界面剥離を行う。なお、熱処理の条件は、１００℃以上、３０分間以上に設定するのが好ましい。
次に、図３（ｄ）に示すように、印刷技術などを用いて、めっき電極層３ｂ表面に半田８を塗布し、配線基板２の所定の実装電極３上に、部品搭載装置などを用いて各部品４を搭載する。
次に、図４（ａ）に示すように、リフロー炉などを用いた熱処理を行うことで、各部品４と所定の実装電極３とを半田接続させるとともに、ソルダーレジスト５を軟化させて、ソルダーレジスト５とめっき電極層３ｂとの間隙１１に断面楔形状の凹部９を形成する。このとき、リフロー炉の温度を、ソルダーレジスト５の軟化する温度であるガラス転移温度（例えば、２００℃〜２３０℃）以上に設定する。このようにすることで、ソルダーレジスト５の開口部１０の内壁の傾斜が鈍化し、上記した間隙１１に断面楔形状の凹部９が形成される。
次に、フラックスの残渣等の有機物を、ウェット式やドライ式の洗浄処理により洗浄・除去する。このとき、ウェット式の洗浄処理としては、例えば、有機溶剤を含有する洗浄液による洗浄が挙げられ、ドライ式の洗浄処理としては、例えば、プラズマ洗浄が挙げられる。
最後に、図４（ｂ）に示すように、各部品４およびソルダーレジスト５を、エポキシ樹脂などにより被覆し、凹部９に当該エポキシ樹脂を充填して封止樹脂層６を形成することでモジュール１を製造する。なお、封止樹脂層６は、塗布方式、印刷方式、コンプレッションモールド方式、トランスファモールド方式などにより形成することができる。
なお、ソルダーレジスト５を形成した後に、プラズマ処理（プラズマアッシング）により、ソルダーレジスト５の表面を粗面化するようにしてもよい。このようにすると、ソルダーレジスト５と封止樹脂層６との密着強度がさらに向上するため、半田スプラッシュの防止効果がさらに向上する。なお、プラズマ処理としては、酸素プラズマやアルゴンプラズマ処理などが挙げられる。
したがって、上記した実施形態によれば、モジュール１は、実装電極３を構成するめっき電極層３ｂとソルダーレジスト５との境界に断面楔形状の凹部９を有し、該凹部９に封止樹脂層６の樹脂が充填される。このようにすると、凹部９に封止樹脂層６の樹脂が充填されることにより得られるアンカー効果で、凹部９において、封止樹脂層６とソルダーレジスト５との密着強度が向上するため、封止樹脂層６とソルダーレジスト５との界面に水分が浸透するのを防止することができ、これにより、モジュール１を外部のマザー基板等に実装する際に封止樹脂層６とソルダーレジスト５との界面に隙間が発生するのを防止することができる。また、仮に両者の界面に隙間が発生した場合であっても、隣接する実装電極３間を繋ぐ隙間の経路が一直線状にならず、凹部９における隙間の経路がＶ字状になる分だけ、長くなるため、溶融した半田８が、隣接する実装電極３に到達して両実装電極３間が短絡するのを防止することができる。さらに、凹部９に発生する隙間の経路がＶ字状になることにより、凹部９の隙間の経路中で溶融した半田８をせき止める効果も期待できる。
また、表面電極層３ａがＣｕで形成されるとともに、めっき電極層３ｂがＮｉ／Ａｕ膜で形成されるため、めっき電極層３ｂにより表面電極層３ａが酸化または腐食するのを防止することができる。また、Ｎｉ／Ａｕ膜はＣｕよりも半田８との相互拡散係数が高いため、実装電極３の半田８の濡れ性が向上する。
また、上記したモジュール１の製造方法によれば、熱処理によりソルダーレジスト５を縮合させて、ソルダーレジスト５と実装電極３を構成するめっき電極層３ｂとの境界に間隙１１を形成した上で、リフロー炉などを用いた熱処理により、ソルダーレジスト５とめっき電極層３ｂとの間隙１１に、断面楔形状の凹部９を形成することができるため、半田スプラッシュを防止することができるモジュール１を製造することができる。
＜第２実施形態＞
本発明の第２実施形態にかかるモジュール１について、図５および図６を参照して説明する。なお、図５および図６はモジュール１の製造方法の説明図であり、それぞれモジュール１の部分断面図である。また、図５（ａ）〜（ｅ）は製造方法の各工程を示し、図６（ａ）〜（ｃ）は図５（ｅ）に続く各工程を示す。
この実施形態にかかるモジュール１が、図１〜図４を参照して説明した第１実施形態のモジュールと異なるところは、その製造方法が異なる点である。その他の構成は第１実施形態のモジュール１と同じであるため、同一符号を付すことにより説明を省略する。以下、その製造方法について説明する。
（モジュール１の製造方法２）
まず、その内部にビア導体や各種配線電極が形成された配線基板２を準備し、その一方主面に部品実装用の実装電極３を構成する複数の表面電極層３ａを形成するとともに、他方主面に外部接続用の複数の外部電極７を形成する。このとき、各表面電極層３ａを、Ｃｕなどを含む導体ペーストを使用した印刷技術や、各表面電極層３ａを、Ｃｕなどを含む導体ペーストを使用した印刷技術や、フォトリソグラフィ技術などを用いたパターンエッチングにより形成する。なお、各表面電極層３ａおよび各外部電極７は、積層される前の各絶縁層が、単体状態のときに形成してもかまわない。
次に、図５（ａ）に示すように、印刷技術などを用いて配線基板２の一方主面の全面にネガ型のソルダーレジスト５を形成した後、図５（ｂ）に示すように、マスク１２を用いて、ソルダーレジスト５に対して、表面電極層３ａに積層されるめっき電極層３ｂを形成するためのパターンニング露光を行う。このとき、その露光量をソルダーレジスト５が完全に光反応する露光量よりも低い露光量、例えば、ソルダーレジスト５の光反応度が８０〜９０％程度になるように設定する。
次に、図５（ｃ）に示すように、現像処理およびアフターベーキングを行って、ソルダーレジスト５の表面電極層３ａ上の領域に開口部１０を形成する。
次に、図５（ｄ）に示すように、第１実施形態のモジュール１の製造方法（図３（ｂ）参照）と同じ要領で、ソルダーレジスト５の開口部１０にめっき電極層３ｂを形成し、図５（ｅ）に示すように、めっき電極層３ｂの表面に半田８を塗布する。この場合も第１実施形態のモジュール１の製造方法と同じ要領で半田８を塗布する（図３（ｄ）参照）。
次に、図６（ａ）に示すように、第１実施形態のモジュール１の製造方法（図４（ａ）参照）と同じ要領で、配線基板２の所定の実装電極３上に、各部品４を搭載し、リフロー炉などを用いた熱処理により、各部品４と所定の実装電極３とを半田接続させる。このとき、熱によりソルダーレジスト５のパターニング露光による未反応部分が軟化するとともに縮合反応が進んで、ソルダーレジスト５とめっき電極層３ｂとの境界に断面楔形状の凹部９が形成される。
次に、図６（ｂ）に示すように、第１実施形態のモジュール１の製造方法と同じ要領で洗浄処理を行う。このとき、ソルダーレジスト５のパターンニング露光による未反応部分を除去する。このとき、凹部９のソルダーレジスト５の未反応部分が除去されることにより、凹部９の深さが深くなる。最後に、図６（ｃ）に示すように、第１実施形態のモジュール１の製造方法（図４（ｂ）参照）と同じ要領で、封止樹脂層６を形成して、モジュール１を製造する。なお、この実施形態でも、ソルダーレジスト５を形成した後に、プラズマ処理（プラズマアッシング）により、ソルダーレジスト５の表面を粗面化するようにしてもよい。
以上のように、ネガ型のソルダーレジスト５を用いて、パターンニング露光時に、ソルダーレジスト５の光未反応部分を形成して、洗浄処理により当該未反応部分を除去することで、ソルダーレジスト５と実装電極３を構成するめっき電極層３ｂとの境界に断面楔形状の凹部９を形成することができるため、第１実施形態と同様の効果を得ることができるモジュール１を製造することができる。
＜第３実施形態＞
本発明の第３実施形態にかかるモジュール１ａについて、図７を参照して説明する。なお、図７はモジュール１ａの部分断面図である。
この実施形態にかかるモジュール１ａが、図１および図２を参照して説明した第１実施形態と異なるところは、図７に示すように、モジュール１ａが、実装電極３を構成する表面電極層３ａとソルダーレジスト５との境界に断面楔形状の凹部９を有する点である。その他の構成は、第１実施形態と同じであるため、同一符号を付すことにより説明を省略する。
このように、ソルダーレジスト５と実装電極３を構成する表面電極層３ａとの境界で断面楔形状の凹部９が形成された場合であっても、凹部９に封止樹脂層６の樹脂が充填されることにより得られるアンカー効果で、当該凹部において、封止樹脂層６とソルダーレジストとの密着強度が向上するため、封止樹脂層６とソルダーレジスト５との界面に水分が浸透するのを防止することができる。また、仮に封止樹脂層６とソルダーレジスト５との界面に水分が浸透し、この界面に隙間が発生した場合であっても、凹部９により、隣接する実装電極３とを繋ぐ隙間の経路の長さが、第１および第２実施形態のモジュール１と同様に長くなるため、半田スプラッシュを防止することができる。
なお、配線基板２の一方主面に直交する方向から見ためっき電極層３ｂの面積を、表面電極層３ａの面積と略同じになるように、表面電極層３ａおよびめっき電極層３ｂを形成してもよい。また、この場合は、ソルダーレジスト５が表面電極層３ａの側面を被覆した状態で、めっき電極層３ｂとソルダーレジスト５との境界に凹部９を形成してもよい。
＜第３実施形態＞
本発明の第３実施形態にかかるモジュール１ｂについて、図８を参照して説明する。なお。図８はモジュール１ｂの部分断面図である。
この実施形態にかかるモジュール１ｂが、図１および図２を参照して説明した第１実施形態のモジュール１と異なるところは、図８に示すように、実装電極３のめっき電極層３ｂが、表面電極層３ａの配線基板２との接触面を除く外側面を被覆して形成されている点である。その他の構成は、第１実施形態のモジュール１と同じであるため、同一符号を付すことにより説明を省略する。
この場合、めっき電極層３ｂが表面電極層３ａの外側面を被覆し、表面電極層３ｂの側面を被覆するめっき電極層３ｂとソルダーレジスト５との境界に断面楔形状の凹部９が形成される。このように構成しても、第１実施形態のモジュール１と同様の効果を得ることができる。また、第１および第２実施形態のモジュール１と比較して、めっき電極層３ｂの表面積が増えるため、部品４との接続面積が増加して配線基板２（実装電極３）と部品４との接続強度が向上する。
＜第４実施形態＞
本発明の第４実施形態のモジュール１ｃについて、図９を参照して説明する。なお、図９はモジュール１ｃの部分断面図である。
この実施形態にかかるモジュール１ｃが、図８を参照して説明した第３実施形態のモジュール１ｂと異なるところは、図９に示すように、実装電極３の表面が、半田膜８ａで被覆されている点である。その他の構成は、第３実施形態のモジュール１ｂと同じであるため、同一符号を付すことにより説明を省略する。
この場合、実装電極３を構成するめっき電極層３ｂの表面が半田膜８ａで被覆されて、半田膜８ａとソルダーレジスト５との境界に断面楔形状の凹部９が形成される。このように構成しても、第３実施形態と同様の効果を得ることができる。
なお、本発明は上記した各実施形態に限定されるものではなく、その趣旨を逸脱しない限りにおいて、上記したもの以外に種々の変更を行なうことが可能である。
また、本発明は、配線基板に部品が半田接続されてなる種々のモジュールに適用することができる。
１，１ａ，１ｂ，１ｃ モジュール
２ 配線基板
３ 実装電極
３ａ 表面電極層
３ｂ めっき電極層
４ 部品
５ ソルダーレジスト（感光性樹脂）
６ 封止樹脂層
８ 半田
８ａ 半田膜
９ 凹部
１０ 開口部
１１ 間隙

Claims (11)

  1. 配線基板と、
    前記配線基板の一方主面に形成された部品実装用の実装電極と、
    前記配線基板の一方主面に実装され、前記実装電極に半田接続された部品と、
    少なくとも前記実装電極の前記部品との接続面が露出した状態で、前記配線基板の一方主面を被覆して設けられた感光性樹脂と、
    前記配線基板の一方主面に前記実装電極に接続された前記部品および前記感光性樹脂を被覆して設けられた封止樹脂層とを備え、
    前記実装電極と前記感光性樹脂との境界に断面楔形状の凹部を有し、
    前記封止樹脂層の樹脂が、前記凹部に充填されている
    ことを特徴とするモジュール。
  2. 前記実装電極は、
    前記配線基板上に形成された表面電極層と、
    前記表面電極に積層されためっき電極層との２層構造で形成されていることを特徴とする請求項１に記載のモジュール。
  3. 前記一方主面に直交する方向から見た前記めっき電極層の面積が、前記表面電極層の面積よりも小さく、
    前記凹部は、前記めっき電極層と前記感光性樹脂との境界に形成されていることを特徴とする請求項２に記載のモジュール。
  4. 前記めっき電極層が、前記表面電極層の前記配線基板との接触面を除く外側面を被覆して形成されることを特徴とする請求項２に記載のモジュール。
  5. 前記実装電極の表面が、半田膜で被覆されていることを特徴とする請求項１に記載のモジュール。
  6. 前記感光性樹脂の表面が粗面化されていることを特徴とする請求項１ないし５のいずれかに記載のモジュール。
  7. 前記配線基板が、樹脂基板、ガラスエポキシ樹脂基板、セラミック基板のいずれかであることを特徴とする請求項１ないし６のいずれかに記載のモジュール。
  8. 前記感光性樹脂が、ソルダーレジストであることを特徴とする請求項１ないし７のいずれかに記載のモジュール。
  9. 配線基板を準備する工程と、
    前記配線基板の一方主面に部品実装用の実装電極を構成する表面電極層を形成する工程と、
    前記配線基板の前記一方主面に、前記表面電極層上に開口部を有する感光性樹脂を形成する工程と、
    前記開口部に前記実装電極を構成するめっき電極層を形成する工程と、
    熱処理により前記感光性樹脂を縮合させて、前記感光性樹脂と前記めっき電極層との境界に間隙を形成する工程と、
    前記実装電極の前記めっき電極層表面に半田を塗布する工程と、
    前記配線基板の前記実装電極に部品を搭載する工程と、
    リフローによる熱処理を行うことにより、前記部品と前記実装電極とを半田接続させるとともに、前記感光性樹脂を軟化させて、前記感光性樹脂と前記めっき電極層との間隙に断面楔形状の凹部を形成する工程と、
    前記実装電極に実装された前記部品および前記感光性樹脂を封止樹脂により被覆し、前記凹部に前記封止樹脂を充填して封止樹脂層を形成する工程と
    を備えることを特徴とするモジュールの製造方法。
  10. 配線基板を準備する工程と、
    前記配線基板の一方主面に部品実装用の実装電極を構成する表面電極層を形成する工程と、
    前記配線基板の前記一方主面に、ネガ型の感光性樹脂を形成する工程と、
    前記感光性樹脂に対して行う、前記表面電極層に積層される前記実装電極を構成するめっき電極層を形成するためのパターンニング露光を、前記感光性樹脂が完全に光反応する露光量よりも低い露光量で行う工程と、
    現像処理およびアフターベーキングを行って、前記感光性樹脂の前記表面電極上の領域に開口部を形成する工程と、
    前記開口部に前記めっき電極層を形成する工程と、
    前記実装電極の前記めっき電極層表面に半田を塗布する工程と、
    前記配線基板の前記実装電極に部品を搭載する工程と、
    熱処理により、前記部品と前記実装電極とを半田接続するとともに、前記感光性樹脂の前記露光による未反応部分を軟化させて前記感光性樹脂と前記めっき電極層との境界に断面楔形状の凹部を形成する工程と、
    ウェット式またはドライ式の洗浄処理により、前記感光性樹脂の前記未反応部分を除去する工程と、
    前記実装電極に実装された前記部品および前記感光性樹脂を封止樹脂により被覆し、前記凹部に前記封止樹脂を充填して封止樹脂層を形成する工程と
    を備えることを特徴とするモジュールの製造方法。
  11. 前記配線基板の一方主面に前記感光性樹脂を形成した後に、プラズマ処理により前記感光性樹脂の表面を粗面化する工程をさらに備えることを特徴とする請求項８または９に記載のモジュールの製造方法。
JP2013107010A 2013-05-21 2013-05-21 モジュールおよびその製造方法 Active JP5754464B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2013107010A JP5754464B2 (ja) 2013-05-21 2013-05-21 モジュールおよびその製造方法
KR1020140027726A KR101585905B1 (ko) 2013-05-21 2014-03-10 모듈 및 그 제조 방법
CN201410103813.3A CN104183557B (zh) 2013-05-21 2014-03-20 模块及其制造方法
US14/223,235 US9591769B2 (en) 2013-05-21 2014-03-24 Module and method for manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013107010A JP5754464B2 (ja) 2013-05-21 2013-05-21 モジュールおよびその製造方法

Publications (2)

Publication Number Publication Date
JP2014229689A true JP2014229689A (ja) 2014-12-08
JP5754464B2 JP5754464B2 (ja) 2015-07-29

Family

ID=51935261

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013107010A Active JP5754464B2 (ja) 2013-05-21 2013-05-21 モジュールおよびその製造方法

Country Status (4)

Country Link
US (1) US9591769B2 (ja)
JP (1) JP5754464B2 (ja)
KR (1) KR101585905B1 (ja)
CN (1) CN104183557B (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102015220676A1 (de) * 2015-10-22 2017-04-27 Zf Friedrichshafen Ag Leiterplatte und Anordnung mit einer Leiterplatte
KR101771822B1 (ko) * 2015-12-29 2017-08-25 삼성전기주식회사 칩 저항 소자 및 칩 저항 소자 어셈블리
CN106132113B (zh) * 2016-07-05 2018-12-07 惠州市金百泽电路科技有限公司 一种覆盖膜保护化金内置元器件pcb板的制作方法
KR102123813B1 (ko) * 2017-08-23 2020-06-18 스템코 주식회사 연성 회로 기판 및 그 제조 방법
JP7202785B2 (ja) * 2018-04-27 2023-01-12 新光電気工業株式会社 配線基板及び配線基板の製造方法
US10861785B2 (en) * 2018-06-18 2020-12-08 Canon Kabushiki Kaisha Electronic module, electronic device, manufacturing method for electronic module, and manufacturing method for electronic device
JP7334198B2 (ja) * 2021-02-01 2023-08-28 プライムプラネットエナジー＆ソリューションズ株式会社 電極端子および該電極端子を備えた二次電池

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0638275U (ja) * 1992-10-20 1994-05-20 新電元工業株式会社 混成集積回路基板
JP2014216559A (ja) * 2013-04-26 2014-11-17 株式会社デンソー 多層基板およびこれを用いた電子装置

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1265691C (zh) * 1996-12-19 2006-07-19 揖斐电株式会社 多层印刷布线板及其制造方法
JP3346263B2 (ja) 1997-04-11 2002-11-18 イビデン株式会社 プリント配線板及びその製造方法
TW538279B (en) * 1998-10-23 2003-06-21 Hitachi Ltd A reflective color liquid crystal display apparatus
JP3757172B2 (ja) * 2002-01-31 2006-03-22 富士通株式会社 半導体装置及びその製造方法
JP2005183430A (ja) 2003-12-16 2005-07-07 Matsushita Electric Ind Co Ltd 電子部品内蔵モジュール
WO2005093817A1 (ja) * 2004-03-29 2005-10-06 Nec Corporation 半導体装置及びその製造方法
JP4630114B2 (ja) * 2005-04-18 2011-02-09 新光電気工業株式会社 リーダライタ及びその製造方法
JP4753642B2 (ja) * 2005-07-04 2011-08-24 株式会社リコー 電子部品実装体の製造方法
TWI331388B (en) * 2007-01-25 2010-10-01 Advanced Semiconductor Eng Package substrate, method of fabricating the same and chip package
CN101911271B (zh) * 2008-01-17 2012-05-30 株式会社村田制作所 电子部件

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0638275U (ja) * 1992-10-20 1994-05-20 新電元工業株式会社 混成集積回路基板
JP2014216559A (ja) * 2013-04-26 2014-11-17 株式会社デンソー 多層基板およびこれを用いた電子装置

Also Published As

Publication number Publication date
KR101585905B1 (ko) 2016-01-15
US20140347822A1 (en) 2014-11-27
JP5754464B2 (ja) 2015-07-29
US9591769B2 (en) 2017-03-07
KR20140136863A (ko) 2014-12-01
CN104183557A (zh) 2014-12-03
CN104183557B (zh) 2017-05-03

Similar Documents

Publication Publication Date Title
JP5754464B2 (ja) モジュールおよびその製造方法
US8181342B2 (en) Method for manufacturing a coreless packaging substrate
US9856135B2 (en) Microelectronic interconnect element with decreased conductor spacing
JP2008300507A (ja) 配線基板とその製造方法
JP7074409B2 (ja) 素子内蔵型印刷回路基板
US20170047230A1 (en) Fabrication method of packaging substrate
JP6510897B2 (ja) 配線基板及びその製造方法と電子部品装置
JP2017050310A (ja) 電子部品装置及びその製造方法
TWI466611B (zh) 晶片封裝結構、具有內埋元件的電路板及其製作方法
JP6423313B2 (ja) 電子部品内蔵基板及びその製造方法と電子装置
KR20150065029A (ko) 인쇄회로기판, 그 제조방법 및 반도체 패키지
KR101119308B1 (ko) 인쇄회로기판 및 그 제조방법
US9974166B2 (en) Circuit board and manufacturing method thereof
KR20160032524A (ko) 인쇄회로기판 및 그 제조방법
KR20120004088A (ko) 인쇄회로기판 제조 방법
KR101154352B1 (ko) 임베디드 인쇄회로기판용 부재 및 그 제조 방법 및 임베디드 인쇄회로기판용 부재를 이용한 임베디드 인쇄회로기판 제조 방법
KR101067063B1 (ko) 인쇄회로기판 제조용 캐리어와 그 제조방법 및 이를 이용한 인쇄회로기판의 제조방법
JP2016039251A (ja) Ｐｏｐ構造体およびその製造方法
KR101531101B1 (ko) 인쇄회로기판의 제조방법
JP5511922B2 (ja) 配線基板とその製造方法
JP2012204732A (ja) 配線基板およびその製造方法
JP2012114110A (ja) 多層配線基板の製造方法
JP2018195776A (ja) 配線基板およびその製造方法
JP2014150086A (ja) 配線基板およびその製造方法
JP2014072468A (ja) 配線基板

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20141107

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150203

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150325

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20150428

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20150511

R150 Certificate of patent or registration of utility model

Ref document number: 5754464

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150