JP6510897B2 - 配線基板及びその製造方法と電子部品装置 - Google Patents

配線基板及びその製造方法と電子部品装置 Download PDF

Info

Publication number
JP6510897B2
JP6510897B2 JP2015116522A JP2015116522A JP6510897B2 JP 6510897 B2 JP6510897 B2 JP 6510897B2 JP 2015116522 A JP2015116522 A JP 2015116522A JP 2015116522 A JP2015116522 A JP 2015116522A JP 6510897 B2 JP6510897 B2 JP 6510897B2
Authority
JP
Japan
Prior art keywords
metal
pad
wiring
insulating layer
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2015116522A
Other languages
English (en)
Other versions
JP2017005074A5 (ja
JP2017005074A (ja
Inventor
朋幸 下平
朋幸 下平
貴博 六川
貴博 六川
人資 近藤
人資 近藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shinko Electric Industries Co Ltd
Original Assignee
Shinko Electric Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinko Electric Industries Co Ltd filed Critical Shinko Electric Industries Co Ltd
Priority to JP2015116522A priority Critical patent/JP6510897B2/ja
Priority to US15/174,440 priority patent/US9711476B2/en
Publication of JP2017005074A publication Critical patent/JP2017005074A/ja
Publication of JP2017005074A5 publication Critical patent/JP2017005074A5/ja
Application granted granted Critical
Publication of JP6510897B2 publication Critical patent/JP6510897B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
    • H01L24/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4007—Surface contacts, e.g. bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/116—Manufacturing methods by patterning a pre-deposited material
    • H01L2224/1161—Physical or chemical etching
    • H01L2224/11614—Physical or chemical etching by chemical means only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/118—Post-treatment of the bump connector
    • H01L2224/1183—Reworking, e.g. shaping
    • H01L2224/11831—Reworking, e.g. shaping involving a chemical process, e.g. etching the bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13005—Structure
    • H01L2224/13007—Bump connector smaller than the underlying bonding area, e.g. than the under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1301—Shape
    • H01L2224/13016—Shape in side view
    • H01L2224/13017—Shape in side view being non uniform along the bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1301—Shape
    • H01L2224/13016—Shape in side view
    • H01L2224/13018—Shape in side view comprising protrusions or indentations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1301—Shape
    • H01L2224/13016—Shape in side view
    • H01L2224/13018—Shape in side view comprising protrusions or indentations
    • H01L2224/13019—Shape in side view comprising protrusions or indentations at the bonding interface of the bump connector, i.e. on the surface of the bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/141—Disposition
    • H01L2224/1412—Layout
    • H01L2224/1413—Square or rectangular array
    • H01L2224/14133—Square or rectangular array with a staggered arrangement, e.g. depopulated array
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/141—Disposition
    • H01L2224/1412—Layout
    • H01L2224/1413—Square or rectangular array
    • H01L2224/14134—Square or rectangular array covering only portions of the surface to be connected
    • H01L2224/14135—Covering only the peripheral area of the surface to be connected, i.e. peripheral arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/1601—Structure
    • H01L2224/16012—Structure relative to the bonding area, e.g. bond pad
    • H01L2224/16014—Structure relative to the bonding area, e.g. bond pad the bump connector being smaller than the bonding area, e.g. bond pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16235—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a via metallisation of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16238—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area protruding from the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/274—Manufacturing methods by blanket deposition of the material of the layer connector
    • H01L2224/2741—Manufacturing methods by blanket deposition of the material of the layer connector in liquid form
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/274—Manufacturing methods by blanket deposition of the material of the layer connector
    • H01L2224/2743—Manufacturing methods by blanket deposition of the material of the layer connector in solid form
    • H01L2224/27436—Lamination of a preform, e.g. foil, sheet or layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/32237—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the layer connector connecting to a bonding area disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/731—Location prior to the connecting process
    • H01L2224/73101—Location prior to the connecting process on the same surface
    • H01L2224/73103—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81193—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed on both the semiconductor or solid-state body and another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H01L2224/81815—Reflow soldering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83855—Hardening the adhesive by curing, i.e. thermosetting
    • H01L2224/83856—Pre-cured adhesive, i.e. B-stage adhesive
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83855—Hardening the adhesive by curing, i.e. thermosetting
    • H01L2224/83862—Heat curing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9211—Parallel connecting processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/27—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15313—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a land array, e.g. LGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3512—Cracking
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10954—Other details of electrical connections
    • H05K2201/10977—Encapsulated connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Structure Of Printed Boards (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Description

本発明は、配線基板及びその製造方法と電子部品装置に関する。
従来、半導体チップなどの電子部品を実装するための配線基板がある。そのような配線基板では、絶縁層から露出するパッドに半導体チップの端子がフリップチップ接続される。
ＵＳ７,３９７,０００Ｂ２ ＵＳ７,５６６,８３４Ｂ２ ＵＳ８,７７２,９５１Ｂ１
後述する予備的事項で説明するように、コアレスタイプの配線基板では、パッドが絶縁層の上面から内側に沈み込んで配置される。このため、先封止技術によって半導体チップのバンプ電極を配線基板のパッドにフリップチップ接続すると、接続部に封止用樹脂材の残渣が発生しやすい。
また、コアレスタイプの配線基板のパッドの上に金属ポストを形成する場合は、半導体チップのバンプ電極を配線基板のパッドにはんだで接続する際に、金属ポストの上端角部に応力が集中して、はんだにクラックが発生しやすい。
このように、コアレスタイプの配線基板では、半導体チップをフリップチップ接続する際に、接続の十分な信頼性が得られない課題がある。
コアレスタイプの配線基板及びその製造方法と電子部品装置において、電子部品を信頼性よく接続できる新規な構造を提供することを目的とする。
以下の開示の一観点によれば、絶縁層と、前記絶縁層に埋め込まれて配置され、上面全体が前記絶縁層から露出し、側面及び下面が前記絶縁層で被覆されたパッドと、前記パッド上に形成された金属ポストと、を有し、前記パッドは、凹部と、前記凹部の上面よりも上方に突出する凸部と、を有し、前記金属ポストの、前記凸部の上面に接続される付け根にくびれ部が設けられている配線基板が提供される。
また、その開示の他の観点によれば、絶縁層と、前記絶縁層に埋め込まれて配置され、上面全体が前記絶縁層から露出し、側面及び下面が前記絶縁層で被覆されたパッドと、前記パッド上に形成された金属ポストと、を備えた配線基板と、前記金属ポストにはんだを介して端子が接続された電子部品と、前記電子部品と前記配線基板との間に形成された封止樹脂とを有し、前記パッドは、凹部と、前記凹部の上面よりも上方に突出する凸部と、を有し、前記金属ポストの、前記凸部の上面に接続される付け根にくびれ部が設けられている電子部品装置が提供される。
さらに、その開示の他の観点によれば、剥離できる状態で金属箔が形成された仮基板を用意する工程と、前記仮基板上の金属箔の上に、パッドを有する配線層を形成する工程と、前記金属箔から前記仮基板を剥離する工程と、電解めっきに基づいて、前記パッド上の前記金属箔の上に金属めっき部を形成する工程と、前記金属めっき部をマスクにして前記金属箔をウェットエッチングして、前記パッドの上に、前記金属めっき部とウェットエッチング後の前記金属箔とが積層された金属ポストを形成する工程と、前記金属ポストをマスクにして前記パッドをウェットエッチングして、前記パッドに、凹部と、前記凹部の上面よりも上方に突出する凸部と、を形成する工程と、を有し、前記金属箔のウェットエッチング及び前記パッドのウェットエッチングの際に、前記金属ポストの、前記凸部の上面に接続される付け根にくびれ部を形成する配線基板の製造方法が提供される。
以下の開示によれば、配線基板では、パッドの側面及び下面が絶縁層に埋め込まれている。そして、パッドの上に、パッドとの付け根にくびれ部を備えた金属ポストが配置されている。
これにより、先封止技術を使用して、電子部品の端子を配線基板の金属ポストにフリップチップ接続する場合、金属ポストの周囲に障壁がないため、金属ポスト上の封止用樹脂材が外側に容易に排出される。これにより、電子部品の端子と配線基板の金属ポストとの間に封止用樹脂材の残渣が発生することが防止される。
また、金属ポストはパッドとの付け根にくびれ部を備えているため、電子部品の端子をはんだで配線基板の金属ポストにフリップチップ接続する場合、はんだの接触面積が大きくなると共に、はんだの密着性を向上させることができる。
また、くびれ部を備えた金属ポストを形成する際に、金属ポストの上端縁部が曲面部となる。これにより、電子部品の端子をはんだで配線基板の金属ポストにフリップチップ接続する際に、はんだのクラックの発生が防止される。
図１（ａ）〜（ｃ）は予備的事項に係る配線基板の課題を説明するための断面図（その１）である。 図２（ａ）〜（ｃ）は予備的事項に係る配線基板の課題を説明するための断面図（その２）である。 図３（ａ）〜（ｄ）は実施形態の配線基板の製造方法を示す断面図（その１）である。 図４（ａ）〜（ｃ）は実施形態の配線基板の製造方法を示す断面図（その２）である。 図５（ａ）及び（ｂ）は実施形態の配線基板の製造方法を示す断面図（その３）である。 図６（ａ）及び（ｂ）は実施形態の配線基板の製造方法を示す断面図（その４）である。 図７（ａ）及び（ｂ）は実施形態の配線基板の製造方法を示す断面図（その５）である。 図８（ａ）〜（ｃ）は実施形態の配線基板の製造方法を示す断面図（その６）である。 図９は実施形態の配線基板の製造方法を示す断面図（その７）である。 図１０（ａ）〜（ｄ）は実施形態の配線基板の製造方法を示す断面図（その８）である。 図１１は実施形態の配線基板の製造方法を示す断面図（その９）である。 図１２は実施形態の配線基板を示す断面図である。 図１３は図１２の配線基板を上側からみた部分平面図である。 図１４（ａ）及び（ｂ）は実施形態の電子部品装置の製造方法を示す断面図である。 図１５は実施形態の電子部品装置を示す断面図である。 図１６はその他の実施形態の配線基板を示す断面図である。
以下、実施の形態について、添付の図面を参照して説明する。
実施形態を説明する前に、基礎となる予備的事項について説明する。
図１及び図２は、予備的事項に係る配線基板の課題を説明するための図である。予備的事項の記載は、発明者の個人的な検討内容であり、公知技術ではない。
図１（ａ）に示すように、コアレスタイプの配線基板１００を用意する。図1（ａ）では、コアレスタイプの配線基板１００の部品搭載領域のパッドＰの周りが部分的に示されている。コアレスタイプの配線基板１００では、パッドＰの側面及び下面が絶縁層２００に埋め込まれ、パッドＰの上面が絶縁層２００から露出して接続部となっている。
コアレスタイプの配線基板１００を製造するには、まず、仮基板の上に剥離できる状態で形成された銅箔の上に、最下に銅からなるパッドＰを含む多層配線を形成する。その後に、銅箔から仮基板を剥離して分離した後に、銅箔をウェットエッチングで除去する。
銅箔をウェットエッチングする際に、露出するパッドＰ（銅）もエッチングされるため、図1（ａ）のように、パッドＰは絶縁層２００の上面から内側に沈み込んだ状態となる。
次いで、図1（ｂ）に示すように、配線基板１００の上に封止用樹脂材３００ａを配置する。さらに、先端にはんだ４４０が形成されたバンプ電極４２０を下面に備えた半導体チップ４００を用意する。
そして、図1（ｃ）に示すように、配線基板１００上の封止用樹脂材３００ａに半導体チップ４００のバンプ電極４２０を押し込むことにより、半導体チップ４００のバンプ電極４２０を配線基板１００のパッドＰに圧接する。
さらに、リフロー加熱することにより、半導体チップ４００のバンプ電極４２０の先端のはんだ４４０を溶融させて、半導体チップ４００のバンプ電極４２０を配線基板１００のパッドＰにはんだ４４０を介してフリップチップ接続する。
リフロー加熱する際に、半硬化状態の封止用樹脂材３００ａが同時に硬化し、半導体チップ４００の下側に硬化した封止樹脂３００が充填される。このようにして、先封止技術によって、半導体チップ４００の下側に封止樹脂３００が形成される。
このとき、配線基板１００のパッドＰは絶縁層２００の上面から内側に沈み込んでいるため、パッドＰの周囲に絶縁層２００の凹部の側壁が配置された状態となっている。これにより、半導体チップ４００のバンプ電極４２０の直下の封止用樹脂材３００ａが絶縁層２００の凹部の側壁でせき止められて横方向に流動しにくいため、封止用樹脂材３００ａの残渣Ｒが発生しやすい。
このため、半導体チップ４００のバンプ電極４２０と配線基板１００のパッドＰとの接続の十分な信頼性が得られない課題がある。
図２（ａ）には、配線基板１００のパッドＰの沈み込みによる問題を解消するため、パッドＰの上に金属ポストＭを追加で形成した構造の配線基板１００ａが示されている。
そして、図２（ｂ）に示すように、上記した図1（ｂ）と同様に、配線基板１００ａの上に封止用樹脂材３００ａを配置し、封止用樹脂材３００ａに半導体チップ４００のバンプ電極４２０を押し込む。
さらに、図２（ｃ）に示すように、リフロー加熱することにより、半導体チップ４００のバンプ電極４２０を配線基板１００ａのパッドＰにはんだ４４０を介してフリップチップ接続する。このとき、熱応力などが発生すると、金属ポストＭの上端角部に応力が集中して、はんだ４４０にクラックＣが発生しやすい。
また、はんだ４４０と金属ポストＭ及びパッドＰとの密着性が十分ではなく、接続強度の改善が求められる。
このように、図２（ａ）の配線基板１００ａを採用しても、半導体チップ４００のバンプ電極４２０と配線基板１００ａのパッドＰとの接続の十分な信頼性が得られない課題がある。
以下に説明する実施形態の配線基板では、前述した課題を解消することができる。
（実施形態）
図３〜図１１は実施形態の配線基板の製造方法を説明するための図、図１２及び図１３は実施形態の配線基板を示す図、図１４及び図１５は実施形態の電子部品装置を説明するための図である。
以下、配線基板及び電子部品装置の製造方法を説明しながら、配線基板及び電子部品装置の構造について説明する。
実施形態の配線基板の製造方法では、まず、図３（ａ）に示すような積層基板６を用意する。積層基板６は、プリプレグ１０とその両面に接着された第1銅箔２０とから形成される仮基板５を備えている。そして、仮基板５の両面側に剥離できる状態で第２銅箔２２がそれぞれ形成されている。
プリプレグ１０は、ガラス繊維、炭素繊維、又はアラミド繊維などの織布や不織布の補強繊維にエポキシやポリイミドなどの樹脂を含浸させた複合材料である。
例えば、仮基板５のプリプレグ１０の厚みは５０μｍ〜５００μｍであり、第1銅箔２０の厚みは１２μｍ〜７０μｍである。また、第２銅箔２２の厚みは２μｍ〜３μｍである。
仮基板５の第1銅箔２０と、第2銅箔２２との間に離型剤（不図示）が形成されており、仮基板５の第1銅箔２０と、第２銅箔２２との界面で容易に剥離できるようになっている。離型剤としては、シリコーン系離型剤、フッ素系離型剤、又はそれらの離型剤の成分中に金属成分を含む粒子が配合された離型剤などが使用される。
このようにして、剥離できる状態で最外に金属箔が形成された仮基板を用意する。仮基板の上に剥離できる状態で金属箔が形成されていればよく、金属箔の下の仮基板の層構成は、各種の構造を採用することができる。
次いで、図３（ｂ）に示すように、仮基板５の両面に形成された第２銅箔２２の上に、第１配線層が配置される領域に開口部１２ａが設けられためっきレジスト層１２をそれぞれ形成する。めっきレジスト層１２は、感光性のドライフィルムレジスト層を貼付した後に、フォトリソグラフィに基づいて露光・現像を行うことにより形成される。あるいは、感光性の液状レジストを塗布してもよい。
さらに、図３（ｃ）に示すように、仮基板５の両面側において、第２銅箔２２をめっき給電経路に利用する電解めっきにより、めっきレジスト層１２の開口部１２ａ内に銅などからなる金属めっき層３０ｘをそれぞれ形成する。
次いで、図３（ｄ）に示すように、めっきレジスト層１２を除去する。これにより、金属めっき層３０ｘから第１配線層３０が形成される。第１配線層３０の厚みは、例えば、１５μｍ程度である。
一般的なセミアディティブ法で配線層を形成する場合は、銅めっき層をマスクとしてシード層をエッチングする工程がある。シード層は銅めっき層よりもエッチングレートが高いため、シード層が内側に食い込むアンダーカット形状になりやすい。
本実施形態では、金属めっき層３０ｘのみから第１配線層３０が形成され、シード層をエッチングする工程がないため、第１配線層３０の基部でのアンダーカットが発生しない。
このため、ライン（幅）：スペース（間隔）が２μｍ：２μｍ〜１０μｍ：１０μｍの微細な第１配線層３０を形成する場合であっても、パターン飛びなどが発生することなく、信頼性よく形成することができる。
第1配線層３０は、パッドPと配線部３０ａを含んで形成される。後述するように、第1配線層３０のパッドＰの下面に半導体チップがフリップチップ接続される。第1配線層３０のパッドＰは、引き出し配線の一端に繋がっていてもよいし、あるいは、島状に配置されていてもよい。
次いで、図４（ａ）示すように、プリプレグ４０ｘの一方に面に銅箔４０ｙが形成された銅箔付きプリプレグ４０ａを用意する。プリプレグ４０ｘとして、例えば、ガラス繊維、炭素繊維、又はアラミド繊維などの織布や不織布の補強繊維にエポキシやポリイミドなどの樹脂を含浸させたものが使用される。
例えば、プリプレグ４０ｘの厚みは６０μｍ程度であり、銅箔４０ｙの厚みは１２μｍ〜１８μｍである。
そして、仮基板５の両面側において、銅箔付きプリプレグ４０ａのプリプレグ４０ｘの面を第２銅箔２２及び第1配線層３０の上にそれぞれ貼付する。
さらに、加熱処理を行うことにより、プリプレグ４０ｘを硬化させて第1絶縁層４０を得る。これにより、仮基板５の両面側の第1配線層３０が第1絶縁層４０に埋め込まれた状態となる。
続いて、図４（ｂ）に示すように、仮基板５の両面側において、銅箔４０ｙ及び第1絶縁層４０をレーザで加工することにより、第1配線層３０の接続部に到達する第1ビアホールＶＨ１をそれぞれ形成する。第1ビアホールＶＨ１は、パッドＰに近づくにつれて直径が小さくなる順テーパ形状で形成される。
次いで、図４（ｃ）の示すように、仮基板５の両面側において、銅箔４０ｙの上及び第1ビアホールＶＨ１内に、無電解めっき又はスパッタ法により、銅などからなるシード層３２ａをそれぞれ形成する。
続いて、図５（ａ）に示すように、前述した図３（ｂ）の工程と同様な方法により、両面側のシード層３２ａの上に、第２配線層が配置される領域に開口部１４ａが設けられためっきレジスト層１４をそれぞれ形成する。
さらに、図５（ｂ）に示すように、シード層３２ａをめっき給電経路に利用する電解めっきにより、第１ビアホールＶＨ１内からめっきレジスト層１４の開口部１４ａに銅などからなる金属めっき層３２ｂを形成する。
続いて、図６（ａ）に示すように、めっきレジスト層１４を除去する。その後に、図６（ｂ）に示すように、金属めっき層３２ｂをマスクにしてシード層３２ａ及び銅箔４０ｙをウェットエッチングにより除去する。
これにより、図６（ｂ）の部分拡大断面図に示すように、銅箔４０ｙ、シード層３２ａ及び金属めっき層３２ｂから第２配線層３２が形成される。
なお、前述した態様では、銅箔付きプリプレグ４０ａから第1絶縁層４０を形成し、銅箔付きプリプレグ４０ａの銅箔４０ｙを第２配線層３２の一部として利用している。第1絶縁層４０が補強繊維を必要としない場合は、銅箔４０ｙが接着されていないエポキシ樹脂又はポリイミド樹脂などの樹脂シートを貼付することによって第1絶縁層４０を形成してもよい。
次いで、図７（ａ）に示すように、仮基板５の両面側において、前述した図４（ａ）の工程から図６（ｂ）までの工程と同一工程を２回繰り返して遂行する。
これにより、両面側の第１絶縁層４０の上に、第２配線層３２の接続部に到達する第２ビアホールＶＨ２が配置された第２絶縁層４２がそれぞれ形成される。
さらに、両面側の第２絶縁層４２の上に、第２ビアホールＶＨ２内のビア導体を介して第２配線層３２に接続される第３配線層３４がそれぞれ形成される。
また、両面側の第２絶縁層４２の上に、第３配線層３４の接続部に到達する第３ビアホールＶＨ３が配置された第３絶縁層４４がそれぞれ形成される。
さらに、両面側の第３絶縁層４４の上に、第３ビアホールＶＨ３内のビア導体を介して第３配線層３４に接続される第４配線層３６がそれぞれ形成される。
第３、第４配線層３４，３６の層構成は、前述した図６（ｂ）の部分拡大断面図の第２配線層３２と同一で形成される。
以上により、仮基板５の両面に形成された第２銅箔２２の上に、最下にパッドＰを有する４層の多層配線層がそれぞれ形成される。仮基板５の両面側に形成される多層配線層の積層数は、任意の数に設定することができる。
続いて、図７（ｂ）に示すように、仮基板５の両面側において、第２銅箔２２との界面から仮基板５を剥離して第２銅箔２２から分離する。
続いて、図８（ａ）に示すように、仮基板５から分離した図７（ｂ）の配線部材の第２銅箔２２の上に、第1配線層３０のパッドＰの上に開口部１６ａが配置されためっきレジスト層１６を形成する。さらに、下面側の第３絶縁層４４の上に第４配線層３６を保護する保護シート１７を貼付する。保護シート１７として、めっきレジスト層１６と同じものを使用してもよい。
次いで、図８（ｂ）に示すように、第２銅箔２２をめっき給電経路に利用する電解めっきにより、めっきレジスト層１６の開口部１６ａに銅からなる柱状の金属めっき部２４を形成する。
その後に、図８（ｃ）に示すように、めっきレジスト層１６を除去する。これにより、第1配線層３０のパッドＰに対応する第２銅箔２２の領域内に柱状の金属めっき部２４が配置される。金属めっき部２４の面積はパッドＰの面積よりも小さく設定され、金属めっき部２４はパッドＰ上の領域の中央部に配置される。
このとき、保護シート１７として、めっきレジスト層１６と同じものを使用する場合は、めっきレジスト層１６と同時に保護シート１７が除去される。
次いで、図９に示すように、硫酸と過酸化水素水との混合液により、金属めっき部２４をマスクにして第２銅箔２２をウェットエッチングする。
このとき、第２銅箔２２のエッチングレートは、金属めっき部２４（銅）のエッチングレートよりも高い特性を有する。基板の全面に金属めっき層と銅箔とをそれぞれ形成して硫酸と過酸化水素水との混合液でエッチングレートを測定すると、銅箔のエッチングレートは金属めっき層のエッチングレートの１．５倍程度である。
このため、図９の部分拡大断面図に示すように、金属めっき部２４をマスクにして第２銅箔２２をウェットエッチングすると、第２銅箔２２の側面は金属めっき部２４の側面から内側に後退して配置される。
さらに、第２銅箔２２のエッチングが終了した後に、所定のオーバーエッチングを行うと、金属めっき部２４の周囲のパッドＰの部分がエッチングされてリング状の凹部Ｙが形成される。
金属めっき部２４とパッドＰは、同じ電解銅めっき層から形成されるため、硫酸と過酸化水素水との混合液によるエッチングレートはほぼ同じである。
以上により、金属めっき部２４とパッドＰとの間に内側に後退した第２銅箔２２が配置されて、くびれ部Ｘが形成される。そして、第２銅箔２２と金属めっき部２４とにより金属ポストＭが形成される。
このようにして、パッドＰの上に、パッドＰとの付け根にくびれ部Ｘを備えた金属ポストＭが形成される。
なお、前述した図８（ａ）の工程で、保護シート１７として、めっきレジスト層１６と同じものを使用する場合は、金属ポストＭを形成する工程で、第４配線層３６が露出した状態となる。しかし、第４配線層３６は微細パターンを有さないため、金属ポストＭを形成する工程で多少エッチングされても問題はない。
図１０（ａ）〜（ｄ）には、金属ポストＭの別の形成方法が示されている。図１０（ａ）に示すように、まず、前述した図７（ｂ）に示した仮基板５から分離した配線部材の第２銅箔２２上の全面に、電解めっきによって銅からなる金属めっき層２４ａをブランケット状に形成する。
次いで、図１０（ｂ）に示すように、金属めっき層２４ａの上に、金属ポストＭが配置される部分にフォトリソグラフィに基づいてレジスト層１８のパターンを形成する。
続いて、図１０（ｃ）に示すように、レジスト層１８をマスクにして、硫酸と過酸化水素水との混合液によって金属めっき層２４ａをウェットエッチングして金属めっき部２４を得る。このとき、金属めっき層２４ａが多少残っていてもよいし、第２銅箔２２が多少エッチングされてもよい。
この工程で、硫酸と過酸化水素水との混合液によってエッチング中にレジスト層１８の剥離が発生する懸念がある場合は、例えば、アルカリ系のエッチャントが使用される。その後に、レジスト層１８が除去される。
次いで、露出した金属めっき部２４をマスクにして硫酸と過酸化水素水との混合液によって第２銅箔２２をウェットエッチングする。
これにより、図１０（ｄ）に示すように、前述した図９と同一構造の金属ポストＭがパッドＰの上に形成される。
次に、金属ポストＭを形成した後の配線基板の製造方法の説明に戻る。図１１に示すように、前述した図９の配線部材の下面側の保護シート１７を引き剥がして除去する。さらに、配線部材の両面側に対して、ギ酸系水溶液からなる粗化処理液をスプレーして粗化処理する。
これにより、上面側のパッドＰ及び金属ポストＭを含む第1配線層３０と、下面側の第４配線層３６との各表面が粗化される。
次いで、図１２に示すように、図１１の配線部材の上面側の第1絶縁層４０の上に、部品搭載領域Ｒの複数のパッドＰ及び金属ポストＭを一括で露出させる開口部４６ａが設けられたソルダレジスト層４６を形成する。
さらに、図１１の配線部材の下面側の第３絶縁層４４の下に、第４配線層３６の接続部上に開口部４８ａが設けられたソルダレジスト層４８を形成する。両面側のソルダレジスト層４６，４８は、エポキシ系やアクリル系の絶縁樹脂から形成される。
以上により、図１２に示すように、実施形態の配線基板１が得られる。
図１２に示すように、実施形態の配線基板１は、コア基板を有さないコアレス基板であり、第1絶縁層４０、第２絶縁層４２及び第３絶縁層４４によって絶縁基材７が形成される。そして、第1絶縁層４０に第1配線層３０が埋め込まれている。図１２では、第1配線層３０のパッドＰと配線部３０ａとが示されている。
第1絶縁層４０には、パッドＰの下面に到達する第1ビアホールＶＨ１が形成されている。さらに、第1絶縁層４０の下に第1ビアホールＶＨ１内のビア導体を介してパッドＰに接続される第２配線層３２が形成されている。
また、第１絶縁層４０の下には、第２配線層３２の下面に到達する第２ビアホールＶＨ２を備えた第２絶縁層４２が形成されている。さらに、第２絶縁層４２の下には、第２ビアホールＶＨ２内のビア導体を介して第２配線層３２に接続される第３配線層３４が形成されている。
また、第２絶縁層４２の下には、第３配線層３４の下面に到達する第３ビアホールＶＨ３を備えた第３絶縁層４４が形成されている。さらに、第３絶縁層４４の下には、第３ビアホールＶＨ３内のビア導体を介して第３配線層３４に接続される第４配線層３６が形成されている。
また、第３絶縁層４４の下には、第４配線層３６の接続部上に開口部４８ａが設けられたソルダレジスト層４８が形成されている。
第1ビアホールＶＨ１及びその中のビア導体はパッドＰの下面から離れるにつれて直径が大きくなる逆テーパ形状となって配置される。第２、第３ビアホールＶＨ２，ＶＨ３においても同様な逆テーパ形状で配置される。これは、仮基板５の上に形成された多層配線層が上下反転して配置されたためである。
次に、第1配線層３０のパッドＰの周りの説明に戻る。図１２の部分拡大断面図を加えて参照すると、パッドＰの側面Ｓ１と下面Ｓ２が第1絶縁層４０に埋め込まれており、上面が第1絶縁層４０から露出している。
パッドＰの上には、第２銅箔２２と金属めっき部２４とから形成される金属ポストＭが配置されている。金属箔の一例が第２銅箔２２であり、他の金属からなる金属箔を使用してもよい。金属ポストＭの上面の高さは、第1絶縁層４０の上面の高さよりも高くなっている。
第２銅箔２２を金属ポストＭの一部として利用するため、めっき析出による金属めっき部２４の形成に時間を長くかけなくても、高さの高い金属ポストＭを形成することができる。
金属ポストＭの面積はパッドＰの面積より小さく設定されており、パッドＰの中央部に金属ポストＭが立設している。
金属ポストＭの第２銅箔２２の側面は金属めっき部２４の側面から内側に後退して配置されている。このようにして、金属ポストＭはパッドＰとの付け根にくびれ部Ｘを備えて形成される。くびれ部Ｘの高さは２μｍ〜３μｍであり、第２銅箔２２の厚みに対応する。
また、金属ポストＭの周囲のパッドＰの部分にリング状に凹部Ｙが形成され、金属ポストＭに対応するパッドＰの部分が凸部Ｚとなっている。パッドＰの凹部Ｙの下面の高さは、第1絶縁層４０の上面の高さよりも低くなっている。
また、パッドＰの凸部Ｚの上面の高さは、第１絶縁層４０の上面の高さとほぼ同じ位置に配置されている。金属ポストＭの第２銅箔２２の側面はパッドＰの凸部Ｚの外周面から内側に後退している。
さらに、前述したように、金属めっき部２４をマスクにして第２銅箔２２をウェットエッチングするため、金属めっき部２４の上端縁部及び下端縁部がウェットエッチングによって面取りされて曲面部Ｃとなって形成される。
パッドＰの直径は、１０μｍ〜２００μｍの範囲、例えば４４μｍである。金属ポストＭの高さは、２μｍ〜１５μｍの範囲、例えば６μｍである。また、金属ポストＭの直径は、５μｍ〜１５０μｍの範囲、例えば２１μｍである。また、パッドＰの凹部Ｙの深さは、１μｍ〜１０μｍの範囲、例えば４μｍである。
また、前述した図１１の粗化処理の工程で、パッドＰ及び金属ポストＭを含む第1配線層３０の表面が粗化されており、表面粗さ（Ｒａ）は１００ｎｍ〜５００ｎｍの範囲、例えば３００ｎｍに設定される。これにより、アンカー効果によって第1配線層３０の上にソルダレジスト層４６が密着性よく形成される。
また、下面側の第４配線層３６の表面も同様に粗化されているため、アンカー効果によって第４配線層３６の上にソルダレジスト層４８が密着性よく形成される。
なお、図１２の例では、パッドＰの裏面に第１ビアホールＶＨ１内のビア導体が接続されているが、パッドＰの裏面にビア導体が接続されない場合もある。この場合は、第１配線層３０の配線部３０ａにビア受け用パッドを設けておき、そのビア受け用パッドにビア導体が接続される。
図１３は、図１２のパッドＰ及び金属ポストＭの配置を上側からみた部分平面図である。図１２の部品搭載領域Ｒの第1配線層３０周りの断面図は、図１３のＩ−Ｉに沿った断面に相当する。
図１３に示すように、第1配線層３０の複数の配線部３０ａが横方向に並んで配置され、各配線部３０ａの一端にパッドＰがそれぞれ配置されている。そして、各パッドＰの中央部に金属ポストＭがそれぞれ形成されている。ソルダレジスト層４６の開口部４６ａは、複数のパッドＰ及び金属ポストＭを一括で露出させるように開口されている。
ソルダレジスト層４６の開口部４６ａ内の周縁側に並んだ複数のパッドＰの間に、配線部３０ａが中央側に向かって延在している。パッドＰの配列の高密度化を図るため、各パッドＰは、パッドＰ間のピッチの半分の位置に交互に並べた千鳥状で配置されている。
図１３の例では、複数のパッドＰ及び金属ポストＭを一括で露出させるように、ソルダレジスト層４６に一括した一つの開口部４６ａを形成している。この他に、個々のパッドＰ及び金属ポストＭの上にソルダレジスト層の開口部がそれぞれ配置されるように、開口部を分割して配置してもよい。
次に、図１２の実施形態の配線基板１に半導体チップをフリップチップ接続する方法を説明しながら、本実施形態の配線基板の効果について説明する。
本実施形態では、封止用樹脂材を介して半導体チップをフリップチップ接続する先封止技術を使用する。
図１４（ａ）に示すように、図１２の配線基板１の上に、封止用樹脂材５０ａを配置する。封止用樹脂材５０ａとしては、エポキシ樹脂などが使用され、半硬化状態（Ｂステージ）の樹脂フィルムを配置してもよいし、あるいは液状樹脂を塗布してもよい。
さらに、図１４（ｂ）に示すように、先端にはんだ６４が形成されたバンプ電極６２を下面に備えた半導体チップ６０を用意する。前述した配線基板１のパッドＰ上の金属ポストＭは、半導体チップ６０のバンプ電極６２に対応するように配列されている。
そして、図１４（ｂ）及び図１５に示すように、配線基板１上の封止用樹脂材５０ａに半導体チップ６０のバンプ電極６２を押し込むことにより、半導体チップ６０のバンプ電極６２の先端のはんだ６４を配線基板１のパッドＰに圧接する。
さらに、リフロー加熱することにより、半導体チップ６０のバンプ電極６２の先端のはんだ６４を溶融させて、半導体チップ６０のバンプ電極６２をはんだ６４によって配線基板１のパッドＰにフリップチップ接続する。
はんだ６４としては、例えば、錫／銀系はんだ、又は錫／銀／銅系はんだなどの鉛フリーはんだが使用され、リフロー温度は２６０℃程度に設定される。
リフロー加熱する際に、半硬化状態の封止用樹脂材５０ａが同時に硬化し、半導体チップ６０の下側に硬化した封止樹脂５０が充填される。封止樹脂５０はアンダーフィル樹脂とも呼ばれる。
これにより、本実施形態の電子部品装置２が得られる。多面取り用の配線基板を使用する場合は、配線基板の各部品搭載領域が得られるように配線基板が切断されて個々の電子部品装置が得られる。
端子を備えた電子部品として、バンプ電極６２を備えた半導体チップ６０を例示するが、同様な端子を備えた半導体モジュール部品、キャパシタ素子、インダクタ素子、又は抵抗素子などの各種の電子部品を使用することができる。
前述したように、実施形態の配線基板１では、側面Ｓ１及び下面Ｓ２が第1絶縁層４０に埋め込まれたパッドＰの上に金属ポストＭを配置し、金属ポストＭの上面を接続部としている。これにより、第1絶縁層４０の上面よりも高い位置に金属ポストＭの接続部が配置される。
また、配線基板１の金属ポストＭはパッドＰの中央部に配置され、金属ポストＭの面積がパッドＰの面積よりも小さく設定されている。
そして、配線基板１の金属ポストＭに封止用樹脂材５０ａを介して半導体チップ６０のバンプ電極６２がフリップチップ接続される。
このとき、配線基板１の金属ポストＭ上の封止用樹脂材５０ａは、半導体チップ６０のバンプ電極６２に押されて外側に流出する。金属ポストＭは第1絶縁層４０の上面よりも高い位置に配置され、かつ金属ポストＭの上端縁部は面取りされた曲面部Ｃとなっている。さらには、金属ポストＭの周囲のパッドＰ上の領域は空間となっており、金属ポストＭの周囲には障壁が存在しない。
このような構造を採用することにより、半導体チップ６０をフリップチップ接続する際に、配線基板１の金属ポストＭ上の封止用樹脂材５０ａがスムーズに外側に排出される。これは、配線基板１の金属ポストＭの面積がパッドＰの面積よりも小さく設定されるため、排出する封止用樹脂材５０ａの体積が少なくなることにも起因する。
これにより、配線基板１の金属ポストＭと半導体チップ６０のバンプ電極６２との間に封止用樹脂材５０ａの残渣が発生することが防止される。
また、半導体チップ６０を配線基板１にフリップチップ接続する際、電子部品装置２を実装基板に接続する際、あるいは、電子部品装置２を実際に使用する際に、各要素の熱膨張係数の差によって熱応力が発生する。
本実施形態の配線基板１では、金属ポストＭの上端縁部は面取りされた曲面部Ｃとなっているため、熱応力などが発生しても金属ポストＭの上端縁部への応力集中を緩和することができる。これにより、配線基板１の金属ポストＭの上端縁部のはんだ６４にクラックが発生することが防止される。よって、製造時から使用時にわたって高い信頼性を確保することができる。
また、金属ポストＭはパッドＰとの付け根にくびれ部Ｘを備えていたる。このため、はんだ６４の接触面積が大きくなると共に、アンカー効果によってはんだ６４の密着性を向上させることができるので、接合強度を向上させることができる。
これにより、配線基板１のパッドＰ及び金属ポストＭと、半導体チップ６０のバンプ電極６２とのはんだ６４を介する接続の信頼性を向上させることができる。
前述した態様では、先封止技術を使用して、半導体チップ６０の下側に封止樹脂５０を充填したが、半導体チップ６０をフリップチップ接続した後に、半導体チップ６０の下側にアンダーフィル樹脂を充填してもよい。
（その他の実施形態）
図１６にはその他の実施形態の配線基板１ａが示されている。図１６の配線基板１ａが前述した図１２の配線基板１と異なる点は、パッドＰの上面ＳＸの高さが第1絶縁層４０の上面の高さとほぼ同じに設定されていることにある。図１６の配線基板１ａの他の要素は図１２の配線基板１と同じである。
高性能な枚葉式のスピンエッチャーなどを使用して、第２銅箔２２の残渣が生じない程度に第２銅箔２２をジャストエッチングすることにより、パッドＰが第1絶縁層４０の上面から極力沈み込まないようにすることができる。
このようにして、金属ポストＭの周囲のパッドＰの上面ＳＸが第1絶縁層４０の上面とほぼ同じ高さ位置になるように形成することも可能である。
前述した図１２の配線基板１において、パッドＰの凹部Ｙの深さが深くなりすぎると、前述した図１４（ｂ）及び図１５の工程で、封止用樹脂材５０ａに巻き込まれるエアが外部に逃げきれずにパッドＰの凹部Ｙにトラップされるおそれがある。
これにより、パッドＰの凹部Ｙにボイドが発生し、半導体チップ６０のバンプ電極６２と配線基板１の金属ポストＭとの接続の十分な信頼性が得られなくなる場合が想定される。
このような観点からは、金属ポストＭの周囲のパッドＰの凹部Ｙの深さをできるだけ浅くすることが好ましい。
１，１ａ…配線基板、２…電子部品装置、５…仮基板、６…積層基板、７…絶縁基材、１０，４０ｘ…プリプレグ、１２，１４，１６…めっきレジスト層、１２ａ，１４ａ，１６ａ，４６ａ，４８ａ…開口部、１７…保護シート、１８…レジスト層、２０…第1銅箔、２２…第２銅箔、２４…金属めっき部、２４ａ，３０ｘ，３２ｂ…金属めっき層、３０…第1配線層、３０ａ…配線部、３２…第２配線層、３２ａ…シード層、３４…第３配線層、３６…第４配線層、４０…第1絶縁層、４０ａ…銅箔付きプリプレグ、４０ｙ…銅箔、４２…第２絶縁層、４４…第３絶縁層、４６，４８…ソルダレジスト層、５０…封止樹脂、５０ａ…封止用樹脂材、６０…半導体チップ、６２…バンプ電極、６４…はんだ、Ｃ…曲面部、Ｍ…金属ポスト、Ｐ…パッド、Ｓ１…側面、Ｓ２…下面、ＶＨ１…第1ビアホール、ＶＨ２…第２ビアホール、ＶＨ３…第３ビアホール、Ｘ…くびれ部、Ｙ…凹部、Ｚ…凸部。

Claims (10)

  1. 絶縁層と、
    前記絶縁層に埋め込まれて配置され、上面全体が前記絶縁層から露出し、側面及び下面が前記絶縁層で被覆されたパッドと、
    前記パッド上に形成された金属ポストと、
    を有し、
    前記パッドは、
    凹部と、
    前記凹部の上面よりも上方に突出する凸部と、
    を有し、
    前記金属ポストの、前記凸部の上面に接続される付け根にくびれ部が設けられていることを特徴とする配線基板。
  2. 前記金属ポストの上面の高さは、前記絶縁層の上面の高さよりも高いことを特徴とする請求項１に記載の配線基板。
  3. 前記金属ポストの面積は前記パッドの面積よりも小さいことを特徴とする請求項１又は２に記載の配線基板。
  4. 前記金属ポストの上端縁部は曲面部となっていることを特徴とする請求項１乃至３のいずれか一項に記載の配線基板。
  5. 前記金属ポストは、前記パッドの上に配置された金属箔と、前記金属箔の上に配置された金属めっき部とから形成され、
    前記金属箔の側面が前記金属めっき部の側面から内側に後退して前記くびれ部が形成されていることを特徴とする請求項１乃至４のいずれか一項に記載の配線基板。
  6. 絶縁層と、
    前記絶縁層に埋め込まれて配置され、上面全体が前記絶縁層から露出し、側面及び下面が前記絶縁層で被覆されたパッドと、
    前記パッド上に形成された金属ポストと、
    を備えた配線基板と、
    前記金属ポストにはんだを介して端子が接続された電子部品と、
    前記電子部品と前記配線基板との間に形成された封止樹脂と
    を有し、
    前記パッドは、
    凹部と、
    前記凹部の上面よりも上方に突出する凸部と、
    を有し、
    前記金属ポストの、前記凸部の上面に接続される付け根にくびれ部が設けられていることを特徴とする電子部品装置。
  7. 剥離できる状態で金属箔が形成された仮基板を用意する工程と、
    前記仮基板上の金属箔の上に、パッドを有する配線層を形成する工程と、
    前記金属箔から前記仮基板を剥離する工程と、
    電解めっきに基づいて、前記パッド上の前記金属箔の上に金属めっき部を形成する工程と、
    前記金属めっき部をマスクにして前記金属箔をウェットエッチングして、前記パッドの上に、前記金属めっき部とウェットエッチング後の前記金属箔とが積層された金属ポストを形成する工程と、
    前記金属ポストをマスクにして前記パッドをウェットエッチングして、前記パッドに、凹部と、前記凹部の上面よりも上方に突出する凸部と、を形成する工程と、
    を有し、
    前記金属箔のウェットエッチング及び前記パッドのウェットエッチングの際に、前記金属ポストの、前記凸部の上面に接続される付け根にくびれ部を形成することを特徴とする配線基板の製造方法。
  8. 前記金属めっき部を形成する工程は、
    前記金属箔の上に、前記パッド上の領域に開口部が配置されためっきレジスト層を形成する工程と、
    前記めっきレジスト層の開口部に前記金属めっき部を形成する工程と、
    前記めっきレジスト層を除去する工程と
    を含むことを特徴とする請求項７に記載の配線基板の製造方法。
  9. 前記金属めっき部を形成する工程において、
    前記金属めっき部の面積は、前記パッドの面積よりも小さいことを特徴とする請求項７又は８に記載の配線基板の製造方法。
  10. 前記金属箔及び前記金属めっき部は銅から形成され、
    前記金属箔をウェットエッチングする工程において、エッチャントとして硫酸と過酸化水素水との混合液が使用されることを特徴とする請求項７乃至９のいずれか一項に記載の配線基板の製造方法。
JP2015116522A 2015-06-09 2015-06-09 配線基板及びその製造方法と電子部品装置 Active JP6510897B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2015116522A JP6510897B2 (ja) 2015-06-09 2015-06-09 配線基板及びその製造方法と電子部品装置
US15/174,440 US9711476B2 (en) 2015-06-09 2016-06-06 Wiring board and electronic component device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2015116522A JP6510897B2 (ja) 2015-06-09 2015-06-09 配線基板及びその製造方法と電子部品装置

Publications (3)

Publication Number Publication Date
JP2017005074A JP2017005074A (ja) 2017-01-05
JP2017005074A5 JP2017005074A5 (ja) 2018-02-08
JP6510897B2 true JP6510897B2 (ja) 2019-05-08

Family

ID=57517205

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015116522A Active JP6510897B2 (ja) 2015-06-09 2015-06-09 配線基板及びその製造方法と電子部品装置

Country Status (2)

Country Link
US (1) US9711476B2 (ja)
JP (1) JP6510897B2 (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6858576B2 (ja) * 2017-01-30 2021-04-14 新光電気工業株式会社 半導体装置の製造方法
KR102429887B1 (ko) * 2017-02-17 2022-08-04 쇼와덴코머티리얼즈가부시끼가이샤 프리프레그, 적층판, 프린트 배선판, 코어리스 기판, 반도체 패키지 및 코어리스 기판의 제조 방법
JP7032148B2 (ja) * 2018-01-17 2022-03-08 新光電気工業株式会社 配線基板及びその製造方法と電子部品装置
CN208691627U (zh) 2018-08-03 2019-04-02 奥特斯科技(重庆)有限公司 具有嵌入腔中的部件且前侧上具有双介电层的部件承载件
US11894325B2 (en) * 2018-11-15 2024-02-06 Rohm Co., Ltd. Semiconductor device having a resin that seals a rewiring
CN109729639B (zh) 2018-12-24 2020-11-20 奥特斯科技(重庆)有限公司 在无芯基板上包括柱体的部件承载件

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4108643B2 (ja) 2004-05-12 2008-06-25 日本電気株式会社 配線基板及びそれを用いた半導体パッケージ
JP5410660B2 (ja) * 2007-07-27 2014-02-05 新光電気工業株式会社 配線基板及びその製造方法と電子部品装置及びその製造方法
JP5526746B2 (ja) * 2009-12-04 2014-06-18 凸版印刷株式会社 多層基板の製造方法及び支持基板
JP5599276B2 (ja) * 2010-09-24 2014-10-01 新光電気工業株式会社 半導体素子、半導体素子実装体及び半導体素子の製造方法
JP2012216824A (ja) * 2011-03-31 2012-11-08 Hitachi Chem Co Ltd 半導体素子搭載用パッケージ基板の製造方法
US8772951B1 (en) 2013-08-29 2014-07-08 Qualcomm Incorporated Ultra fine pitch and spacing interconnects for substrate
JP2015060947A (ja) * 2013-09-19 2015-03-30 イビデン株式会社 金属ポストを有するプリント配線板及び金属ポストを有するプリント配線板の製造方法

Also Published As

Publication number Publication date
JP2017005074A (ja) 2017-01-05
US9711476B2 (en) 2017-07-18
US20160365327A1 (en) 2016-12-15

Similar Documents

Publication Publication Date Title
JP6510897B2 (ja) 配線基板及びその製造方法と電子部品装置
US6297553B1 (en) Semiconductor device and process for producing the same
JP5101169B2 (ja) 配線基板とその製造方法
JP5675443B2 (ja) 配線基板及び配線基板の製造方法
TWI473543B (zh) 配線基板
US9179552B2 (en) Wiring board
JP5142967B2 (ja) 半導体装置
US9698094B2 (en) Wiring board and electronic component device
JP6453625B2 (ja) 配線基板及びその製造方法と電子部品装置
KR100551576B1 (ko) 반도체 장치 및 그 제조방법
JP2017163027A (ja) 配線基板、半導体装置及び配線基板の製造方法
JP2016207893A (ja) プリント配線板およびその製造方法
JP2016152262A (ja) プリント配線板
JP6619294B2 (ja) 配線基板及びその製造方法と電子部品装置
JP2017069524A (ja) 配線基板及びその製造方法
JP7032148B2 (ja) 配線基板及びその製造方法と電子部品装置
JP2005243850A (ja) 多層プリント配線基板及びその製造方法
JP5315447B2 (ja) 配線基板及びその製造方法
JP2013207183A (ja) 電子装置及びその製造方法
JP6689691B2 (ja) 配線基板及びその製造方法
JP2016100352A (ja) プリント配線板およびその製造方法
JP6737627B2 (ja) 配線基板
JP6220799B2 (ja) 配線基板及びその製造方法
JP2010067888A (ja) 配線基板及びその製造方法
JP2016046509A (ja) プリント配線板および半導体パッケージ

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20171214

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20171214

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20180207

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20180215

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20180820

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180828

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20181011

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20190326

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20190405

R150 Certificate of patent or registration of utility model

Ref document number: 6510897

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150