JP5142967B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP5142967B2
JP5142967B2 JP2008314114A JP2008314114A JP5142967B2 JP 5142967 B2 JP5142967 B2 JP 5142967B2 JP 2008314114 A JP2008314114 A JP 2008314114A JP 2008314114 A JP2008314114 A JP 2008314114A JP 5142967 B2 JP5142967 B2 JP 5142967B2
Authority
JP
Japan
Prior art keywords
electrode pad
film
wiring board
metal film
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2008314114A
Other languages
English (en)
Other versions
JP2010140990A (ja
Inventor
仁則 石堂
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
Renesas Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Electronics Corp filed Critical Renesas Electronics Corp
Priority to JP2008314114A priority Critical patent/JP5142967B2/ja
Priority to US12/654,017 priority patent/US8367939B2/en
Publication of JP2010140990A publication Critical patent/JP2010140990A/ja
Application granted granted Critical
Publication of JP5142967B2 publication Critical patent/JP5142967B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00011—Not relevant to the scope of the group, the symbol of which is combined with the symbol of this group
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09372—Pads and lands
    • H05K2201/09472—Recessed pad for surface mounting; Recessed electrode of component
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09827—Tapered, e.g. tapered hole, via or groove
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09863—Concave hole or via
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/099—Coating over pads, e.g. solder resist partly over pads
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10674—Flip chip
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Wire Bonding (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

本発明は、配線基板、配線基板の製造方法、半導体装置に関する。
半導体チップが半田ボールを介して配線基板と電気的に接続された半導体装置が知られている。
特許文献１の図６には、図７に示すように、基板１１１と、基板１１１上に形成された電極パッド１１３と、電極パッド１１３の周縁部を覆うソルダーレジスト膜１１５と、半導体チップ１２１と、基板１１１と半導体チップ１２１の相対する電極パッド間を接続する半田ボール１１９とを備える半導体装置が記載されている。
基板１１１上の電極パッド１１３と半田ボール１１９との間には、半田との濡れ性の良いめっき膜（不図示）が形成されている。そして、半田ボール１１９を介して基板１１１に半導体チップ１２１を搭載した後、リフローと呼ばれる熱処理を行って電気的に接続する。
特開２０００−４０７６４号公報
しかしながら、上記文献記載の技術は、以下の点で改善の余地を有していた。
リフローの結果、図６に示すように半田の吸い上がりが生じることがあった。その結果、基板１１１と半導体チップ１２１との間で接続不良が生じ、製品の接続信頼性が低下することがあった。
本発明によれば、基板と、前記基板上に設けられた電極パッドと、前記基板上に設けられた絶縁膜と、前記絶縁膜に設けられた、前記電極パッド上面が底面に露出する開口部と、前記開口部内において、前記電極パッド上面および前記絶縁膜の側面に形成された金属膜と、を備え、前記金属膜の上面において、外周縁の少なくとも一部が他の部分より上方に位置することを特徴とする配線基板が提供される。
本発明に係る配線基板によれば、金属膜の上面の外周縁の少なくとも一部が他の部分より上方に位置しているので、金属膜と半田との密着性が向上し、リフロー時の半田の吸い上がりを抑制することができる。これにより、半導体装置の接続信頼性を向上させるとともに半導体装置の歩留まりを向上させることができる。
また、本発明によれば、電極パッドを備える基板上に絶縁膜を形成する工程と、前記絶縁膜に、上方に拡径するテーパ形状を有するとともに前記電極パッド上面が底面に露出する開口部を形成する工程と、前記開口部内において、前記電極パッドの上面および前記絶縁膜の側面に金属を堆積し、外周縁の少なくとも一部が他の部分より上方に位置する金属膜を形成する工程と、を備えることを特徴とする配線基板の製造方法が提供される。
本発明に係る配線基板の製造方法は、外周縁の少なくとも一部が他の部分より上方に位置する金属膜を形成する工程を含む。そのため、接続信頼性が向上するとともに歩留まりが向上した半導体装置を容易に得ることができる。
本発明に係る半導体装置は、本発明の配線基板上に半導体チップが搭載されている。半導体チップは、半田ボールを介して配線基板と電気的に接続している。
本発明に係る配線基板は、金属膜上面の外周縁の少なくとも一部が他の部分より上方に位置しているので、金属膜と半田ボールとの密着性が向上し、リフロー時の半田の吸い上がりを抑制することができる。これにより、半導体装置の接続信頼性が向上するとともに、半導体装置の歩留まりが向上する。
本発明によれば、半導体装置の接続信頼性を向上させるとともに半導体装置の歩留まりを向上させることの可能な配線基板、その配線基板の製造方法、当該配線基板を用いた半導体装置が提供される。
以下、本発明の実施の形態について、図面を用いて説明する。尚、すべての図面において、同様な構成要素には同様の符号を付し、適宜説明を省略する。
本実施形態の配線基板は、図１（ｃ）および図３に示すように、基板１１と、基板１１上に設けられた電極パッド１３と、基板１１上に設けられた絶縁膜（ソルダーレジスト膜１５）とを備える。ソルダーレジスト膜１５には、上方に拡径するテーパ形状を有するとともに電極パッド１３上面が底面に露出する開口部１６が設けられている。さらに、開口部１６内において、電極パッド１３上面およびソルダーレジスト膜１５の傾斜した側面上には、金属膜１７を備える。
なお、本実施形態においては、フリップチップ実装パッドを備える配線基板を例に説明する。
図１（ｃ）および図３に示すように、ソルダーレジスト膜１５は、電極パッド１３の周縁部を覆っている。開口部１６の底面は、電極パッド１３の通常の上面よりも低い位置に存在し、さらにソルダーレジスト膜１５の下方（アンダーカット部１３ａ，１３ｂ）にも存在している。
金属膜１７は、開口部１６内において、電極パッド１３の上面とソルダーレジスト膜１５の側面の一部を覆っているので、金属膜１７の上面は、その外周縁の少なくとも一部が他の部分より上方に位置する。
金属膜１７は、Ｎｉめっき膜１７ａとＡｕめっき膜１７ｂとから構成されている。Ｎｉめっき膜１７ａの膜厚は、ソルダーレジスト膜１５の下面から、開口部１６における電極パッド１３の上面までの距離Ａより大きい。Ｎｉめっき膜１７ａの周縁部はソルダーレジスト膜１５の側面の一部を覆っており、Ｎｉめっき膜１７ａの上面は、その外周縁の少なくとも一部が他の部分より上方に位置する。
これにより、リフロー時にＡｕめっき膜１７ｂが半田ボールに溶け込んだ場合であっても、Ｎｉめっき膜１７ａの上面における外周縁の少なくとも一部を他の部分より上方に位置させることができる。
Ｎｉめっき膜１７ａは、ソルダーレジスト膜１５のボトムコーナー部１５ａ，１５ｂの下方（各々、アンダーカット部１３ａ，１３ｂ）にも存在し、断面くさび形状を有している。
このように、本実施形態の配線基板は、ＳＭＤ（Solder Mask Defined）構造を有する。
本実施形態の配線基板は、図３に示すように一方の面に図１（ｃ）の構成を備える。他方の面には、基板１１上に形成されたＢＧＡパッド１８と、ＢＧＡパッド１８の周縁部を覆うソルダーレジスト膜１５を備える。
次に、本実施形態の配線基板の製造方法について説明する。
本実施形態に係る配線基板の製造方法は、以下の工程を備える。本実施形態においては、フリップチップ実装パッド部の製造方法により説明する。
（ａ）電極パッド１３を備える基板１１上に絶縁膜（ソルダーレジスト膜１５）を形成する工程
（ｂ）ソルダーレジスト膜１５に、電極パッド１３上面が底面に露出する開口部１６を形成する工程（図１（ａ））
（ｃ）開口部１６の底面に露出した電極パッド１３の上面およびソルダーレジスト膜１５の下方に位置する電極パッド１３をエッチングする工程（図１（ｂ））
（ｄ）開口部１６の底面に露出した電極パッド１３の上面と、ソルダーレジスト膜１５の傾斜した側面に金属を堆積して、金属膜１７を形成する工程（図１（ｃ））
以下、各工程順に説明する。
工程（ａ）：電極パッド１３を備える基板１１上に絶縁膜（ソルダーレジスト膜１５）を形成する。
ソルダーレジスト膜１５を形成する方法としては、塗布法等を挙げることができる。ソルダーレジスト膜１５の種類としてはポジ型のフォトソルダーレジスト膜を用いることができる。
工程（ｂ）：工程（ａ）で形成されたソルダーレジスト膜１５に、電極パッド１３上面が底面に露出する開口部１６を形成する（図１（ａ））。
所定のフォトリソグラフィーによりソルダーレジスト膜１５に開口部１６を形成し、Solder Mask Defined（ＳＭＤ）構造とする。本実施形態においては、開口部１６の形状を、上方に拡径したテーパ形状とした例によって示す。なお、開口部１６の形状をテーパ形状とするには、ソルダーレジスト膜１５の種類や現像条件等を適宜調整する。
工程（ｃ）：開口部１６の底面に露出した電極パッド１３の上面およびソルダーレジスト膜１５の下方に位置する電極パッド１３をエッチングする（図１（ｂ））。
電極パッド１３の上面をウェットエッチングし、ソルダーレジスト膜１５のボトムコーナー部１５ａ，１５ｂの下方に、各々アンダーカット部１３ａ，１３ｂを形成する。本実施形態においては、電極パッド１３がＣｕから形成されている例によって説明する。
ウェットエッチングの薬品としては、例えば過酸化水素と硫酸の混合物、過硫酸ナトリウム、過硫酸アンモニウムなどを用いることができる。ウェットエッチングの条件は適宜条件を選択することができる。エッチング量は１〜８μｍとすることができる。
なお、架橋密度の低いソルダーレジスト膜１５の下層を選択的に溶解することにより、アンダーカット部１３ａ，１３ｂを形成することができる。そのため、ウェットエッチングを行う前に過マンガン酸塩による処理（デスミア）を行っておくことが望ましい。
さらに、ソルダーレジスト膜の種類としてはポジ型のフォトソルダーレジスト膜を用い、現像工程が完了した後、熱硬化の前にＵＶ硬化を行うことで、ソルダーレジスト膜の硬化収縮を利用して前記アンダーカット部の形成を促進することが可能である。
工程（ｄ）：開口部１６の底面に露出した電極パッド１３の上面と、ソルダーレジスト膜１５の傾斜した側面に金属を堆積して、金属膜１７を形成する（図１（ｃ））。
金属膜１７は、Ｎｉめっき膜１７ａとＡｕめっき膜１７ｂとからなる。Ｎｉめっき膜１７ａは０．２〜０．６μｍ／ｍｉｎのめっき速度で形成され、Ｎｉめっき膜１７ａの厚みはソルダーレジスト膜１５のボトムコーナー部１５ａ、１５ｂから電極パッド１３までの距離寸法（Ａ）より大きくなるようにする。本実施形態においては、Ｎｉめっき膜１７ａとＡｕめっき膜１７ｂを、無電界めっきにより形成することができる。
なお、Ａｕめっき膜１７ｂの厚みは、特に制限されない。
これにより、金属膜１７の上面において、その外周縁の少なくとも一部を他の部分より上方に位置させることができる。
図２は、図１（ｃ）における配線基板の平面図を示しており、内側の円より順にソルダーレジスト膜１５のボトム径Ｂ、電極パッド１３のアンダーカット部１３ａ，１３ｂの径Ｃ、ソルダーレジスト膜１５の上面の開口径Ｄ、配線基板の電極パッド１３の径Ｅを示している。
このように製造される配線基板は、図３のような構造を有する。
図３に示すように、基板１１の一方の面に上記のフリップチップ実装パッドを有し、他方の面には、ソルダーレジスト膜１５の開口部にＢＧＡパッド１８が露出する構造を備える。
本実施形態の半導体装置は、このような配線基板を用い、通常の方法により作成することができる。
本実施形態の半導体装置は、図４および図５に示すように、半導体チップ２１が、半田ボール１９を介して配線基板と電気的に接続されている。半導体チップ２１と配線基板とを電気的に接続するには、半田ボール１９を介して金属膜１７に半導体チップ２１を搭載した後、リフローと呼ばれる熱処理を行う。この熱処理時に、Ａｕメッキ膜１７ｂは半田ボール１９中に溶け込むため、半田ボール１９はＮｉめっき膜１７ａに接続している。なお、配線基板の裏面には、ＢＧＡパッド１８上にＢＧＡ半田２９が形成されている。
半導体チップ２１と配線基板との間には、アンダーフィル樹脂２７が充填されている。半導体チップ２１上面の放熱性接着剤２３およびソルダーレジスト膜１５上の接着剤２５を介して、半導体装置を覆うように放熱板２４を備えている。
以下、本実施形態の効果について説明する。
通常、電極パッドおよび金属膜（めっき膜）は、その表面が水平となるように形成される。そして、半田リフロー時において、半田の吸い上がりが生じることがあり、基板と半導体チップとの間で接続不良が生じることがあった。
このような状況に鑑み、発明者は半田の吸い上がりのメカニズムを検討した。
電極パッド１３上に形成された金属膜が水平な面を有している場合、金属膜に接触している溶融半田ボールは、表面張力により球形を保とうとする。そのため、金属膜と溶融半田ボールとの接触面積が小さいと密着性が低下し、半田の吸い上がりが生じる。金属膜の上面を水平に保ったまま接触面積を増加させたとしても、金属膜と溶融半田ボールとの充分な密着性が得られず、半田の吸い上がりが生じることがあった。
そこで、本発明者は鋭意研究したところ、吸い上がりと配線基板上の金属膜１７の形状との相関を見出した。つまり、金属膜１７の上面の外周縁の少なくとも一部を他の部分より上方に位置する構造とすると、金属膜１７の上面と半田ボール１９との接触面積が増えるとともに、球形を保とうとする溶融半田ボールの表面張力を分散させることができ、密着性が向上することを見出した。
このような構造とすることにより、金属膜１７と半田ボール１９との接合強度が向上し、リフロー時の半田の吸い上がりを抑制することができる。これにより、半導体装置の接続信頼性を向上させるとともに半導体装置の歩留まりを向上させることができる。
本実施形態において、金属膜１７の上面は、外方向に向かうにつれ上方に位置する構成とすることができる。このような構成とすることにより、半田ボール１９との接触面積がより増えるとともに、溶融半田ボール１９の表面張力をより分散させることができ、密着性をさらに向上させることができる。
本実施形態の配線基板は、基板１１上に、電極パッド１３上面が底面に露出し、上方に拡径するテーパ形状の開口部１６を有する絶縁膜（ソルダーレジスト膜１５）を備える。その金属膜１７は、開口部１６内において絶縁膜（ソルダーレジスト膜１５）の傾斜した側面上に設けることができる。
所定の条件と組み合わせることにより、確実に金属膜１７上面の外周縁の少なくとも一部を他の部分より上方に位置する構造とすることができるので、金属膜１７の上面において半田ボール１９との密着性をより向上させることができ、半導体装置の接続信頼性を向上させるとともに半導体装置の歩留まりを向上させることができる。
本実施形態において、絶縁膜（ソルダーレジスト膜１５）は、電極パッド１３上面の周縁部を覆っており、さらに電極パッド１３とソルダーレジスト膜１５との間に金属膜１７を備えることができる。
このような構成により、半田ボール１９と接合する金属膜１７の面積を大きくすることができ、半田ボール１９との接触面積が大きくなるため、はんだ接合強度を高めることができる。
本実施形態に係る配線基板の製造方法は、ソルダーレジスト膜１５に、上方に拡径するテーパ形状を有するとともに電極パッド１３上面が底面に露出する開口部１６を形成する工程と、開口部１６内において、電極パッド１３の上面およびソルダーレジスト膜１５の側面に金属を堆積する工程を含む。これにより、外周縁の少なくとも一部が他の部分より上方に位置する金属膜１７を容易に形成することができる。
本実施形態の配線基板の製造方法において、金属膜１７を形成する工程の前に、開口部１６の底面に露出した電極パッド１３の上面をエッチングするとともに、ソルダーレジスト膜１５の下方に位置する電極パッド１３をエッチングする工程を含み、そして金属膜１７を形成する前記工程は、電極パッド１３とソルダーレジスト膜１５との間に金属膜１７を形成する工程を含む。
このような構成により、半田ボール１９と接合する金属膜１７の面積を大きくすることができ、半田ボール１９との接触面積が大きくなるため、はんだ接合強度を高めることができる。
以上、図面を参照して本発明の実施形態について述べたが、これらは本発明の例示であり、上記以外の様々な構成を採用することもできる。
本実施形態において、開口部１６の形状を、上方に拡径したテーパ形状とした例によって示したが、開口部１６の形状、アンダーカット部１３ａ，１３ｂ、金属膜１７の膜厚などの所定の条件を適宜調整することにより、金属膜１７の上面において、その外周縁の少なくとも一部を他の部分より上方に位置させることができる。
本実施形態において、金属膜１７として無電解Ｎｉ／Ａｕめっきを用いた例によって示したが、これに限定されるものではなく、無電解Ｎｉ／Ｐｄ／Ａｕめっきや電解Ｎｉ／Ａｕめっきなどを用いてもよい。
本実施形態の配線基板の電極の構成およびその製造方法は、プリント配線板のＢＧＡパッドに適用することもできる。
なお、本発明は、以下の構成を適用することも可能である。
（１）
基板と、
前記基板上に設けられた電極パッドと、
前記基板上に設けられた絶縁膜と、
前記絶縁膜に設けられた、前記電極パッド上面が底面に露出する開口部と、
前記開口部内において、前記電極パッド上面および前記絶縁膜の側面に形成された金属膜と、を備え、
前記金属膜の上面において、外周縁の少なくとも一部が他の部分より上方に位置することを特徴とする配線基板。
（２）
（１）に記載の配線基板であって、
前記金属膜の上面は、外方向に向かうにつれ上方に位置することを特徴とする配線基板。
（３）
（１）または（２）に記載の配線基板であって、
前記開口部は上方に拡径するテーパ形状を有し、前記金属膜は前記電極パッド上面および前記絶縁膜の傾斜した側面に形成されていることを特徴とする配線基板。
（４）
（１）乃至（３）のいずれかに記載の配線基板であって、
前記絶縁膜は、前記電極パッド上面の周縁部を覆っており、
前記電極パッドと前記絶縁膜との間に前記金属膜を備えることを特徴とする配線基板。
（５）
電極パッドを備える基板上に絶縁膜を形成する工程と、
前記絶縁膜に、前記電極パッド上面が底面に露出する開口部を形成する工程と、
前記開口部内において、前記電極パッドの上面および前記絶縁膜の側面に金属を堆積し、外周縁の少なくとも一部が他の部分より上方に位置する金属膜を形成する工程と、
を備えることを特徴とする配線基板の製造方法。
（６）
（５）に記載の配線基板の製造方法であって、
前記開口部を形成する前記工程は、上方に拡径するテーパ形状を有する前記開口部を形成する工程を含み、
前記金属膜を形成する前記工程は、前記開口部内において、前記電極パッドの上面および前記絶縁膜の傾斜した側面に金属を堆積する工程を含むことを特徴とする配線基板の製造方法。
（７）
（５）または（６）に記載の配線基板の製造方法であって、
前記金属膜を形成する前記工程の前に、
前記開口部の底面に露出した前記電極パッドの上面をエッチングするとともに、前記絶縁膜の下方に位置する前記電極パッドをエッチングする工程を含み、
前記金属膜を形成する前記工程は、前記電極パッドと前記絶縁膜との間に前記金属膜を形成する工程を含むことを特徴とする配線基板の製造方法。
（８）
（１）乃至（４）のいずれかに記載の配線基板上に半導体チップが搭載された半導体装置であって、
前記半導体チップは半田ボールを介して配線基板と電気的に接続していることを特徴とする半導体装置。
実施の形態に係る配線基板の製造方法を模式的に示した工程断面図である。 実施の形態に係る配線基板の実装パッドの平面図である。 実施の形態に係る配線基板の全体を模式的に示した断面図である。 実施の形態に係る配線基板に半導体チップを搭載した半導体装置を模式的に示した断面図である。 実施の形態に係る半導体装置の全体を模式的に示した断面図である。 本発明の課題を説明するための断面図である。 従来の配線基板の構造を示す断面図である。
符号の説明
１１ 基板
１３ 電極パッド
１３ａ、１３ｂ アンダーカット部
１５ ソルダーレジスト膜
１５ａ，１５ｂ ボトムコーナー部
１６ 開口部
１７ 金属膜
１７ａ Ｎｉめっき膜
１７ｂ Ａｕめっき膜
１８ ＢＧＡパッド
１９ 半田ボール
２１ 半導体チップ
２３ 放熱性接着剤
２４ 放熱板
２５ 接着剤
２７ アンダーフィル樹脂
２９ ＢＧＡ半田
１１１ 基板
１１３ 電極パッド
１１５ ソルダーレジスト膜
１１９ 半田ボール
１２１ 半導体チップ

Claims (3)

  1. 配線基板上に半導体チップが搭載された半導体装置であって、前記配線基板は、
    基板と、
    前記基板上に設けられた電極パッドと、
    前記基板上に設けられた絶縁膜と、
    前記絶縁膜に設けられた、前記電極パッド上面が底面に露出する開口部と、
    前記開口部内において、前記電極パッド上面および前記絶縁膜の側面に形成された金属膜と、を備え、
    前記金属膜の上面において、外周縁の少なくとも一部が他の部分より上方に位置し、
    前記金属膜の上面は、外方向に向かうにつれ上方に位置し、
    前記開口部は上方に拡径するテーパ形状を有し、前記金属膜は前記電極パッド上面および前記絶縁膜の傾斜した側面に形成され、
    前記絶縁膜は、前記電極パッド上面の周縁部を覆っており、
    前記電極パッドと前記絶縁膜との間に前記金属膜を備え、
    前記半導体チップは半田ボールを介して前記配線基板と電気的に接続しており、
    前記電極パッド上面のうち前記開口部から露出する露出部は、前記基板側に凹んでおり、
    前記露出部は前記周縁部から１μｍ以上かつ８μｍ以下凹んでいることを特徴とする半導体装置。
  2. 請求項１に記載の半導体装置であって、
    前記金属膜は、Ｎｉ膜を含むことを特徴とする半導体装置。
  3. 請求項１または２に記載の半導体装置であって、
    前記絶縁膜は、ポジ型のフォトソルダーレジストからなることを特徴とする半導体装置。
JP2008314114A 2008-12-10 2008-12-10 半導体装置 Expired - Fee Related JP5142967B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2008314114A JP5142967B2 (ja) 2008-12-10 2008-12-10 半導体装置
US12/654,017 US8367939B2 (en) 2008-12-10 2009-12-08 Interconnect substrate, method of manufacturing interconnect substrate and semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008314114A JP5142967B2 (ja) 2008-12-10 2008-12-10 半導体装置

Publications (2)

Publication Number Publication Date
JP2010140990A JP2010140990A (ja) 2010-06-24
JP5142967B2 true JP5142967B2 (ja) 2013-02-13

Family

ID=42229811

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008314114A Expired - Fee Related JP5142967B2 (ja) 2008-12-10 2008-12-10 半導体装置

Country Status (2)

Country Link
US (1) US8367939B2 (ja)
JP (1) JP5142967B2 (ja)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9142533B2 (en) * 2010-05-20 2015-09-22 Taiwan Semiconductor Manufacturing Company, Ltd. Substrate interconnections having different sizes
JP5502624B2 (ja) * 2010-07-08 2014-05-28 新光電気工業株式会社 配線基板の製造方法及び配線基板
JP6174838B2 (ja) * 2011-08-24 2017-08-02 大日本印刷株式会社 サスペンション用基板、サスペンション、素子付サスペンション、ハードディスクドライブ、およびサスペンション用基板の製造方法
US20130168132A1 (en) * 2011-12-29 2013-07-04 Sumsung Electro-Mechanics Co., Ltd. Printed circuit board and method of manufacturing the same
JP5912701B2 (ja) * 2012-03-15 2016-04-27 アルプス電気株式会社 磁気検出装置の製造方法
US9425136B2 (en) 2012-04-17 2016-08-23 Taiwan Semiconductor Manufacturing Company, Ltd. Conical-shaped or tier-shaped pillar connections
US9299674B2 (en) 2012-04-18 2016-03-29 Taiwan Semiconductor Manufacturing Company, Ltd. Bump-on-trace interconnect
US9111817B2 (en) 2012-09-18 2015-08-18 Taiwan Semiconductor Manufacturing Company, Ltd. Bump structure and method of forming same
JP6057681B2 (ja) * 2012-11-21 2017-01-11 新光電気工業株式会社 配線基板及びその製造方法
US10903166B2 (en) * 2016-01-28 2021-01-26 Intel IP Corporation Integrated circuit packages
JP2016184455A (ja) * 2016-06-06 2016-10-20 大日本印刷株式会社 サスペンション用基板、サスペンション、素子付サスペンション、ハードディスクドライブ、およびサスペンション用基板の製造方法
US10276479B1 (en) * 2017-10-11 2019-04-30 Micron Technology, Inc. Methods of processing semiconductor devices

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3436818A (en) * 1965-12-13 1969-04-08 Ibm Method of fabricating a bonded joint
JPS63249666A (ja) * 1987-04-06 1988-10-17 Hitachi Ltd サ−マルヘツド
EP1802186B1 (en) * 1996-11-20 2011-05-11 Ibiden Co., Ltd. Printed circuit board
US6835895B1 (en) * 1996-12-19 2004-12-28 Ibiden Co., Ltd. Printed wiring board and method for manufacturing the same
US6376049B1 (en) * 1997-10-14 2002-04-23 Ibiden Co., Ltd. Multilayer printed wiring board and its manufacturing method, and resin composition for filling through-hole
WO1999021224A1 (fr) * 1997-10-17 1999-04-29 Ibiden Co., Ltd. Substrat d'un boitier
JP3188863B2 (ja) * 1997-12-10 2001-07-16 イビデン株式会社 パッケージ基板
US6407345B1 (en) * 1998-05-19 2002-06-18 Ibiden Co., Ltd. Printed circuit board and method of production thereof
JP3875407B2 (ja) 1998-07-23 2007-01-31 シチズン時計株式会社 半導体パッケージ
CN1318274A (zh) * 1998-09-17 2001-10-17 伊比登株式会社 多层叠合电路板
DE60027141T2 (de) * 1999-10-26 2006-12-28 Ibiden Co., Ltd., Ogaki Gedruckte mehrschichtleiterplatte und herstellungsverfahren für gedruckte mehrschichtleiterplatte
US6350386B1 (en) * 2000-09-20 2002-02-26 Charles W. C. Lin Method of making a support circuit with a tapered through-hole for a semiconductor chip assembly
EP1915041A1 (en) * 2001-09-28 2008-04-23 Ibiden Co., Ltd. Printed wiring board and printed wiring board manufacturing method
JP2003133711A (ja) * 2001-10-23 2003-05-09 Matsushita Electric Ind Co Ltd プリント配線板とその製造方法および電子部品の実装方法
US6586843B2 (en) * 2001-11-08 2003-07-01 Intel Corporation Integrated circuit device with covalently bonded connection structure
US7043830B2 (en) * 2003-02-20 2006-05-16 Micron Technology, Inc. Method of forming conductive bumps
JP4359257B2 (ja) * 2004-07-06 2009-11-04 三星電機株式会社 Ｂｇａパッケージおよびその製造方法
JP4680703B2 (ja) * 2005-07-11 2011-05-11 シャープ株式会社 半導体装置
JP2007220740A (ja) * 2006-02-14 2007-08-30 Elpida Memory Inc 半導体装置及びその製造方法
TWI331494B (en) * 2007-03-07 2010-10-01 Unimicron Technology Corp Circuit board structure
TWI320680B (en) * 2007-03-07 2010-02-11 Phoenix Prec Technology Corp Circuit board structure and fabrication method thereof
JP5502624B2 (ja) * 2010-07-08 2014-05-28 新光電気工業株式会社 配線基板の製造方法及び配線基板

Also Published As

Publication number Publication date
US8367939B2 (en) 2013-02-05
US20100139963A1 (en) 2010-06-10
JP2010140990A (ja) 2010-06-24

Similar Documents

Publication Publication Date Title
JP5142967B2 (ja) 半導体装置
JP5675443B2 (ja) 配線基板及び配線基板の製造方法
JP6584939B2 (ja) 配線基板、半導体パッケージ、半導体装置、配線基板の製造方法及び半導体パッケージの製造方法
JP6057681B2 (ja) 配線基板及びその製造方法
US10892216B2 (en) Wiring substrate and semiconductor device
JP6161437B2 (ja) 配線基板及びその製造方法、半導体パッケージ
JPWO2010052942A1 (ja) 電子部品内蔵配線板及びその製造方法
JP6510897B2 (ja) 配線基板及びその製造方法と電子部品装置
JP4993754B2 (ja) Ｐｇａ型配線基板及びその製造方法
JP2017098306A (ja) 配線基板、半導体装置及び配線基板の製造方法
JP2009152282A (ja) 集合配線基板及び半導体パッケージ
US10643934B2 (en) Wiring substrate and electronic component device
JP2020191388A (ja) 配線基板、及び配線基板の製造方法
JP4835629B2 (ja) 半導体装置の製造方法
JP2005243850A (ja) 多層プリント配線基板及びその製造方法
JP6951219B2 (ja) 配線基板、半導体装置、及び配線基板の製造方法
JP2009272435A (ja) 部品内蔵基板及びその製造方法
JP2004207381A (ja) 配線基板及びその製造方法並びに半導体装置
JP2007081150A (ja) 半導体装置及び基板
JP2009224461A (ja) 配線基板及びその製造方法
JP2016127066A (ja) バンプ付きプリント配線板およびその製造方法
JP2007109884A (ja) 実装基板および半導体装置
JP6392140B2 (ja) 配線基板及び半導体パッケージ
JP2010177303A (ja) 半導体装置および半導体装置に用いられる樹脂基板の製造方法
JP4984502B2 (ja) Ｂｇａ型キャリア基板の製造方法及びｂｇａ型キャリア基板

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20111024

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120712

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120717

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120913

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20121002

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121018

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20121106

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20121120

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20151130

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 5142967

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees