JP2009152282A - 集合配線基板及び半導体パッケージ - Google Patents

Abstract

【課題】個々の配線基板においては半導体チップ搭載面となる最上層を上側に見て凹状に反る傾向を残しつつ、シート形状の集合配線基板においては反り及び反りの温度依存性の少ない集合配線基板を提供すると共に、反りの少ない半導体パッケージを提供することを目的とする。
【解決手段】配線基板形成領域及び前記配線基板形成領域に隣接するダミーパターン形成領域を有し、半導体チップ搭載面となる最上層を含む複数の配線層が積層された集合配線基板であって、前記配線基板形成領域の前記最上層の配線密度は、前記配線基板形成領域のその他の前記配線層の配線密度よりも低く、前記ダミーパターン形成領域の前記最上層から最下層にかけての前記配線層の配線密度の傾向は、前記配線基板形成領域の前記最上層から前記最下層にかけての前記配線層の配線密度の傾向と相反するように設定されていることを特徴とする。
【選択図】図７

Description

本発明は、集合配線基板及び半導体パッケージに関し、特に支持体上に配線層と絶縁層とを積層した後に支持体を除去することにより形成される集合配線基板、及び、前記集合基板に半導体チップを搭載した半導体パッケージに関する。

例えば、電子部品が実装される配線基板を製造する方法として、支持体の上に剥離できる状態で所定の配線層を形成した後に、配線層を支持体から分離して配線基板を得る方法が提案されている（例えば、特許文献１参照）。この種の配線基板の製造方法では、ビルドアップ配線層の形成時には支持体が存在するため、ビルドアップ配線層を確実に精度よく形成することができる。又、ビルドアップ配線層が形成された後は、支持体が除去されるため、製造される配線基板の薄型化及び電気的特性の向上を図ることができる。

図１は、従来のビルドアップ配線層を有する配線基板１００を例示する断面図である。図１を参照するに、配線基板１００は、配線部材３００と、ソルダーレジスト１５０とを有する。配線部材３００は、配線層と絶縁層とが積層された構成である。最上層である配線層には、上部電極パッドとして機能する配線１８０ａが形成されている。第１絶縁層１３０ａを挟んで、その下の配線層には、配線１８０ｂが形成されている。

第２絶縁層１３０ｂを挟んで、更にその下の配線層には、配線１８０ｃが形成されている。第３絶縁層１３０ｃを挟んで、更にその下の配線層には、配線１８０ｄが形成されている。第４絶縁層１３０ｄを挟んで、更にその下の最下層である配線層には、下部電極パッドとして機能する配線１８０ｅが形成されている。配線１８０ａから１８０ｅとしては、例えば、銅（Ｃｕ）等を用いることができる。

又、下部電極パッドとして機能する配線１８０ｅは配線部材３００の下面に形成されたソルダーレジスト１５０から露出するように構成されている。最上層は、半導体チップが搭載される半導体チップ搭載面となり、最上層に形成されている上部電極パッドとして機能する配線１８０ａは、半導体チップの対応するパッドと電気的に接続される。

図１に示すように、配線基板１００は、最上層の配線密度が他の配線層の配線密度と比較して低い。その理由は、半導体チップと接続される上部電極パッドとして機能する配線１８０ａは、一般に小さく作られ、中央部分に集中して配置されるためである。各配線層の配線密度に差があることにより配線基板１００には反りが生じる。

すなわち、例えば、各配線に銅（Ｃｕ）を用いた場合、その熱膨張率は１８ｐｐｍ／℃程度であり、各絶縁層にエポキシ系樹脂を用いた場合、その熱膨張率は５５ｐｐｍ／℃程度である。そのため、上部電極パッドとして機能する配線１８０ａが形成されている、配線密度の最も低い最上層と他の層との間で、熱膨張率に差が生じる。ビルドアップ配線層を形成する工程は１９０℃程度の高温下で行われ、この状態では配線基板１００はほぼ平坦であるが、ビルドアップ配線層を形成する工程が終了し、冷却され常温下におかれると、配線基板１００の中央部分に配置されている上部電極パッドとして機能する配線１８０ａの部分が収縮し、図１に示すように、凹状の反りが生じるのである。

なお、配線密度とは、（所定の領域中の配線の形成されている領域の面積／所定の領域の面積）×１００％であり、配線層に銅（Ｃｕ）を用いる場合には、残銅率と同義である。

このような反りを防止する方法として、個片化された配線基板の各層の配線密度（残銅率）を調整する方法が提案されているが（例えば、特許文献２、３参照）、図１に示すような配線基板１００では、最上層の配線密度が必ず低くなり、個片化された配線基板の各層の配線密度（残銅率）を自在に調整できないことから、現実的には提案されている方法で反りを防止することは困難である。

又、配線基板１００の上部電極パッドとして機能する配線１８０ａ上に、半導体チップを搭載し半導体パッケージを製造する場合に、半導体チップ搭載後の反りを考慮すると、配線基板１００は半導体チップ搭載面を上にして凹状に反っていることが好ましい。配線基板１００は、半導体チップよりも大きな熱膨張係数を持ち、半導体チップ搭載温度下においてほぼ平らになり、半導体チップ搭載後に常温下において大きく縮み凸状に反るが、配線基板１００が予め凹状に反っていれば、半導体チップ搭載後に常温下においてほぼ平らな状態になり、反りの少ない半導体パッケージが提供できるからである。このような観点からすれば、特許文献２、３に開示されているように、必ずしも配線基板１００の反りを防止することは好ましくない。

図２は、従来のビルドアップ配線層を有する集合配線基板２００を例示する平面図である。図３は、従来のビルドアップ配線層を有する集合配線基板２００を例示する底面図である。図４は、従来のビルドアップ配線層を有する集合配線基板２００を例示する図２のＤ−Ｄ線に沿った断面図である。図２乃至図４において、図１と同一部品については、同一符号を付し、その説明は省略する。図２乃至図４を参照するに、集合配線基板２００は、複数の配線基板１００と外枠２１０から構成されている、支持体を有さないシート形状の集合配線基板である。外枠２１０には、例えば、位置決め等に用いられる貫通穴２２０が形成されている。

図２乃至図４において、複数の配線基板１００が形成されている領域を配線基板形成領域Ａという。又、外枠２１０にはダミーパターンを形成することが可能であるため、外枠２１０をダミーパターン形成領域Ｂという。すなわち、ダミーパターン形成領域Ｂは、集合配線基板２００において、配線基板形成領域Ａを除く部分である。Ｃはダイシングブレード等が集合配線基板２００を切断する位置（以下、「切断位置Ｃ」とする）を示している。集合配線基板２００は、切断位置Ｃにおいて切断されることにより個片化され、配線基板１００となる。この際、外枠２１０（ダミーパターン形成領域Ｂ）は、廃棄される部分である。

近年では、配線基板１００の小型化、薄型化が進み、配線基板１００は個片化されず、シート形状の集合配線基板２００の形態で取り扱われる場合が増加しつつある。図４に示すように、シート形状の集合配線基板２００は、ダミーパターン形成領域Ｂの最上層及び最下層に補強用の配線１０２が形成されている場合もあるが、シート形状の集合配線基板２００全体としては、個片化された配線基板１００と同様に最上層の配線密度が低いため、シート形状の集合配線基板２００全体が凹状に反る傾向がある。
特開２０００−３２３６１３号公報 特開２０００−１２４６１２号公報 特開２００１−２８４８２５号公報

しかしながら、前述のように、配線基板１００は半導体チップ搭載面となる最上層を上側に見て凹状に反っていることが好ましいが、配線基板１００が凹状に反っていると、シート形状の集合配線基板２００では、凹状の反りが集積され、図４に示すような大きな凹状の反りを生じるため、組み立て装置に装着できないという問題があった。

本発明は、上記に鑑みてなされたもので、個々の配線基板においては半導体チップ搭載面となる最上層を上側に見て凹状に反る傾向を残しつつ、シート形状の集合配線基板においては反り及び反りの温度依存性の少ない集合配線基板を提供すると共に、反りの少ない半導体パッケージを提供することを目的とする。

上記目的を達成するため、第１の発明は、配線基板形成領域及び前記配線基板形成領域に隣接するダミーパターン形成領域を有し、半導体チップ搭載面となる最上層を含む複数の配線層が積層された集合配線基板であって、前記配線基板形成領域の前記最上層の配線密度は、前記配線基板形成領域のその他の前記配線層の配線密度よりも低く、前記ダミーパターン形成領域の前記最上層から最下層にかけての前記配線層の配線密度の傾向は、前記配線基板形成領域の前記最上層から前記最下層にかけての前記配線層の配線密度の傾向と相反するように設定されていることを特徴とする。

第２の発明は、第１の発明に係る集合配線基板において、前記配線基板形成領域は前記最上層を上側に見て凹状に反っており、前記ダミーパターン形成領域は前記最上層を上側に見て凸状に反っていることを特徴とする。

第３の発明は、第１又は第２の発明に係る集合配線基板において、前記ダミーパターン形成領域は、配線が形成されていない前記配線層を有することを特徴とする。

第４の発明は、第１乃至第３の何れか一に記載の発明に係る集合配線基板において、少なくとも一つの前記配線基板形成領域と、前記ダミーパターン形成領域とを備えていることを特徴とする。

第５の発明は、第１乃至第４の何れか一に記載の集合配線基板と、半導体チップとを有する半導体パッケージであって、前記半導体チップは、前記配線基板形成領域の配線密度の最も低い配線層上に搭載されていることを特徴とする。

本発明によれば、個々の配線基板においては半導体チップ搭載面となる最上層を上側に見て凹状に反る傾向を残しつつ、シート形状の集合配線基板においては反りが少なく、かつ、反りの温度依存性の少ない集合配線基板を提供することができる。

以下、図面を参照して、本発明を実施するための最良の形態の説明を行う。

（第１の実施の形態）
図５は、本発明の第１の実施の形態に係るビルドアップ配線層を有する集合配線基板２０を例示する平面図である。図６は、本発明の第１の実施の形態に係るビルドアップ配線層を有する集合配線基板２０を例示する底面図である。図７は、本発明の第１の実施の形態に係るビルドアップ配線層を有する集合配線基板２０を例示する図５のＥ−Ｅ線に沿った断面図である。

図５乃至図７を参照するに、集合配線基板２０は、複数の配線基板１０と外枠２１から構成されている、支持体を有さないシート形状の集合配線基板である。外枠２１には、例えば、位置決め等に用いられる貫通穴２２が形成されている。 図５乃至図７において、複数の配線基板１０が形成されている領域を配線基板形成領域Ａという。又、外枠２１にはダミーパターンを形成することが可能であるため、外枠２１をダミーパターン形成領域Ｂという。すなわち、ダミーパターン形成領域Ｂは、集合配線基板２０において、配線基板形成領域Ａを除く部分である。Ｃはダイシングブレード等が集合配線基板２０を切断する位置（以下、「切断位置Ｃ」とする）を示している。集合配線基板２０は、切断位置Ｃにおいて切断されることにより個片化され、配線基板１０となる。この際、外枠２１（ダミーパターン形成領域Ｂ）は、廃棄される部分である。

図７に示すように、集合配線基板２０は、配線部材３０と、ソルダーレジスト１５とを有する。配線部材３０は、後に集合配線基板２０の製造工程において詳述するように、配線層と絶縁層とが積層された構成である。最上層である配線層（以下、「第１配線層」とする）には、配線基板形成領域Ａに配線１８ａが、ダミーパターン形成領域Ｂに配線１８ｅが形成されている。第１絶縁層１３ａを挟んで、その下の配線層（以下、「第２配線層」とする）には、配線基板形成領域Ａに配線１８ｂが、ダミーパターン形成領域Ｂに配線１８ｆが形成されている。

第２絶縁層１３ｂを挟んで、更にその下の配線層（以下、「第３配線層」とする）には、配線基板形成領域Ａに配線１８ｃが、ダミーパターン形成領域Ｂに配線１８ｇが形成されている。第３絶縁層１３ｃを挟んで、更にその下の最下層である配線層（以下、「第４配線層」とする）には、配線基板形成領域Ａに配線１８ｄが、ダミーパターン形成領域Ｂに配線１８ｈが形成されている。配線１８ａから１８ｈとしては、例えば、銅（Ｃｕ）等を用いることができる。

最上層である第１配線層は、半導体チップが搭載される半導体チップ搭載面となり、第１配線層に形成されている上部電極パッドとして機能する配線１８ａは、半導体チップの対応するパッドと電気的に接続される。最下層である第４配線層に形成されている配線１８ｄは、下部電極パッドとして機能し、例えば、マザーボード等に接続される。なお、最上層及び最下層は、図７に示すように、上部電極パッドとして機能する配線１８ａが形成されている第１配線層を上側にして見た図に基いて定義する。

第１配線層の配線基板形成領域Ａにおける配線密度は、第２配線層〜第４配線層の配線基板形成領域Ａにおける配線密度よりも低いため、前述の図１の説明と同様な理由により、配線基板形成領域Ａは凹状に反る。

ダミーパターン形成領域Ｂに形成されている配線１８ｅ，配線１８ｆ，配線１８ｇ，配線１８ｈは、ダミーパターン形成領域Ｂの反りの傾向を、配線基板形成領域Ａの反りの傾向と逆転させ、配線基板形成領域Ａの凹状の反りは残しつつ、シート形状の集合配線基板２０の全体の反りを低減させ、かつ、反りの温度依存性を低減させるために設けられており、第１配線層〜第４配線層のダミーパターン形成領域Ｂにおける配線密度の傾向は、第１配線層〜第４配線層の配線基板形成領域Ａにおける配線密度の傾向と相反するように設定されている。

第１配線層〜第４配線層の配線基板形成領域Ａにおける配線密度が、例えば、それぞれ１０％，５０％，７０％，８０％であれば、第１配線層〜第４配線層のダミーパターン形成領域Ｂにおける配線密度は、例えば、それぞれ８０％，７０％，５０％，１０％とすることができる。もちろん、これらの数値に限定されるものではない。

配線基板形成領域Ａにおいて、配線１８ａと配線１８ｂとは、第１ビアホール１３ｘを介して電気的に接続されている。又、配線１８ｂと配線１８ｃとは、第２ビアホール１３ｙを介して電気的に接続されている。又、配線１８ｃと配線１８ｄとは、第３ビアホール１３ｚを介して電気的に接続されている。

配線基板形成領域Ａ及びダミーパターン形成領域Ｂにおいて、配線部材３０の裏面にはソルダーレジスト１５が形成されており、ソルダーレジスト１５の配線基板形成領域Ａには開口部１５ｘが設けられている。配線１８ｄは、開口部１５ｘ内に位置した構成とされている。

このように、ダミーパターン形成領域Ｂに配線１８ｅ，配線１８ｆ，配線１８ｇ，配線１８ｈを形成し、第１配線層〜第４配線層のダミーパターン形成領域Ｂにおける配線密度の傾向を、第１配線層〜第４配線層の配線基板形成領域Ａにおける配線密度の傾向と相反するように設定することにより、ダミーパターン形成領域Ｂの反りの傾向を、配線基板形成領域Ａの反りの傾向と逆転させ、図７に示すように、配線基板形成領域Ａの凹状の反りは残しつつ、ダミーパターン形成領域Ｂを凸状に反らせることが可能となり、シート形状の集合配線基板２０の全体の反りを低減させることができる。又、温度が変化した場合に、配線基板形成領域Ａとダミーパターン形成領域Ｂとが反対方向に反るため、反りの温度依存性を低減させることができる。

なお、ダミーパターン形成領域Ｂに形成される配線１８ｅ，配線１８ｆ，配線１８ｇ，配線１８ｈは任意の形状とすることができるが、配線基板形成領域Ａに形成される配線１８ａ，配線１８ｂ，配線１８ｃ，配線１８ｄと同一幅、同一深さであることが望ましい。

続いて、集合配線基板２０の製造方法について説明する。図８〜図１７は、本発明の第１の実施の形態に係る集合配線基板２０の製造工程を例示する図である。図８〜図１７において、図５〜図７と同一部品については、同一符号を付し、その説明は省略する。

始めに、図８に示す工程では、支持体１１を用意する。本実施形態では支持体１１として銅箔を用いる。銅箔の厚さは、例えば、３５〜１００μｍとすることができる。次いで、図９に示す工程では、支持体１１上に、レジスト膜１２を形成する。レジスト膜１２としては、例えば、ドライフィルムを用いることができる。

次いで、図１０に示す工程では、レジスト膜１２に対してパターニング処理を行い、第１配線層の配線基板形成領域Ａの配線１８ａの形成位置に対応する部分に開口部１２ｘを、第１配線層のダミーパターン形成領域Ｂの配線１８ｅの形成位置に対応する部分に開口部１２ｙを形成する。なお、ドライフィルム状のレジスト膜１２に対して予め開口部１２ｘ及び開口部１２ｙを形成しておき、開口部１２ｘ及び開口部１２ｙが形成されたレジスト膜１２を支持体１１に配設してもよい。

次いで、図１１に示す工程では、支持体１１をめっき給電層に利用する電解めっき法により、支持体１１上の第１配線層の配線基板形成領域Ａに配線１８ａを、ダミーパターン形成領域Ｂに配線１８ｅを形成する。配線１８ａは、レジスト膜１２に形成された開口部１２ｘ内に形成されており、表面めっき層２５とパッド本体２６とにより構成されている。配線１８ｅは、レジスト膜１２に形成された開口部１２ｙ内に形成されており、表面めっき層２５とパッド本体２６とにより構成されている。

表面めっき層２５は、Ａｕ膜，Ｐｄ膜，Ｎｉ膜を積層した構造を有している。よって、配線１８ａ及び配線１８ｅを形成するには、先ずＡｕ膜，Ｐｄ膜，Ｎｉ膜を順にめっきすることにより表面めっき層２５を形成し、続いて、表面めっき層２５上にＣｕ等からなるパッド本体２６をめっきにより形成する。次いで、図１２に示す工程では、図１１に示すレジスト膜１２を除去する。なお、配線１８ａは、半導体チップ等と接続される上部電極パッドとして機能する。

次いで、図１３に示す工程では、支持体１１に配線１８ａ及び配線１８ｅを被覆する第１絶縁層１３ａを形成する。第１絶縁層１３ａの材料としては、エポキシ系樹脂、ポリイミド系樹脂などの樹脂材を用いることができる。第１絶縁層１３ａの形成方法の一例としては、支持体１１に樹脂フィルムをラミネートした後に、樹脂フィルムをプレス（押圧）し、その後、１９０℃の温度で熱処理して硬化させることにより第１絶縁層１３ａを得ることができる。

次いで、図１４に示す工程では、支持体１１に形成された第１絶縁層１３ａに、配線１８ａが露出するようにレーザ加工法等を用いて第１ビアホール１３ｘを形成する。なお、第１絶縁層１３ａとして感光性樹脂膜を用い、フォトリソグラフィによりパターニングして第１ビアホール１３ｘを形成する方法を用いてもよいし、スクリーン印刷により開口部が設けられた樹脂膜をパターニングして第１ビアホール１３ｘを形成する方法を用いてもよい。

次いで、図１５に示す工程では、第１絶縁層１３ａ上の第２配線層の配線基板形成領域Ａに、配線１８ａに第１ビアホール１３ｘを介して接続される配線１８ｂを形成する。又、第１絶縁層１３ａ上の第２配線層のダミーパターン形成領域Ｂに、配線１８ｆを形成する。配線１８ｂ及び配線１８ｆとしては、例えば、銅（Ｃｕ）等を用いることができる。配線１８ｂ及び配線１８ｆは、例えば、セミアディティブ法により形成される。

配線１８ｂ及び配線１８ｆを、セミアディティブ法により形成する例を、より詳しく説明すると、先ず、無電解めっき法又はスパッタ法により、第１ビアホール１３ｘ内及び第１絶縁層１３ａの上にＣｕシード層（図示せず）を形成した後に、配線１８ｂ及び配線１８ｆに対応する開口部を備えたレジスト膜（図示せず）を形成する。次いで、Ｃｕシード層をめっき給電層に利用した電解めっき法により、レジスト膜の開口部にＣｕ層パターン（図示せず）を形成する。

続いて、レジスト膜を除去した後に、Ｃｕ層パターンをマスクにしてＣｕシード層をエッチングすることにより、配線１８ｂ及び配線１８ｆを得る。なお、配線１８ｂ及び配線１８ｆの形成方法としては、上述したセミアディティブ法の他にサブトラクティブ法などの各種の配線形成方法を用いることができる。

次いで、図１６に示す工程では、上記と同様な工程を繰り返すことにより、第１配線層〜第４配線層及び絶縁層１３ａ〜１３ｃが積層された構造の配線部材３０を形成する。すなわち、支持体１１に第２配線層の配線１８ｂ及び配線１８ｆを被覆する第２絶縁層１３ｂを形成した後に、配線基板形成領域Ａにおける配線１８ｂ上の第２絶縁層１３ｂの部分に第２ビアホール１３ｙを形成する。

更に、第２絶縁層１３ｂ上に、第２ビアホール１３ｙを介して配線１８ｂに接続される配線１８ｃを形成する。又、ダミーパターン形成領域Ｂにおける第２絶縁層１３ｂ上に、配線１８ｇを形成する。配線１８ｃ及び配線１８ｇとしては、例えば、銅（Ｃｕ）等を用いることができる。配線１８ｃ及び配線１８ｇは、例えば、セミアディティブ法により形成される。

更に、配線１８ｃ及び配線１８ｇを被覆する第３絶縁層１３ｃを形成した後に、配線基板形成領域Ａにおける配線１８ｃ上の第３絶縁層１３ｃの部分に第３ビアホール１３ｚを形成する。更に、第３絶縁層１３ｃ上に、第３ビアホール１３ｚを介して配線１８ｃに接続される配線１８ｄを形成する。又、ダミーパターン形成領域Ｂにおける第３絶縁層１３ｃ上に、配線１８ｈを形成する。配線１８ｄ及び配線１８ｈとしては、例えば、銅（Ｃｕ）等を用いることができる。配線１８ｄ及び配線１８ｈは、例えば、セミアディティブ法により形成される。

続いて、配線１８ｄ及び配線１８ｈ上には、開口部１５ｘが設けられたソルダーレジスト膜１５が形成される。これにより、配線１８ｄは、ソルダーレジスト膜１５の開口部１５ｘ内に露出し、マザーボード等と接続される下部電極パッドとして機能する。なお、必要に応じてソルダーレジスト膜１５の開口部１５ｘ内の配線１８ｄにＮｉ／Ａｕめっき層などのコンタクト層を形成してもよい。

このようにして、支持体１１上の第１配線層の上に所定のビルドアップ配線層が形成される。本実施例では、４層のビルドアップ配線層（第１配線層〜第４配線層）を形成したが、ｎ層（ｎは１以上の整数）のビルドアップ配線層を形成してもよい。なお、図８〜図１６に示す構造体は、強度の高い支持体１１を有するために反りは生じず、ほぼ平らである。

次いで、図１７に示す工程では、図１６に示す支持体１１を除去する（図１７は、図８〜図１６とは上下が反転して描かれている）。支持体１１の除去は、塩化第二鉄水溶液、塩化第二銅水溶液又は過硫酸アンモニウム水溶液などを用いたウエットエッチングにより行うことができる。この際、配線１８ａ及び配線１８ｅは、最表面に表面めっき層２５が形成されているため、配線１８ａ，配線１８ｅ及び第１絶縁層１３ａに対し、支持体１１を選択的にエッチングして除去することができる。これにより、配線１８ａは第１絶縁層１３ａから露出される。

図１７に示す集合配線基板２０は、支持体１１が除去されているため、配線基板形成領域Ａの中央部分に配置されている配線１８ａの部分が収縮し、配線基板形成領域Ａは凹状に反る。又、ダミーパターン形成領域Ｂに配線１８ｅ，配線１８ｆ，配線１８ｇ，配線１８ｈを形成し、第１配線層〜第４配線層のダミーパターン形成領域Ｂにおける配線密度の傾向を、第１配線層〜第４配線層の配線基板形成領域Ａにおける配線密度の傾向と相反するように設定しているため、ダミーパターン形成領域Ｂは凸状に反る。このようにして、本発明の第１の実施の形態に係る集合配線基板２０が製造される。

図１８は、集合配線基板２０に半導体チップ５０を搭載した半導体パッケージ４０を例示する図である。図１８を参照するに、半導体パッケージ４０は、集合配線基板２０と、はんだバンプ１６と、半導体チップ５０と、アンダーフィル樹脂５１とを有する。半導体チップ５０には、電極であるボール状端子５０ａが形成されている。集合配線基板２０の最上層である第１配線層の配線１８ａ上には、はんだバンプ１６（接合金属）が形成されている。半導体チップ５０のボール状端子５０ａは、集合配線基板２０のはんだバンプ１６と電気的に接続されている。半導体チップ５０と第１絶縁層１３ａとの間にはアンダーフィル樹脂５１が充填されている。

図１８に示す半導体パッケージ４０は、各配線層を構成する銅（Ｃｕ）等に比べて小さな熱膨張係数を持つ半導体チップ５０が最上層上に搭載されたことにより、半導体チップ５０が各配線層を構成する銅（Ｃｕ）等が凹状に反ろうとすることを阻止するため、半導体パッケージ４０における集合配線基板２０の配線基板形成領域Ａの凹状の反りは矯正され、ほぼ平坦になっている。

図１９〜図２２は、本発明の第１の実施の形態に係る半導体パッケージ４０の製造工程を例示する図である。図１９〜図２２において、図１８と同一部品については、同一符号を付し、その説明は省略する。始めに、図１９に示す工程では、配線１８ａ上に、はんだバンプ１６（接合金属）を形成する。はんだバンプ１６は、第１絶縁層１３ａから露出した配線１８ａにはんだペーストを塗布しリフロー処理することにより得られる。配線１８ａに、はんだボールを搭載しても構わない。

次いで、図２０に示す工程では、電極であるボール状端子５０ａが形成されている半導体チップ５０を用意する。次いで、図２１に示す工程では、半導体チップ５０のボール状端子５０ａと集合配線基板２０のはんだバンプ１６とを、例えば、１９０℃に加熱して、はんだを融解させ電気的に接続する。なお、この時の温度は、基板が作製される時の温度に近似しているため、集合配線基板２０の配線基板形成領域Ａの凹状の反り及びダミーパターン形成領域Ｂの凸状の反りは矯正され、集合配線基板２０は、ほぼ平坦になっている。

次いで、図２２に示す工程では、半導体チップ５０と第１絶縁層１３ａとの間にアンダーフィル樹脂５１を充填する。なお、この工程の後、常温に戻ると、
集合配線基板２０の配線基板形成領域Ａは、比較的大きな熱膨張係数を持つ各配線層を構成する銅（Ｃｕ）等が収縮するため、再び凹状に反ろうとするが、各配線層を構成する銅（Ｃｕ）等に比べて小さな熱膨張係数を持つ半導体チップ５０が最上層上に搭載されたことにより、半導体チップ５０が各配線層を構成する銅（Ｃｕ）等が凹状に反ろうとすることを阻止するため、半導体パッケージ４０における集合配線基板２０の配線基板形成領域Ａの凹状の反りは矯正され、ほぼ平坦になっている。

このようにして、シート状の集合配線基板２０に半導体チップ５０を実装した半導体パッケージ４０が製造される。その後、ダイシングブレード等で集合配線基板２０を切断位置Ｃで切断することにより、個片化された半導体パッケージが完成する。

なお、集合配線基板２０のダミーパターン形成領域Ｂへの配線形成工程において、切断位置Ｃに対応する部分の配線を無くしておく、又は、減らしておくことにより、個片化時のダイシングブレードの摩耗を減らすことができる。

本発明の第１の実施の形態に係る集合配線基板２０によれば、ダミーパターン形成領域Ｂに配線１８ｅ，配線１８ｆ，配線１８ｇ，配線１８ｈを形成し、第１配線層〜第４配線層のダミーパターン形成領域Ｂにおける配線密度の傾向を、第１配線層〜第４配線層の配線基板形成領域Ａにおける配線密度の傾向と相反するように設定することにより、ダミーパターン形成領域Ｂの反りの傾向を、配線基板形成領域Ａの反りの傾向と逆転させ、配線基板形成領域Ａの凹状の反りは残しつつ、ダミーパターン形成領域Ｂを凸状に反らせることが可能となり、シート形状の集合配線基板２０の全体の反りを低減させることができる。又、温度が変化した場合に、配線基板形成領域Ａとダミーパターン形成領域Ｂとが反対方向に反るため、反りの温度依存性を低減させることができる。

又、ダミーパターン形成領域Ｂへの配線形成工程は、配線基板形成領域Ａへの配線形成工程と同一の工程とすることができるため、新たな工程を追加することなく反りの対策が可能である。

又、集合配線基板２０の最上層上に、各配線層を構成する銅（Ｃｕ）等に比べて小さな熱膨張係数を持つ半導体チップ５０を搭載することにより、半導体チップ５０が各配線層を構成する銅（Ｃｕ）等が凹状に反ろうとすることを阻止するため、半導体パッケージ４０における集合配線基板２０の配線基板形成領域Ａの凹状の反りは矯正され、配線基板形成領域Ａをほぼ平坦に保つことが可能となり、集合配線基板２０を切断位置Ｃで切断することで、個片化された反りの少ない半導体パッケージを得ることができる。

（第２の実施の形態）
図２３は、本発明の第２の実施の形態に係るビルドアップ配線層を有する集合配線基板６０を例示する断面図であり、本発明の第１の実施の形態における図７に対応する図である。同図中、図７と同一部品については、同一符号を付し、その説明は省略する。又、本発明の第２の実施の形態に係るビルドアップ配線層を有する集合配線基板６０の平面図及び底面図は、図５及び図６と同様であるため、その説明は省略する。

図２３に示すように、集合配線基板６０は、配線部材３１と、ソルダーレジスト１５とを有する。配線部材３１は、後に集合配線基板６０の製造工程において詳述するように、配線層と絶縁層とが積層された構成である。最上層である配線層（以下、「第１配線層」とする）には、配線基板形成領域Ａに配線１８ａが、ダミーパターン形成領域Ｂに配線１８ｉが形成されている。第１絶縁層１３ａを挟んで、その下の配線層（以下、「第２配線層」とする）には、配線基板形成領域Ａに配線１８ｂが形成されている。ダミーパターン形成領域Ｂには配線が形成されていない。

第２絶縁層１３ｂを挟んで、更にその下の配線層（以下、「第３配線層」とする）には、配線基板形成領域Ａに配線１８ｃが形成されている。ダミーパターン形成領域Ｂには配線が形成されていない。第３絶縁層１３ｃを挟んで、更にその下の最下層である配線層（以下、「第４配線層」とする）には、配線基板形成領域Ａに配線１８ｄ形成されている。ダミーパターン形成領域Ｂには配線が形成されていない。

配線１８ａ〜１８ｄ，１８ｉとしては、例えば、銅（Ｃｕ）等を用いることができる。最上層である第１配線層は、半導体チップが搭載される半導体チップ搭載面となり、第１配線層に形成されている上部電極パッドとして機能する配線１８ａは、半導体チップの対応するパッドと電気的に接続される。

最下層である第４配線層に形成されている配線１８ｄは、下部電極パッドとして機能し、例えば、マザーボード等に接続される。なお、最上層及び最下層は、図２３に示すように、上部電極パッドとして機能する配線１８ａが形成されている第１配線層を上側にして見た図に基いて定義する。

第１配線層の配線基板形成領域Ａにおける配線密度は、第２配線層〜第４配線層の配線基板形成領域Ａにおける配線密度よりも低いため、前述の図１の説明と同様な理由により、配線基板形成領域Ａは凹状に反る。

ダミーパターン形成領域Ｂに形成されている配線１８ｉは、ダミーパターン形成領域Ｂの反りの傾向を、配線基板形成領域Ａの反りの傾向と逆転させ、配線基板形成領域Ａの凹状の反りは残しつつ、シート形状の集合配線基板６０の全体の反りを低減させ、かつ、反りの温度依存性を低減させるために設けられており、ダミーパターン形成領域Ｂにおいて第１配線層にのみ配線１８ｉを形成し、第１配線層〜第４配線層のダミーパターン形成領域Ｂにおける配線密度の傾向を、第１配線層〜第４配線層の配線基板形成領域Ａにおける配線密度の傾向と相反するように設定されている。第１配線層〜第４配線層の配線基板形成領域Ａにおける配線密度が、例えば、それぞれ１０％，５０％，７０％，８０％であれば、ダミーパターン形成領域Ｂに形成されている配線１８ｉの配線密度は、例えば、１００％に近い値とすることができる。もちろん、これらの数値に限定されるものではない。

配線基板形成領域Ａにおいて、配線１８ａと配線１８ｂとは、第１ビアホール１３ｘを介して電気的に接続されている。又、配線１８ｂと配線１８ｃとは、第２ビアホール１３ｙを介して電気的に接続されている。又、配線１８ｃと配線１８ｄとは、第３ビアホール１３ｚを介して電気的に接続されている。

配線基板形成領域Ａ及びダミーパターン形成領域Ｂにおいて、配線部材３１の裏面にはソルダーレジスト１５が形成されており、ソルダーレジスト１５の配線基板形成領域Ａには開口部１５ｘが設けられている。配線１８ｄは、開口部１５ｘ内に位置した構成とされている。

このように、ダミーパターン形成領域Ｂにおいて第１配線層にのみ配線１８ｉを形成し、第１配線層〜第４配線層のダミーパターン形成領域Ｂにおける配線密度の傾向を、第１配線層〜第４配線層の配線基板形成領域Ａにおける配線密度の傾向と相反するように設定することにより、ダミーパターン形成領域Ｂの反りの傾向を、配線基板形成領域Ａの反りの傾向と逆転させ、図２３に示すように、配線基板形成領域Ａの凹状の反りは残しつつ、ダミーパターン形成領域Ｂを凸状に反らせることが可能となり、シート形状の集合配線基板６０の全体の反りを低減させることができる。又、温度が変化した場合に、配線基板形成領域Ａとダミーパターン形成領域Ｂとが反対方向に反るため、反りの温度依存性を低減させることができる。

なお、ダミーパターン形成領域Ｂに形成される配線１８ｉは任意の形状とすることができるが、配線基板形成領域Ａに形成される配線１８ａ，配線１８ｂ，配線１８ｃ，配線１８ｄと同一幅、同一深さであることが望ましい。

続いて、集合配線基板６０の製造方法について説明する。図２４〜図３３は、本発明の第２の実施の形態に係る集合配線基板６０の製造工程を例示する図である。図２４〜図３３において、図２３と同一部品については、同一符号を付し、その説明は省略する。

始めに、図２４に示す工程では、支持体１１を用意する。本実施形態では支持体１１として銅箔を用いる。銅箔の厚さは、例えば、３５〜１００μｍとすることができる。次いで、図２５に示す工程では、支持体１１上に、レジスト膜１２を形成する。レジスト膜１２としては、例えば、ドライフィルムを用いることができる。

次いで、図２６に示す工程では、レジスト膜１２に対してパターニング処理を行い、第１配線層の配線基板形成領域Ａの配線１８ａの形成位置に対応する部分に開口部１２ｘを、第１配線層のダミーパターン形成領域Ｂの配線１８ｉの形成位置に対応する部分に開口部１２ｙを形成する。なお、ドライフィルム状のレジスト膜１２に対して予め開口部１２ｘ及び開口部１２ｙを形成しておき、開口部１２ｘ及び開口部１２ｙが形成されたレジスト膜１２を支持体１１に配設してもよい。

次いで、図２７に示す工程では、支持体１１をめっき給電層に利用する電解めっき法により、支持体１１上の第１配線層の配線基板形成領域Ａに配線１８ａを、ダミーパターン形成領域Ｂに配線１８ｉを形成する。配線１８ａは、レジスト膜１２に形成された開口部１２ｘ内に形成されており、表面めっき層２５とパッド本体２６とにより構成されている。配線１８ｉは、レジスト膜１２に形成された開口部１２ｙ内に形成されており、表面めっき層２５とパッド本体２６とにより構成されている。

表面めっき層２５は、Ａｕ膜，Ｐｄ膜，Ｎｉ膜を積層した構造を有している。よって、配線１８ａ及び配線１８ｉを形成するには、先ずＡｕ膜，Ｐｄ膜，Ｎｉ膜を順にめっきすることにより表面めっき層２５を形成し、続いて、表面めっき層２５上にＣｕ等からなるパッド本体２６をめっきにより形成する。次いで、図２８に示す工程では、図２７に示すレジスト膜１２を除去する。なお、配線１８ａは、半導体チップ等と接続される上部電極パッドとして機能する。

次いで、図２９に示す工程では、支持体１１に配線１８ａ及び配線１８ｉを被覆する第１絶縁層１３ａを形成する。第１絶縁層１３ａの材料としては、エポキシ系樹脂、ポリイミド系樹脂などの樹脂材を用いることができる。第１絶縁層１３ａの形成方法の一例としては、支持体１１に樹脂フィルムをラミネートした後に、樹脂フィルムをプレス（押圧）し、その後、１９０℃の温度で熱処理して硬化させることにより第１絶縁層１３ａを得ることができる。

次いで、図３０に示す工程では、支持体１１に形成された第１絶縁層１３ａに、配線１８ａが露出するようにレーザ加工法等を用いて第１ビアホール１３ｘを形成する。なお、第１絶縁層１３ａとして感光性樹脂膜を用い、フォトリソグラフィによりパターニングして第１ビアホール１３ｘを形成する方法を用いてもよいし、スクリーン印刷により開口部が設けられた樹脂膜をパターニングして第１ビアホール１３ｘを形成する方法を用いてもよい。

次いで、図３１に示す工程では、第１絶縁層１３ａ上の第２配線層の配線基板形成領域Ａに、配線１８ａに第１ビアホール１３ｘを介して接続される配線１８ｂを形成する。配線１８ｂとしては、例えば、銅（Ｃｕ）等を用いることができる。配線１８ｂは、例えば、第１の実施の形態において詳しく説明したセミアディティブ法により形成される。

次いで、図３２に示す工程では、上記と同様な工程を繰り返すことにより、第１配線層〜第４配線層及び絶縁層１３ａ〜１３ｃが積層された構造の配線部材３１を形成する。すなわち、支持体１１に第２配線層の配線１８ｂを被覆する第２絶縁層１３ｂを形成した後に、配線基板形成領域Ａにおける配線１８ｂ上の第２絶縁層１３ｂの部分に第２ビアホール１３ｙを形成する
更に、第２絶縁層１３ｂ上に、第２ビアホール１３ｙを介して配線１８ｂに接続される配線１８ｃを形成する。配線１８ｃとしては、例えば、銅（Ｃｕ）等を用いることができる。配線１８ｃは、例えば、セミアディティブ法により形成される。

更に、配線１８ｃを被覆する第３絶縁層１３ｃを形成した後に、配線基板形成領域Ａにおける配線１８ｃ上の第３絶縁層１３ｃの部分に第３ビアホール１３ｚを形成する。更に、第３絶縁層１３ｃ上に、第３ビアホール１３ｚを介して配線１８ｃに接続される配線１８ｄを形成する。配線１８ｄとしては、例えば、銅（Ｃｕ）等を用いることができる。配線１８ｄは、例えば、セミアディティブ法により形成される。

続いて、配線１８ｄ上には、開口部１５ｘが設けられたソルダーレジスト膜１５が形成される。これにより、配線１８ｄは、ソルダーレジスト膜１５の開口部１５ｘ内に露出し、マザーボード等と接続される下部電極パッドとして機能する。なお、必要に応じてソルダーレジスト膜１５の開口部１５ｘ内の配線１８ｄにＮｉ／Ａｕめっき層などのコンタクト層を形成してもよい。

このようにして、支持体１１上の第１配線層の上に所定のビルドアップ配線層が形成される。本実施例では、４層のビルドアップ配線層（第１配線層〜第４配線層）を形成したが、ｎ層（ｎは１以上の整数）のビルドアップ配線層を形成してもよい。なお、図２４〜図３２に示す構造体は、強度の高い支持体１１を有するために反りは生じず、ほぼ平らである。

次いで、図３３に示す工程では、図３２に示す支持体１１を除去する（図３３は、図２４〜図３２とは上下が反転して描かれている）。支持体１１の除去は、塩化第二鉄水溶液、塩化第二銅水溶液又は過硫酸アンモニウム水溶液などを用いたウエットエッチングにより行うことができる。この際、配線１８ａ及び配線１８ｉは、最表面に表面めっき層２５が形成されているため、配線１８ａ，配線１８ｉ及び第１絶縁層１３ａに対し、支持体１１を選択的にエッチングして除去することができる。これにより、配線１８ａは第１絶縁層１３ａから露出される。

図３３に示す集合配線基板６０は、支持体１１が除去されているため、配線基板形成領域Ａの中央部分に配置されている配線１８ａの部分が収縮し、配線基板形成領域Ａは凹状に反る。又、ダミーパターン形成領域Ｂに配線１８ｉを形成し、第１配線層〜第４配線層のダミーパターン形成領域Ｂにおける配線密度の傾向を、第１配線層〜第４配線層の配線基板形成領域Ａにおける配線密度の傾向と相反するように設定しているため、ダミーパターン形成領域Ｂは凸状に反る。このようにして、本発明の第２の実施の形態に係る集合配線基板６０が製造される。

図３４は、集合配線基板６０に半導体チップ８０を搭載した半導体パッケージ７０を例示する図である。同図中、図２３と同一部品については、同一符号を付し、その説明は省略する。図３４を参照するに、半導体パッケージ７０は、集合配線基板６０と、半導体チップ８０と、ボンディングワイヤ８１と、封止剤８２とを有する。

半導体チップ８０は、熱硬化性接着剤等により第１絶縁層１３ａ上に固定され、半導体チップ８０が有するパッド（図示せず）と配線１８ａとは、ボンディングワイヤ８１により電気的に接続されている。又、半導体チップ８０は、第１絶縁層１３ａ上に形成された封止剤８２により封止されている。

図３４に示す半導体パッケージ７０は、各配線層を構成する銅（Ｃｕ）等に比べて小さな熱膨張係数を持つ半導体チップ８０が最上層上に搭載されたことにより、半導体チップ８０が各配線層を構成する銅（Ｃｕ）等が凹状に反ろうとすることを阻止するため、半導体パッケージ７０における集合配線基板６０の配線基板形成領域Ａの凹状の反りは矯正され、ほぼ平坦になっている。

図３５〜図３７は、本発明の第２の実施の形態に係る半導体パッケージ７０の製造工程を例示する図である。図３５〜図３７において、図３４に示す第２の実施の形態に係る半導体パッケージ７０と同一構成部分には同一符号を付す。始めに、図３５に示す工程では、半導体チップ８０を用意する。次いで、図３６に示す工程では、半導体チップ８０を接着剤（図示せず）により第１絶縁層１３ａ上に固定した後、半導体チップ８０が有するパッド（図示せず）と配線１８ａとを、ボンディングワイヤ８１により電気的に接続する。接着剤としては、例えば、熱硬化性接着剤等を用いることができる。ボンディングワイヤ８１としては、例えば、Ａｕワイヤ等を用いることができる。なお、この時の温度は、基板が作製される時の温度に近似しているため、集合配線基板６０の配線基板形成領域Ａの凹状の反り及びダミーパターン形成領域Ｂの凸状の反りは矯正され、ほぼ平坦になっている。

次いで、図３７に示す工程では、半導体チップ８０を覆うように、第１絶縁層１３ａ上に封止剤８２を塗布し、半導体チップ８０を封止する。封止剤８２としては、例えば、エポキシ樹脂等の熱硬化性樹脂やＵＶ樹脂等を用いることができる。なお、この工程の後、常温に戻ると、集合配線基板６０の配線基板形成領域Ａは、比較的大きな熱膨張係数を持つ各配線層を構成する銅（Ｃｕ）等が収縮するため、再び凹状に反ろうとするが、各配線層を構成する銅（Ｃｕ）等に比べて小さな熱膨張係数を持つ半導体チップ８０が最上層上に搭載されたことにより、半導体チップ８０が各配線層を構成する銅（Ｃｕ）等が凹状に反ろうとすることを阻止するため、半導体パッケージ７０における集合配線基板６０の配線基板形成領域Ａの凹状の反りは矯正され、ほぼ平坦になっている。

このようにして、シート状の集合配線基板６０に半導体チップ８０を実装した半導体パッケージ７０が製造される。その後、ダイシングブレード等で集合配線基板６０を切断位置Ｃで切断することにより、個片化された半導体パッケージが完成する。

なお、集合配線基板６０のダミーパターン形成領域Ｂへの配線形成工程において、切断位置Ｃに対応する部分の配線を無くしておく、又は、減らしておくことにより、個片化時のダイシングブレードの摩耗を減らすことができる。

本発明の第２の実施の形態に係る集合配線基板６０によれば、ダミーパターン形成領域Ｂの第１配線層にのみ配線１８ｉを形成し、第１配線層〜第４配線層のダミーパターン形成領域Ｂにおける配線密度の傾向を、第１配線層〜第４配線層の配線基板形成領域Ａにおける配線密度の傾向と相反するように設定することにより、ダミーパターン形成領域Ｂの反りの傾向を、配線基板形成領域Ａの反りの傾向と逆転させ、配線基板形成領域Ａの凹状の反りは残しつつ、ダミーパターン形成領域Ｂを凸状に反らせることが可能となり、シート形状の集合配線基板６０の全体の反りを低減させることができる。又、温度が変化した場合に、配線基板形成領域Ａとダミーパターン形成領域Ｂとが反対方向に反るため、反りの温度依存性を低減させることができる。

又、ダミーパターン形成領域Ｂへの配線形成工程は、配線基板形成領域Ａへの配線形成工程と同一の工程とすることができるため、新たな工程を追加することなく反りの対策が可能である。

又、集合配線基板６０の最上層上に、各配線層を構成する銅（Ｃｕ）等に比べて小さな熱膨張係数を持つ半導体チップ８０を搭載することにより、半導体チップ８０が各配線層を構成する銅（Ｃｕ）等が凹状に反ろうとすることを阻止するため、半導体パッケージ７０における集合配線基板６０の配線基板形成領域Ａの凹状の反りは矯正され、配線基板形成領域Ａをほぼ平坦に保つことが可能となり、集合配線基板６０を切断位置Ｃで切断することで、個片化された反りの少ない半導体パッケージを得ることができる。

以上、本発明の好ましい実施の形態について詳説したが、本発明は、上述した実施の形態に制限されることはなく、本発明の範囲を逸脱することなく、上述した実施の形態に種々の変形及び置換を加えることができる。

例えば、第１の実施の形態に係る集合配線基板２０の配線１８ａと、半導体チップ８０とを、ボンディングワイヤ８２で接続しても構わないし、第２の実施の形態に係る集合配線基板６０の配線１８ａと、ボール状端子５０ａが形成されている半導体チップ５０とを、はんだバンプ１６で接続しても構わない。

又、第１の実施の形態では、ダミーパターン形成領域Ｂの第１配線層〜第４配線層に配線１８ｅ〜１８ｇを形成する例を、第２の実施の形態では、ダミーパターン形成領域Ｂの第１配線層にのみ配線１８ｉを形成する例を示したが、ダミーパターン形成領域Ｂの各配線層の配線密度の傾向を、配線基板形成領域Ａの各配線層の配線密度の傾向と相反するように設定するものであれば、例えば、ダミーパターン形成領域Ｂの第１配線層と第２配線層のみに配線を形成しても構わないし、ダミーパターン形成領域Ｂの第１配線層〜第３配線層のみに配線を形成しても構わない。

又、第１の実施の形態では、第１配線層〜第４配線層の配線基板形成領域Ａにおける配線密度が、例えば、それぞれ１０％，５０％，７０％，８０％である例を示したが、例えば、１０％，５０％，８０％，７０％のように一部の配線層の配線密度が逆転している場合にも本発明を適用することができる。

従来のビルドアップ配線層を有する配線基板１００を例示する断面図である。 従来のビルドアップ配線層を有する集合配線基板２００を例示する平面図である。 従来のビルドアップ配線層を有する集合配線基板２００を例示する底面図である。 従来のビルドアップ配線層を有する集合配線基板２００を例示する断面図である。 本発明の第１の実施の形態に係るビルドアップ配線層を有する集合配線基板２０を例示する平面図である。 本発明の第１の実施の形態に係るビルドアップ配線層を有する集合配線基板２０を例示する底面図である。 本発明の第１の実施の形態に係るビルドアップ配線層を有する集合配線基板２０を例示する断面図である。 本発明の第１の実施の形態に係る集合配線基板２０の製造工程を例示する図（その１）である。 本発明の第１の実施の形態に係る集合配線基板２０の製造工程を例示する図（その２）である。 本発明の第１の実施の形態に係る集合配線基板２０の製造工程を例示する図（その３）である。 本発明の第１の実施の形態に係る集合配線基板２０の製造工程を例示する図（その４）である。 本発明の第１の実施の形態に係る集合配線基板２０の製造工程を例示する図（その５）である。 本発明の第１の実施の形態に係る集合配線基板２０の製造工程を例示する図（その６）である。 本発明の第１の実施の形態に係る集合配線基板２０の製造工程を例示する図（その７）である。 本発明の第１の実施の形態に係る集合配線基板２０の製造工程を例示する図（その８）である。 本発明の第１の実施の形態に係る集合配線基板２０の製造工程を例示する図（その９）である。 本発明の第１の実施の形態に係る集合配線基板２０の製造工程を例示する図（その１０）である。 集合配線基板２０に半導体チップ５０を搭載した半導体パッケージ４０を例示する図である。 本発明の第１の実施の形態に係る半導体パッケージ４０の製造工程を例示する図（その１）である。 本発明の第１の実施の形態に係る半導体パッケージ４０の製造工程を例示する図（その２）である。 本発明の第１の実施の形態に係る半導体パッケージ４０の製造工程を例示する図（その３）である。 本発明の第１の実施の形態に係る半導体パッケージ４０の製造工程を例示する図（その４）である。 本発明の第２の実施の形態に係るビルドアップ配線層を有する集合配線基板６０を例示する断面図である。 本発明の第２の実施の形態に係る集合配線基板６０の製造工程を例示する図（その１）である。 本発明の第２の実施の形態に係る集合配線基板６０の製造工程を例示する図（その２）である。 本発明の第２の実施の形態に係る集合配線基板６０の製造工程を例示する図（その３）である。 本発明の第２の実施の形態に係る集合配線基板６０の製造工程を例示する図（その４）である。 本発明の第２の実施の形態に係る集合配線基板６０の製造工程を例示する図（その５）である。 本発明の第２の実施の形態に係る集合配線基板６０の製造工程を例示する図（その６）である。 本発明の第２の実施の形態に係る集合配線基板６０の製造工程を例示する図（その７）である。 本発明の第２の実施の形態に係る集合配線基板６０の製造工程を例示する図（その８）である。 本発明の第２の実施の形態に係る集合配線基板６０の製造工程を例示する図（その９）である。 本発明の第２の実施の形態に係る集合配線基板６０の製造工程を例示する図（その１０）である。 集合配線基板６０に半導体チップ８０を搭載した半導体パッケージ７０を例示する図である。 本発明の第２の実施の形態に係る半導体パッケージ７０の製造工程を例示する図（その1）である。 本発明の第２の実施の形態に係る半導体パッケージ７０の製造工程を例示する図（その２）である。 本発明の第２の実施の形態に係る半導体パッケージ７０の製造工程を例示する図（その３）である。

符号の説明

１０，１００ 配線基板
１１ 支持体
１２ レジスト膜
１２ｘ，１２ｙ，１５ｘ 開口部
１３ａ，１３０ａ 第１絶縁層
１３ｂ，１３０ｂ 第２絶縁層
１３ｃ，１３０ｃ 第３絶縁層
１３ｘ 第１ビアホール
１３ｙ 第２ビアホール
１３ｚ 第３ビアホール
１５，１５０ ソルダーレジスト
１６ はんだバンプ
１８ａ〜１８ｉ，１８０ａ〜１８０ｅ 配線
２０，６０，２００ 集合配線基板
２１，２１０ 外枠
２２，２２０ 貫通穴
２５ 表面めっき層
２６ パッド本体
３０，３１，３００ 配線部材
４０，７０ 半導体パッケージ
５０，８０ 半導体チップ
５０ａ ボール状端子
５１ アンダーフィル樹脂
８１ ボンディングワイヤ
８２ 封止剤
１３０ｄ 第４絶縁層
Ａ 配線基板形成領域
Ｂ ダミーパターン形成領域
Ｃ 切断位置

Claims (5)

1. 配線基板形成領域及び前記配線基板形成領域に隣接するダミーパターン形成領域を有し、半導体チップ搭載面となる最上層を含む複数の配線層が積層された集合配線基板であって、
   前記配線基板形成領域の前記最上層の配線密度は、前記配線基板形成領域のその他の前記配線層の配線密度よりも低く、前記ダミーパターン形成領域の前記最上層から最下層にかけての前記配線層の配線密度の傾向は、前記配線基板形成領域の前記最上層から前記最下層にかけての前記配線層の配線密度の傾向と相反するように設定されていることを特徴とする集合配線基板。
2. 前記配線基板形成領域は前記最上層を上側に見て凹状に反っており、前記ダミーパターン形成領域は前記最上層を上側に見て凸状に反っていることを特徴とする請求項１記載の集合配線基板。
3. 前記ダミーパターン形成領域は、配線が形成されていない前記配線層を有することを特徴とする請求項１又は２記載の集合配線基板。
4. 少なくとも一つの前記配線基板形成領域と、前記ダミーパターン形成領域とを備えていることを特徴とする請求項１乃至３の何れか一項記載の集合配線基板。
5. 請求項１乃至４の何れか一項記載の集合配線基板と、半導体チップとを有する半導体パッケージであって、前記半導体チップは、前記配線基板形成領域の配線密度の最も低い配線層上に搭載されていることを特徴とする半導体パッケージ。

Images