JPWO2009118925A1 - 電子部品内蔵配線板及びその製造方法 - Google Patents

電子部品内蔵配線板及びその製造方法 Download PDF

Info

Publication number
JPWO2009118925A1
JPWO2009118925A1 JP2009539957A JP2009539957A JPWO2009118925A1 JP WO2009118925 A1 JPWO2009118925 A1 JP WO2009118925A1 JP 2009539957 A JP2009539957 A JP 2009539957A JP 2009539957 A JP2009539957 A JP 2009539957A JP WO2009118925 A1 JPWO2009118925 A1 JP WO2009118925A1
Authority
JP
Japan
Prior art keywords
electronic component
wiring board
built
insulating material
hole
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2009539957A
Other languages
English (en)
Inventor
普崇 谷口
普崇 谷口
俊樹 古谷
俊樹 古谷
剛士 古澤
剛士 古澤
苅谷　隆
隆 苅谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ibiden Co Ltd
Original Assignee
Ibiden Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ibiden Co Ltd filed Critical Ibiden Co Ltd
Publication of JPWO2009118925A1 publication Critical patent/JPWO2009118925A1/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H05K1/186—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit manufactured by mounting on or connecting to patterned circuits before or during embedding
    • H05K1/187—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit manufactured by mounting on or connecting to patterned circuits before or during embedding the patterned circuits being prefabricated circuits, which are not yet attached to a permanent insulating substrate, e.g. on a temporary carrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3135—Double encapsulation or coating and encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81193—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed on both the semiconductor or solid-state body and another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/831—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus
    • H01L2224/83104—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus by applying pressure, e.g. by injection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H01L2224/92122—Sequential connecting processes the first connecting process involving a bump connector
    • H01L2224/92125—Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10674—Flip chip
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/06—Lamination
    • H05K2203/063—Lamination of preperforated insulating layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/20—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern
    • H05K3/205—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern using a pattern electroplated or electroformed on a metallic carrier
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/425—Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern
    • H05K3/428—Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern initial plating of through-holes in substrates having a metal pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4602—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4652—Adding a circuit layer by laminating a metal foil or a preformed metal foil pattern
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y10T29/49133—Assembling to base an electrical component, e.g., capacitor, etc. with component orienting
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y10T29/49139—Assembling to base an electrical component, e.g., capacitor, etc. by inserting component lead or terminal into base aperture
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y10T29/49146—Assembling to base an electrical component, e.g., capacitor, etc. with encapsulating, e.g., potting, etc.
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49147—Assembling terminal to base
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49169—Assembling electrical component directly to terminal or elongated conductor

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Wire Bonding (AREA)

Abstract

キャリア上に分離可能な状態で銅箔が配置された第１の基材上に、電子部品（２）を実装するための接続端子（８０）を形成する。そして、接続端子（８０）と電子部品（２）のバンプ（２０）とを電気的に接続し、電子部品（２）と第１の基材との間にアンダーフィル材（４）を充填する。それから、電子部品（２）を絶縁材（３）で被覆する。そして、キャリアと銅箔とを分離し、露出している不要な銅箔をエッチングして除去すると、電子部品内蔵配線板（１）が得られる。

Description

本発明は、半導体素子等の電子部品を内部に収容した電子部品内蔵配線板に関する。
近年、電子機器の高性能化、小型化が進展し、それと共に、電子機器の内部に実装される配線板の高機能化、高集積化の要請は益々高くなってきている。
これに対し、ＩＣチップ等の電子部品を配線板内に収容する（内蔵する）技術が種々提案されている（例えば、特許文献１）。
特許文献１に開示されているように、電子部品を配線板に内蔵することにより、多層配線板の高機能化と高密度化とが可能となる。つまり、電子部品を内部に収納することで、表層の実装領域に他の電子部品等を実装することが可能となり、高機能化が可能となる。
また、電子部品を内蔵することにより、多層配線板自体を小さくすることも可能となり、従来の多層配線板と比較して、回路を高密度化することができる。
さらに、配線長を減少させ得るため、性能向上も期待できる。
特表２００５−５１７２８７号公報
ところで、内蔵する電子部品と接続する接続端子をファインピッチで形成するためには、その接続端子を形成する金属層（複数の層で構成されていてもよい）の表面の平坦性が要求される。そして、表面の平坦性を確保するためには、一般的に、当該金属層が一定以上の厚みを有するのが望ましい。一方、金属層の厚みを大きくすると、電子部品の実装後の工程において、接続端子が当該金属層のエッチングによりダメージを受ける懸念もある。
この点に関し、上記特許文献１及びその他の従来技術は、何ら解決策を示していない。
また、上記特許文献１及びその他の従来技術では、電子部品を内蔵した配線板（多層配線板におけるコア基板に相当）を構成する絶縁層は、当該コア基板の厚さ方向の中心線を基準として、一方側、即ち、電子部品と当該コア基板を構成する導体層との接合面の反対面側に偏った態様で形成されている。
このような非対称構造は、ストレス（熱、振動衝撃、落下衝撃等）による応力が緩衝され難く、その結果、多層配線板に反りが発生してしまうおそれがある。そのため、従来の技術では、電子部品の接続信頼性を確保するのが難しいという問題があった。
本発明は上記実情に鑑みてなされたもので、電子部品と接続する接続端子をファインピッチで形成できる電子部品内蔵型の配線板の製造方法を提供することを第１の目的とする。
また、実装する電子部品の接続信頼性を確保できる電子部品内蔵型の配線板の製造方法を提供することを第２の目的とする。
本発明に係る電子部品内蔵配線板の製造方法は、
支持体上に分離可能な状態で第１の金属箔が配置された第１の積層基材の前記第１の金属箔上に、電子部品を実装するための接続端子をアディティブ法により形成する接続端子形成工程と、
前記第１の積層基材上に、前記電子部品を該電子部品の回路形成面と前記接続端子の形成面とが向かい合うように配置し、前記電子部品と前記接続端子とを電気的に接続する実装工程と、
該実装工程後の前記電子部品を絶縁材で被覆する被覆工程と、
前記支持体と前記第１の金属箔とを分離する分離工程と、
露出している前記第１の金属箔を除去する除去工程と、を有することを特徴とする。
前記実装工程後、前記接続端子の周りに絶縁性樹脂を充填する工程をさらに有するのが好ましい。
また、前記支持体上に分離可能な状態で第２の金属箔が配置された第２の積層基材の前記第２の金属箔上に導体パターンを形成する工程と、
前記被覆工程後、前記第２の積層基材を前記導体パターンの形成面と前記絶縁材の表面とが密着するようにして積層する工程と、をさらに有するようにしてもよい。
また、前記被覆工程には、前記電子部品を覆う態様で前記絶縁材を載置する工程が含まれるのが好ましい。この場合、前記絶縁材が、プリプレグで構成され、少なくとも、前記電子部品の形状に合わせてくり貫き加工したものと、くり貫き加工していないシート状のものとを組み合わせてなる、とするのがさらに好ましい。
また、前記電子部品には、前記接続端子と接合させるためのバンプが形成されているのが好ましい。
また、前記接続端子の少なくとも一部は、錫、銀及び銅を含む合金からなる半田で構成されるのが好ましい。
また、前記接続端子の周りに充填する前記絶縁性樹脂には、無機フィラーが含まれているのが好ましい。
また、第１の金属箔は銅箔であるのが好ましい。
また、前記被覆工程後の基板に貫通孔を設け、スルーホール導体及び該スルーホール導体に接続されるスルーホールランドを形成する工程をさらに有するようにしてもよい。
また、前記絶縁材上に層間絶縁材を介して上層導体パターンを形成する工程と、
前記接続端子と前記上層導体パターンとを電気的に接続する回路接続用バイアホールを形成する工程と、
前記スルーホールランドと前記上層導体パターンとを電気的に接続するスルーホールランド接続用バイアホールを形成する工程と、をさらに有するようにしてもよい。
本発明に係る電子部品内蔵配線板は、
アディティブ法により形成された接続端子と、
該接続端子と電気的に接続する電子部品と、
該電子部品を被覆する絶縁材と、
該絶縁材に埋設された導体パターンと、
前記絶縁材に設けられたスルーホール導体と、
該スルーホール導体に接続されたスルーホールランドと、を備え、
該スルーホールランドが、前記絶縁材の表面から突出している、ことを特徴とする。
前記スルーホールランドの厚みは、前記絶縁材に埋設された前記導体パターンの厚みよりも厚いことが好ましい。
前記絶縁材上に層間絶縁材を介して形成される上層導体パターンと、
前記接続端子又は前記導体パターンと前記上層導体パターンとを電気的に接続する回路接続用バイアホールと、
前記スルーホールランドと前記上層導体パターンとを電気的に接続するスルーホールランド接続用バイアホールと、を備え、
該スルーホールランド接続用バイアホールと前記スルーホールランドとの接続面の面積が、前記回路接続用バイアホールと前記接続端子又は前記導体パターンとの接続面の面積より大きくなる構成にしてもよい。
本発明によれば、電子部品と接続する接続端子のファインピッチ化が図れ、さらに実装する電子部品との接続信頼性も確保できる電子部品内蔵配線板を提供できる。
第１の基材の構成を示す断面図である。 第１の基材の銅箔上に第１の下地層及び第２の下地層が形成された様子を示す断面図である。 図１Ｂの基板の第２の下地層上に感光性レジストがラミネートされた様子を示す断面図である。 図１Ｂの基板の第２の下地層上にめっきレジスト層が形成された様子を示す断面図である。 図１Ｄの基板に銅めっき層が形成された様子を示す断面図である。 めっきレジスト層の剥離後、図１Ｅの基板表面が粗化された様子を示す断面図である。 図１Ｆの基板表面にソルダーレジスト層が形成された様子を示す断面図である。 図１Ｇの基板のパッド上に接合層が形成された様子を示す断面図である。 電子部品の実装工程を示す断面図である。 電子部品の実装工程を示す断面図である。 積層工程を示す断面図である。 積層工程を示す断面図である。 積層工程を示す断面図である。 後工程を示す断面図である。 後工程を示す断面図である。 後工程を示す断面図である。 後工程を示す断面図である。 後工程を示す断面図である。 本発明の一実施形態に係る電子部品内蔵配線板の構成を示す断面図である 図４Ｆの電子部品内蔵配線板から多層配線板を製造する工程を示す断面図である。 図４Ｆの電子部品内蔵配線板から多層配線板を製造する工程を示す断面図である。 図４Ｆの電子部品内蔵配線板から多層配線板を製造する工程を示す断面図である。 図４Ｆの電子部品内蔵配線板から多層配線板を製造する工程を示す断面図である。 図４Ｆの電子部品内蔵配線板から多層配線板を製造する工程を示す断面図である。 図４Ｆの電子部品内蔵配線板を使用した多層配線板の構成を示す断面図である。 図５Ｆの多層配線板の特徴を説明するための要部断面図である。 本発明の他の実施形態に係る電子部品内蔵配線板の構成を示す断面図である。 図６の電子部品内蔵配線板を接続端子形成側から見た平面図である。 本発明の他の実施形態に係る多層配線板の構成を示す断面図である。
符号の説明
１ 電子部品内蔵配線板
２ 電子部品
３ 絶縁材
４ アンダーフィル材
５ 充填樹脂
２０ バンプ
４０、５０、６０、７０ 導体パターン
８０ 接続端子
８１ パッド
８２ 接合層
９０ スルーホール導体
９１、９２、９３、９４ スルーホールランド
１１２ ソルダーレジスト層
以下、本発明の一実施形態に係る電子部品内蔵配線板について、図面を参照して説明する。
図４Ｆは、本実施形態に係る電子部品内蔵配線板１の概略断面図である。この電子部品内蔵配線板１は、例えば、多層プリント配線板のコア基板等として使用される。
電子部品内蔵配線板１は、電子部品２と、絶縁材３と、アンダーフィル材４と、充填樹脂５と、内層の導体パターン４０、５０と、ソルダーレジスト層１１２と、外層の導体パターン６０、７０と、接続端子８０と、スルーホール導体９０と、からなる。
絶縁材３は、ガラス繊維、アラミド繊維等の補強材にエポキシ樹脂、ポリエステル樹脂、ポリイミド樹脂、ビスマレイミド‐トリアジン樹脂（ＢＴ樹脂）、フェノール樹脂等の樹脂を含浸させてなる板材であり、本実施形態では、プリプレグで構成される。
アンダーフィル材４は、例えば、シリカやアルミナ等の無機フィラーを含む絶縁性樹脂であり、電子部品２の固定強度を確保すると共に、電子部品２と絶縁材（例えば、絶縁材３や充填樹脂５）との熱膨張率のギャップによって発生する歪みを吸収する役割を担う。アンダーフィル材４は、熱硬化性樹脂と４０〜９０ｗｔ％の無機フィラーからなることが好ましい。また、フィラーのサイズ（平均粒径）は０．１〜３．０μｍであることが好ましい。
充填樹脂５は、熱硬化性樹脂と無機フィラーとからなることが好ましい。無機フィラーには、たとえば、Ａｌ２Ｏ３、ＭｇＯ、ＢＮ、ＡｌＮまたはＳｉＯ２などを用いることができる。熱硬化性樹脂には、たとえば、耐熱性が高いエポキシ樹脂、フェノール樹脂またはシアネート樹脂が好ましく、この中でも、耐熱性が優れるエポキシ樹脂が特に好ましい。
銅等からなる導体パターン４０は、電子部品内蔵配線板１の第１面側（電子部品２の回路形成面と対向する側）の内部（以下、第１の内層という。）に形成されている。導体パターン４０の厚みは、約１５μｍであって、その一部が、接続端子８０を構成するパッド８１やスルーホール導体９０に接続している第１の内層のスルーホールランド９１となる。
銅等からなる導体パターン５０は、電子部品内蔵配線板１の第２面（第１面と反対側の主面）の内側（以下、第２の内層という。）に形成され、その一部が、スルーホール導体９０に接続している第２の内層のスルーホールランド９２となる。その厚さは、約１５μｍである。第１の内層のスルーホールランド９１と第２の内層のスルーホールランド９２は、スルーホール導体９０を介して電気的に接続している。
銅等からなる導体パターン６０は、電子部品内蔵配線板１の第１面上（以下、第１の外層という。）に形成されていて、その一部が、スルーホール導体９０に接続している第１の外層のスルーホールランド９３となる。導体パターン６０の厚さは、約２０μｍである。
銅等からなる導体パターン７０は、電子部品内蔵配線板１の第２面上（以下、第２の外層という。）に形成されていて、その一部が、スルーホール導体９０に接続している第２の外層のスルーホールランド９４となる。導体パターン７０の厚さは、約２０μｍである。
接続端子８０は、電子部品２と電気的に接続するための端子であり、パッド８１と、接合層８２とから構成される。パッド８１の厚さは約１５μｍである。
接合層８２は、例えば、錫めっき、半田めっき、若しくは、錫−銀−銅めっきなどの合金めっき、又は、錫、銀及び銅を含む合金からなる半田で構成され、その厚さは、約１５μｍである。
電子部品２には、バンプ２０（例えば、厚さ約３０μｍの金スタッドバンプ）が設けられ、バンプ２０と接続端子８０は、電気的に接続している。
続いて、図１Ａ〜図４Ｅを参照して、電子部品内蔵配線板１の製造方法を説明する。
（１）接続端子８０の形成工程（図１Ａ〜図１Ｈ）
先ず、図１Ａに示す第１の基材１００を準備する。第１の基材１００は、銅箔１０１と、銅からなるキャリア１０２とを接着剤（剥離層）を使って剥離（分離）可能に接着した、いわゆるキャリア付き銅箔である。ここで、銅箔１０１の厚さは、約５μｍであり、キャリア１０２の厚さは、約７０μｍである。なお、キャリア１０２として、銅に限らず、絶縁材なども採用できる。
次に、第１の基材１００の銅箔１０１上に、電子部品２を実装するための接続端子８０をアディティブ法を用いて形成する。
なお、接続端子８０をアディティブ法で形成する前に、図１Ｂに示すように、第１の下地層１１０として、ニッケル等の金属を、無電解めっき、電解めっき、スパッタリング等の方法で第１の基材１００の銅箔１０１上の全面に厚さが約１μｍとなるように形成する。これによって、エッチングによる侵食を防止でき、ファインパターンを形成することができる。
また、本実施形態のように、ソルダーレジスト層１１２を形成する場合には、図１Ｂに示すように、第２の下地層１１１として、チタン等の金属を、無電解めっき、スパッタリング等の方法で第１の下地層上の全面に厚さが約０．１μｍとなるように形成する。これによってソルダーレジスト層１１２との密着性が向上するという効果が得られる。
ここで、アディティブ法とは、めっきレジストパターンの非形成部分にめっきを成長させた後、めっきレジストを除去することにより導体パターンを形成する手法をいう。以下、具体的に説明する。
図１Ｂの基板の第２の下地層１１１上にドライフィルム状の感光性レジスト１０３をラミネートする（図１Ｃ参照）。そして、ラミネートした感光性レジスト１０３にマスクフィルムを密着させ、紫外線で露光し、アルカリ水溶液で現像する。その結果、導体パターン１０に相当する部分のみが開口しためっきレジスト層１０４が形成される（図１Ｄ参照）。
続いて、図１Ｄの基板を水洗し、乾燥させた後、電解銅めっきを行い、厚さ約１５μｍの銅めっき層１０５を形成する（図１Ｅ参照）。
次いで、めっきレジスト層１０４を剥離した後、形成された導体パターン１０及びパッド８１の表面を黒化処理、化学エッチング処理（ＣＺ処理）等の表面粗化法によって、粗化する（図１Ｆ参照）。
それから、図１Ｆの基板表面に、パッド８１に相当する部分が開口したソルダーレジスト層１１２を形成し（図１Ｇ参照）、そして、接合層８２を形成する（図１Ｈ参照）。ここで、接合層８２は、例えば、錫めっき、半田めっき、又は、錫−銀−銅めっきなどの合金めっきにより形成される。あるいは、錫、銀及び銅を含む合金からなる半田ペーストを印刷し、リフローを行うことで形成してもよい。
以上のようにして、電子部品２のバンブ２０と接合させるための接続端子８０が得られる。
このように、アディティブ法では、エッチングの必要がないため、導体パターン１０及び接続端子８０をファインピッチで形成することができる。
（２）電子部品２の実装工程（図２Ａ、図２Ｂ）
続いて、電子部品２のバンプ２０と、第１の基材１００に設けられた接続端子８０とをフリップチップ方式にて接合し、電子部品２を第１の基材１００に実装する（図２Ａ参照）。電子部品２の実装後、電子部品２と第１の基材１００との間に生じる空隙に、アンダーフィル材４を充填する（図２Ｂ参照）。
アンダーフィル材４は、上述したように、例えば、シリカやアルミナ等の無機フィラーを含む絶縁性樹脂である。
（３）積層工程（図３Ａ〜図３Ｃ）
続いて、絶縁材３０ａと、絶縁材３０ｂとを第１の基材１００の電子部品２の実装面上に載置する（図３Ａ参照）。絶縁材３０ａ、３０ｂは、ガラス布等の補強材に樹脂を含浸させてなる板材（本実施形態では、プリプレグ）である。絶縁材３０ａは、電子部品２の形状に合わせてくり貫き加工が施されており、電子部品２をその実装面に対して平行な方向で囲むような態様で載置される。くり貫き加工には、打ち抜き加工法（パンチング）が好適である。尚、メカニカルドリルやレーザ等を用いてもよい。
一方、絶縁材３０ｂは、くり貫き加工が施されておらずシート状であり、絶縁材３０ａ上及び電子部品２のバンプ２０形成面と反対面上に載置される。
絶縁材３０ａ、３０ｂの載置後、絶縁材３０ｂ上に、導体パターン５０が形成された第２の基材５００を、導体パターン５０の形成面と絶縁材３０ｂの上面とが密着するようにして積層する（図３Ｂ、図３Ｃ参照）。
第２の基材５００は、第１の基材１００と同様のキャリア付き銅箔であり、厚さ約５μｍの銅箔５０１と、厚さ約７０μｍのキャリア５０２とを備える。導体パターン５０は、導体パターン１０の形成と同様、アディティブ法により形成される。即ち、先ず、第２の基材５００の銅箔５０１上にドライフィルム状の感光性レジストをラミネートし、該感光性レジストにマスクフィルムを密着させ、露光・現像することで、導体パターン５０に相当する部分のみが開口しためっきレジスト層を形成する。そして、めっきレジスト層を形成した第２の基材５００を水洗し、乾燥させた後、電解銅めっきを行うことにより、導体パターン５０が形成される。
第２の基材５００の上記積層の前に、黒化処理、化学エッチング処理（ＣＺ処理）などの表面粗化法によって導体パターン５０の表面に粗化層が形成される。また、第２の基材５００の上記積層には、例えば、オートクレーブ方式やハイドロプレス方式等を用いることができる。また、かかる方式等によって加圧されることで、絶縁材３０ａと、絶縁材３０ｂとが融合し、絶縁材３が形成される（図３Ｃ参照）。さらに、その際、絶縁材３０ａ、３０ｂから樹脂成分が流出し、電子部品２と、絶縁材３０ａ、３０ｂとの間に生じる空隙部が、充填樹脂５で充填される。
（４）後工程（図４Ａ〜図４Ｅ）
続いて、図３Ｃの基板からキャリア１０２と、キャリア５０２とを剥離（分離）し、図４Ａの基板を得る。そして、メカニカルドリル等を用いた既知の穴あけ工法により、図４Ａの基板に貫通孔１０６をあける（図４Ｂ参照）。貫通孔１０６の形成後、図４Ｂの基板に無電解銅めっきを施し、両主面上および貫通孔１０６の内壁に銅めっき層１１３を形成する（図４Ｃ参照）。
そして、図４Ｃの基板の両主面上に、ドライフィルム状の感光性レジストをラミネートし、該感光性レジストにマスクフィルムを密着させ、露光・現像を行う。そうすると、導体パターン６０に相当する部分のみが開口しためっきレジスト層１０７と、導体パターン７０に相当する部分のみが開口しためっきレジスト層１０８が形成される（図４Ｄ参照）。
次に、図４Ｄの基板を水洗し、乾燥させた後、電解銅めっきを行い、めっきレジスト層１０８を除去する。すると、図４Ｅに示すように、銅めっき膜１０９と、スルーホール導体９０が形成される。そして、図４Ｅの基板の両主面上の不要な銅めっき層１１３、銅箔１０１、第１の下地層１１０、第２の下地層１１１及び銅箔５０１をエッチングして除去すると、導体パターン６０（第１の外層のスルーホールランド９３）と、導体パターン７０（第２の外層のスルーホールランド９４）とが形成された図４Ｆに示す電子部品内蔵基板１が得られる。
ここでのエッチングは、レジスト金属を用いない（あるいは、錫等をレジスト金属としてわずかにめっきする）、いわゆるクイックエッチング法が採用できる。
以上のようにして製造された電子部品内蔵基板１は、以下のような優れた特徴を有する。
（１）電子部品２を収容（内蔵）しているため、表層の実装領域に他の電子部品等を実装することが可能となり、高機能化が可能となる。また、内蔵する電子部品をフリップチップ実装することで、薄型化（小型化）が図れる。
（２）また、（ａ）予め、第１の基材１００上に電子部品実装用の接続端子８０を形成しておくこと、（ｂ）第１の基材１００の厚みが大きい（約７５μｍ）こと、（ｃ）導体パターン４０及び接続端子８０をアディティブ法にて形成すること、等により、導体パターン４０及び接続端子８０をファインピッチ（例えば、５０μｍ）で形成することが可能となる。また、第１の基材１００のキャリア１０２は、剥離により容易に除去されるため、不要の金属層を除去する際、接続端子８０に加わるおそれのあるダメージを極力低減できる。さらに、形成した接続端子８０及び導体パターン４０は、後工程においてエッチング等されないため、形成時のパターン形状が保持される。したがって、パターン精度の向上が図れる。
（３）また、収容される電子部品２は、アンダーフィル材４、絶縁材３により、被覆され、封止されているため、固定強度が高い。このため、電子部品内蔵基板１をコア基板としたビルトアップ等の多層化工程において、ハンドリングが容易となり、また、エッチング等が行われても、電子部品２に与える影響を極力防止できる。
（４）また、電子部品内蔵基板１は、絶縁材料（アンダーフィル材４及び絶縁材３）が、電子部品２をその実装面における下方向及び上方向で挟み込んだ態様の構造（対称構造）を有している。かかる対称構造にすると、ストレス（熱、振動衝撃、落下衝撃等）による応力が緩和でき、反りに対する耐性が確保できる。したがって、電子部品の接続信頼性が高まる。
（５）さらに、電子部品内蔵基板１は、内層の導体パターン４０、５０が絶縁材３に埋設されており、第１の外層のスルーホールランド９３、第２の外層のスルーホールランド９４が、絶縁材３よりも突出した構造となっている。そして、第１の内層のスルーホールランド９１及び第１の外層のスルーホールランド９３からなる第１面側のスルーホールランドの厚み（約３５μｍ）が、導体パターン４０の厚み（約１５μｍ）よりも厚く、同様に、第２の内層のスルーホールランド９２及び第２の外層のスルーホールランド９４からなる第２面側のスルーホールランドの厚み（約３５μｍ）が、導体パターン５０の厚み（約１５μｍ）よりも厚くなっている。
これにより、強固な金属柱が形成され、電子部品２周りの絶縁材（アンダーフィル材４及び絶縁材３）の変形を抑制できる。
図５Ｆは、図４Ｆの電子部品内蔵基板１をコア基板として使用した多層配線板６００の概略断面図である。
この多層配線板６００において、第１の外層のスルーホールランド９３と導体パターン６０７とを接続するバイア６０３と、接続端子８０と導体パターン６０７とを接続するバイア６０４とを比較すると、図６に示すように、バイア６０３の方が、アスペクト比が小さく、接触面積が大きい。同様に、バイア６０５とバイア６０６とを比較すると、バイア６０５の方が、アスペクト比が小さく、接触面積が大きい。
したがって、一般に熱応力が集中しやすいスルーホール周りにおいてもバイア６０３（バイア６０５）底部の熱ストレスが軽減され、接続強度が保たれる。
ここで、この多層配線板６００の製造方法について、図５Ａ〜図５Ｅを参照して簡単に説明する。
先ず、図４Ｆの電子部品内蔵基板１の両主面上（第１面及び第２面上）に、ガラス布等の補強材に樹脂を含浸させてなるシート状の板材（本実施形態では、プリプレグ）を載置し、さらに、その上に圧延銅箔あるいは電解銅箔を載置し、加熱圧着する。その結果、厚さ約４０μｍの絶縁層６０１、６０２と、厚さ約１２μｍの銅箔６１０、６１１が形成される（図５Ａ参照）。
その際、第１の外層のスルーホールランド９３及び第２の外層のスルーホールランド９４によって押し退けられる樹脂量と、スルーホール導体９０の内部（空洞）に入り込む樹脂量とが相殺される。したがって、絶縁層６０１及び６０２の表面は平坦化される。
続いて、炭酸ガス（ＣＯ２）レーザやＵＶ−ＹＡＧレーザ等により、図５Ａの基板の両主面の所定箇所にレーザバイア（ブラインドホール）６１２、６１３を形成する（図５Ｂ参照）。
そして、図５Ｂの基板において、全面に無電解銅めっきを行って、両主面上並びにレーザバイア６１２及び６１３の内面に銅めっき層６２０を形成する（図５Ｃ参照）。
それから、めっきレジスト層６２１、６２２を形成した後（図５Ｄ参照）、電解銅めっきを行い、バイア６０３〜６０６と、銅めっき層６１４、６１５を形成する（図５Ｅ参照）。
そして、図５Ｅの基板において、めっきレジスト層６２１、６２２を除去し、両主面上の不要な銅箔６１０、６１１と、銅めっき層６２０をエッチングして除去すると、導体パターン６０７、６０８が形成された図５Ｆの多層配線板６００が得られる。
尚、本発明は、上記実施形態に限定されるものではなく、本発明の要旨を逸脱しない範囲で種々の変更が可能である。
例えば、内蔵する電子部品２の端子配列の形態が、ベリフェラル型等である場合では、図７、図８に示すように、全ての接続端子８０が、それぞれ対応するスルーホール導体９０に接続するように導体パターン４０が形成されてもよい。このようにすると、電子部品２の回路部と他の回路部とを電気的に接続するための層数の増加が不要となり、薄型化が図れる。
あるいは、多層配線板６００において、図９に示すように、一部の接続端子８０が、スルーホール導体９０に接続される構造にしてもよい。
また、上記実施形態の多層配線板６００は、電子部品内蔵基板１の両主面に、絶縁層６０１、６０２と導体パターン６０７、６０８からなる層をそれぞれ１層ずつ積層しているが、かかる構成に限定されない。即ち、２層以上積層しても構わないし、両主面において、積層数が異なっていてもよい。さらには、片側の主面のみに積層してもよい。
本出願は、２００８年３月２７日にされた、米国仮特許出願６１／０４００００に基づく。本明細書中に、その明細書、特許請求の範囲、図面全体を参照して取り込むものとする。
本発明に係る電子部品内蔵型配線板は、小型化、高機能化が図れ、さらには電子部品の接続信頼性を確保し得る。したがって、携帯電話に代表されるモバイル機器への適用が期待できる。

Claims (14)

  1. 支持体上に分離可能な状態で第１の金属箔が配置された第１の積層基材の前記第１の金属箔上に、電子部品を実装するための接続端子をアディティブ法により形成する接続端子形成工程と、
    前記第１の積層基材上に、前記電子部品を該電子部品の回路形成面と前記接続端子の形成面とが向かい合うように配置し、前記電子部品と前記接続端子とを電気的に接続する実装工程と、
    該実装工程後の前記電子部品を絶縁材で被覆する被覆工程と、
    前記支持体と前記第１の金属箔とを分離する分離工程と、
    露出している前記第１の金属箔を除去する除去工程と、を有する、
    ことを特徴とする電子部品内蔵配線板の製造方法。
  2. 前記実装工程後、前記接続端子の周りに絶縁性樹脂を充填する工程をさらに有する、
    ことを特徴とする請求項１に記載の電子部品内蔵配線板の製造方法。
  3. 前記支持体上に分離可能な状態で第２の金属箔が配置された第２の積層基材の前記第２の金属箔上に導体パターンを形成する工程と、
    前記被覆工程後、前記第２の積層基材を前記導体パターンの形成面と前記絶縁材の表面とが密着するようにして積層する工程と、をさらに有する、
    ことを特徴とする請求項１に記載の電子部品内蔵配線板の製造方法。
  4. 前記被覆工程には、前記電子部品を覆う態様で前記絶縁材を載置する工程が含まれる、
    ことを特徴とする請求項１に記載の電子部品内蔵配線板の製造方法。
  5. 前記絶縁材は、プリプレグで構成され、少なくとも、前記電子部品の形状に合わせてくり貫き加工したものと、くり貫き加工していないシート状のものとを組み合わせてなる、
    ことを特徴とする請求項４に記載の電子部品内蔵配線板の製造方法。
  6. 前記電子部品には、前記接続端子と接合させるためのバンプが形成されている、
    ことを特徴とする請求項１に記載の電子部品内蔵配線板の製造方法。
  7. 前記接続端子の少なくとも一部は、錫、銀及び銅を含む合金からなる半田で構成される、
    ことを特徴とする請求項１に記載の電子部品内蔵配線板の製造方法。
  8. 前記接続端子の周りに充填する前記絶縁性樹脂には、無機フィラーが含まれている、
    ことを特徴とする請求項２に記載の電子部品内蔵配線板の製造方法。
  9. 前記第１の金属箔は銅箔である、
    ことを特徴とする請求項１に記載の電子部品内蔵配線板の製造方法。
  10. 前記被覆工程後の基板に貫通孔を設け、スルーホール導体及び該スルーホール導体に接続されるスルーホールランドを形成する工程をさらに有する、
    ことを特徴とする請求項１に記載の電子部品内蔵配線板の製造方法。
  11. 前記絶縁材上に層間絶縁材を介して上層導体パターンを形成する工程と、
    前記接続端子と前記上層導体パターンとを電気的に接続する回路接続用バイアホールを形成する工程と、
    前記スルーホールランドと前記上層導体パターンとを電気的に接続するスルーホールランド接続用バイアホールを形成する工程と、をさらに有する、
    ことを特徴とする請求項１０に記載の電子部品内蔵配線板の製造方法。
  12. アディティブ法により形成された接続端子と、
    該接続端子と電気的に接続する電子部品と、
    該電子部品を被覆する絶縁材と、
    該絶縁材に埋設された導体パターンと、
    前記絶縁材に設けられたスルーホール導体と、
    該スルーホール導体に接続されたスルーホールランドと、を備え、
    該スルーホールランドが、前記絶縁材の表面から突出している、
    ことを特徴とする電子部品内蔵配線板。
  13. 前記スルーホールランドの厚みが、前記絶縁材に埋設された前記導体パターンの厚みよりも厚いことを特徴とする請求項１２に記載の電子部品内蔵配線板。
  14. 前記絶縁材上に層間絶縁材を介して形成される上層導体パターンと、
    前記接続端子又は前記導体パターンと前記上層導体パターンとを電気的に接続する回路接続用バイアホールと、
    前記スルーホールランドと前記上層導体パターンとを電気的に接続するスルーホールランド接続用バイアホールと、を備え、
    該スルーホールランド接続用バイアホールと前記スルーホールランドとの接続面の面積が、前記回路接続用バイアホールと前記接続端子又は前記導体パターンとの接続面の面積より大きい、
    ことを特徴とする請求項１２に記載の電子部品内蔵配線板。
JP2009539957A 2008-03-27 2008-08-26 電子部品内蔵配線板及びその製造方法 Pending JPWO2009118925A1 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US4000008P 2008-03-27 2008-03-27
US61/040,000 2008-03-27
PCT/JP2008/065219 WO2009118925A1 (ja) 2008-03-27 2008-08-26 電子部品内蔵配線板及びその製造方法

Publications (1)

Publication Number Publication Date
JPWO2009118925A1 true JPWO2009118925A1 (ja) 2011-07-21

Family

ID=41113150

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009539957A Pending JPWO2009118925A1 (ja) 2008-03-27 2008-08-26 電子部品内蔵配線板及びその製造方法

Country Status (5)

Country Link
US (1) US8347493B2 (ja)
EP (1) EP2259666A4 (ja)
JP (1) JPWO2009118925A1 (ja)
CN (2) CN101683006B (ja)
WO (1) WO2009118925A1 (ja)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8106496B2 (en) * 2007-06-04 2012-01-31 Stats Chippac, Inc. Semiconductor packaging system with stacking and method of manufacturing thereof
US8365402B2 (en) * 2008-09-30 2013-02-05 Ibiden Co., Ltd. Method for manufacturing printed wiring board
DE102009060480A1 (de) * 2009-12-18 2011-06-22 Schweizer Electronic AG, 78713 Leiterstrukturelement und Verfahren zum Herstellen eines Leiterstrukturelements
KR101144610B1 (ko) * 2011-08-02 2012-05-11 한국기계연구원 투명 전극의 전도성 메쉬 매설 방법
JP2016058472A (ja) * 2014-09-08 2016-04-21 イビデン株式会社 電子部品内蔵配線板及びその製造方法
CN106304611A (zh) * 2015-06-10 2017-01-04 宏启胜精密电子(秦皇岛)有限公司 电路板及其制造方法、应用该电路板的电子装置
CN105704948B (zh) * 2016-03-28 2018-05-29 上海美维电子有限公司 超薄印制电路板的制作方法及超薄印制电路板
US11605662B2 (en) * 2017-01-11 2023-03-14 Sony Semiconductor Solutions Corporation Imaging element, imaging device, electronic device, and method of manufacturing imaging element
TWI658547B (zh) * 2018-02-01 2019-05-01 財團法人工業技術研究院 晶片封裝模組及包含其之電路板結構
CN108235597B (zh) * 2018-02-08 2024-02-23 惠州奔达电子有限公司 一种pcb的制作方法及pcb
JP2021097155A (ja) * 2019-12-18 2021-06-24 イビデン株式会社 インダクタ内蔵基板
US11581233B2 (en) 2021-05-04 2023-02-14 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming electrical circuit pattern within encapsulant of SIP module
CN117156730B (zh) * 2023-10-31 2024-01-26 江苏普诺威电子股份有限公司 嵌入式封装基板及其制作方法、堆叠封装结构

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005317901A (ja) * 2004-03-31 2005-11-10 Alps Electric Co Ltd 回路部品モジュールおよびその製造方法
JP2006165175A (ja) * 2004-12-06 2006-06-22 Alps Electric Co Ltd 回路部品モジュールおよび電子回路装置並びに回路部品モジュールの製造方法
JP2006186029A (ja) * 2004-12-27 2006-07-13 Cmk Corp 多層プリント配線板及びその製造方法
JP2007214535A (ja) * 2006-01-13 2007-08-23 Cmk Corp 半導体素子内蔵プリント配線板及びその製造方法

Family Cites Families (43)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4926239A (en) * 1983-06-07 1990-05-15 Sharp Kabushiki Kaisha Plastic encapsulant for semiconductor
US4941255A (en) * 1989-11-15 1990-07-17 Eastman Kodak Company Method for precision multichip assembly
US5027253A (en) * 1990-04-09 1991-06-25 Ibm Corporation Printed circuit boards and cards having buried thin film capacitors and processing techniques for fabricating said boards and cards
US5745984A (en) * 1995-07-10 1998-05-05 Martin Marietta Corporation Method for making an electronic module
JP3662260B2 (ja) * 1996-09-24 2005-06-22 三菱電機株式会社 半導体装置およびその製造方法
JP3726985B2 (ja) * 1996-12-09 2005-12-14 ソニー株式会社 電子部品の製造方法
US5994166A (en) * 1997-03-10 1999-11-30 Micron Technology, Inc. Method of constructing stacked packages
JP3349058B2 (ja) * 1997-03-21 2002-11-20 ローム株式会社 複数のｉｃチップを備えた半導体装置の構造
US6104093A (en) * 1997-04-24 2000-08-15 International Business Machines Corporation Thermally enhanced and mechanically balanced flip chip package and method of forming
US6525414B2 (en) * 1997-09-16 2003-02-25 Matsushita Electric Industrial Co., Ltd. Semiconductor device including a wiring board and semiconductor elements mounted thereon
US6038133A (en) * 1997-11-25 2000-03-14 Matsushita Electric Industrial Co., Ltd. Circuit component built-in module and method for producing the same
US6338980B1 (en) * 1999-08-13 2002-01-15 Citizen Watch Co., Ltd. Method for manufacturing chip-scale package and manufacturing IC chip
KR100324333B1 (ko) * 2000-01-04 2002-02-16 박종섭 적층형 패키지 및 그 제조 방법
DE10010820C1 (de) * 2000-02-29 2001-09-13 Infineon Technologies Ag Verfahren zur Regenerierung von Halbleiterscheiben
JP3597754B2 (ja) * 2000-04-24 2004-12-08 Ｎｅｃエレクトロニクス株式会社 半導体装置及びその製造方法
TWI242398B (en) * 2000-06-14 2005-10-21 Matsushita Electric Ind Co Ltd Printed circuit board and method of manufacturing the same
JP3420748B2 (ja) * 2000-12-14 2003-06-30 松下電器産業株式会社 半導体装置及びその製造方法
TW511415B (en) * 2001-01-19 2002-11-21 Matsushita Electric Ind Co Ltd Component built-in module and its manufacturing method
US6429045B1 (en) * 2001-02-07 2002-08-06 International Business Machines Corporation Structure and process for multi-chip chip attach with reduced risk of electrostatic discharge damage
US6512182B2 (en) * 2001-03-12 2003-01-28 Ngk Spark Plug Co., Ltd. Wiring circuit board and method for producing same
US6794751B2 (en) * 2001-06-29 2004-09-21 Intel Corporation Multi-purpose planarizing/back-grind/pre-underfill arrangements for bumped wafers and dies
JP4856328B2 (ja) * 2001-07-13 2012-01-18 ローム株式会社 半導体装置の製造方法
US6555924B2 (en) * 2001-08-18 2003-04-29 Siliconware Precision Industries Co., Ltd. Semiconductor package with flash preventing mechanism and fabrication method thereof
US6861757B2 (en) * 2001-09-03 2005-03-01 Nec Corporation Interconnecting substrate for carrying semiconductor device, method of producing thereof and package of semiconductor device
JP3910045B2 (ja) * 2001-11-05 2007-04-25 シャープ株式会社 電子部品内装配線板の製造方法
TW200302685A (en) * 2002-01-23 2003-08-01 Matsushita Electric Ind Co Ltd Circuit component built-in module and method of manufacturing the same
JP3865639B2 (ja) * 2002-01-28 2007-01-10 信越化学工業株式会社 半導体封止用シリコーン組成物および半導体装置
FI115285B (fi) 2002-01-31 2005-03-31 Imbera Electronics Oy Menetelmä komponentin upottamiseksi alustaan ja kontaktin muodostamiseksi
JP3789410B2 (ja) * 2002-08-29 2006-06-21 富士通メディアデバイス株式会社 表面実装型電子部品モジュールおよびその製造方法
US7394663B2 (en) * 2003-02-18 2008-07-01 Matsushita Electric Industrial Co., Ltd. Electronic component built-in module and method of manufacturing the same
US7122404B2 (en) * 2003-03-11 2006-10-17 Micron Technology, Inc. Techniques for packaging a multiple device component
US7180169B2 (en) * 2003-08-28 2007-02-20 Matsushita Electric Industrial Co., Ltd. Circuit component built-in module and method for manufacturing the same
JP3982479B2 (ja) * 2003-10-28 2007-09-26 松下電工株式会社 電気部品内蔵回路板及びその製造方法
TWI320583B (en) * 2003-12-26 2010-02-11 Advanced Semiconductor Eng Process for backside grinding a bumped wafer
US20050218491A1 (en) * 2004-03-31 2005-10-06 Alps Electric Co., Ltd. Circuit component module and method of manufacturing the same
JP4575071B2 (ja) * 2004-08-02 2010-11-04 新光電気工業株式会社 電子部品内蔵基板の製造方法
US7365273B2 (en) * 2004-12-03 2008-04-29 Delphi Technologies, Inc. Thermal management of surface-mount circuit devices
JP4485975B2 (ja) 2005-03-10 2010-06-23 日本メクトロン株式会社 多層フレキシブル回路配線基板の製造方法
KR100716826B1 (ko) * 2005-05-10 2007-05-09 삼성전기주식회사 전자부품이 내장된 기판의 제조방법
US7388297B2 (en) * 2005-08-26 2008-06-17 Oki Electric Industry Co., Ltd. Semiconductor device with reduced thickness of the semiconductor substrate
KR100935139B1 (ko) * 2005-09-20 2010-01-06 가부시키가이샤 무라타 세이사쿠쇼 부품 내장 모듈의 제조 방법 및 부품 내장 모듈
JP4535002B2 (ja) * 2005-09-28 2010-09-01 Ｔｄｋ株式会社 半導体ｉｃ内蔵基板及びその製造方法
FI20060256L (fi) * 2006-03-17 2006-03-20 Imbera Electronics Oy Piirilevyn valmistaminen ja komponentin sisältävä piirilevy

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005317901A (ja) * 2004-03-31 2005-11-10 Alps Electric Co Ltd 回路部品モジュールおよびその製造方法
JP2006165175A (ja) * 2004-12-06 2006-06-22 Alps Electric Co Ltd 回路部品モジュールおよび電子回路装置並びに回路部品モジュールの製造方法
JP2006186029A (ja) * 2004-12-27 2006-07-13 Cmk Corp 多層プリント配線板及びその製造方法
JP2007214535A (ja) * 2006-01-13 2007-08-23 Cmk Corp 半導体素子内蔵プリント配線板及びその製造方法

Also Published As

Publication number Publication date
US8347493B2 (en) 2013-01-08
WO2009118925A1 (ja) 2009-10-01
EP2259666A1 (en) 2010-12-08
CN101683006A (zh) 2010-03-24
CN102625579B (zh) 2014-10-29
CN101683006B (zh) 2012-04-18
CN102625579A (zh) 2012-08-01
EP2259666A4 (en) 2011-09-07
US20090242255A1 (en) 2009-10-01

Similar Documents

Publication Publication Date Title
WO2009118925A1 (ja) 電子部品内蔵配線板及びその製造方法
WO2010052942A1 (ja) 電子部品内蔵配線板及びその製造方法
JP4361826B2 (ja) 半導体装置
JP6711509B2 (ja) プリント回路基板、半導体パッケージ及びその製造方法
WO2010038489A1 (ja) 電子部品内蔵配線板及びその製造方法
US9554462B2 (en) Printed wiring board
JPWO2007126090A1 (ja) 回路基板、電子デバイス装置及び回路基板の製造方法
WO2004103039A1 (ja) 両面配線基板および両面配線基板の製造方法並びに多層配線基板
US20070069360A1 (en) Semiconductor package substrate having different thicknesses between wire bonding pad and ball pad and method for fabricating the same
JP2016063130A (ja) プリント配線板および半導体パッケージ
JP4982779B2 (ja) パッケージ用基板の製造方法
KR20160032985A (ko) 패키지 기판, 패키지 기판의 제조 방법 및 이를 포함하는 적층형 패키지
KR100990576B1 (ko) 미세 최외층 회로패턴을 갖는 인쇄회로기판 및 그 제조방법
KR100747022B1 (ko) 임베디드 인쇄회로기판 및 그 제작방법
JP2011060875A (ja) 電子部品内蔵基板及びその製造方法とこれを用いた半導体装置
JP2010226075A (ja) 配線板及びその製造方法
JP2001274324A (ja) 積層型半導体装置用半導体搭載用基板、半導体装置及び積層型半導体装置
KR101167429B1 (ko) 반도체 패키지의 제조방법
JP5176676B2 (ja) 部品内蔵基板の製造方法
KR100908986B1 (ko) 코어리스 패키지 기판 및 제조 방법
JP2008182039A (ja) 多層配線板およびその製造方法
JP2007115809A (ja) 配線基板
JP2008227538A (ja) 配線基板の製造方法、及び配線基板
KR100803960B1 (ko) 패키지 온 패키지 기판 및 그 제조방법
JP2008182071A (ja) 電子部品内蔵配線板及びその製造方法、並びに電子機器

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110809

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111011

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20120508