KR100935139B1 - 부품 내장 모듈의 제조 방법 및 부품 내장 모듈 - Google Patents

부품 내장 모듈의 제조 방법 및 부품 내장 모듈 Download PDF

Info

Publication number
KR100935139B1
KR100935139B1 KR1020087004669A KR20087004669A KR100935139B1 KR 100935139 B1 KR100935139 B1 KR 100935139B1 KR 1020087004669 A KR1020087004669 A KR 1020087004669A KR 20087004669 A KR20087004669 A KR 20087004669A KR 100935139 B1 KR100935139 B1 KR 100935139B1
Authority
KR
South Korea
Prior art keywords
resin layer
land
component
module
circuit
Prior art date
Application number
KR1020087004669A
Other languages
English (en)
Other versions
KR20080031979A (ko
Inventor
사토루 노다
츠토무 이에키
타다시 카니
마코토 카와기시
Original Assignee
가부시키가이샤 무라타 세이사쿠쇼
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to JP2005271275 priority Critical
Priority to JPJP-P-2005-00271275 priority
Application filed by 가부시키가이샤 무라타 세이사쿠쇼 filed Critical 가부시키가이샤 무라타 세이사쿠쇼
Publication of KR20080031979A publication Critical patent/KR20080031979A/ko
Application granted granted Critical
Publication of KR100935139B1 publication Critical patent/KR100935139B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/18Printed circuits structurally associated with non-printed electric components
    • H05K1/182Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. IMC (insert mounted components)
    • H05K1/185Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H05K1/186Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit manufactured by mounting on or connecting to patterned circuits before or during embedding
    • H05K1/187Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit manufactured by mounting on or connecting to patterned circuits before or during embedding the patterned circuits being prefabricated circuits, which are not yet attached to a permanent insulating substrate, e.g. on a temporary carrier
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/24Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/82Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93Batch processes
    • H01L24/95Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/96Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568Temporary substrate used as encapsulation process aid
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16238Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area protruding from the surface of the item
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241Disposition
    • H01L2224/24151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/24153Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate
    • H01L2224/24195Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being a discrete passive component
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/1517Multilayer substrate
    • H01L2924/15192Resurf arrangement of the internal vias
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191Disposition
    • H01L2924/19101Disposition of discrete passive components
    • H01L2924/19105Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30Technical effects
    • H01L2924/301Electrical effects
    • H01L2924/3025Electromagnetic shielding
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/07Electric details
    • H05K2201/0707Shielding
    • H05K2201/0715Shielding provided by an outer layer of PCB
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/095Conductive through-holes or vias
    • H05K2201/096Vertically aligned vias, holes or stacked vias
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/10Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/20Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4644Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits

Abstract

[과제] 회로 부품을 소정의 실장 위치에 안정적으로 실장할 수 있고, 신뢰성이 높은 부품 내장 모듈의 제조 방법 및 부품 내장 모듈을 제공한다.
[해결 수단] 전사판(20) 상에 복수의 부품 실장용 랜드(3)를 섬형상으로 독립적으로 형성하고, 부품 실장용 랜드(3)에 회로 부품(4a, 4b)을 접속시킨다. 전사판 상에 회로 부품을 덮도록 절연성 수지층(1a)을 형성하고 이 수지층을 경화시켜 수지층(1a)의 내부에 회로 부품과 부품 실장용 랜드(3)를 매설한다. 그 후, 수지층(1a)으로부터 전사판을 박리하고, 부품 실장용 랜드(3)가 노출된 수지층의 이면에 랜드 사이를 접속시키거나 또는 랜드와 다른 부를 접속시키기 위한 배선 패턴(2)을 형성한다.
부품 내장 모듈

Description

부품 내장 모듈의 제조 방법 및 부품 내장 모듈{PRODUCTION METHOD FOR COMPONENT BUILT­IN MODULE AND COMPONENT BUILT­IN MODULE}

본 발명은 수지층의 내부에 회로 부품이 내장된 부품 내장 모듈의 제조 방법 및 부품 내장 모듈에 관한 것이다.

최근, 전자기기의 고기능화, 소형화에 따라 회로 기판에 실장되는 전자 부품의 더나은 소형화와 고밀도화가 요구되고 있다. 이러한 상황에 있어서, 수지층의 내부에 복수의 회로 부품을 내장함으로써 고밀도화를 도모하는 부품 내장 모듈이 제안되어 있다.

특허문헌1에는 절연성 기판에 내장되는 회로 부품을 접속하기 위한 회로 패턴의 형성에 관한 부품 내장 모듈의 2가지의 전형적인 제조 방법이 기재되어 있다. 특허문헌1의 도 2에는 패터닝되어 있지 않은 고체의 동박 상에 회로 부품을 실장하고, 회로 부품을 수지로 굳힌 후에 이면측으로부터 동박을 에칭함으로써 회로 패턴을 형성하는 방법이 기재되어 있다.

또한, 특허문헌1의 도 3에는 이형 필름 상에 회로 패턴을 형성하고, 그 위에 회로 부품을 실장하여 회로 부품을 수지로 굳힌 후 이형 필름을 벗기는 방법이 기재되어 있다.

전자의 방법의 경우, 회로 부품을 고체의 동박에 접속시키므로 동박 중에서 부품 실장용 랜드(land)(풋 패턴)에 상당하는 부분과 그 이외의 배선 부분의 구별이 없다. 그 때문에, 예를 들면 회로 부품을 동박에 땜납 접속할 때 부품이 소정 위치로부터 움직여 버리거나, 땜납이 인접하는 랜드 부분까지 흐른다는 문제가 발생하는 일이 있다.

한편, 후자의 경우에는 이형 필름 상에 형성된 패턴 상에 부품이 실장되므로 부품의 움직임이나 땜납 흐름은 전자에 비해 억제되지만, 부품 실장용 랜드와 그 이외의 배선 부분이 연속되어 있으므로 리플로우시에 부품 사이를 접속하는 배선을 통해 부품이 이동할 가능성은 여전히 남는다. 또, 땜납 범프에 의해 회로 부품을 회로 패턴에 접속할 경우에는 단자간 배선부에 땜납이 흘러, 범프 높이가 리플로우 후에 균일하게 되지 않아서 단자로의 응력에 치우침이 발생한다는 문제가 있다.

이러한 문제에 대처하기 위해, 땜납 레지스트 막을 동박 또는 회로 패턴 상에 형성하는 방법이 있지만, 레지스트 막의 추가를 필요로 하여 모듈의 박형·저배화를 손상시킴과 아울러, 공정이 늘어나 비용 상승을 초래하는 결과로 된다. 또, 땜납 레지스트 막을 부품 실장면에 형성하고, 그 위에 수지층을 적층하면 부품 실장면과 수지층의 밀착력이 충분하지 않게 되어 수지층과 레지스트 막 사이, 또는 레지스트 막과 전극 사이에 간극이 발생하기 쉬워진다. 그 간극 때문에, 모듈을 회로 기판(마더 보드 등)과 땜납 접합을 행할 때의 고온에 의해 모듈 내에서 재용융되어서 팽창된 땜납이 상기 간극에 유출되어 땜납 플래시가 발생할 가능성이 있다. 또한, 배선과 레지스트의 위치 어긋남을 예상할 필요가 있고, 부품의 단자간 거리 가 짧을 경우에 기판측의 설계를 대응할 수 없게 되는 과제가 있었다.

상기 과제는 회로 부품을 고체 전극 또는 회로 패턴에 대해 땜납을 이용하여 접속하는 경우의 과제이지만, 땜납을 사용하는 것 이외에 도전성 접착제나 금속 범프를 이용하여 접속하는 경우라도 도전성 접착제가 불필요한 부분까지 흐르거나, 회로 부품이 소정 위치에 대하여 벗어날 가능성이 있다. 그 때문에 회로 부품의 위치가 일정하지 않아 신뢰성이 저하될 우려가 있었다.

[특허문헌1 : 일본 특허 공개 평11-220262호 공보]

그래서, 본 발명의 바람직한 실시형태의 목적은 회로 부품을 소정의 실장 위치에 안정적으로 실장할 수 있고, 신뢰성이 높은 부품 내장 모듈의 제조 방법 및 부품 내장 모듈을 제공하는데 있다.

상기 목적을 달성하기 위해, 본 발명에 따른 부품 내장 모듈의 제조 방법은 전사판 상에 복수의 부품 실장용 랜드를 섬형상으로 독립적으로 형성하는 제 1 공정과, 상기 전사판 상에 형성된 부품 실장용 랜드에 회로 부품을 접속하는 제 2 공정과, 상기 전사판 상에 상기 회로 부품을 덮도록 절연성 수지층을 형성해서 이 수지층을 경화시키고 상기 수지층의 내부에 회로 부품을 매설하는 제 3 공정과, 상기 수지층으로부터 상기 전사판을 박리하는 제 4 공정과, 상기 부품 실장용 랜드가 노출된 상기 수지층의 이면에 상기 부품 실장용 랜드 사이를 접속하거나 또는 부품 실장용 랜드와 다른 부를 접속시키기 위한 배선 패턴을 상기 부품 실장용 랜드에 겹쳐서 형성하는 제 5 공정을 포함한다.

본 발명에 따른 부품 내장 모듈은 절연성 수지층을 구비하고, 상기 수지층의 한 주면(主面)을 따라 복수의 부품 실장용 랜드와 이들 랜드에 접속된 배선 패턴이 형성되며, 상기 부품 실장용 랜드에 회로 부품이 접속되고, 상기 회로 부품은 상기 수지층의 내부에 매설되어 있으며, 상기 부품 실장용 랜드는 이 부품 실장용 랜드와 인접하는 배선 패턴에 비해 두꺼운 두께로 형성되어 있는 것을 특징으로 한다.

본 발명에 따른 부품 내장 모듈의 제조 방법에서는 전사판 상에 섬형상으로 독립적으로 형성된 부품 실장용 랜드에 회로 부품을 접속시킨다. 즉, 랜드 사이를 연결하는 배선이 없으므로, 예를 들면 땜납을 이용하여 실장할 경우에 땜납이 랜드를 넘어서 흐르는 일이 없다. 그 때문에 부품의 움직임이나 땜납 흐름을 억제할 수 있어 신뢰성이 높은 부품 내장 모듈을 얻을 수 있다.

마찬가지로, IC와 같이 땜납 범프를 이용하여 실장할 경우에 리플로우시에 용융된 범프가 배선 부분으로 흘러서 형상이 변형되는 일이 없으므로 실장 신뢰성의 열화를 방지할 수 있다.

상기와 같이 부품의 움직임에 따르는 부품끼리의 접촉이나, 단자 사이의 단락을 고려할 필요가 없어지므로 보다 고밀도로 부품 실장할 수 있게 되어 모듈의 소형화, 고기능화를 도모할 수 있다.

또한, 부품 실장면에 땜납 레지스트 막을 형성할 필요가 없으므로 모듈의 박형·저배화를 손상시킬 일이 없고, 공정의 삭감, 비용 저감을 실현할 수 있음과 아울러, 부품 실장면과 수지층이 강하게 밀착되므로 땜납 플래시의 발생을 억제할 수 있다. 또, 배선과 레지스트의 위치 어긋남을 예상할 필요가 없으므로 랜드간 거리를 짧게 할 수 있고, 협단자 피치의 부품이나 칩 부품 사이를 협인접하게 실장할 수 있다.

회로 부품을 부품 실장용 랜드에 실장할 때 랜드에는 인장이나 비틀림 등의 응력이 작용한다. 종래와 같이 랜드와 배선 패턴이 연속해서 형성되어 있을 경우에는 상기 응력 때문에 랜드 뿐만 아니라 배선 패턴에도 크랙이나 변형 등이 발생할 가능성이 있지만, 본 발명에서는 랜드 사이를 연결하는 배선이 없으므로 회로 부품의 실장시에 랜드에 크랙 등이 발생해도 그 크랙이 배선 부분에 파급되지 않는다. 부품 실장용 랜드의 이면측에는 배선 패턴이 겹쳐서 형성되므로 랜드에 크랙 등이 있어도 그것을 배선 패턴에 의해 보수할 수 있어 신뢰성을 향상시킬 수 있다.

상기 부품 실장용 랜드는 상기 회로 부품을 납땜에 의해 접속시키기 위한 랜드인 것이 바람직하다.

회로 부품을 랜드에 납땜할 경우 용융된 땜납 때문에 회로 부품이 움직이기 쉽지만, 랜드가 섬형상으로 형성되어 있기(배선 부분과 연속되어 있지 않음) 때문에 회로 부품의 움직임이 랜드의 범위 내로 제약되어 움직임을 억제할 수 있음과 아울러, 땜납의 흐름을 규제할 수 있고, 다른 전위 부분과의 단락을 방지할 수 있다.

상기 제 1 공정은 상기 전사판 상에 상기 부품 실장용 랜드와 동시에, 상기 부품 실장용 랜드와 떨어진 비아 랜드(via land)를 형성하는 공정을 포함하고, 상기 제 3 공정 뒤에 상기 수지층의 표면에 상기 비아 랜드와 비아 홀을 통해 도통하는 도체 패턴을 형성하는 공정을 갖는 것이 바람직하다.

기판으로 되는 수지층의 이면에 배선 패턴을 형성한 경우, 수지층의 표면에도 도체 패턴을 형성하여 이 도체 패턴과 배선 패턴을 비아 홀을 통해 접속시킬 필요가 생기는 일이 있다. 그 경우에 부품 실장용 랜드와 동시에 비아 랜드를 형성해 두면, 비아 홀과 비아 랜드의 도통이 확실해져 신뢰성이 높은 부품 내장 모듈을 실현할 수 있다.

상기 제 5 공정에 있어서, 상기 배선 패턴은 상기 부품 실장용 랜드를 덮고, 또한 상기 부품 실장용 랜드의 외주보다 크게 형성되는 것이 바람직하다.

회로 부품을 랜드에 납땜하면, 땜납이 랜드의 측면에 들어가서 수지층의 이면에 노출되는 일이 있다. 이러한 상태에서, 제 5 공정에 있어서 도금 공법으로 배선 패턴을 형성할 경우 에칭 처리시에 노출된 땜납이 에칭액에 의해 침식되어 땜납 접합의 신뢰성이 저하될 때가 있다. 이 문제를 회피하기 위해, 배선 패턴은 부품 실장용 랜드를 덮고, 또한 부품 실장용 랜드의 외주보다 약간 커지도록 형성한다. 이것에 의해, 수지층 이면에 노출된 땜납을 배선 패턴이 덮으므로 에칭액에 의한 땜납의 침식을 방지할 수 있다. 배선 패턴은 수지층의 이면에 노출된 땜납을 충분히 덮는 형상으로 하는 것이 더욱 바람직하다.

상술한 바와 같이 배선 패턴을 형성함으로써 또한 이하와 같은 효과를 나타낸다.

배선 패턴 자체가 땜납을 덮음으로써 솔더 레지스트를 사용하지 않고 땜납의 노출을 방지할 수 있다. 이 때문에 회로 기판으로의 실장시의 열 팽창에 의해 솔더 레지스트와 수지층의 계면에 공극이 발생한다는 문제가 생기지 않아서 이 공극으로의 땜납의 유출을 방지할 수 있다.

상기 제 5 공정 뒤, 상기 배선 패턴이 형성된 수지층의 이면에 적어도 1층의 새로운 수지층을 적층하는 공정과, 상기 적층된 최하층의 수지층의 이면에 상기 회로 부품과 전기적으로 접속된 단자 전극을 형성하는 공정을 갖는 것이 바람직하다.

본 부품 내장 모듈을 회로 기판(마더 보드) 등에 실장할 경우, 배선 패턴이 형성된 수지층의 이면을 실장면으로 해도 되지만, 배선 패턴이 노출되어 있으므로 배선 패턴이 회로 기판의 이전위 부분과 단락할 우려가 있다. 그 경우, 배선 패턴을 레지스트 막과 같은 절연막으로 덮어도 되지만, 실장면과 배선 패턴이 가깝기 때문에 회로 기판으로의 실장시의 고온에 의해 랜드에 접속된 회로 부품의 땜납이 재용융되기 쉬워진다. 그래서, 수지층의 이면에 새로운 수지층을 적층하고, 그 수지층의 이면에 단자 전극을 형성함으로써 배선 패턴을 다른 부분과 절연시킬 수 있음과 아울러, 수지층의 단열 효과에 의해 회로 기판으로의 실장시의 열에 의한 영향을 작게 할 수 있고, 회로 부품의 땜납의 재용융을 억제할 수 있다.

배선 패턴이 형성된 수지층의 이면에 적층되는 새로운 수지층은 1층이여도 되고, 2층 이상이여도 된다. 이 새로운 수지층 속에 별도의 회로 부품을 내장해도 되고, 배선 패턴을 형성해도 된다. 바람직하게는, 최하층의 수지층에는 회로 부품을 내장하지 않는 쪽이 좋다. 배선 패턴과 최하층의 수지층의 이면에 형성된 단자 전극 사이를 전기적으로 접속하기 위해 적절히 비아 홀을 사용할 수 있다.

본 부품 내장 모듈에서는, 부품 실장용 랜드가 이 부품 실장용 랜드와 인접하는 배선 패턴에 비해서 두꺼운 두께로 형성되어 있다. 그 때문에 부품 실장용 랜드의 강도가 다른 배선 부분에 비해서 높고, 회로 부품과 랜드 사이에 작용하는 응력에 견딜 수 있어 접속 신뢰성이 높은 모듈을 실현할 수 있다.

상기 부품 실장용 랜드는 회로 부품과 접속된 상층부와, 상기 배선 패턴과 연속하는 하층부의 2층 구조이며, 상기 상층부가 상기 수지층에 메워 넣어져 있고, 상기 하층부가 상기 수지층의 한 주면 상에 형성되어 있는 것이 바람직하다.

이 경우에는 회로 부품과 접속된 랜드의 상층부가 수지층에 메워 넣어져 있으므로 랜드와 수지층의 접착 강도가 높고, 회로 부품과 랜드 사이에 작용하는 응력의 일부를 수지층에서 담당할 수 있다. 또, 랜드의 하층부는 배선 부분과 연속하고 있으므로 랜드와 배선 부분의 도통 신뢰성도 높다.

상기 수지층의 한 주면을 따라 상기 배선 패턴에 접속된 비아 랜드가 형성되고, 상기 비아 랜드는 이 비아 랜드와 인접하는 배선 패턴에 비해서 두꺼운 두께로 형성되며, 상기 수지층의 상기 한 주면과 대향하는 다른 주면에 상기 비아 랜드와 비아 홀을 통해 도통하는 도체 패턴이 형성되어 있는 것이 좋다.

기판으로 되는 수지층의 한 주면에 배선 패턴을 형성한 경우 수지층의 다른 주면에도 도체 패턴을 형성하고, 이 도체 패턴과 배선 패턴을 비아 홀을 통해 접속시킬 필요가 생기는 일이 있다. 그 경우에 부품 실장용 랜드와 동시에 비아 랜드를 형성해 두면, 비아 홀과 비아 랜드의 도통이 확실해져 신뢰성이 높은 부품 내장 모듈을 실현할 수 있다.

상기 수지층의 한 주면에 적어도 1층의 새로운 수지층을 적층하고, 상기 적층된 최하층의 수지층의 이면에 상기 회로 부품과 전기적으로 접속된 단자 전극을 형성해도 된다. 이 경우에는 배선 패턴이 새로운 수지층에 의해 덮여지므로 외부와 단락할 우려가 없어진다. 그리고, 본 부품 내장 모듈을 회로 기판 등에 실장할 경우에 단자 전극을 이용하여 간단하게 표면 실장할 수 있다.

<발명의 효과>

이상과 같이, 본 발명에 따른 부품 내장 모듈의 제조 방법에서는 전사판 상에 복수의 부품 실장용 랜드를 섬형상으로 독립적으로 형성하여 그 랜드에 회로 부품을 접속시키도록 했으므로 회로 부품 접속시에 랜드 사이를 연결하는 배선 부분이 존재하지 않고, 예를 들면 땜납을 이용하여 실장할 경우에 땜납이 배선 부분으로 흐르는 일이 없어 부품의 움직임이나 땜납 흐름을 억제할 수 있어서 접속 신뢰성이 높은 부품 내장 모듈을 얻을 수 있다.

또한, 땜납 레지스트를 형성할 필요가 없으므로 모듈의 박형·저배화를 손상시키지 않고 공정의 삭감, 비용 저감을 실현할 수 있음과 아울러, 땜납 플래시의 발생을 억제할 수 있다.

본 부품 내장 모듈에서는 부품 실장용 랜드가 인접하는 배선 패턴에 비해서 두꺼운 두께로 형성되어 있으므로 부품 실장용 랜드의 강도가 배선 패턴에 비해서 높고, 회로 부품과 랜드의 접합 강도를 높일 수 있다. 그 때문에 접속 신뢰성이 높은 모듈을 실현할 수 있다.

도 1은 본 발명에 따른 부품 내장 모듈의 제 1 실시형태의 단면도이다.

도 2의 (a)는 통상의 땜납 페이스트를 사용한 경우의 도 1의 Ⅱ부분의 확대 도이며, (b)는 수지함유 땜납 페이스트를 사용한 경우의 도 1의 Ⅱ부분의 확대도이다.

도 3은 도 1에 나타내는 부품 내장 모듈의 제조 공정의 전반을 나타내는 공정도이다.

도 4는 도 1에 나타내는 부품 내장 모듈의 제조 공정의 후반을 나타내는 공정도이다.

도 5는 본 발명에 따른 부품 내장 모듈의 제 2 실시형태의 단면도이다.

도 6은 도 3(f)의 Ⅵ부분을 수지층의 하측으로부터 본 부분 확대도이다.

도 7은 도 4(h)의 Ⅶ부분을 수지층의 하측으로부터 본 부분 확대도이다.

<도면의 주요부분에 대한 부호의 설명>

A, B : 부품 내장 모듈 1, 1A : 모듈 기판

2 : 배선 패턴 3 : 부품 실장용 랜드

4, 4a, 4b : 회로 부품 5 : 땜납

6 : 땜납 범프 7 : 비아 랜드

8 : 비아 홀 9 : 도체 패턴

10 : 단자 전극 11 : 그라운드 전극

이하에, 본 발명의 바람직한 실시형태를 도면을 참조해서 설명한다.

(제 1 실시형태)

도 1, 도 2는 본 발명에 따른 부품 내장 모듈의 바람직한 제 1 실시형태를 나타낸다.

이 모듈(A)은 열경화성 수지로 이루어지는 전기 절연성 모듈 기판(1)을 구비하고 있고, 모듈 기판(1)은 상측의 수지층(1a)과 하측의 수지층(1b)의 2층 구조로 되어 있다.

모듈 기판(1)의 내부, 즉 상측의 수지층(1a)과 하측의 수지층(1b)의 경계면에는 복수의 부품 실장용 랜드(3)와 그들을 접속하는 배선 패턴(2)이 형성되어 있다. 랜드(3)는 도 2(a)에 나타내는 바와 같이 배선 패턴(2) 상에 겹쳐서 형성되어 있고, 랜드 부분은 2층 구조로 되어 있다. 랜드(3)는 상측의 수지층(1a)에 매설되어 있고, 배선 패턴(2)은 하측의 수지층(1b)에 매설되어 있다.

각 랜드(3) 상에는 회로 부품(4)이 땜납(5, 6)에 의해 실장되어 있다. 회로 부품(4)에는 칩 콘덴서, 칩 인덕터, 칩 저항 등의 칩 부품(4a) 외, 파워 앰프용 트랜지스터와 같은 다단자를 갖는 반도체 소자(IC)(4b) 등이 포함되어 있다. 또, 랜드(3) 및 배선 패턴(2)과 수지층(1a, 1b) 사이에는 땜납 레지스트는 개재되어 있지 않다. 이 예에서는, 도 2(a)에 나타내는 바와 같이 칩 부품(4a)은 랜드(3)에 대하여 땜납(5)에 의해 표면 실장되어 있고, 반도체 소자(4b)는 랜드(3)에 대하여 땜납 범프(6)에 의해 플립 칩 실장되어 있다.

수지층(1a)과 수지층(1b)의 경계면에는 부품 실장용 랜드(3) 외에 비아 랜드(7)도 형성되어 있고, 이 비아 랜드(7)도 배선 패턴(2)에 의해 부품 실장용 랜드(3)와 접속되어 있다. 비아 랜드(7)는 수지층(1a)을 두께 방향으로 관통하는 비아 홀(8)을 통해 수지층(1a)의 상면에 형성된 비아 랜드 또는 도체 패턴(9)과 접속되어 있다. 또, 비아 랜드(7)를 생략해서 배선 패턴(2)과 도체 패턴(9)을 비아 홀(8)을 통해 접속시킬 수도 있다.

하측의 수지층(1b)의 하면에는 복수의 단자 전극(10)과, 넓은 면적을 갖는 그라운드 전극(11)이 형성되어 있다. 그라운드 전극(11)은 실드용 전극으로서 사용할 수 있다. 단자 전극(10) 및 그라운드 전극(11)은 수지층(1b)을 두께 방향으로 관통하는 비아 홀(12)을 통해 각각 배선 패턴(2)과 서로 접속되어 있다.

도체 패턴(9) 및 그라운드 전극(11)은 레지스트 막(13, 14)에 의해 덮여져 있다. 또, 도체 패턴(9)을 덮는 레지스트 막(13)을 전면적 또는 부분적으로 제거하여 도체 패턴(9)에 다른 회로 부품을 실장해도 되는 것은 물론이다.

하측의 수지층(1b)은 회로 기판(마더 보드)으로의 실장면을 구성하는 수지층이며, 본 모듈(A)을 회로 기판에 실장할 때에 고온에 노출될 가능성이 있으므로 수지층(1b)의 내부에는 회로 부품(4)을 내장하지 않는 쪽이 바람직하다.

상기와 같이 모듈 기판(1)의 내부에 복수의 회로 부품(4)이 매설되어 있으므로 모듈(A)의 소형화와 고밀도화를 실현할 수 있다. 특히 회로 부품(4)을 매설한 수지층(1a)의 하측에 다른 수지층(1b)이 적층되고, 이 수지층(1b)의 하면에 단자 전극(10)이 형성되어 있으므로 이 단자 전극(10)을 통해 모듈(A)을 회로 기판(마더 보드)에 실장할 수 있다. 실장시에 배선 패턴(2)이 실장면에 노출되지 않으므로 배선 패턴(2)이 회로 기판의 이전위 부분과 단락하는 것을 방지할 수 있어 신뢰성이 높은 모듈(A)을 실현할 수 있다.

여기서, 상기 구성으로 이루어지는 부품 내장 모듈(A)의 제조 방법의 일례를 도 3, 4를 참조해서 설명한다.

우선, 도 3의 (a)에 나타내는 바와 같이 전사판(20) 상에 복수의 부품 실장용 랜드(3)와 비아 랜드(7)를 섬형상으로 독립적으로 형성한다. 즉, 각 랜드(3, 7)는 서로 배선 부분을 통해 접속되어 있지 않다. 전사판(20)은 금속판이나 수지판과 같은 경질판이여도 되지만, 이형 필름을 사용해도 된다. 부품 실장용 랜드(3)와 비아 랜드(7)의 형성 방법으로서는, 예를 들면 전사판(20) 상에 동박을 붙이고, 에칭에 의해 랜드(3, 7)를 패턴 형성하면 된다. 그 외에 공지의 후막 형성법 또는 박막 형성법에 의해 전사판(20) 상에 패턴화된 랜드(3, 7)를 직접 형성해도 된다.

다음에, 도 3의 (b)에 나타내는 바와 같이 전사판(20) 상에 형성된 부품 실장용 랜드(3)에 회로 부품(4(4a, 4b))을 실장한다. 실장 방법으로서는, 예를 들면 칩 부품(4a)을 땜납 페이스트(5)에 의해 랜드(3)에 탑재하고, 반도체 소자(4b)를 땜납 범프(6)에 의해 랜드(3)에 탑재한 상태에서 리플로우를 실시함으로써 땜납 페이스트(5) 및 땜납 범프(6)를 용융시켜 실장하는 방법을 이용할 수 있다. 또, 상기 실장 방법 이외에 다른 방법을 이용해도 되는 것은 물론이다. 전사판(20) 상에는 랜드(3)가 섬형상으로 형성되어 있으므로(랜드(3)에 연결되는 배선부가 형성되어 있지 않다) 땜납이 배선부로 흐르는 일이 없고, 회로 부품(4)이 랜드 위치로부터 움직여 버리거나, 땜납이 인접하는 랜드 부분까지 흐른다는 문제가 발생하지 않는다. 또한, 땜납 레지스트를 형성할 필요도 없다.

여기서, 땜납 페이스트(5)로서 통상의 땜납 페이스트를 사용할 수 있지만, 수지함유 땜납 페이스트는 더욱 바람직하다. 이것을 이하에 설명한다. 땜납 페이스 트(5)로서 수지함유 땜납 페이스트를 사용한 경우 리플로우시에 땜납 입자가 응집함으로써 플럭스 중의 수지가 유출되어, 실장하는 칩 부품의 이면 및 땜납 필렛부에 수지가 코팅되게 된다. 이것에 의해 땜납 접합시에 땜납이 불필요한 개소로 흐르기 어려워짐과 아울러, 재리플로우시에 땜납이 용융되어도 땜납 플래시(쇼트 불량)를 억제할 수 있다. 또, 실장하는 칩 부품의 이면에 수지가 흘러들어옴으로써 기판과 칩 부품을 접착하는 효과가 생겨 접합 강도가 증가한다. 수지함유 땜납 페이스트를 이용하여 실장을 행한 결과의 모양을 도 2(b)에 나타낸다. 도 2(b)는 도 2(a)와 같은 단면도를 나타내는 것이며, 땜납 페이스트(5)로 수지함유 땜납 페이스트를 사용한 것을 제외하면, 다른 구성은 도 2(a)와 같으므로 공통되는 부분에는 같은 번호를 붙여 설명을 생략한다. 부호 5a, 5b는 땜납 페이스트(5)가 용융되었을 때에 땜납 페이스트(5)로부터 유출된 수지이다. 수지(5a, 5b)는 용융 후의 땜납 페이스트(5)의 필렛부를 코팅하고 있다. 또한, 수지(5b)는 칩 부품(4a)의 이면과 기판(1b)을 접착하고 있다. 수지함유 땜납 페이스트로서는 열경화성 에폭시 수지함유 땜납 페이스트가 일반적이지만, 열가소성 수지를 함유하는 것이여도 상관없다. 또 땜납 범프(6)에 대해서도 마찬가지로 수지함유 땜납 페이스트를 사용해도 된다.

도 3의 (c)는 부품 실장용 랜드(3)에 회로 부품(4)을 실장한 전사판(20) 상에 수지층(1a)을 배치한 상태를 나타낸다. 수지층(1a)은 프리프레그 상태의 수지판이며, 비아 랜드(7)와 대응하는 위치에는 관통 구멍 속에 도전 페이스트를 충전한 비아 홀(8)이 형성되어 있다.

다음에, 도 3의 (d)에 나타내는 바와 같이 전사판(20) 상으로부터 수지 층(1a)을 압착하고, 회로 부품(4)과 랜드(3, 7)를 수지층(1a) 중에 매설한다. 그 후 수지층(1a)을 가열 경화시킨다. 수지층(1a)의 경화에 의해 회로 부품(4)이 수지층(1a)에 의해 밀착 유지됨과 동시에 랜드(3, 7)도 수지층(1a)에 의해 밀착 유지된다. 이 때, 비아 홀(8)에 충전되어 있는 도전 페이스트도 동시에 경화되어 비아 랜드(7)와 접합된다.

다음에, 도 3의 (e)에 나타내는 바와 같이 경화된 수지층(1a)의 상면에 도체 패턴(9)을 형성한다. 도체 패턴(9)의 형성에는 도전 페이스트를 스크린 인쇄해서 경화시키는 후막 형성법이나, 스퍼터링, 증착과 같은 박막 형성법을 이용해도 된다. 도체 패턴(9)의 형성에 의해 비아 홀(8)과 도체 패턴(9)이 전기적으로 접속된다.

또한, 비아 홀(8)에 대해서는 미리 수지층(1a)에 형성해 두는 대신에 수지층(1a)의 가열 경화 후에 레이저로 구멍을 형성하고, 도체 패턴(9)과 동시에 도금으로 형성해도 된다.

다음에, 도 3의 (f)에 나타내는 바와 같이 경화된 수지층(1a)의 하면으로부터 전사판(20)을 박리함으로써 수지층(1a)에 랜드(3, 7)를 전사한다. 전사판(20)이 이형 필름일 경우에는 이형성과 가요성을 가지므로 경화된 수지층(1a)으로부터의 박리가 용이하고, 또한 랜드(3, 7)를 용이하게 전사할 수 있다.

다음에, 도 4의 (g)에 나타내는 바와 같이 전사판(20)을 박리한 수지층(1a)의 하면에 배선 패턴(2)을 랜드(3, 7)의 이면에 겹쳐서 형성한다. 배선 패턴(2)의 형성에는 도전 페이스트를 스크린 인쇄해서 경화시키는 후막 형성법이나, 스퍼터 링, 증착과 같은 박막 형성법이나, 도금 공법을 이용해도 된다. 배선 패턴(2)의 형성에 의해 섬형상으로 독립되어 있었던 부품 실장용 랜드(3) 및 비아 랜드(7)가 서로 접속된다. 배선 패턴(2)은 랜드(3, 7)의 이면에 겹쳐서 형성되므로 랜드(3, 7) 부분은 2층 구조로 되고, 나머지의 배선 부분은 1층 구조로 된다.

도 4의 (h)는 배선 패턴(2)을 형성한 수지층(1a)의 아래에 수지층(1b)을 배치한 상태를 나타낸다. 수지층(1b)은 프리프레그 상태의 수지판이며, 관통 구멍 속에 도전 페이스트를 충전한 복수의 비아 홀(12)이 형성되어 있다. 이 수지층(1b)은 상측의 수지층(1a)과 동질인 수지가 바람직하다.

다음에, 도 4의 (i)에 나타내는 바와 같이 수지층(1a)의 아래에 수지층(1b)을 압착하고, 배선 패턴(2)을 수지층(1b) 속에 매설한 후 수지층(1b)을 가열 경화시킨다. 수지층(1b)의 경화에 의해 수지층(1a)과 수지층(1b)이 밀착 일체화됨과 동시에 배선 패턴(2)이 수지층(1b)과 밀착 일체화된다. 이 때 비아 홀(12)에 충전되어 있는 도전 페이스트도 동시에 경화되어 배선 패턴(2)과 접합된다.

다음에, 도 4의 (j)에 나타내는 바와 같이 수지층(1b)의 하면에 단자 전극(10) 및 그라운드 전극(11)을 형성한다. 단자 전극(10)은 비아 홀(12)을 통해 배선 패턴(2)과 접속되고, 그라운드 전극(11)은 다른 비아 홀(12)을 통해 다른 배선 패턴(2)과 접속된다.

마지막으로, 도 4의 (k)에 나타내는 바와 같이 모듈 기판(1)의 상면의 도체 패턴(9) 및 모듈 기판(1)의 하면의 그라운드 전극(11) 상에 각각 레지스트 막(13, 14)을 형성함으로써 부품 내장 모듈(A)의 제조를 종료한다.

또한, 도 3, 도 4에서는 단일 모듈(A)의 제조 방법에 대하여 설명했지만, 실제로는 평면 방향으로 연속하는 마더 상태의 수지층(1a, 1b)을 이용하여 마더 상태의 모듈을 제작하고, 그 후에 개별 모듈로 커트함으로써 양산성이 높고 균질한 제조 방법을 실현할 수 있다.

또한, 부품 내장 모듈(A)의 제조 방법의 다른 예를 도 6, 도 7을 참조해서 설명한다. 도 6은 도 3(f)의 Ⅵ부분을 수지층(1a)의 하측으로부터 본 도면이며, 도 7은 도 4(h)의 Ⅶ부분을 수지층(1a)의 하측으로부터 본 도면이다. 도 7에 나타내는 바와 같이 배선 패턴(2)은 각각 대응하는 랜드(3)를 덮고, 또한 랜드(3)의 외주보다 크게 형성하는 것이 바람직하다. 랜드(3) 상에 회로 부품(4(4a, 4b))을 실장할 때에 땜납(6)을 도포하면, 도 6과 같이 땜납(6)이 랜드(3) 상에 수용되지 않고, 수지층(1a)의 하면에 노출되는 경우가 있다. 이 때 도 7과 같이 배선 패턴을 형성하면, 땜납(6)이 배선 패턴(2)에 덮여진다. 이 때문에, 수지층(1b)의 하면에 도금 공법에 의해 단자 전극(10) 및 그라운드 전극(11)을 형성할 때에 행해지는 에칭 처리시의 에칭액에 땜납(6)이 노출되는 일이 없으므로 땜납 침식을 방지할 수 있다.

(제 2 실시형태)

도 5는 본 발명에 따른 부품 내장 모듈의 바람직한 제 2 실시형태를 나타낸다. 또, 도 1과 공통되는 부분에는 동일 부호를 붙여서 중복 설명을 생략한다.

이 부품 내장 모듈(B)의 모듈 기판(1A)은 상하 4층의 수지층(1a~1d)을 적층한 것이며, 최상층(1a)과 제 2 층(1b), 및 제 3 층(1c)과 최하층(1d)이 각각 제 1 실시형태의 모듈 기판(1)과 같은 구조를 갖고 있다. 즉, 최상층(1a)과 제 2 층(1b) 의 경계면에는 부품 실장용 랜드(3)와 비아 랜드(7)가 독립적으로 형성됨과 아울러, 이들 랜드(3, 7)를 서로 접속하는 배선 패턴(2)이 형성되어 있다. 또, 제 3 층(1c)과 최하층(1d)의 경계면에도 부품 실장용 랜드(3)와 비아 랜드(7)가 독립적으로 형성됨과 아울러, 이들 랜드(3, 7)를 서로 접속시키는 배선 패턴(2)이 형성되어 있다.

제 2 층(1b)과 제 3 층(1c)의 경계면에는 중간의 도체 패턴(15)이 형성되어 있고, 이 도체 패턴(15)은 비아 홀(12)을 통해 최상층(1a)과 제 2 층(1b) 사이의 배선 패턴(2)에 접속되며, 또한 비아 홀(8)을 통해 제 3 층(1c)과 최하층(1d) 사이의 비아 랜드(7) 또는 배선 패턴(2)에 접속되어 있다. 그 결과, 각 층에 설치된 회로 부품(4)이나 배선 패턴(2)은 비아 홀(8, 12)을 통해 모듈 기판(1A)의 저면에 형성된 단자 전극(10) 및 그라운드 전극(11)에 접속되어 있다. 그라운드 전극(11)은 레지스트 막(14)으로 덮여져 있다. 또, 모듈 기판(1A)의 상면에는 비아 홀(8)을 통해 내부와 접속된 도체 패턴(9)이 형성되고, 도체 패턴(9)도 레지스트 막(13)으로 덮여져 있다. 상기와 같이 모듈 기판(1A)을 다층화하고, 그 속에 복수의 회로 부품(4) 및 배선 패턴(2)을 매설함으로써 더나은 고밀도화와 고기능화를 실현할 수 있다.

상기 실시형태에서는 회로 부품(4(4a, 4b))을 부품 실장용 랜드(3)에 대하여 납땜 또는 땜납 범프를 이용하여 접속하는 예를 나타냈지만, 땜납 이외에 도전성 접착제 또는 금 범프 등의 금속 범프를 이용하여 접속할 수도 있고, 이러한 경우라도 본 발명은 유효하다.

또한, 회로 부품(4) 중에서 반도체 소자(4b)와 같은 능동 소자를 범프(6)를 이용하여 플립 칩 실장했지만 이것에 제한되는 것은 아니고, 단자를 랜드(3)에 납땜해도 된다. 제 1 실시형태에서는 2층 구조, 제 2 실시형태에서는 4층 구조의 모듈 기판을 갖는 부품 내장 모듈에 대하여 설명했지만, 그 이외의 층 구조를 갖는 부품 내장 모듈이여도 되는 것은 물론이다. 그 경우, 각 층 사이에 도체 패턴을 형성해서 용량을 형성하거나, 저항 등을 인쇄 형성하는 등 공지의 다층 기판 기술을 적용해도 된다.

제 2 실시형태에서는 중간층인 제 2 층(1b)에 회로 부품(4)을 내장하지 않는 예를 나타냈지만, 제 2 층(1b)에 회로 부품(4)을 내장해도 되는 것은 물론이다.

Claims (9)

  1. 전사판 상에 부품 실장용 랜드를 포함하는 복수의 랜드를 섬형상으로 독립적으로 형성하는 제 1 공정;
    상기 전사판 상에 형성된 부품 실장용 랜드에 회로 부품을 접속하는 제 2 공정;
    상기 전사판 상에 상기 회로 부품을 덮도록 절연성 수지층을 형성하고 이 수지층을 경화시켜 상기 수지층의 내부에 회로 부품을 매설하는 제 3 공정;
    상기 수지층으로부터 상기 전사판을 박리하는 제 4 공정; 및
    상기 부품 실장용 랜드가 노출된 상기 수지층의 이면에 상기 부품 실장용 랜드 사이를 접속하거나 또는 부품 실장용 랜드와 다른 랜드를 접속시키기 위한 배선 패턴을 상기 부품 실장용 랜드에 겹쳐서 형성하는 제 5 공정을 포함하는 것을 특징으로 하는 부품 내장 모듈의 제조 방법.
  2. 제 1 항에 있어서, 상기 부품 실장용 랜드는 상기 회로 부품을 납땜에 의해 접속시키기 위한 랜드인 것을 특징으로 하는 부품 내장 모듈의 제조 방법.
  3. 제 1 항 또는 제 2 항에 있어서, 상기 제 1 공정은 상기 전사판 상에 상기 부품 실장용 랜드와 동시에 상기 부품 실장용 랜드와 떨어진 비아 랜드를 형성하는 공정을 포함하고,
    상기 제 3 공정 뒤에 상기 수지층의 표면에 상기 비아 랜드와 비아 홀을 통해 도통하는 도체 패턴을 형성하는 공정을 갖는 것을 특징으로 하는 부품 내장 모듈의 제조 방법.
  4. 제 2 항에 있어서, 상기 제 5 공정에서 상기 배선 패턴은 상기 부품 실장용 랜드를 덮고, 또한 상기 부품 실장용 랜드의 외주보다 크게 형성되는 것을 특징으로 하는 부품 내장 모듈의 제조 방법.
  5. 제 1 항, 제 2 항 또는 제 4항 중 어느 한 항에 있어서, 상기 제 5 공정 뒤에,
    상기 배선 패턴이 형성된 수지층의 이면에 1층 이상의 새로운 수지층을 적층하는 공정; 및
    상기 적층된 최하층의 수지층의 이면에 상기 회로 부품과 전기적으로 접속된 단자 전극을 형성하는 공정을 갖는 것을 특징으로 하는 부품 내장 모듈의 제조 방법.
  6. 절연성 수지층을 구비하고,
    상기 수지층의 한 주면을 따라 복수의 부품 실장용 랜드와 이들 랜드에 접속된 배선 패턴이 형성되고,
    상기 부품 실장용 랜드에 회로 부품이 접속되고,
    상기 회로 부품은 상기 수지층의 내부에 매설되어 있고,
    상기 부품 실장용 랜드는 이 부품 실장용 랜드와 인접하는 배선 패턴에 비해서 두꺼운 두께로 형성되어 있는 것을 특징으로 하는 부품 내장 모듈.
  7. 제 6 항에 있어서, 상기 부품 실장용 랜드는 상기 회로 부품과 접속된 상층부와, 상기 배선 패턴과 연속하는 하층부의 2층 구조이며,
    상기 상층부가 상기 수지층에 매립되어 있고,
    상기 하층부가 상기 수지층의 한 주면 상에 형성되어 있는 것을 특징으로 하는 부품 내장 모듈.
  8. 제 6 항 또는 제 7 항에 있어서, 상기 수지층의 한 주면을 따라 상기 배선 패턴에 접속된 비아 랜드가 형성되어 있고,
    상기 비아 랜드는 이 비아 랜드와 인접하는 배선 패턴에 비해서 두꺼운 두께로 형성되고,
    상기 수지층의 한 주면과 대향하는 다른 주면에 상기 비아 랜드와 비아 홀을 통해 도통하는 도체 패턴이 형성되어 있는 것을 특징으로 하는 부품 내장 모듈.
  9. 제 6 항 또는 제 7 항에 있어서, 상기 수지층의 한 주면에 1층 이상의 새로운 수지층이 적층되어 있고,
    상기 적층된 최하층의 수지층의 이면에 상기 회로 부품과 전기적으로 접속된 단자 전극이 형성되어 있는 것을 특징으로 하는 부품 내장 모듈.
KR1020087004669A 2005-09-20 2006-08-03 부품 내장 모듈의 제조 방법 및 부품 내장 모듈 KR100935139B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2005271275 2005-09-20
JPJP-P-2005-00271275 2005-09-20

Publications (2)

Publication Number Publication Date
KR20080031979A KR20080031979A (ko) 2008-04-11
KR100935139B1 true KR100935139B1 (ko) 2010-01-06

Family

ID=37888684

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020087004669A KR100935139B1 (ko) 2005-09-20 2006-08-03 부품 내장 모듈의 제조 방법 및 부품 내장 모듈

Country Status (5)

Country Link
US (1) US7885081B2 (ko)
JP (1) JP4766049B2 (ko)
KR (1) KR100935139B1 (ko)
CN (1) CN101263752B (ko)
WO (1) WO2007034629A1 (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101118817B1 (ko) 2010-07-05 2012-03-12 삼성전기주식회사 다층 임베디드 인쇄회로기판 및 이의 제조 방법
KR101147343B1 (ko) * 2010-05-28 2012-05-22 엘지이노텍 주식회사 복수의 소자가 내장된 집적 인쇄회로기판 및 그 제조 방법
KR101175901B1 (ko) 2011-10-25 2012-08-23 삼성전기주식회사 다층 임베디드 인쇄회로기판 및 이의 제조 방법

Families Citing this family (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4185499B2 (ja) * 2005-02-18 2008-11-26 富士通マイクロエレクトロニクス株式会社 半導体装置
JP4424449B2 (ja) 2007-05-02 2010-03-03 株式会社村田製作所 部品内蔵モジュール及びその製造方法
US7838420B2 (en) * 2007-08-29 2010-11-23 Freescale Semiconductor, Inc. Method for forming a packaged semiconductor device
JP5172275B2 (ja) * 2007-10-26 2013-03-27 パナソニック株式会社 部品内蔵プリント配線基板および部品内蔵プリント配線基板の製造方法
CN102612265B (zh) 2007-11-01 2016-05-11 大日本印刷株式会社 内置元件电路板、内置元件电路板的制造方法
WO2009118925A1 (ja) 2008-03-27 2009-10-01 イビデン株式会社 電子部品内蔵配線板及びその製造方法
WO2010052942A1 (ja) * 2008-11-06 2010-05-14 イビデン株式会社 電子部品内蔵配線板及びその製造方法
KR101230564B1 (ko) * 2008-12-22 2013-02-07 후지쯔 가부시끼가이샤 전자 부품과 그 제조 방법
US7851894B1 (en) * 2008-12-23 2010-12-14 Amkor Technology, Inc. System and method for shielding of package on package (PoP) assemblies
JP5287220B2 (ja) * 2008-12-24 2013-09-11 株式会社村田製作所 部品内蔵基板の製造方法
JP5354224B2 (ja) * 2009-11-19 2013-11-27 株式会社村田製作所 部品内蔵モジュールの製造方法
US8304286B2 (en) * 2009-12-11 2012-11-06 Stats Chippac Ltd. Integrated circuit packaging system with shielded package and method of manufacture thereof
KR101104210B1 (ko) * 2010-03-05 2012-01-10 삼성전기주식회사 전자소자 내장형 인쇄회로기판 및 그 제조방법
CN102237885A (zh) * 2010-04-20 2011-11-09 国民技术股份有限公司 一种无线通信模块
JP2011228528A (ja) * 2010-04-21 2011-11-10 Mitsubishi Electric Corp パワーブロック及びそれを用いたパワー半導体モジュール
KR101085733B1 (ko) 2010-05-28 2011-11-21 삼성전기주식회사 전자소자 내장 인쇄회로기판 및 그 제조방법
KR20120026855A (ko) 2010-09-10 2012-03-20 삼성전기주식회사 임베디드 볼 그리드 어레이 기판 및 그 제조 방법
JP2012151353A (ja) * 2011-01-20 2012-08-09 Sharp Corp 半導体モジュール
US8674235B2 (en) 2011-06-06 2014-03-18 Intel Corporation Microelectronic substrate for alternate package functionality
KR101420526B1 (ko) * 2012-11-29 2014-07-17 삼성전기주식회사 전자부품 내장기판 및 그 제조방법
CN103035861B (zh) * 2012-11-30 2014-05-21 苏州安洁科技股份有限公司 一种电池组装定位板
JP2013110441A (ja) * 2013-03-11 2013-06-06 Dainippon Printing Co Ltd 部品内蔵配線板の製造方法
CN105103665B (zh) * 2013-06-18 2018-03-09 株式会社村田制作所 树脂多层基板的制造方法
CN103607841B (zh) * 2013-12-04 2016-06-01 江苏长电科技股份有限公司 Smt减法高密度封装多层线路板结构及其制作方法
US9859250B2 (en) * 2013-12-20 2018-01-02 Cyntec Co., Ltd. Substrate and the method to fabricate thereof
KR20160039913A (ko) * 2014-10-02 2016-04-12 삼성전기주식회사 인쇄회로기판 및 그 제조 방법
US10097030B2 (en) * 2016-04-29 2018-10-09 Taiwan Semiconductor Manufacturing Co., Ltd Packaged semiconductor devices with wireless charging means
US10332841B2 (en) 2016-07-20 2019-06-25 Taiwan Semiconductor Manufacturing Company, Ltd. System on integrated chips and methods of forming the same
US10269732B2 (en) * 2016-07-20 2019-04-23 Taiwan Semiconductor Manufacturing Company, Ltd. Info package with integrated antennas or inductors
CN108513446B (zh) * 2018-03-23 2019-04-23 北京梦之墨科技有限公司 一种转印模板及转印方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003087538A (ja) 2001-09-14 2003-03-20 Canon Inc 通信装置
JP2004274035A (ja) 2003-02-18 2004-09-30 Matsushita Electric Ind Co Ltd 電子部品内蔵モジュールとその製造方法
JP2005039158A (ja) 2003-07-18 2005-02-10 Matsushita Electric Ind Co Ltd 部品内蔵モジュール及びその製造方法
JP2005101580A (ja) 2003-08-28 2005-04-14 Matsushita Electric Ind Co Ltd 回路部品内蔵モジュール及びその製造方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5027253A (en) * 1990-04-09 1991-06-25 Ibm Corporation Printed circuit boards and cards having buried thin film capacitors and processing techniques for fabricating said boards and cards
JP3726985B2 (ja) * 1996-12-09 2005-12-14 ソニー株式会社 電子部品の製造方法
US6038133A (en) 1997-11-25 2000-03-14 Matsushita Electric Industrial Co., Ltd. Circuit component built-in module and method for producing the same
JP2002076637A (ja) * 2000-08-29 2002-03-15 Matsushita Electric Ind Co Ltd チップ部品内蔵基板及びその製造方法
TW511415B (en) * 2001-01-19 2002-11-21 Matsushita Electric Ind Co Ltd Component built-in module and its manufacturing method
JP4778148B2 (ja) * 2001-01-26 2011-09-21 日本特殊陶業株式会社 多層配線基板
JP3910045B2 (ja) * 2001-11-05 2007-04-25 シャープ株式会社 電子部品内装配線板の製造方法
JP3789410B2 (ja) * 2002-08-29 2006-06-21 富士通メディアデバイス株式会社 表面実装型電子部品モジュールおよびその製造方法
US7394663B2 (en) 2003-02-18 2008-07-01 Matsushita Electric Industrial Co., Ltd. Electronic component built-in module and method of manufacturing the same
US7180169B2 (en) 2003-08-28 2007-02-20 Matsushita Electric Industrial Co., Ltd. Circuit component built-in module and method for manufacturing the same
JP2006303202A (ja) * 2005-04-21 2006-11-02 Cmk Corp 部品内蔵型プリント配線板とその製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003087538A (ja) 2001-09-14 2003-03-20 Canon Inc 通信装置
JP2004274035A (ja) 2003-02-18 2004-09-30 Matsushita Electric Ind Co Ltd 電子部品内蔵モジュールとその製造方法
JP2005039158A (ja) 2003-07-18 2005-02-10 Matsushita Electric Ind Co Ltd 部品内蔵モジュール及びその製造方法
JP2005101580A (ja) 2003-08-28 2005-04-14 Matsushita Electric Ind Co Ltd 回路部品内蔵モジュール及びその製造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101147343B1 (ko) * 2010-05-28 2012-05-22 엘지이노텍 주식회사 복수의 소자가 내장된 집적 인쇄회로기판 및 그 제조 방법
KR101118817B1 (ko) 2010-07-05 2012-03-12 삼성전기주식회사 다층 임베디드 인쇄회로기판 및 이의 제조 방법
KR101175901B1 (ko) 2011-10-25 2012-08-23 삼성전기주식회사 다층 임베디드 인쇄회로기판 및 이의 제조 방법

Also Published As

Publication number Publication date
KR20080031979A (ko) 2008-04-11
US7885081B2 (en) 2011-02-08
CN101263752A (zh) 2008-09-10
WO2007034629A1 (ja) 2007-03-29
JP4766049B2 (ja) 2011-09-07
US20080149381A1 (en) 2008-06-26
CN101263752B (zh) 2010-06-09
JPWO2007034629A1 (ja) 2009-03-19

Similar Documents

Publication Publication Date Title
KR100647096B1 (ko) 반도체 장치 및 기판의 제조 방법
TWI387409B (zh) 內建半導體元件之印刷布線板及其製造方法
US6809262B1 (en) Flip chip package carrier
US6998532B2 (en) Electronic component-built-in module
RU2327311C2 (ru) Способ встраивания компонента в основание
TWI360204B (en) Semiconductor device
CN102098876B (zh) 用于电路基板的制造工艺
JP6001524B2 (ja) ピン・インタフェースを有する多層配線エレメント
US7279771B2 (en) Wiring board mounting a capacitor
US6545353B2 (en) Multilayer wiring board and semiconductor device
KR100827266B1 (ko) 다층 프린트 배선판
JP3320325B2 (ja) 高密度プリント回路基板にパッドを設ける方法
US7102230B2 (en) Circuit carrier and fabrication method thereof
US6914322B2 (en) Semiconductor device package and method of production and semiconductor device of same
JP5100081B2 (ja) 電子部品搭載多層配線基板及びその製造方法
KR950012658B1 (ko) 반도체 칩 실장방법 및 기판 구조체
US6121688A (en) Anisotropic conductive sheet and printed circuit board
US6262477B1 (en) Ball grid array electronic package
US7674362B2 (en) Method for fabrication of a conductive bump structure of a circuit board
US7087991B2 (en) Integrated circuit package and method of manufacture
US20100255634A1 (en) Manufacturing method of bottom substrate of package
CN101115353B (zh) 多层印制布线板及其制造方法
US6542379B1 (en) Circuitry with integrated passive components and method for producing
US20050017347A1 (en) Circuit module and manufacturing method thereof
US5798285A (en) Method of making electronic module with multiple solder dams in soldermask window

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121119

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20131202

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20141203

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20151211

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20161216

Year of fee payment: 8