JP3662260B2 - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法 Download PDFInfo
- Publication number
- JP3662260B2 JP3662260B2 JP51547398A JP51547398A JP3662260B2 JP 3662260 B2 JP3662260 B2 JP 3662260B2 JP 51547398 A JP51547398 A JP 51547398A JP 51547398 A JP51547398 A JP 51547398A JP 3662260 B2 JP3662260 B2 JP 3662260B2
- Authority
- JP
- Japan
- Prior art keywords
- metal layer
- semiconductor
- main surface
- layer
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000004065 semiconductor Substances 0.000 title claims description 220
- 238000004519 manufacturing process Methods 0.000 title claims description 32
- 239000002184 metal Substances 0.000 claims description 128
- 229910052751 metal Inorganic materials 0.000 claims description 128
- 238000000034 method Methods 0.000 claims description 45
- 230000015572 biosynthetic process Effects 0.000 claims description 20
- 230000003014 reinforcing effect Effects 0.000 claims description 18
- 230000002093 peripheral effect Effects 0.000 claims description 17
- 238000002955 isolation Methods 0.000 claims description 9
- 239000000463 material Substances 0.000 claims description 9
- 230000008018 melting Effects 0.000 claims description 9
- 238000002844 melting Methods 0.000 claims description 9
- 238000005530 etching Methods 0.000 claims description 6
- 230000001678 irradiating effect Effects 0.000 claims description 3
- 238000005520 cutting process Methods 0.000 claims description 2
- 238000007747 plating Methods 0.000 description 18
- 238000000926 separation method Methods 0.000 description 14
- 238000001039 wet etching Methods 0.000 description 11
- 239000010931 gold Substances 0.000 description 9
- 239000000853 adhesive Substances 0.000 description 6
- 230000001070 adhesive effect Effects 0.000 description 6
- 239000003960 organic solvent Substances 0.000 description 6
- JNDMLEXHDPKVFC-UHFFFAOYSA-N aluminum;oxygen(2-);yttrium(3+) Chemical compound [O-2].[O-2].[O-2].[Al+3].[Y+3] JNDMLEXHDPKVFC-UHFFFAOYSA-N 0.000 description 4
- 230000007547 defect Effects 0.000 description 4
- 238000009713 electroplating Methods 0.000 description 4
- PXHVJJICTQNCMI-UHFFFAOYSA-N nickel Substances [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 4
- 238000000206 photolithography Methods 0.000 description 4
- 238000011084 recovery Methods 0.000 description 4
- 229910019901 yttrium aluminum garnet Inorganic materials 0.000 description 4
- 239000011651 chromium Substances 0.000 description 3
- 150000001875 compounds Chemical class 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 238000007772 electroless plating Methods 0.000 description 3
- 230000000149 penetrating effect Effects 0.000 description 3
- 229910052804 chromium Inorganic materials 0.000 description 2
- 238000007598 dipping method Methods 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 229910052759 nickel Inorganic materials 0.000 description 2
- 238000007740 vapor deposition Methods 0.000 description 2
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 1
- 238000010521 absorption reaction Methods 0.000 description 1
- NIXOWILDQLNWCW-UHFFFAOYSA-N acrylic acid group Chemical group C(C=C)(=O)O NIXOWILDQLNWCW-UHFFFAOYSA-N 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 229920000098 polyolefin Polymers 0.000 description 1
- 238000002310 reflectometry Methods 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 229910000679 solder Inorganic materials 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
- H01L21/3043—Making grooves, e.g. cutting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Dicing (AREA)
Description
本発明は、半導体装置およびその製造方法に関し、より特定的には、半導体ウエハから半導体チップに分離するための方法およびそれにより得られる半導体チップの構造に関するものである。
背景技術
現在、化合物半導体ウエハを半導体チップに分離するには、主にダイシング法が用いられている。以下、そのダイシング法を用いた半導体ウエハの分離方法を説明する。
図28〜図30は、ダイシング法を用いた半導体ウエハの分離方法を工程順に示す概略断面図である。また図31〜図33は、図28〜図30のG−G線に沿う概略断面図である。
まず図28と図31とを参照して、半導体ウエハ4cをなす半導体層1の表面に、ダイシングライン領域2によって互いに分離されるように複数個の機能素子3が配置・形成される。この後、たとえば研磨法などにより半導体層1の裏面が研磨されて、半導体ウエハ4cは400μm以下の厚みに薄板化される。この薄板化された半導体層1の裏面に、半導体チップをパッケージにダイボンドするときの半田接着層として1μm以下の厚みで金属層5が形成される。
図29と図32とを参照して、このように準備された半導体ウエハ4cの裏面の金属層5が、引伸し可能なエキスパンドシート23に張りつけられる。この後、ダイサーによって、ダイシングライン領域2に沿って半導体ウエハ4cが切断される。
図30と図33とを参照して、この半導体ウエハ4cの切断によって、半導体ウエハ4cは各半導体チップ10cに分割される。この後、エキスパンドシート23を引伸ばすことで、各半導体チップ10cの間隔が広がり、各半導体チップ10cの取出(回収)が容易になる。
なお、半導体ウエハ4cのダイシング時にエキスパンドシート23にも若干切込み23aが入る。
図34は、このダイシングにより分割された半導体チップ10cの構成を概略的に示す斜視図である。また図35と図36とは、図34のH−H線とI−I線とに沿う概略断面図である。
図34〜図36を参照して、上記のダイシングにより分割された半導体チップ10cでは、半導体層1の表面に機能素子3が形成されており、この周囲を取囲むようにダイシングライン領域として素子が形成されなかった領域2aが分布する。また半導体層1の裏面全面には金属層5が形成されている。
上述した化合物半導体デバイスのうち特に、高出力FET(Field Effect Transistor)のような熱抵抗低減を必要とするデバイスでは、図28と図31とに示すように半導体ウエハ4cの厚みを50μm以下に薄板化する必要がある。このように50μm以下に薄板化した場合、ハンドリング時に半導体ウエハ4cが割れるおそれがある。そこで、半導体ウエハ4cを補強するために半導体ウエハ4cの裏面に金属層5を1μm以上の膜厚で形成する必要がある。
しかしながら、金属層5が形成された状態で、ダイシングを行なうと、ダイサーの刃に金属層5の金属が付着してダイサーの刃の目詰まりが生じる、あるいはダイサーの刃の摩耗が激しくなるといった問題が生じる。
この問題を解決するため、従来、50μm以下の厚みの半導体ウエハを分離する方法としてウェットエッチング法が用いられてきた。以下、そのウェットエッチング法を用いた半導体ウエハの分離方法について説明する。
図37〜図39は、ウェットエッチング法を用いた半導体ウエハの分離方法を工程順に示す概略平面図および模式図である。また図40と図41とは、図37と図38とのJ−J線に沿う概略断面図であり、図42は図39の工程に対応した半導体チップの状態を示す模式図である。
まず図37と図40とを参照して、半導体ウエハ4dをなす半導体層1の表面に、分離ライン領域2によって互いに分離されるように複数個の機能素子3が配置・形成される。この機能素子3が形成された半導体ウエハ4dの表面が、接着材料31によってガラスなどの補強板21に張りつけられる。この状態で、半導体層1の裏面が研磨などされ、半導体ウエハ4dは50μm以下の厚みに薄板化される。この薄板化された半導体ウエハ4dの表面全面に金属層5が形成される。この金属層5は、通常の写真製版法などによりパターニングされ、機能素子3と対応する裏面位置に残存される。このパターニングされた金属層5をマスクとして半導体ウエハ4dにウェットエッチングが施される。
図41を参照して、このウェットエッチングにより、半導体層1の裏面から表面に貫通する溝が形成され、半導体ウエハ4dは、複数個の半導体チップ10dに分離される。この状態で、接着材料31を溶かすために半導体チップ10dおよび補強板21が有機溶剤に浸漬される。
図39と図42とを参照して、有機溶媒50への浸漬により、接着材料31が溶け、補強板21から半導体チップ10dが剥離する。
図43は、このウェットエッチングにより分割された半導体チップ10dの構成を概略的に示す斜視図である。また図44と図45とは、図43のK−K線とL−L線とに沿う概略断面図である。
図43〜図45を参照して、上記のウェットエッチングにより分割された半導体チップ10dでは、半導体層1の表面に機能素子3が形成されており、この周囲を取囲むように分離用領域として素子が形成されなかった領域2bが分布する。また半導体層1の裏面全面には金属層5が形成されており、この金属層5の端部は、半導体層1の裏面端部より外周側へ突出している。また半導体層1の側面は、機能素子3が形成された表面から金属層5が形成された裏面に向かって窄まった形状を有している。
このウェットエッチングを用いる方法によれば、ダイシング法を用いないため、ダイサーの刃に金属層5が目詰まりすることなどはない。
しかしながら、この方法では、図39と図42とに示すように有機溶媒50中に半導体チップ10dがばらばらに散在することになる。このようにばらばらに散在し規則正しく配置されていない状態で、ピンセットによるハンドリングで半導体チップ10dを採取するには、過大な時間が必要になるという問題点があった。
また、散在したチップを回収し、乾燥後、大気中で他の容器に移し替えるときに、半導体チップ10dは他の半導体チップ10dや容器に何度も衝突を繰返す。これにより、半導体チップ10dの表面には多くの傷、さらには半導体の欠け片等の多くの付着が生じてしまうため、半導体チップ10dの多くが外観不良になるという問題点があった。
発明の開示
この発明の目的は、上記のような問題点を解決するためになされたもので、ダイサーの刃の目詰まりや摩耗を防止するとともに、半導体チップのピンセットによる回収を容易にし、かつ半導体チップの外観不良の生じにくい半導体装置およびその製造方法を提供することである。
本発明の一の局面に従う半導体装置の製造方法は、以下の工程を備えている。
まず互いに対向する第1および第2の主面を有し、かつ機能素子を有する複数の素子形成領域と、第1および第2の主面の双方において素子形成領域の周囲を取囲んで複数の素子形成領域を互いに分離する分離用領域とを有する半導体層を含む半導体ウエハが準備される。そして素子形成領域の周囲を取囲むように分離用領域内の半導体層の第1の主面上に金属層が形成される。そして第1の主面の全面上を覆うように半導体ウエハに補強層が接着される。そして半導体層の第2の主面の分離用領域に選択的にエッチングを施すことにより、第2の主面から金属層にのみ達する孔が、素子形成領域の周囲を取囲むように形成される。そして半導体ウエハから補強層が取外される。そして金属層にレーザが照射され、金属層を溶融させて切断し、複数の素子形成領域を互いに分離して半導体チップが形成される。
本発明の半導体装置の製造方法では、エッチングとレーザ溶融とを用いて半導体ウエハが半導体チップに分割される。このため、ダイシングにより半導体ウエハを分離することはなく、ダイサーの刃が金属層により目詰まりを起こしたり、摩耗することは防止される。
また、補強層を半導体ウエハから取外す際に半導体ウエハから分離された半導体層の各々は金属層によって連結されている。このため、有機溶媒中に各半導体層がばらばらに散在することはない。また最終的に金属層はレーザにより溶融切断されて各半導体チップは分離される。よって、各半導体チップに分離される際にも各半導体チップがばらばらに散在することはない。よって、ばらばらに散在することで、各半導体チップ回収の時間が長くなることは防止される。また各半導体チップがばらばらに散在し、互いに傷つけ合ったり、半導体の欠け片がチップに付着すること等で外観不良が生じることも防止される。
上記局面において好ましくは、半導体ウエハから補強層を取外した後、半導体ウエハの第2の主面に引伸し可能なシートが張りつけられる。そしてレーザを金属層に第1の主面側から照射することにより複数の素子形成領域を互いに分離した後、シートを引伸すことにより複数の半導体チップの間隔が広げられる。
これにより、各半導体チップの間隔を広げることができるため、各半導体チップの回収がより容易になり、回収のための時間をより短縮することができる。
上記局面において好ましくは、半導体ウエハは、第1の主面において素子形成領域の周囲を取囲むように分離用領域に形成された溝を有するように準備される。この金属層は第1の主面の溝内に形成される。
このように金属層が溝内に形成されることにより、金属層を機能素子から離れて配置することができる。このため、金属層をレーザ溶融する際に、金属層の飛散溶融物が発生しても、その飛散溶融物が機能素子上へ飛散することが防止される。
また金属層を機能素子から離れて配置することが可能となるため、ワイヤボンディング時にワイヤが、溶断された金属層に接触することも防止することができる。
上記局面において好ましくは、孔が形成された後、半導体ウエハの第2主面全面を覆い、かつ金属層に接する第2の金属層が形成される。レーザの照射により、金属層と第2の金属層とが溶融により切断される。
このように第2の金属層を形成することにより、より一層半導体ウエハの補強の効果を向上することができ、割れなどの発生をより一層防止することができる。
本発明の半導体装置は、半導体層と、金属層と、レーザ溶融部とを備える。
半導体層は、主表面を有し、かつ機能素子を有する素子形成領域を有する。金属層は、素子形成領域の周囲を取囲むように主表面上に形成されている。この金属層の内周側端部は素子形成領域と距離を隔てて配置されており、外周側端部は半導体層の主表面の端部より外周側へ突出している。レーザ溶融部は、外周側端部に形成され、ラウンド形状を有している。
本発明の半導体装置では、外観不良が生じにくい。
【図面の簡単な説明】
図1は、本発明の実施の形態1における半導体装置の製造方法の第1工程を示す概略平面図である。
図2は、本発明の実施の形態1における半導体装置の製造方法の第2工程を示す概略平面図である。
図3は、本発明の実施の形態1における半導体装置の製造方法の第3工程を示す概略平面図である。
図4は、本発明の実施の形態1における半導体装置の製造方法の第4工程を示す概略平面図である。
図5は、本発明の実施の形態1における半導体装置の製造方法の第5工程を示す概略平面図である。
図6は、本発明の実施の形態1における半導体装置の製造方法の第6工程を示す概略平面図である。
図7は、本発明の実施の形態1における半導体装置の製造方法の第7工程を示す概略平面図である。
図8は、図1のA−A線に沿う概略断面図である。
図9は、図2のA−A線に沿う概略断面図である。
図10は、図3のA−A線に沿う概略断面図である。
図11は、図4のA−A線に沿う概略断面図である。
図12は、図5のA−A線に沿う概略断面図である。
図13は、図6のA−A線に沿う概略断面図である。
図14は、図7のA−A線に沿う概略断面図である。
図15は、本発明の実施の形態1における半導体装置の構成を概略的に示す平面図である。
図16は、図15のC−C線に沿う概略断面図である。
図17は、図15のD−D線に沿う概略断面図である。
図18は、本発明の実施の形態2における半導体装置の製造方法の第1工程を示す概略断面図である。
図19は、本発明の実施の形態2における半導体装置の製造方法の第2工程を示す概略断面図である。
図20は、本発明の実施の形態2における半導体装置の製造方法の第3工程を示す概略断面図である。
図21は、本発明の実施の形態2における半導体装置の製造方法の第4工程を示す概略断面図である。
図22は、本発明の実施の形態2における半導体装置の製造方法の第5工程を示す概略断面図である。
図23は、本発明の実施の形態2における半導体装置の製造方法の第6工程を示す概略断面図である。
図24は、本発明の実施の形態2における半導体装置の製造方法の第7工程を示す概略断面図である。
図25は、本発明の実施の形態2における半導体装置の構成を概略的に示す平面図である。
図26は、図25のE−E線に沿う概略断面図である。
図27は、図25のF−F線に沿う概略断面図である。
図28は、従来のダイシング法を用いた半導体装置の製造方法の第1工程を示す概略平面図である。
図29は、従来のダイシング法を用いた半導体装置の製造方法の第2工程を示す概略平面図である。
図30は、従来のダイシング法を用いた半導体装置の製造方法の第3工程を示す概略平面図である。
図31は、図28のG−G線に沿う概略断面図である。
図32は、図29のG−G線に沿う概略断面図である。
図33は、図30のG−G線に沿う概略断面図である。
図34は、従来のダイシング法を用いて製造された半導体装置の構成を概略的に示す斜視図である。
図35は、図34のH−H線に沿う概略断面図である。
図36は、図34のI−I線に沿う概略断面図である。
図37は、従来のウェットエッチング法を用いた半導体装置の製造方法の第1工程を示す概略平面図である。
図38は、従来のウェットエッチング法を用いた半導体装置の製造方法の第2工程を示す概略平面図である。
図39は、従来のウェットエッチング法を用いた半導体装置の製造方法の第3工程を示す模式図である。
図40は、図37のJ−J線に沿う概略断面図である。
図41は、図38のJ−J線に沿う概略断面図である。
図42は、図39においてばらばらに散在した半導体チップの様子を示す模式図である。
図43は、従来のウェットエッチング法により製造された半導体装置の構成を概略的に示す斜視図である。
図44は、図43のK−K線に沿う概略断面図である。
図45は、図43のL−L線に沿う概略断面図である。
発明を実施するための最良の形態
以下、本発明の実施の形態について図に基づいて説明する。
実施の形態1
図1〜図7は、本発明の実施の形態1における半導体装置の製造方法を工程順に示す概略平面図である。また図8〜図14は、図1〜図7のA−A線に沿う部分の部分的な概略断面図である。なお、図8〜図14の各矢印B方向から見た図が図1〜図7の平面図に対応する。
まず図1と図8とを参照して、半導体ウエハ4aをなす半導体層1の表面に、機能素子3を有する複数の素子形成領域が形成される。この複数の素子形成領域の各々は、その周囲を分離ライン領域によって取囲まれて、互いに分離される。この分離ライン領域には、機能素子3と所定の距離を隔てて金属層5が形成される。
図2と図9とを参照して、機能素子3と金属層5とが形成された半導体ウエハ4aの表面に、接着材料31を介在して補強板21が張りつけられる。この補強板21は、たとえばガラスなどよりなっている。この後、半導体ウエハ4aの裏面に研削・研磨加工が施され、半導体ウエハ4aは50μm以下の厚みとなるように薄板化される。
図3と図10とを参照して、半導体ウエハ4aの裏面の分離ライン領域以外を覆うように写真製版法によりレジストパターン33aが形成される。このレジストパターン33aをマスクとして半導体ウエハ4aにエッチングが施される。これにより、半導体層1を貫通し、表面上の金属層5に達する孔1bが、分離ライン領域に沿って形成される。この後、レジストパターン33aが除去される。
なお、レジストパターン33aのホールパターンの開孔幅L2は、金属層5の幅L1よりも小さくなるように設定される。
このように半導体ウエハ4aが薄板化され、かつ孔1bによって分離されても、互いに分離された半導体層1は金属層5によって連結されることにより、後工程の熱処理(〜100℃)に耐えることができ、かつアライメントを保持することもできる。
図4と図11とを参照して、半導体ウエハ4aの裏面全面に金属層7が形成される。この後、写真製版法により、半導体ウエハ4aの裏面の分離ライン領域以外を覆うようにレジストパターン33bが形成される。この状態で、金属層7に給電しながら電解めっきが施される。これにより、レジストパターン33bから露出した金属層7の表面上に金属めっき膜9が形成される。この金属めっき膜9は、互いに分離された半導体層1を半導体ウエハ4aの裏面で連結し、半導体ウエハ4aを補強する作用を有する。この後、レジストパターン33bが除去される。
図5と図12とを参照して、半導体ウエハ4aの裏面の分離ライン領域の金属めっき膜9上に、写真製版法によりレジストパターン33cが形成される。この状態で、金属層7に給電を行ないながら電解めっきを行なうことにより、半導体ウエハ4a裏面の素子形成領域上にAu(金)めっき膜11が形成される。この後、レジストパターン33cが除去される。
この後、有機溶媒に浸すことにより接着材料31を溶かして、半導体ウエハ4aから補強板21が剥がされる。
図6と図13とを参照して、半導体ウエハ4aの裏面に、エキスパンドシート23が張りつけられる。このエキスパンドシート23は、たとえばアクリル系、ポリオレフィン系などの半導体業界で一般によく用いられる材質からなる樹脂シートであり、表面に粘着剤を有している。
この状態で、半導体ウエハ4aの表面側から、分離ライン領域にある金属層5にレーザビームが照射される。
図7と図14とを参照して、このレーザビームの照射により、金属層5、7および金属めっき膜9が溶断分離され、半導体ウエハ4aは各半導体チップ10aに分離される。このレーザビームの照射によって、金属層5、7および金属めっき膜9の一部が溶けた後に凝固して、その端部にラウンド形状を有する金属隗13が形成される。
この後、エキスパンドシート23を四方に引伸すことにより、各半導体チップ10aの間隔が広げられる。これにより、各半導体チップ10aをピンセットにより回収することが容易となる。
金属層5および金属めっき膜9とは、たとえばNi(ニッケル)、Cr(クロム)などが用いられる。また金属層5は、無電解めっき法や蒸着リフト法により形成されてもよく、またスパッタリングとリフトオフ法とを組合せた方法、もしくは無電解めっき法と電解めっき法とを組合せた方法により形成されてもよい。また金属めっき膜9は、電解めっき法ではなく、無電解めっき法によって形成されてもよい。また金属めっき膜9は、Auめっき膜11と一部重なって形成される。このAuめっき膜11の膜厚は、1〜50μmである。
このようにして形成された半導体チップの形状について以下に説明する。
図15は、本発明の実施の形態1における半導体チップの構成を概略的に示す平面図である。図16と図17とは、図15のC−C線とD−D線とに沿う概略断面図である。
図15〜図17を参照して、表面に機能素子3が形成された半導体層1の表面端部に金属層5が形成されている。この金属層5は、機能素子3と所定の距離を隔ててその周囲を取囲むように形成され、かつ半導体層1の外周端部から外周側へ突出している。
また半導体層1の裏面全面を覆うように金属層7が形成されている。この金属層7は、金属層5の裏面に接している。また半導体層1の裏面側端部の金属層7上には金属めっき膜9が形成されている。そしてこの金属層7、5および金属めっき膜9との端部には、レーザビームにより一旦溶融された後に凝固した金属隗13がラウンド形状に形成されている。この金属隗13の膜厚T3は、金属層5、7および金属めっき膜9の膜厚の和T2の3倍以下である。そして半導体層1の裏面を覆うようにAuめっき膜11が形成されている。
金属層5は、YAG(Yttrium Aluminum Garnet)レーザに対し反射率が低い方がよく、少なくともYAGレーザに対する反射率が80%以下の金属、たとえばNi、Crなどで形成されている。もし金属層5が、YAGレーザに対して反射率80%を上回るAu層の場合には、レーザビームのエネルギーを高くすればAu層を溶断することはできる。しかしながら、レーザビームエネルギーを高くすると、Au層を溶断する際に、下のエキスパンドシート23をレーザビームで損傷してしまう。
また図11に示すように金属層5、7および金属めっき膜9の膜厚の和T1は0.5μm以上50μm以下である。この膜厚T1が0.5μmより小さいと、図12と図13とに示すように50μm以下の厚みの半導体ウエハ4aを補強板21から剥がすときにウエハ形状で取扱うことができなくなってしまう。また膜厚T1が50μmより大きいと、レーザビームエネルギー吸収率の高い(反射率の低い)材質を金属層5、7、9に使用しても、金属層の溶断時にエキスパンドシート23が損傷してしまう。
また金属層5の膜厚は0.2μm以上50μm以下である。0.2μmは、図10に示すウエハ裏面からのエッチング以降の処理工程で各半導体装置のアライメントを保持するのに、各半導体装置連結材として最低必要な膜厚である。また膜厚が50μmを超えると、上述したようにレーザビームによる金属層溶断時にレーザビームがエキスパンドシートを損傷してしまう。つまり、金属層7および金属めっき膜9が省略された場合を考えると金属層5の膜厚は50μm以下であることが望ましい。
Auめっき膜11の膜厚は10μm以上50μm以下であることが望ましいが、1000Å以上の膜厚を有する蒸着膜であってもよい。
また、半導体層1の厚みは30μm以上600μm以下であれば、本実施の形態の方法を用いることに適している。
また、図13に示すように積層された金属層5、7、9とエキスパンドシート23との間隔T4は、積層された金属層5、7、9の膜厚の和T2(図16)の4分の1以上であればよい。このように間隔T4を設定することにより、積層された金属層5、7、9をレーザビームにより溶断する際に、レーザビームエネルギーを吸収した溶断部金属からエキスパンドシート23が直接、熱損傷を受けることが防止される。
本実施の形態の半導体装置の製造方法では、図10に示すエッチングと図14に示すレーザ溶融とを用いて半導体ウエハ4aが半導体チップ10aに分割される。このため、従来例で説明したようにダイシングにより半導体ウエハを分離することはない。よって、ダイサーの刃が金属層により目詰まりしたり摩耗したりすることは防止される。
また図12〜図13において補強板21を半導体ウエハ4aから取外す際に、半導体ウエハ4aから分離された半導体層1の各々は、金属層5によって連結されている。このため、有機溶媒中に各半導体チップ10aがばらばらに散在することはない。また図14に示すように最終的に金属層5などはレーザビームにより溶断されて各半導体チップに分割される。よって、レーザビームにより各半導体チップ10aに分割される際にも各半導体チップ10aがばらばらに散在することはない。したがって、ばらばらに散在することで、各半導体チップ10aの回収の時間が長くなることは防止される。また各半導体チップ10aがばらばらに散在し、互いに傷つけ合ったり半導体の欠け片がチップに付着すること等で外観不良が生じることも防止される。
また半導体ウエハ4aから分離された半導体層1の各々が金属層5によって連結されている。これにより半導体ウエハ4aが補強板21から剥がされた後も、半導体ウエハ4aをウエハ形状に維持することができる。このため、機能素子3の特性などのテストを自動テスト器で行なうことができるという利点もある。
実施の形態2
図18〜図24は、本発明の実施の形態2における半導体装置の製造方法を工程順に示す概略断面図である。この図18から図24に示す各断面図は、実施の形態1で説明した図1〜図7のA−A線に沿う部分の部分的な概略断面図に対応する。
まず図1と図18とを参照して、本実施の形態では、実施の形態1と比較して、半導体ウエハ4bをなす半導体層1の分離ライン領域の表面に前加工として、溝1cが形成される。この溝1cは、エッチング除去により分離ライン領域に沿って形成され、深さ5μm以上で半導体層1を貫通しない程度の深さに形成される。そしてこの分離ライン領域上に設けられた溝1cの内壁を覆うように金属層5が形成される。
この溝1cは、半導体層1の表面から深い位置ほどその内径が小さくなるようにテーパ形状に形成されることが望ましい。
この後、図19〜図24に示すように、図2〜図7と図9〜図14とに示す実施の形態1と同様の工程を経ることにより、半導体ウエハ4bが複数個の半導体チップ10bに分離される。
なお、図19〜図24において実施の形態1と同じ符号が付された部材は実施の形態1で説明した部材と同一の部材である。
次に、このように形成された本実施の形態の半導体チップの構成について説明する。
図25は、本発明の実施の形態2における半導体装置の構成を概略的に示す平面図である。また図26と図27とは、図25のE−E線とF−F線とに沿う概略断面図である。
図25〜図27を参照して、本実施の形態の半導体チップ10bでは、半導体層1表面の機能素子3が形成された領域を取囲む外周領域に傾斜部1cを有している。金属層5は、この傾斜部1cを覆うように形成され、かつ半導体層1の外周端部から外周側へ突出している。
なお、これ以外の構成については、上述した実施の形態1とほぼ同様であるため、同一の部材については同一の符号を付し、その説明は省略する。
本実施の形態では、図18に示すように半導体ウエハ4bの分離ライン領域に溝1cを形成し、その溝1cを覆うように金属層5が形成される。このように金属層5が溝1c内に形成されることで、実施の形態1と比較して、機能素子3から金属層5を離して配置することができる。このため、図24に示す工程で金属層5をレーザ溶融する際に、金属層5のスプラッシュなど(飛散溶融物)が発生しても、その飛散溶融物が機能素子3上へ飛散することは防止される。
また半導体装置のアセンブリで、ワイヤボンディング時にワイヤが、溶断された金属層5に接触することも防止できる。
これに対して、実施の形態1では図8に示すように金属層5は半導体層1の表面上に溝を設けることなくそのまま形成される。このため、図13に示すように金属層5、7、9とエキスパンドシート23との間隔T4を実施の形態2よりも大きく確保することができる。よって、図14に示す金属層5、7、9のレーザ溶断時に、エキスパンドシート23が損傷することは防止される。
今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
産業上の利用可能性
本発明は、薄板化される化合物半導体ウエハおよび半導体チップへの分割方法に有利に適用され得る。
Claims (9)
- 互いに対向する第1および第2の主面を有し、かつ機能素子を有する複数の素子形成領域と、前記第1および第2の主面の双方において前記素子形成領域の周囲を取囲んで複数の前記素子形成領域を互いに分離する分離用領域とを有する半導体層を含む半導体ウエハを準備する工程と、
前記素子形成領域の周囲を取囲むように前記分離用領域内の前記半導体層の前記第1の主面上に金属層を形成する工程と、
前記第1の主面の全面上を覆うように前記半導体ウエハに補強層を接着する工程と、
前記半導体層の前記第2の主面の前記分離用領域に選択的にエッチングを施すことにより、前記第2の主面から前記金属層にのみ達する孔を、前記素子形成領域の周囲を取囲むように形成する工程と、
前記半導体ウエハから前記補強層を取外す工程と、
前記金属層にレーザを照射して、前記金属層を溶融させて切断し、複数の前記素子形成領域を互いに分離して半導体チップを形成する工程とを備えた半導体装置の製造方法。 - 前記半導体ウエハから前記補強板を取外した後、前記半導体ウエハの前記第2の主面に引伸し可能なシートを張りつける工程と、
前記レーザを前記金属層に前記第1の主面側から照射することにより複数の前記素子形成領域を互いに分離した後、前記シートを引伸すことにより複数の前記半導体チップの間隔を広げる工程とをさらに備えた、請求項1に記載の半導体装置の製造方法。 - 前記半導体ウエハは、前記第1の主面の前記分離用領域において前記素子形成領域の周囲を取囲むように形成された溝を有するように準備され、
前記金属層は、前記第1の主面の前記溝内に形成される、請求項1に記載の半導体装置の製造方法。 - 前記孔が形成された後、前記半導体層の前記第2の主面全面を覆い、かつ前記金属層に接する第2の金属層を形成する工程をさらに備え、
前記レーザの照射により、前記金属層と前記第2の金属層とが溶融により切断される、請求項1に記載の半導体装置の製造方法。 - 主表面を有し、かつ機能素子を有する素子形成領域を有する半導体層と、
前記素子形成領域の周囲を取囲むように前記主表面上に形成された金属層とを備え、
前記金属層の内周側端部は前記素子形成領域と距離を隔てて配置されており、外周側端部は前記半導体層の主表面の端部より外周側へ突出しており、さらに、
前記金属層の前記外周側端部に形成されたラウンド形状を有するレーザ溶融部とを備えた、半導体装置。 - 前記半導体層の主表面の裏面全面を覆い、かつ前記金属層の前記外周側端部に接する第2の金属層をさらに備え、
前記半導体層の側面全面は前記金属層および前記第2の金属層の少なくともいずれかにより覆われており、
前記レーザ溶融部は前記金属層の前記外周側端部と前記第2の金属層とに接するように形成されている、請求項5に記載の半導体装置。 - 前記金属層と前記第2の金属層とが接する領域における前記金属層と前記第2の金属層との膜厚の和は0.5μm以上50μm以下である、請求項5に記載の半導体装置。
- 前記金属層は0.2μm以上50μm以下の膜厚を有し、レーザに対して80%以上の反射率を有する材質よりなっている、請求項5に記載の半導体装置。
- 前記半導体層の主表面の外周端部は前記主表面に対して傾斜した表面を有しており、
前記金属層は前記主表面の外周端部上を覆うように形成されている、請求項5に記載の半導体装置。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
PCT/JP1996/002758 WO1998013862A1 (fr) | 1996-09-24 | 1996-09-24 | Dispositif a semi-conducteur et son procede de fabrication |
Publications (1)
Publication Number | Publication Date |
---|---|
JP3662260B2 true JP3662260B2 (ja) | 2005-06-22 |
Family
ID=14153874
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP51547398A Expired - Lifetime JP3662260B2 (ja) | 1996-09-24 | 1996-09-24 | 半導体装置およびその製造方法 |
Country Status (3)
Country | Link |
---|---|
US (2) | US6136668A (ja) |
JP (1) | JP3662260B2 (ja) |
WO (1) | WO1998013862A1 (ja) |
Families Citing this family (48)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3810204B2 (ja) * | 1998-03-19 | 2006-08-16 | 三菱電機株式会社 | 半導体装置の製造方法および半導体装置 |
JP3441382B2 (ja) * | 1998-10-14 | 2003-09-02 | 日本電信電話株式会社 | 半導体装置の製造方法 |
JP2000332100A (ja) | 1999-05-18 | 2000-11-30 | Mitsubishi Electric Corp | 半導体装置の製造方法および半導体装置 |
US6569343B1 (en) * | 1999-07-02 | 2003-05-27 | Canon Kabushiki Kaisha | Method for producing liquid discharge head, liquid discharge head, head cartridge, liquid discharging recording apparatus, method for producing silicon plate and silicon plate |
JP3368876B2 (ja) * | 1999-11-05 | 2003-01-20 | 株式会社東京精密 | 半導体チップ製造方法 |
JP3604988B2 (ja) * | 2000-02-14 | 2004-12-22 | シャープ株式会社 | 半導体装置およびその製造方法 |
EP1320892A2 (en) * | 2000-07-06 | 2003-06-25 | BP Corporation North America Inc. | Partially transparent photovoltaic modules |
US20040219801A1 (en) * | 2002-04-25 | 2004-11-04 | Oswald Robert S | Partially transparent photovoltaic modules |
JP3502036B2 (ja) * | 2000-11-08 | 2004-03-02 | シャープ株式会社 | 半導体素子の製造方法および半導体素子 |
JP4803884B2 (ja) * | 2001-01-31 | 2011-10-26 | キヤノン株式会社 | 薄膜半導体装置の製造方法 |
JP2002229473A (ja) | 2001-01-31 | 2002-08-14 | Canon Inc | 表示装置の製造方法 |
JP4708577B2 (ja) | 2001-01-31 | 2011-06-22 | キヤノン株式会社 | 薄膜半導体装置の製造方法 |
US6399463B1 (en) * | 2001-03-01 | 2002-06-04 | Amkor Technology, Inc. | Method of singulation using laser cutting |
US6582057B2 (en) * | 2001-10-22 | 2003-06-24 | Toshiba Tec Kabushiki Kaisha | Ink jet printer head and method for manufacturing the same |
TWI232560B (en) * | 2002-04-23 | 2005-05-11 | Sanyo Electric Co | Semiconductor device and its manufacture |
US7340181B1 (en) * | 2002-05-13 | 2008-03-04 | National Semiconductor Corporation | Electrical die contact structure and fabrication method |
US7399683B2 (en) * | 2002-06-18 | 2008-07-15 | Sanyo Electric Co., Ltd. | Manufacturing method of semiconductor device |
TWI229435B (en) | 2002-06-18 | 2005-03-11 | Sanyo Electric Co | Manufacture of semiconductor device |
TWI227550B (en) * | 2002-10-30 | 2005-02-01 | Sanyo Electric Co | Semiconductor device manufacturing method |
US20060091534A1 (en) * | 2002-12-13 | 2006-05-04 | Matsushita Electric Industrial Co., Ltd. | Chip part manufacturing method and chip parts |
JP3825753B2 (ja) | 2003-01-14 | 2006-09-27 | 株式会社東芝 | 半導体装置の製造方法 |
US6956291B1 (en) * | 2003-01-16 | 2005-10-18 | National Semiconductor Corporation | Apparatus and method for forming solder seals for semiconductor flip chip packages |
TWI225696B (en) * | 2003-06-10 | 2004-12-21 | Advanced Semiconductor Eng | Semiconductor package and method for manufacturing the same |
US6787803B1 (en) * | 2003-06-24 | 2004-09-07 | Taiwan Semiconductor Manufacturing Company, Ltd. | Test patterns for measurement of low-k dielectric cracking thresholds |
JP2005032903A (ja) * | 2003-07-10 | 2005-02-03 | Oki Electric Ind Co Ltd | 半導体装置及びその製造方法 |
US7547975B2 (en) * | 2003-07-30 | 2009-06-16 | Tdk Corporation | Module with embedded semiconductor IC and method of fabricating the module |
JP4401181B2 (ja) | 2003-08-06 | 2010-01-20 | 三洋電機株式会社 | 半導体装置及びその製造方法 |
JP4554901B2 (ja) * | 2003-08-12 | 2010-09-29 | 株式会社ディスコ | ウエーハの加工方法 |
US7129114B2 (en) * | 2004-03-10 | 2006-10-31 | Micron Technology, Inc. | Methods relating to singulating semiconductor wafers and wafer scale assemblies |
JP4440697B2 (ja) * | 2004-04-22 | 2010-03-24 | 浜松ホトニクス株式会社 | 光導波路基板及びその製造方法 |
JP2006012914A (ja) * | 2004-06-22 | 2006-01-12 | Canon Inc | 集積回路チップの製造方法及び半導体装置 |
JP4322181B2 (ja) * | 2004-07-29 | 2009-08-26 | 三洋電機株式会社 | 半導体装置の製造方法 |
WO2006013731A1 (ja) * | 2004-08-06 | 2006-02-09 | A. L. M. T. Corp. | 集合基板、半導体素子搭載部材、半導体装置、撮像装置、発光ダイオード構成部材、および発光ダイオード |
JP2006062002A (ja) * | 2004-08-25 | 2006-03-09 | Oki Electric Ind Co Ltd | 半導体装置の個片化方法 |
TW200618705A (en) * | 2004-09-16 | 2006-06-01 | Tdk Corp | Multilayer substrate and manufacturing method thereof |
JP4535002B2 (ja) | 2005-09-28 | 2010-09-01 | Tdk株式会社 | 半導体ic内蔵基板及びその製造方法 |
WO2007055010A1 (ja) * | 2005-11-10 | 2007-05-18 | Renesas Technology Corp. | 半導体装置の製造方法および半導体装置 |
TWI324800B (en) * | 2005-12-28 | 2010-05-11 | Sanyo Electric Co | Method for manufacturing semiconductor device |
US7858902B2 (en) * | 2007-02-13 | 2010-12-28 | Disco Corporation | Wafer dividing method and laser beam processing machine |
WO2009118925A1 (ja) * | 2008-03-27 | 2009-10-01 | イビデン株式会社 | 電子部品内蔵配線板及びその製造方法 |
US8430482B2 (en) | 2010-09-29 | 2013-04-30 | Lexmark International, Inc. | Singulating ejection chips for micro-fluid applications |
US8624348B2 (en) | 2011-11-11 | 2014-01-07 | Invensas Corporation | Chips with high fracture toughness through a metal ring |
US9219011B2 (en) | 2013-08-29 | 2015-12-22 | Infineon Technologies Ag | Separation of chips on a substrate |
JP6314047B2 (ja) * | 2014-07-11 | 2018-04-18 | 株式会社ディスコ | ウエーハの加工方法 |
JP6843570B2 (ja) * | 2016-09-28 | 2021-03-17 | キヤノン株式会社 | 半導体装置の製造方法 |
US11309188B2 (en) | 2018-05-09 | 2022-04-19 | Semiconductor Components Industries, Llc | Singulation of silicon carbide semiconductor wafers |
JP7034105B2 (ja) * | 2019-01-18 | 2022-03-11 | 三菱電機株式会社 | 電力用半導体装置の製造方法、電力用半導体装置および電力変換装置 |
US20200321250A1 (en) * | 2019-04-02 | 2020-10-08 | Semiconductor Components Industries, Llc | Wet chemical die singulation systems and related methods |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5662334A (en) * | 1979-10-26 | 1981-05-28 | Nec Corp | Production of semiconductor |
JPS6195544A (ja) * | 1984-10-17 | 1986-05-14 | Hitachi Ltd | ペレタイズ方法 |
JPS62249418A (ja) * | 1986-04-23 | 1987-10-30 | Hitachi Ltd | 分離方法 |
JPH08264491A (ja) * | 1995-03-24 | 1996-10-11 | Mitsubishi Electric Corp | 半導体デバイスのチップ分離方法及び半導体デバイス固定用エキスパンドシート |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3970819A (en) * | 1974-11-25 | 1976-07-20 | International Business Machines Corporation | Backside laser dicing system |
JPS52140275A (en) * | 1976-05-19 | 1977-11-22 | Hitachi Ltd | Processing method for semiconductor wafer |
JPS56103447A (en) * | 1980-01-22 | 1981-08-18 | Toshiba Corp | Dicing method of semiconductor wafer |
US4835592A (en) * | 1986-03-05 | 1989-05-30 | Ixys Corporation | Semiconductor wafer with dice having briding metal structure and method of manufacturing same |
US5157001A (en) * | 1989-09-18 | 1992-10-20 | Matsushita Electric Industrial Co., Ltd. | Method of dicing semiconductor wafer along protective film formed on scribe lines |
US5552345A (en) * | 1993-09-22 | 1996-09-03 | Harris Corporation | Die separation method for silicon on diamond circuit structures |
JP3374880B2 (ja) * | 1994-10-26 | 2003-02-10 | 三菱電機株式会社 | 半導体装置の製造方法、及び半導体装置 |
JP3810204B2 (ja) * | 1998-03-19 | 2006-08-16 | 三菱電機株式会社 | 半導体装置の製造方法および半導体装置 |
JP3501959B2 (ja) * | 1998-09-29 | 2004-03-02 | 三菱電機株式会社 | レーザー溶断方式半導体装置の製造方法および半導体装置 |
-
1996
- 1996-09-24 WO PCT/JP1996/002758 patent/WO1998013862A1/ja active Application Filing
- 1996-09-24 JP JP51547398A patent/JP3662260B2/ja not_active Expired - Lifetime
-
1998
- 1998-10-09 US US09/169,928 patent/US6136668A/en not_active Expired - Lifetime
-
2000
- 2000-08-22 US US09/642,830 patent/US6329671B1/en not_active Expired - Lifetime
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5662334A (en) * | 1979-10-26 | 1981-05-28 | Nec Corp | Production of semiconductor |
JPS6195544A (ja) * | 1984-10-17 | 1986-05-14 | Hitachi Ltd | ペレタイズ方法 |
JPS62249418A (ja) * | 1986-04-23 | 1987-10-30 | Hitachi Ltd | 分離方法 |
JPH08264491A (ja) * | 1995-03-24 | 1996-10-11 | Mitsubishi Electric Corp | 半導体デバイスのチップ分離方法及び半導体デバイス固定用エキスパンドシート |
Also Published As
Publication number | Publication date |
---|---|
US6136668A (en) | 2000-10-24 |
US6329671B1 (en) | 2001-12-11 |
WO1998013862A1 (fr) | 1998-04-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3662260B2 (ja) | 半導体装置およびその製造方法 | |
KR100433781B1 (ko) | 반도체장치의 제조방법 | |
JP3156896B2 (ja) | 半導体装置の製造方法およびかかる製造方法により製造された半導体装置 | |
KR100852597B1 (ko) | 반도체 장치의 제조 방법 | |
JP3810204B2 (ja) | 半導体装置の製造方法および半導体装置 | |
US8148240B2 (en) | Method of manufacturing semiconductor chips | |
KR20060099435A (ko) | 반도체장치의 제조방법 | |
US7339267B2 (en) | Semiconductor package and method for forming the same | |
US5457072A (en) | Process for dicing a semiconductor wafer having a plated heat sink using a temporary substrate | |
US20070202665A1 (en) | Deposition pattern for eliminating backside metal peeling during die separation in semiconductor device fabrication | |
JP2006237056A (ja) | 半導体装置の製造方法 | |
TWI720936B (zh) | 化合物半導體元件及其背面銅製程方法 | |
JP5241904B2 (ja) | フィルム貼付装置およびフィルム貼付方法 | |
JP3064979B2 (ja) | 半導体ウェハのダイシング方法 | |
TWI480941B (zh) | 高抗折強度半導體晶元改良結構及其製程方法 | |
JP3501959B2 (ja) | レーザー溶断方式半導体装置の製造方法および半導体装置 | |
US6264535B1 (en) | Wafer sawing/grinding process | |
JPH07302772A (ja) | ダイシング方法およびウエハおよびウエハ固定用テープならびに半導体装置 | |
US10998231B2 (en) | Method for increasing semiconductor device wafer strength | |
JPH04367250A (ja) | 半導体チップの製造方法 | |
JPH06151583A (ja) | 化合物半導体ウエハ | |
JPH06112236A (ja) | 半導体装置およびその製造方法 | |
WO2021039802A1 (ja) | 半導体素子、および半導体素子の製造方法 | |
JPH02148739A (ja) | 半導体装置の製造方法 | |
JPH0521597A (ja) | 半導体素子の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050222 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050323 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080401 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090401 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100401 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100401 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110401 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120401 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120401 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130401 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130401 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140401 Year of fee payment: 9 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
EXPY | Cancellation because of completion of term |