JP2006186029A - 多層プリント配線板及びその製造方法 - Google Patents

多層プリント配線板及びその製造方法 Download PDF

Info

Publication number
JP2006186029A
JP2006186029A JP2004376564A JP2004376564A JP2006186029A JP 2006186029 A JP2006186029 A JP 2006186029A JP 2004376564 A JP2004376564 A JP 2004376564A JP 2004376564 A JP2004376564 A JP 2004376564A JP 2006186029 A JP2006186029 A JP 2006186029A
Authority
JP
Japan
Prior art keywords
plating
interlayer connection
forming
wiring board
metal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2004376564A
Other languages
English (en)
Other versions
JP4319976B2 (ja
Inventor
Eiji Hirata
英二 平田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon CMK Corp
CMK Corp
Original Assignee
Nippon CMK Corp
CMK Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon CMK Corp, CMK Corp filed Critical Nippon CMK Corp
Priority to JP2004376564A priority Critical patent/JP4319976B2/ja
Priority to US11/210,860 priority patent/US7363706B2/en
Priority to TW094130742A priority patent/TWI372009B/zh
Priority to CN2005101089634A priority patent/CN1798485B/zh
Priority to KR1020050097851A priority patent/KR101135758B1/ko
Publication of JP2006186029A publication Critical patent/JP2006186029A/ja
Application granted granted Critical
Publication of JP4319976B2 publication Critical patent/JP4319976B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4652—Adding a circuit layer by laminating a metal foil or a preformed metal foil pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/421—Blind plated via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09563—Metal filled via
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/096—Vertically aligned vias, holes or stacked vias
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09736—Varying thickness of a single conductor; Conductors in the same plane having different thicknesses
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/05—Patterning and lithography; Masks; Details of resist
    • H05K2203/0502—Patterning and lithography
    • H05K2203/0542—Continuous temporary metal layer over metal pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/14—Related to the order of processing steps
    • H05K2203/1476—Same or similar kind of process performed in phases, e.g. coarse patterning followed by fine patterning
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/06—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
    • H05K3/061—Etching masks
    • H05K3/064—Photoresists
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/24—Reinforcing the conductive pattern
    • H05K3/243—Reinforcing the conductive pattern characterised by selective plating, e.g. for finish plating of pads
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/425—Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern
    • H05K3/428—Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern initial plating of through-holes in substrates having a metal pattern
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y10T29/49156—Manufacturing circuit on or in base with selective destruction of conductive paths
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y10T29/49165—Manufacturing circuit on or in base by forming conductive walled aperture in base

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)

Abstract

【課題】 平坦なビアホールを備えた多層プリント配線板の提供。
【解決手段】 複数の金属箔と導体層を交互に積層してなる多層プリント配線板であって、第一の絶縁層に設けられた層間接続ビアパッドと配線回路と第二の絶縁層の層間接続ビア底部パッドが同一表面層に設けられ、かつ少なくとも当該層間接続ビアパッドと第二の絶縁層層間接続ビア底部パッドの厚みが同じであることを特徴とする多層プリント配線板。
【選択図】 図１

Description

本発明は、層間接続ビアの接続信頼性が高く、かつ高密度配線が可能な多層プリント配線板及びその製造方法に関する。
プリント配線板の回路形成方法は、銅箔などの金属導体層上にエッチングレジストを形成し、当該エッチングレジストから露出した金属導体層をエッチング処理して配線回路を形成するサブトラクティブ法と、回路と逆パターンのめっきレジストを形成し、当該めっきレジストの開口部にめっきを析出させて配線回路を形成するアディティブ法の２つがある。
サブトラクティブ法はアディティブ法と比較して製造工程が容易なことから、安価に製造することが可能であるが、貫通スルーホール及びブラインドバイアホール等（以降、ビアホールと呼ぶことにする）の形成の際、絶縁基板全体に無電解めっき及び電解めっき処理を施す必要があるため、エッチングする導体層の厚みは金属箔＋めっきとなり、良好な微細配線回路例えば、Ｌ／Ｓ（配線回路幅／配線回路間隙）が７５μｍ／７５μｍ以下の配線回路の形成にはあまり向いていない工法であった。
これに対し、アディティブ法は、微細配線回路形成に有利であるが、絶縁層にめっきを析出して配線回路を形成するため、サブトラクティブ法のように、初めから絶縁層に金属箔が積層された絶縁基板を加工するのと比較して、配線回路の密着性に劣る等の不具合を有していた。
更に、プリント配線板の設計上、配線回路は基板面内に不均一に形成されるため、アディティブ法のように、選択めっきで配線回路を形成すると、配線回路が粗な部分では必要以上に電流が集中し、配線回路の厚みにばらつきが生じ、インピーダンスの整合が取り難いなどの問題も生じていた。
このような不具合を解決するためのプリント配線板の製造方法としては、例えば次のような技術が既に報告されている（特許文献１参照）。
すなわち、予め金属箔の部分で配線回路を形成し、次いで、少なくともバリア層を略全面に形成してから非貫通孔を形成した後、ビアホールを含む略全面に無電解めっき、次いで電解めっきを施してビアホールを形成する方法である。これにより微細配線回路と同時に接続信頼性の高いビアホールを形成することができる。
特開２００４−３１９９９４号公報
上記の従来法においては、特に、微細配線回路の配線回路幅／配線回路間隙が、３０μｍ、２０μｍ、１０μｍになるにつれ金属箔厚も、１２μｍ、９μｍ、７μｍの材料が使用される。
而して、この方法においては、配線回路を微細化し金属箔の厚みを薄くすると上層に絶縁層を重ね、さらに配線回路及びビアホールを接続することになるが、新たに配線回路を上層の絶縁層ビアホール底部パッドとして使用すると、金属箔の厚みが薄いため、例えばレーザ加工にて非貫通孔を形成するとビアホール底部パッドを突き抜けて非貫通孔が形成できなくなると言う問題が発生していた。すなわち、図４記載のＣのような陥没が形成され、層間接続が保てなくなるのが実状であった。
また、ビアホール上にビアホールを重ねる場合と金属箔上にビアホールを形成するのでは各層の金属膜の高さが異なるため、例えば、金属箔上にビアホールを設けた場合、ビアホール内に十分に金属めっきが充填されず凹み部分が出てしまうと言う問題も発生していた。すなわち、図５記載のＤのような凹みが発生してしまうのが実状であった。
本発明は、上記の如く従来の問題と実状に鑑み、平坦なビアホールを備えた多層プリント配線板を提供することを課題とする。
本発明は、複数の絶縁層と金属箔を交互に積層してなる多層プリント配線板であって、第一の絶縁層に設けられた層間接続ビアパッドと配線回路と第二の絶縁層の層間接続ビア底部パッドが同一表面層に設けられ、かつ少なくとも当該層間接続ビアパッドと第二の絶縁層層間接続ビア底部パッドの厚みが同じ多層プリント配線板により上記課題を解決したものである。
斯かる構成により、ビアホールの非貫通孔の深さが同じになるため、複数の絶縁層間で層間の接続ビアも平坦になる。
また、本発明は、前記第一の絶縁層の層間接続ビアパッドと第二の絶縁層の層間接続ビア底部パッドが、金属箔−バリア層−金属めっきからなる多層プリント配線板により上記課題を解決したものである。
斯かる構成により、配線回路は金属箔による微細回路の形成が可能となり、また層間接続ビアパッドの厚みと上層の絶縁層の層間接続ビア底部の厚みが同じになる結果、ビアホールの接続信頼性が向上する。
また、本発明は、前記のバリア層が、金属箔と同種の無電解めっき−電解ニッケルめっき、金属箔と同種の無電解めっき−電解銀めっき又は金属箔と同種の無電解めっき−電解錫めっきからなる多層プリント配線板により上記課題を解決したものである。
斯かる構成により、金属箔で形成した微細回路がバリア層で保護されるので、配線回路のばらつきがなくなり、インピーダンスコントロールし易くなる。
また、本発明は、前記のバリア層が無電解ニッケルめっき、無電解銀めっき又は無電解錫めっきからなる多層プリント配線板により上記課題を解決したものである。
斯かる構成により、金属箔で形成した微細回路のバリア層による保護がより強化され、配線回路のばらつきがなくなり、インピーダンスコントロールをよりし易くなる。
また、本発明は、前記第一の絶縁層の層間接続ビアパッドと第二の絶縁層の層間接続ビア底部パッドが、金属箔−金属箔と同種の無電解めっき−金属箔と同種の電解めっきからなる多層プリント配線板により上記課題を解決したものである。
斯かる構成により、めっきレジストをバリア層の代わりとして使用し得るので、配線回路のばらつきがなくなり、インピーダンスコントロールをよりし易くなる。
また、本発明は、表裏に金属箔を備えた絶縁基板を用意し、該絶縁基板の少なくとも一方の面に第一の絶縁層と金属箔を積層して回路形成を施す工程と、層間接続用非貫通孔を形成する工程と、略全面にバリア層を形成する工程と、略全面に金属めっきを形成する工程と、層間接続ビアパッド部と上層の層間絶縁層の層間接続ビア底部パッドにエッチングレジストを形成する工程と、前記金属めっきをエッチングして余分な金属めっきを除去する工程と、エッチングレジストを剥離する工程と、露出したバリア層を除去する工程と、第二の絶縁層と金属層を形成する工程と、回路形成する工程と、層間接続用非貫通孔を形成する工程と、略全面にバリア層を形成する工程と、略全面に金属めっきを形成する工程と、最外層の回路形成として、層間接続ビアパッド部にエッチングレジストを形成する工程と、余分な金属めっきを除去する工程と、エッチングレジストを剥離する工程と、バリア層を除去する工程とを有する多層プリント配線板の製造方法により上記課題を解決したものである。
斯かる製造方法によれば、ビアホールの非貫通孔の深さが同じになるため、複数の絶縁層間で層間の接続ビアも平坦に形成することができる。
また、本発明は、前記略全面に形成されたバリア層を、金属箔と同種の無電解めっき−電解ニッケルめっき、金属箔と同種の無電解めっき−電解銀めっき又は金属箔と同種の無電解めっき−電解錫めっきにて形成する多層プリント配線板の製造方法により上記課題を解決したものである。
斯かる製造方法によれば、金属箔による微細回路がバリア層で保護されるので容易に微細回路と金属めっきによるビアホールの形成が可能となる。
また、本発明は、前記略全面に形成されたバリア層を、無電解ニッケルめっき、無電解銀めっき又は無電解錫めっきにて形成する多層プリント配線板の製造方法により上記課題を解決したものである。
斯かる製造方法によれば、金属箔とは、異種金属でバリア層を形成しているので、選択エッチングが可能になり、サブトラクティブ法による微細回路を容易に形成できる。
また、本発明は、前記層間接続用の非貫通孔をレーザにて形成する多層プリント配線板の製造方法により上記課題を解決したものである。
斯かる製造方法によれば、非貫通孔の底部パッドに金属めっきを残すことで、孔あけ加工を効率良く行なうことができる。
また、本発明は、前記層間接続用の非貫通孔を露光・現像にて形成する多層プリント配線板の製造方法により上記課題を解決したものである。
斯かる製造方法によれば、孔数が多い場合でも加工時間が短く、生産性が向上する。
また、本発明は、表裏に金属箔を備えた絶縁基板を用意し、該絶縁基板に第一の絶縁層と金属箔を積層して回路形成を施す工程と、層間接続用非貫通孔を形成する工程と、略全面に無電解金属めっきを形成する工程と、略全面に電解金属めっきを形成する工程と、層間接続ビアパッド部と上層の層間絶縁層の層間接続ビア底部パッドにエッチングレジストを形成する工程と、前記金属めっきをエッチングして余分な金属めっきを除去する工程と、エッチングレジストを剥離する工程と、第二の絶縁層と金属層を形成する工程と、回路形成する工程と、層間接続用非貫通孔を形成する工程と、略全面に無電解金属めっきを形成する工程と、略全面に電解金属めっきを形成する工程と、最外層の回路形成として、層間接続ビアパッド部にエッチングレジストを形成する工程と、余分な金属めっきを除去する工程と、エッチングレジストを剥離する工程とを有することを特徴とする多層プリント配線板の製造方法により上記課題を解決したものである。
斯かる製造方法によれば、ビアホールの非貫通孔の深さが同じになるため、複数の絶縁層間で層間の接続ビアも平坦に形成することができる。
また、本発明は、前記層間接続用の非貫通孔をレーザにて形成する多層プリント配線板の製造方法。
斯かる製造方法によれば、非貫通孔の底部パッドに金属めっきを残すことで、孔あけ加工を効率良く行なうことができる。
また、本発明は、前記層間接続用の非貫通孔を露光・現像にて形成する多層プリント配線板の製造方法により上記課題を解決したものである。
斯かる製造方法によれば、孔数が多い場合でも加工時間が短く、生産性が向上する。
本発明によれば、配線回路は、金属箔のみで導体厚を薄くしてサブトラクティブ法により微細回路が形成できると共に、層間接続ビアホールパッド及び上層の層間接続ビア底部パッドの厚みを同じにすることで、平坦なビアホールを備えた多層プリント配線板を提供することができる。
図１は本発明の第一の実施の形態の概略断面説明図で、ビルドアップ層２層のスタックド構造の多層プリント配線板１の例を示している。
この図１において、下層配線回路２の上には第一の絶縁層３及び金属箔が積層されて第一の配線回路４が形成されている。ここで金属箔としては、銅箔、アルミ箔、銀箔、錫箔などが挙げられるが安価で一般的に扱い易い銅箔を使用するのが好ましい。当該第一の配線回路４（金属箔のみで形成）は、第一の層間接続ビア５のパッド部及び第二の絶縁層７に形成される第二の層間接続ビア底部６のパッド部においては、その上面にバリア層５ａ、６ａが形成されていると共に、更に金属めっき５ｂ、６ｂが形成され、それぞれ第一絶縁層層間ビアパッドＡ及び第二絶縁層層間ビア底部パッドＢが構成されている。ここで当該第一の配線回路４と、第一絶縁層層間接続ビアパッドＡと、第二絶縁層層間ビア底部パッドＢは同一表面層に設けられ、かつ第一絶縁層層間ビアパッドＡと第二絶縁層層間ビア底部パッドＢの厚みは同じになっており、これにより第二の層間接続ビア１０の凹みを押さえることができるとともに配線回路４に使用している金属箔が薄くとも、例えばレーザ加工で非貫通孔を形成する際に層間接続底部が陥没する問題も解決できる。
第一の配線回路４面には第二の絶縁層７が金属箔と共に積層されて第二の配線回路８（金属箔のみで形成）と第二の層間接続ビア９、１０が形成されている。当該層間接続ビア９、１０は、バリア層９ａ、１０ａと金属めっき９ｂ、１０ｂから構成されている。
ここでバリア層５ａ、６ａ並びに９ａ、１０ａとしては、金属箔と同種の無電解金属めっき−電解ニッケルめっき、金属箔と同種の無電解めっき−電解銀めっき、金属箔と同種の無電解めっき−電解錫めっき等からなるものが挙げられる。あるいはまた、無電解ニッケルめっき、無電解銀めっき、無電解錫めっき、めっきレジストなどからなるものであってもよい。
次に、図２は本発明の第二の実施の形態の概略断面説明図で、基本的には図１と同一であるが、第一の層間接続ビアホールと第二の層間接続ビアホールの接続構造がスタガードビア構造の多層プリント配線板１の例を示している。
因に、スタックド構造は、第一と第二の層間接続ビアホールが上下直上に形成されたものであるが、スタガード構造は、第一と第二の層間接続ビアが階段状に形成されたものである。
尚、前記図１及び図２においては、層間接続ビア５、９、１０が、金属めっきで充填されている例を挙げて説明したが、非貫通孔の内壁のみに金属めっきを析出させてＢＶＨ凹部を形成し、該ＢＶＨ凹部には、絶縁層の樹脂や導電性ペーストなどを充填して実施することもできる。また図１、図２においては、基本構造の片側に、２層に形成したビルドアップ層について説明したが、本発明は３層、４層それ以上の構造もしくは両側ビルドアップ構造で実施できることは言うまでもない。
続いて、本発明の製造方法について図３を用いて説明する。
まず、図３（ａ）に示すように、下層配線回路２１に第一の絶縁層２２と金属箔２３を積層する。次いで、図３（ｂ）に示すように、金属箔２３に配線回路２４をサブトラクティブ法により形成する。次いで、図３（ｃ）に示すように、層間接続用の非貫通孔２５をレーザ加工あるいは感光性絶縁樹脂を露光・現像にて形成し、デスミア処理する。次いで、図３（ｄ）に示すように、略全面にバリア層２６を形成する。ここでバリア層２６は、金属箔２３と同種の無電解めっき−電解ニッケルめっき、金属箔２３と同種の無電解めっき−電解銀めっきあるいは金属箔２３と同種の無電解金属めっき−電解錫めっきなどによって形成される。あるいはまた、無電解ニッケルめっき、無電解銀めっき、無電解錫めっき、めっきレジストなどによって形成することもできる。
次いで、図３（ｅ）に示すように、略全面に電解金属めっき２７を施す。ここで電解金属めっき２７は、一般的に使用されている銅めっきが好ましい。次いで、図３（ｆ）に示すように、エッチングレジスト２８を写真法にて形成する。ここで使用されるエッチングレジストとしては、ドライフィルム、感光性の液状樹脂、電着塗膜などが挙げられる。
次いで、図３（ｇ）に示すように、エッチングにて余分な電解金属めっき２７を除去した後、エッチングレジスト２８を剥離する。次いで、図３（ｈ）に示すように、露出したバリア層２６をエッチングにて除去して、配線回路２４（金属箔２３）、バリア層２６及び電解金属めっき２７から形成された層間接続ビアパッドＡの厚みと、同じく配線回路２４（金属箔２３）、バリア層２６及び電解金属めっき２７から第二絶縁層に形成された層間接続ビア底部パッドＢの厚みを同じにする。これにより第二の層間接続ビアが凹みなく平坦に形成することが可能になる。因に、当該ＡとＢの厚みを同じにしないと電解金属めっきの工程で凹みを無くすために余分な金属めっきを析出させなければならず生産性が劣る問題が発生する。
次いで、図３（ｉ）に示すように、第二の絶縁層２９と金属箔を重ね積層する。次いで、図３（ｊ）に示すように、第二の配線回路３０を形成する。次いで、図３（ｋ）に示すように、第二の絶縁層２９に非貫通孔２５を形成し、略全面にバリア層２６を形成する。次いで、図３（ｌ）に示すように、略全面に電解金属めっき２７を形成する。次いで、図３（ｍ）に示すように、エッチングレジスト２８を写真法にて形成する。次いで、図３（ｎ）に示すように、余分な電解金属めっき２７をエッチングにて除去し、エッチングレジスト２８を剥離する。次いで、図３（ｏ）に示すように、露出したバリア層２６をエッチング除去することにより本発明の多層プリント配線板３１が完成する。尚、図示しないが、最外層の配線回路には、部品実装の際にはんだからの保護のためのソルダーレジストが形成される。
本発明の第一の実施の形態を示す多層プリント配線板の概略断面図説明。 本発明の第二の実施の形態を示す多層プリント配線板の概略断面図説明。 本発明の製造方法を示す概略断面工程説明図。 従来の多層プリント配線板を示す概略断面説明図。 他の従来の多層プリント配線板を示す概略断面説明図。
符号の説明
１、３１：多層プリント配線板
２、２１：下層配線回路
３、２２：第一の絶縁層
４、２４：第一の配線回路（金属箔）
５、９、１０：層間接続ビア
５ａ、６ａ、９ａ、１０ａ、２６：バリア層
５ｂ、６ｂ、９ｂ、１０ｂ、２７：電解金属めっき
６：第二絶縁層層間接続ビア底部
７、２９：第二の絶縁層
８、３０：第二の配線回路（金属箔）
２３：金属箔
２５：非貫通孔
２８：エッチングレジスト
Ａ：第一絶縁層層間接続ビアパッド
Ｂ：第二絶縁層層間接続ビア底部パッド
Ｃ：第二絶縁層層間接続ビア底部パッドの陥没
Ｄ：層間接続ビアの凹み

Claims (13)

  1. 複数の絶縁層と金属箔を交互に積層してなる多層プリント配線板であって、第一の絶縁層に設けられた層間接続ビアパッドと配線回路と第二の絶縁層の層間接続ビア底部パッドが同一表面層に設けられ、かつ少なくとも当該層間接続ビアパッドと第二の絶縁層層間接続ビア底部パッドの厚みが同じであることを特徴とする多層プリント配線板。
  2. 前記第一の絶縁層の層間接続ビアパッドと第二の絶縁層の層間接続ビア底部パッドが、金属箔−バリア層−金属めっきからなることを特徴とする請求項１記載の多層プリント配線板。
  3. 前記バリア層が、金属箔と同種の無電解めっき−電解ニッケルめっき、金属箔と同種の無電解めっき−電解銀めっき又は金属箔と同種の無電解めっき−電解錫めっきからなることを特徴とする請求項２記載の多層プリント配線板。
  4. 前記バリア層が、無電解ニッケルめっき、無電解銀めっき又は無電解錫めっきからなることを特徴とする請求項２記載の多層プリント配線板。
  5. 前記第一の絶縁層の層間接続ビアパッドと第二の絶縁層の層間接続ビア底部パッドが、金属箔−金属箔と同種の無電解めっき−金属箔と同種の電解めっきからなることを特徴とする請求項１〜３の何れか１項記載のプリント配線板。
  6. 表裏に金属箔を備えた絶縁基板を用意し、該絶縁基板の少なくとも一方の面に第一の絶縁層と金属箔を積層して回路形成を施す工程と、層間接続用非貫通孔を形成する工程と、略全面にバリア層を形成する工程と、略全面に金属めっきを形成する工程と、層間接続ビアパッド部と上層の層間絶縁層の層間接続ビア底部パッドにエッチングレジストを形成する工程と、前記金属めっきをエッチングして余分な金属めっきを除去する工程と、エッチングレジストを剥離する工程と、露出したバリア層を除去する工程と、第二の絶縁層と金属層を形成する工程と、回路形成する工程と、層間接続用非貫通孔を形成する工程と、略全面にバリア層を形成する工程と、略全面に金属めっきを形成する工程と、最外層の回路形成として、層間接続ビアパッド部にエッチングレジストを形成する工程と、余分な金属めっきを除去する工程と、エッチングレジストを剥離する工程と、バリア層を除去する工程とを有することを特徴とする多層プリント配線板の製造方法。
  7. 前記略全面に形成されたバリア層を、金属箔と同種の無電解めっき−電解ニッケルめっき、金属箔と同種の無電解めっき−電解銀めっき又は金属箔と同種の無電解めっき−電解錫めっきにて形成することを特徴とする請求項６記載の多層プリント配線板の製造方法。
  8. 前記略全面に形成されたバリア層を、無電解ニッケルめっき、無電解銀めっき又は無電解錫めっきにて形成することを特徴とする請求項６記載の多層プリント配線板の製造方法。
  9. 前記層間接続用の非貫通孔をレーザにて形成することを特徴とする請求項６〜８の何れか１項記載の多層プリント配線板の製造方法。
  10. 前記層間接続用の非貫通孔を露光・現像にて形成することを特徴とする請求項６〜８の何れか１項記載の多層プリント配線板の製造方法。
  11. 表裏に金属箔を備えた絶縁基板を用意し、該絶縁基板に回路形成を施す工程と、層間接続用非貫通孔を形成する工程と、略全面に無電解金属めっきを形成する工程と、略全面に電解金属めっきを形成する工程と、層間接続ビアパッド部と上層の層間絶縁層の層間接続ビア底部パッドにエッチングレジストを形成する工程と、前記金属めっきをエッチングして余分な金属めっきを除去する工程と、エッチングレジストを剥離する工程と、更に絶縁層と金属層を形成する工程と、回路形成する工程と、層間接続用非貫通孔を形成する工程と、略全面に無電解金属めっきを形成する工程と、略全面に電解金属めっきを形成する工程と、最外層の回路形成として、層間接続ビアパッド部にエッチングレジストを形成する工程と、余分な金属めっきを除去する工程と、エッチングレジストを剥離する工程とを有することを特徴とする多層プリント配線板の製造方法。
  12. 前記層間接続用の非貫通孔をレーザにて形成することを特徴とする請求項１１記載の多層プリント配線板の製造方法。
  13. 前記層間接続用の非貫通孔を露光・現像にて形成することを特徴とする請求項１１記載の多層プリント配線板の製造方法。
JP2004376564A 2004-12-27 2004-12-27 多層プリント配線板及びその製造方法 Active JP4319976B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2004376564A JP4319976B2 (ja) 2004-12-27 2004-12-27 多層プリント配線板及びその製造方法
US11/210,860 US7363706B2 (en) 2004-12-27 2005-08-25 Method of manufacturing a multilayer printed wiring board
TW094130742A TWI372009B (en) 2004-12-27 2005-09-07 Multilayer printed wiring board and method of manufacturing the same
CN2005101089634A CN1798485B (zh) 2004-12-27 2005-09-23 多层印刷电路板及其制造方法
KR1020050097851A KR101135758B1 (ko) 2004-12-27 2005-10-18 다층프린트배선판 및 그 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004376564A JP4319976B2 (ja) 2004-12-27 2004-12-27 多層プリント配線板及びその製造方法

Publications (2)

Publication Number Publication Date
JP2006186029A true JP2006186029A (ja) 2006-07-13
JP4319976B2 JP4319976B2 (ja) 2009-08-26

Family

ID=36610078

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004376564A Active JP4319976B2 (ja) 2004-12-27 2004-12-27 多層プリント配線板及びその製造方法

Country Status (5)

Country Link
US (1) US7363706B2 (ja)
JP (1) JP4319976B2 (ja)
KR (1) KR101135758B1 (ja)
CN (1) CN1798485B (ja)
TW (1) TWI372009B (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009118925A1 (ja) * 2008-03-27 2009-10-01 イビデン株式会社 電子部品内蔵配線板及びその製造方法
US7767914B2 (en) 2007-11-27 2010-08-03 Kabushiki Kaisha Toshiba Multilayer printed wiring board, method for manufacturing buildup printed wiring board, and electronic apparatus

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101070798B1 (ko) * 2008-01-15 2011-10-06 삼성전기주식회사 인쇄회로기판 및 그 제조방법
CN102082376B (zh) * 2009-11-30 2013-02-13 欣兴电子股份有限公司 电连接器
KR20130065216A (ko) * 2011-12-09 2013-06-19 삼성전기주식회사 다층 인쇄회로기판 및 그 제조방법
KR102138841B1 (ko) * 2014-05-13 2020-08-11 삼성전자 주식회사 안테나 장치
JP6406598B2 (ja) * 2014-07-24 2018-10-17 学校法人福岡大学 プリント配線板及びその製造方法
CN105485117B (zh) * 2016-01-26 2018-06-01 上海磊跃自动化设备有限公司 一种可首尾串接的连接件
US10665766B2 (en) * 2016-03-15 2020-05-26 Signify Holding B.V. Elongated lead frame and a method of manufacturing an elongated lead frame
CN109757037A (zh) * 2017-11-07 2019-05-14 宏启胜精密电子(秦皇岛)有限公司 高密度电路板及其制作方法
US11508665B2 (en) * 2020-06-23 2022-11-22 Taiwan Semiconductor Manufacturing Co., Ltd. Packages with thick RDLs and thin RDLs stacked alternatingly
KR20220070811A (ko) 2020-11-23 2022-05-31 삼성전기주식회사 인쇄회로기판
KR20230065808A (ko) * 2021-11-05 2023-05-12 엘지이노텍 주식회사 회로기판 및 이를 포함하는 패키지 기판
CN114173478A (zh) * 2021-11-09 2022-03-11 深圳市景旺电子股份有限公司 电路板制作方法及电路板

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5260517A (en) * 1992-09-09 1993-11-09 Micron Technology, Inc. Interconnect lead with stress joint
JP2638569B2 (ja) * 1995-05-24 1997-08-06 日本電気株式会社 多層プリント基板及び多層プリント基板の形成方法
US5886877A (en) * 1995-10-13 1999-03-23 Meiko Electronics Co., Ltd. Circuit board, manufacturing method therefor, and bump-type contact head and semiconductor component packaging module using the circuit board
TW512653B (en) * 1999-11-26 2002-12-01 Ibiden Co Ltd Multilayer circuit board and semiconductor device
JP3690791B2 (ja) * 2001-07-10 2005-08-31 日本アビオニクス株式会社 プリント配線板及びその製造方法
JP2003069232A (ja) 2001-08-30 2003-03-07 Hitachi Chem Co Ltd 配線板とその製造方法
JP2003304067A (ja) 2002-04-11 2003-10-24 Cmk Corp 多層プリント配線板とその製造方法
JP2004172257A (ja) * 2002-11-19 2004-06-17 Toppan Printing Co Ltd 多層配線基板の製造方法および多層配線基板
JP2004221449A (ja) * 2003-01-17 2004-08-05 Sumitomo Metal Mining Co Ltd 多層配線基板およびその製造方法
JP4383219B2 (ja) 2003-04-01 2009-12-16 日本シイエムケイ株式会社 プリント配線板の製造方法
US20050157475A1 (en) * 2004-01-15 2005-07-21 Endicott Interconnect Technologies, Inc. Method of making printed circuit board with electroplated conductive through holes and board resulting therefrom
US7217651B2 (en) * 2004-07-28 2007-05-15 Intel Corporation Interconnects with interlocks
US7538434B2 (en) * 2005-03-08 2009-05-26 Taiwan Semiconductor Manufacturing Company, Ltd. Copper interconnection with conductive polymer layer and method of forming the same

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7767914B2 (en) 2007-11-27 2010-08-03 Kabushiki Kaisha Toshiba Multilayer printed wiring board, method for manufacturing buildup printed wiring board, and electronic apparatus
WO2009118925A1 (ja) * 2008-03-27 2009-10-01 イビデン株式会社 電子部品内蔵配線板及びその製造方法
JPWO2009118925A1 (ja) * 2008-03-27 2011-07-21 イビデン株式会社 電子部品内蔵配線板及びその製造方法
US8347493B2 (en) 2008-03-27 2013-01-08 Ibiden Co., Ltd. Wiring board with built-in electronic component and method of manufacturing same

Also Published As

Publication number Publication date
TW200624000A (en) 2006-07-01
KR101135758B1 (ko) 2012-04-16
CN1798485B (zh) 2010-12-08
TWI372009B (en) 2012-09-01
JP4319976B2 (ja) 2009-08-26
US7363706B2 (en) 2008-04-29
KR20060074823A (ko) 2006-07-03
US20060137904A1 (en) 2006-06-29
CN1798485A (zh) 2006-07-05

Similar Documents

Publication Publication Date Title
KR101135758B1 (ko) 다층프린트배선판 및 그 제조방법
KR100701353B1 (ko) 다층 인쇄 회로 기판 및 그 제조 방법
TWI500366B (zh) Multilayer printed wiring board and manufacturing method thereof
JP6508589B2 (ja) フレキシブルプリント配線板及びその製造方法
KR20090099834A (ko) 다층 인쇄회로기판 및 그 제조방법
JP5518624B2 (ja) プリント配線板及びその製造方法
JP2013106034A (ja) プリント回路基板の製造方法
TWI487451B (zh) Manufacturing method of multilayer printed wiring board
WO2015029319A1 (ja) 配線基板及びその製造方法
JP4705400B2 (ja) 多層プリント配線板の製造方法
JP4964322B2 (ja) 放熱基板およびその製造方法
JP2007317823A (ja) プリント配線板とその製造方法
JP2006339350A (ja) プリント配線板とその製造方法
JP4153328B2 (ja) 多層プリント配線板の製造方法
JP2006294956A (ja) 多層プリント配線板とその製造方法
JP2000323841A (ja) 多層回路基板とその製造方法
JP2005197648A (ja) 電解めっきを利用した配線基板の製造方法
JP2004319994A (ja) プリント配線板の製造方法
JP2005136282A (ja) 多層配線基板及びその製造方法
JPH05211386A (ja) 印刷配線板およびその製造方法
JP2006339349A (ja) プリント配線板とその製造方法
JP2005286122A (ja) プリント配線板とその製造方法
JP2008021784A (ja) 微細配線回路を備えたプリント配線板及びその製造方法
JP2001189536A (ja) 配線基板
JP2014067974A (ja) 多層配線基板及びその製造方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080228

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080318

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080502

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20081202

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090121

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090526

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090529

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120605

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4319976

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130605

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140605

Year of fee payment: 5

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250