CN1798485B - 多层印刷电路板及其制造方法 - Google Patents

多层印刷电路板及其制造方法 Download PDF

Info

Publication number
CN1798485B
CN1798485B CN2005101089634A CN200510108963A CN1798485B CN 1798485 B CN1798485 B CN 1798485B CN 2005101089634 A CN2005101089634 A CN 2005101089634A CN 200510108963 A CN200510108963 A CN 200510108963A CN 1798485 B CN1798485 B CN 1798485B
Authority
CN
China
Prior art keywords
interlayer
metal
metal forming
multilayer board
insulating barrier
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN2005101089634A
Other languages
English (en)
Other versions
CN1798485A (zh
Inventor
平田英二
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon CMK Corp
Original Assignee
Nippon CMK Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon CMK Corp filed Critical Nippon CMK Corp
Publication of CN1798485A publication Critical patent/CN1798485A/zh
Application granted granted Critical
Publication of CN1798485B publication Critical patent/CN1798485B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4652—Adding a circuit layer by laminating a metal foil or a preformed metal foil pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/421—Blind plated via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09563—Metal filled via
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/096—Vertically aligned vias, holes or stacked vias
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09736—Varying thickness of a single conductor; Conductors in the same plane having different thicknesses
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/05—Patterning and lithography; Masks; Details of resist
    • H05K2203/0502—Patterning and lithography
    • H05K2203/0542—Continuous temporary metal layer over metal pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/14—Related to the order of processing steps
    • H05K2203/1476—Same or similar kind of process performed in phases, e.g. coarse patterning followed by fine patterning
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/06—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
    • H05K3/061—Etching masks
    • H05K3/064—Photoresists
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/24—Reinforcing the conductive pattern
    • H05K3/243—Reinforcing the conductive pattern characterised by selective plating, e.g. for finish plating of pads
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/425—Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern
    • H05K3/428—Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern initial plating of through-holes in substrates having a metal pattern
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y10T29/49156—Manufacturing circuit on or in base with selective destruction of conductive paths
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y10T29/49165—Manufacturing circuit on or in base by forming conductive walled aperture in base

Abstract

提供具有平坦的导通孔的多层印刷电路板。多个金属箔和导体层交替层合形成的多层印刷电路板，其特征在于，设于第一绝缘层的层间连接导通孔垫片、布线电路和第二绝缘层的层间连接导通孔底部垫片设在同一表面层，而且至少该层间连接导通孔垫片和第二绝缘层的层间连接导通孔底部垫片的厚度是相同的。

Description

多层印刷电路板及其制造方法
技术领域
本发明涉及层间连接导通孔的连接可靠性高，且可高密度布线的多层印刷电路板及其制造方法。
背景技术
印刷电路板的电路形成方法分为两大类：在铜箔等金属导体层上形成抗蚀图，对从该抗蚀图暴露出的金属导体层进行蚀刻处理形成布线电路的加成法(subtractive method)；形成与电路相反布图的抗镀膜，让金属镀层在该抗镀膜开口部析出形成布线电路的减成法(additive method)。
加成法与减成法相比制造工艺简单，所以可以非常低价地制造，但是在形成通孔和盲孔等(下称导通孔)时，必需对绝缘基板整体进行无电解电镀和电解电镀，因此蚀刻的导体层厚度(金属箔+镀膜)变得非常厚，不适合好的精细布线电路，例如L/S(布线电路宽度/布线电路间隙)在75μm/75μm以下的布线电路的形成。
相反，减成法有利于精细布线电路的形成，但由于在绝缘层上析出金属镀层形成布线电路，与像加成法那样，从开始就加工将金属箔层合在绝缘层上的绝缘基板相比，具有布线电路的粘附性差等问题。
而且，由于在印刷电路板的设计上，布线电路在基板面内不均一地形成，如果像减成法那样用选择电镀形成布线电路，则在布线电路较粗的部分电流过于集中，布线电路的厚度产生不均，产生难以使阻抗匹配等问题。
作为解决这样的问题的方法，已经报道了例如如下的技术。(参见专利文献1)。
即，预先在金属箔的部分形成布线电路，接着至少在大部分表面形成隔离层，再形成非贯穿孔之后，在包括导通孔的大部分表面上先后进行无电解电镀和电解电镀形成导通孔的方法。由此可以在形成精细布线电路的同时，形成连接可靠性高的导通孔。
专利文献1日本专利特开2004-319994号公报
发明内容
在上述以往的方法中，尤其，对应精细布线电路的布线电路宽度/布线电路间距30μm、20μm、10μm，分别使用厚度12μm、9μm、7μm的金属箔。
于是，在该方法中，如果将布线电路精细化，将金属箔的厚度变薄，则在上层层压上绝缘层，再连接布线电路和导通孔，如果重新将布线电路用作上层的绝缘层导通孔底部垫片，由于金属箔的厚度薄，例如如果以激光加工形成非贯穿孔，则会发生穿透导通孔底部垫片而非贯穿孔无法形成的问题。即，形成如图4记载的C的凹陷，层间连接变得无法保证。
此外，在导通孔上层叠导通孔的情况和在金属箔上形成导通孔的情况下，由于各层的金属膜高度不同，产生例如在金属箔上设导通孔的情况下，导通孔内没有填充足够的金属电镀层而出现凹陷部分的问题。即，发生如图5记载的D的凹陷。
本发明鉴于如上所述的以往的问题和实际情况，将提供具有平坦的导通孔的多层印刷电路板作为课题。
本发明解决上述课题的多层印刷电路板，是将多个绝缘层和金属箔交替层合形成的多层印刷电路板，其特征是设于第一绝缘层的层间连接导通孔垫片、布线电路和第二绝缘层的层间连接导通孔底部垫片设在同一表面层，而且至少该层间连接导通孔垫片和第二绝缘层的层间连接导通孔底部垫片的厚度是相同的。
采用这样的结构，导通孔的非贯穿孔的深度相同，所以多个绝缘层间层间的连接通路也变得平坦。
此外，本发明解决上述课题的多层印刷电路板的特征还在于，所述第一绝缘层的层间连接导通孔垫片和第二绝缘层的层间连接导通孔底部垫片由金属箔-隔离层-金属电镀层构成。
采用这样的结构，布线电路可以通过金属箔形成精细电路，而且层间连接导通孔垫片的厚度和上层绝缘层的层间连接导通孔底部的厚度变得相同，结果导通孔的连接可靠性提高。
此外，本发明解决上述课题的多层印刷电路板的特征还在于，所述隔离层是和金属箔同种金属的无电解电镀层-电解镍电镀层、和金属箔同种金属的无电解电镀层-电解银电镀层或者和金属箔同种金属的无电解电镀层-电解锡电镀层构成。
采用这样的结构，用金属箔形成的精细电路被隔离层保护，所以布线电路的不均消失，阻抗控制变得容易。
此外，本发明解决上述课题的多层印刷电路板的特征还在于，所述隔离层由无电解镍电镀层、无电解银电镀层或无电解锡电镀层构成。
由这样的结构，用金属箔形成的精细电路的隔离层的保护被强化，布线电路的不均消失，阻抗控制变得容易。
此外，本发明解决上述课题的多层印刷电路板的特征还在于，所述第一绝缘层的层间连接导通孔垫片和第二绝缘层的层间连接导通孔底部垫片由金属箔-和金属箔同种金属的无电解电镀层-和金属箔同种金属的电解电镀层构成。
采用这样的结构，可以将抗电镀层代替隔离层使用，所以布线电路的不均消失，阻抗控制变得容易。
此外，本发明解决上述课题的多层印刷电路板的制造方法具有准备在正反面有金属箔的绝缘基板，在该绝缘基板的至少一面上层合第一绝缘层和金属箔形成电路的步骤；形成层间连接用非贯穿孔的步骤；在大部分表面形成隔离层的步骤；在大部分表面形成金属电镀层的步骤；在层间连接导通孔垫片部分和上层的层间绝缘层的层间连接导通孔底部垫片上形成抗蚀膜的步骤；蚀刻所述金属电镀层将多余的金属电镀层除去的步骤；将抗蚀膜剥离的步骤；将暴露的隔离层除去的步骤；形成第二绝缘层和金属层的步骤；形成电路的步骤；形成层间连接用非贯穿孔的步骤；在大部分表面形成隔离层的步骤；在大部分表面形成金属电镀层的步骤；作为最外层的电路形成，在层间连接导通孔垫片部分形成抗蚀膜的步骤；将多余的金属电镀层除去的步骤；将抗蚀膜剥离的步骤；将剥离的隔离层除去的步骤。
采用这样的制造方法，导通孔的非贯穿孔的深度相同，所以多个绝缘层间层间的连接通路也可以平坦地形成。
此外，本发明解决上述课题的多层印刷电路板的制造方法的特征还在于，通过和金属箔同种金属的无电解电镀-电解镍电镀、和金属箔同种金属的无电解电镀-电解银电镀或者和金属箔同种金属的无电解电镀-电解锡电镀形成所述在大部分表面形成的隔离层。
采用这样的制造方法，用金属箔形成的精细电路被用隔离层保护，所以精细电路和金属电镀得到的导通孔的形成变得容易。
此外，本发明解决上述课题的多层印刷电路板的制造方法的特征还在于，通过无电解镍电镀、无电解银电镀或无电解锡电镀形成所述在大部分表面形成的隔离层。
采用这样的制造方法，以与金属箔不同金属形成隔离层，所以选择性蚀刻变得可能，可以容易地形成通过加成法得到的精细电路。
此外，本发明解决上述课题的多层印刷电路板的制造方法的特征还在于，将所述的层间连接用非贯穿孔用激光形成。
采用这样的制造方法，非贯穿孔的底部垫片上留下金属电镀层，所以可以高效地进行开孔加工。
此外，本发明解决上述课题的多层印刷电路板的制造方法的特征还在于，将所述的层间连接用非贯穿孔用曝光、显影形成。
采用这样的制造方法，即使在孔数多的情况下，加工时间短，生产性提高。
此外，本发明解决上述课题的多层印刷电路板的制造方法，其特征在于，具有准备在正反面有金属箔的绝缘基板，在该绝缘基板上层合第一绝缘层和金属箔形成电路的步骤；形成层间连接用非贯穿孔的步骤；在大部分表面形成金属无电解电镀层的步骤；在大部分表面形成金属电镀层的步骤；在层间连接导通孔垫片部分和上层的层间绝缘层的层间连接导通孔底部垫片上形成抗蚀膜的步骤；蚀刻所述金属电镀层将多余的金属电镀层除去的步骤；将抗蚀膜剥离的步骤；形成第二绝缘层和金属层的步骤；形成电路的步骤；形成层间连接用非贯穿孔的步骤；在大部分表面形成无电解金属电镀层的步骤；在大部分表面形成电解金属电镀层的步骤；作为最外层的电路形成，在层间连接导通孔垫片部分形成抗蚀膜的步骤；将多余的金属电镀层除去的步骤；将抗蚀膜剥离的步骤。
采用这样的制造方法，导通孔的非贯穿孔的深度相同，所以多个绝缘层间层间的连接通路也可以平坦地形成。
此外，本发明解决上述课题的多层印刷电路板的制造方法的特征还在于，将所述的层间连接用非贯穿孔用激光形成。
采用这样的制造方法，非贯穿孔的底部垫片上留下金属电镀层，所以可以高效地进行开孔加工。
此外，本发明解决上述课题的多层印刷电路板的制造方法的特征还在于，将所述的层间连接用非贯穿孔用曝光、显影形成。
采用这样的制造方法，即使在孔数多的情况下，加工时间短，生产性提高。
本发明，可以提供布线电路可以只用金属箔减小导体厚度，通过加成法形成精细电路的同时，层间连接导通孔垫片和上层的层间连接导通孔底部垫片的厚度相同，从而具有平坦的导通孔的多层印刷电路板。
附图说明
〔图1〕说明本发明的第一种实施方式的多层印刷电路板的简略截面图说明。
〔图2〕说明本发明的第二种实施方式的多层印刷电路板的简略截面图说明。
〔图3〕说明本发明的制造方法的简略截面步骤说明图。
〔图4〕说明以往的多层印刷电路板的简略截面说明图。
〔图5〕说明其他以往的多层印刷电路板的简略截面说明图。
〔符号的说明〕
1、31：多层印刷电路板
2、21：下层布线电路
3、22：第一绝缘层
4、24：第一布线电路(金属箔)
5、9、10：层间连接导通孔
5a、6a、9a、10a、26：隔离层
5b、6b、9b、10b、27：金属电镀层
6：第二绝缘层层间连接导通孔底部
7、29：第二绝缘层
8、30：第二布线电路(金属箔)
23：金属箔
25：非贯穿孔
28：抗蚀膜
A：第一绝缘层层间连接导通孔垫片
B：第二绝缘层层间连接导通孔底部垫片
C：第二绝缘层层间连接导通孔底部垫片的凹陷
D：层间连接导通孔的凹陷
具体实施方式
图1是本发明的第一种实施方式的简略截面说明图，表示层合层2层的层合结构的多层印刷电路板1的例子。
在图1中，下层布线电路2上层合第一绝缘层3和金属箔，形成第一布线电路4。在这里，金属箔可例举铜箔、铝箔、银箔、锡箔等，较好是使用既便宜一般使用又方便的铜箔。该第一布线电路4(仅由金属箔形成)中，在第一层间连接导通孔5的垫片和在第二绝缘层7形成的第二层间连接导通孔底部6的垫片部分，其上形成隔离层5a、6a的同时，再形成金属电镀层5b、6b，分别构成第一绝缘层层间通路垫片A和第二绝缘层层间通路底部垫片B。在这里，该第一布线电路4、第一绝缘层层间连接导通孔垫片A和第二绝缘层层间通路底部垫片B设于同一表面层，而且第一绝缘层层间通路垫片A和第二绝缘层层间通路底部垫片B的厚度相同，由此可以抑制第二层间连接导通孔10的凹陷同时使用于布线电路4的金属箔变薄，还可以解决例如用激光加工形成非贯穿孔时层间连接底部凹陷的问题。
在第一布线电路4所在面，第二绝缘层7与金属箔一起层合，形成第二布线电路8(仅由金属箔形成)和第二层间连接导通孔9、10。该层间连接导通孔9、10由隔离层9a、10a和金属电镀层9b、10b构成。
在这里，隔离层5a、6a和9a、10a可例举和金属箔同种金属的无电解电镀层-电解镍电镀层、和金属箔同种金属的无电解电镀层-电解银电镀层或和金属箔同种金属的无电解电镀层-电解锡电镀层。或者也可以由无电解镍电镀层、无电解银电镀层、无电解锡电镀层或抗电镀膜等构成。
接着，图2是本发明的第二种实施方式的简略截面说明图，与图1基本上相同，图中所示的是第一层间连接导通孔和第二层间连接导通孔的连接结构为交错式通路结构的多层印刷电路板1的例子。
顺便说一下，层合结构中第一与第二层间连接导通孔是由下往上直上式地形成的，而交错结构中第一与第二层间连接导通孔是形成阶梯状。
在所述图1和图2中，层间连接导通孔5、9、10例举了以金属电镀填充的例子进行说明，还可以只在非贯穿孔的内壁析出金属电镀层，形成BVH凹陷部，在该BVH凹陷部填充绝缘层的树脂和导电性浆料等。在图1、图2中，对在基本结构的一侧形成2层的层合层进行了说明，本发明还可以以3层、4层或更多层的结构或者两侧层合的结构实施。
接着，用图3对本发明的制造方法进行说明。
首先，如图3(a)所示，在下层布线电路21上层合第一绝缘层22和金属箔23。接着，如图3(b)所示，在金属箔23上以加成法形成布线电路24。接着，如图3(c)所示，以激光加工或者用感光绝缘树脂曝光显影形成层间连接用的非贯穿孔25，并进行去钻污处理。接着，如图3(d)所示，在大部分表面上形成隔离层26。在这里，隔离层26由和金属箔同种金属的无电解电镀-电解镍电镀、和金属箔同种金属的无电解电镀-电解银电镀或和金属箔同种金属的无电解电镀-电解锡电镀等形成。或者也可以由无电解镍电镀、无电解银电镀、无电解锡电镀或抗电镀膜等形成。
接着，如图3(e)所示，在大部分表面上实施电镀，形成金属电镀层27。在这里，金属电镀层27一般使用铜镀层为佳。接着，如图3(f)所示，通过光蚀刻法形成抗蚀膜28。在这里，使用的抗蚀膜可例举干膜、感光性液状树脂、电沉积涂膜等。
接着，如图3(g)所示，通过蚀刻将多余的电解金属电镀层27除去后，将抗蚀膜28剥离。接着，如图3(h)所示，将暴露的隔离层26蚀刻除去，使在第二绝缘层形成的层间连接导通孔底部B的厚度和由布线电路24(金属箔23)、隔离层26和电解金属电镀层27形成的层间连接导通孔垫片A的厚度一致。由此第二层间连接导通孔可以没有凹陷地平坦地形成。顺便说一下，如果该A和B的厚度不同，则在电镀金属的步骤中，为了消除凹陷，必须析出更多的电镀金属，产生生产性下降的问题。
接着，如图3(i)所示，将第二绝缘层29和金属箔重叠层合。接着，如图3(j)所示，形成第二布线电路30。接着，如图3(k)所示，在第二绝缘层29形成非贯穿孔25，在大部分表面上形成隔离层26。接着，如图3(l)所示，在大部分表面上形成金属电镀层27。接着，如图3(m)所示，通过光蚀刻法形成抗蚀膜28。接着，如图3(n)所示，用蚀刻将多余的金属电镀层27除去后，将抗蚀膜28剥离。接着，如图3(o)所示，通过将暴露的隔离层26蚀刻除去，完成本发明的多层印刷电路板31。虽然没有图示，在最外层的布线电路上，形成在部件装配时防焊锡的抗焊锡膜。

Claims (12)

1.多层印刷电路板，它是将多个绝缘层和金属箔交替层合形成的多层印刷电路板，其特征在于，设于第一绝缘层的层间连接导通孔垫片、布线电路和第二绝缘层的层间连接导通孔底部垫片被设在同一表面层，而且至少该层间连接导通孔垫片和第二绝缘层的层间连接导通孔底部垫片的厚度是相同的，
所述第一绝缘层的层间连接导通孔垫片和第二绝缘层的层间连接导通孔底部垫片由金属箔—隔离层—金属电镀层构成，且所述布线电路仅由金属箔构成。
2.如权利要求1所述的多层印刷电路板，其特征还在于，所述隔离层是由和金属箔同种金属的无电解电镀层—电解镍电镀层、和金属箔同种金属的无电解电镀层—电解银电镀层或者和金属箔同种金属的无电解电镀层—电解锡电镀层构成。
3.如权利要求1所述的多层印刷电路板，其特征还在于，所述隔离层由无电解镍电镀层、无电解银电镀层或无电解锡电镀层构成。
4.如权利要求1～2中任一项所述的多层印刷电路板，其特征还在于，所述第一绝缘层的层间连接导通孔垫片和第二绝缘层的层间连接导通孔底部垫片由金属箔—和金属箔同种金属的无电解电镀层—和金属箔同种金属的电解电镀层构成。
5.多层印刷电路板的制造方法，其特征在于，具有准备在正反面有金属箔的绝缘基板，在该绝缘基板的至少一面上层合第一绝缘层和金属箔形成电路的步骤；形成层间连接用非贯穿孔的步骤；在大部分表面形成隔离层的步骤；在大部分表面形成金属电镀层的步骤；在层间连接导通孔垫片部分和上层的层间绝缘层的层间连接导通孔底部垫片上形成抗蚀膜的步骤；蚀刻所述金属电镀层将多余的金属电镀层除去的步骤；将抗蚀膜剥离的步骤；将暴露的隔离层除去的步骤；形成第二绝缘层和金属层的步骤；形成电路的步骤；形成层间连接用非贯穿孔的步骤；在大部分表面形成隔离层的步骤；在大部分表面形成金属电镀层的步骤；作为最外层的电路形成，在层间连接导通孔垫片部分形成抗蚀膜的步骤；将多余的金属电镀层除去的步骤；将抗蚀膜剥离的步骤；将剥离的隔离层除去的步骤。
6.如权利要求5所述的多层印刷电路板的制造方法，其特征还在于，通过和金属箔同种金属的无电解电镀—电解镍电镀、和金属箔同种金属的无电解电镀—电解银电镀或者和金属箔同种金属的无电解电镀—电解锡电镀形成所述在大部分表面形成的隔离层。
7.如权利要求5所述的多层印刷电路板的制造方法，其特征还在于，通过无电解镍电镀、无电解银电镀或无电解锡电镀形成所述在大部分表面形成的隔离层。
8.如权利要求5～7中任一项所述的多层印刷电路板的制造方法，其特征还在于，将所述的层间连接用非贯穿孔用激光形成。
9.如权利要求5～7中任一项所述的多层印刷电路板的制造方法，其特征还在于，将所述的层间连接用非贯穿孔用曝光、显影形成。
10.多层印刷电路板的制造方法，其特征在于，具有准备在正反面有金属箔的绝缘基板，在该绝缘基板上形成电路的步骤；形成层间连接用非贯穿孔的步骤；在大部分表面形成金属无电解电镀层的步骤；在大部分表面形成金属电镀层的步骤；在层间连接导通孔垫片部分和上层的层间绝缘层的层间连接导通孔底部垫片上形成抗蚀膜的步骤；蚀刻所述金属电镀层将多余的金属电镀层除去的步骤；将抗蚀膜剥离的步骤；形成第二绝缘层和金属层的步骤；形成电路的步骤；形成层间连接用非贯穿孔的步骤；在大部分表面形成无电解金属电镀层的步骤；在大部分表面形成电解金属电镀层的步骤；作为最外层的电路形成，在层间连接导通孔垫片部分形成抗蚀膜的步骤；将多余的金属电镀层除去的步骤；将抗蚀膜剥离的步骤。
11.如权利要求10所述的多层印刷电路板的制造方法，其特征在于，将所述的层间连接用非贯穿孔用激光形成。
12.如权利要求10所述的多层印刷电路板的制造方法，其特征在于，将所述的层间连接用非贯穿孔用曝光、显影形成。
CN2005101089634A 2004-12-27 2005-09-23 多层印刷电路板及其制造方法 Active CN1798485B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2004376564 2004-12-27
JP2004376564A JP4319976B2 (ja) 2004-12-27 2004-12-27 多層プリント配線板及びその製造方法
JP2004-376564 2004-12-27

Publications (2)

Publication Number Publication Date
CN1798485A CN1798485A (zh) 2006-07-05
CN1798485B true CN1798485B (zh) 2010-12-08

Family

ID=36610078

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2005101089634A Active CN1798485B (zh) 2004-12-27 2005-09-23 多层印刷电路板及其制造方法

Country Status (5)

Country Link
US (1) US7363706B2 (zh)
JP (1) JP4319976B2 (zh)
KR (1) KR101135758B1 (zh)
CN (1) CN1798485B (zh)
TW (1) TWI372009B (zh)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4309448B2 (ja) 2007-11-27 2009-08-05 株式会社東芝 多層プリント配線板、ビルドアッププリント配線板の製造方法および電子機器
KR101070798B1 (ko) * 2008-01-15 2011-10-06 삼성전기주식회사 인쇄회로기판 및 그 제조방법
WO2009118925A1 (ja) * 2008-03-27 2009-10-01 イビデン株式会社 電子部品内蔵配線板及びその製造方法
CN102082376B (zh) * 2009-11-30 2013-02-13 欣兴电子股份有限公司 电连接器
KR20130065216A (ko) * 2011-12-09 2013-06-19 삼성전기주식회사 다층 인쇄회로기판 및 그 제조방법
KR102138841B1 (ko) 2014-05-13 2020-08-11 삼성전자 주식회사 안테나 장치
JP6406598B2 (ja) * 2014-07-24 2018-10-17 学校法人福岡大学 プリント配線板及びその製造方法
CN105485117B (zh) * 2016-01-26 2018-06-01 上海磊跃自动化设备有限公司 一种可首尾串接的连接件
CN108884984B (zh) * 2016-03-15 2021-04-16 昕诺飞控股有限公司 细长引线框架和制造细长引线框架的方法
CN109757037A (zh) * 2017-11-07 2019-05-14 宏启胜精密电子(秦皇岛)有限公司 高密度电路板及其制作方法
US11508665B2 (en) * 2020-06-23 2022-11-22 Taiwan Semiconductor Manufacturing Co., Ltd. Packages with thick RDLs and thin RDLs stacked alternatingly
KR20220070811A (ko) 2020-11-23 2022-05-31 삼성전기주식회사 인쇄회로기판
KR20230065808A (ko) * 2021-11-05 2023-05-12 엘지이노텍 주식회사 회로기판 및 이를 포함하는 패키지 기판
CN114173478A (zh) * 2021-11-09 2022-03-11 深圳市景旺电子股份有限公司 电路板制作方法及电路板

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5260517A (en) * 1992-09-09 1993-11-09 Micron Technology, Inc. Interconnect lead with stress joint
JP2638569B2 (ja) * 1995-05-24 1997-08-06 日本電気株式会社 多層プリント基板及び多層プリント基板の形成方法
US5886877A (en) * 1995-10-13 1999-03-23 Meiko Electronics Co., Ltd. Circuit board, manufacturing method therefor, and bump-type contact head and semiconductor component packaging module using the circuit board
TW512653B (en) * 1999-11-26 2002-12-01 Ibiden Co Ltd Multilayer circuit board and semiconductor device
JP3690791B2 (ja) * 2001-07-10 2005-08-31 日本アビオニクス株式会社 プリント配線板及びその製造方法
JP2003069232A (ja) 2001-08-30 2003-03-07 Hitachi Chem Co Ltd 配線板とその製造方法
JP2003304067A (ja) 2002-04-11 2003-10-24 Cmk Corp 多層プリント配線板とその製造方法
JP2004172257A (ja) * 2002-11-19 2004-06-17 Toppan Printing Co Ltd 多層配線基板の製造方法および多層配線基板
JP2004221449A (ja) * 2003-01-17 2004-08-05 Sumitomo Metal Mining Co Ltd 多層配線基板およびその製造方法
JP4383219B2 (ja) 2003-04-01 2009-12-16 日本シイエムケイ株式会社 プリント配線板の製造方法
US20050157475A1 (en) * 2004-01-15 2005-07-21 Endicott Interconnect Technologies, Inc. Method of making printed circuit board with electroplated conductive through holes and board resulting therefrom
US7217651B2 (en) * 2004-07-28 2007-05-15 Intel Corporation Interconnects with interlocks
US7538434B2 (en) * 2005-03-08 2009-05-26 Taiwan Semiconductor Manufacturing Company, Ltd. Copper interconnection with conductive polymer layer and method of forming the same

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
JP特开2001-177211A 2001.06.29
JP特开2003-69232A 2003.03.07
JP特开2004-172257A 2004.06.17

Also Published As

Publication number Publication date
US7363706B2 (en) 2008-04-29
JP2006186029A (ja) 2006-07-13
TW200624000A (en) 2006-07-01
KR20060074823A (ko) 2006-07-03
TWI372009B (en) 2012-09-01
JP4319976B2 (ja) 2009-08-26
CN1798485A (zh) 2006-07-05
KR101135758B1 (ko) 2012-04-16
US20060137904A1 (en) 2006-06-29

Similar Documents

Publication Publication Date Title
CN1798485B (zh) 多层印刷电路板及其制造方法
US7348677B2 (en) Method of providing printed circuit board with conductive holes and board resulting therefrom
US8510941B2 (en) Methods of manufacturing a printed wiring board having copper wrap plated hole
JP5360494B2 (ja) 多層配線基板、多層配線基板の製造方法、及びヴィアフィル方法
KR100701353B1 (ko) 다층 인쇄 회로 기판 및 그 제조 방법
CN101272661B (zh) 多层印刷布线板及其制造方法
CN100589684C (zh) 埋图案基板及其制造方法
KR20090110596A (ko) 인쇄회로기판 및 그 제조방법
CN103416110A (zh) 印刷电路板及其制造方法
US7080448B2 (en) PCB with inlaid outer-layer circuits and production methods thereof
CN102308679B (zh) 多层印刷布线板的制造方法
TWI459879B (zh) Method for manufacturing multilayer flexible printed wiring board
JP4705400B2 (ja) 多層プリント配線板の製造方法
CN101641461B (zh) 具有填铜穿透孔的多层印刷线路板
JP2006294956A (ja) 多層プリント配線板とその製造方法
JP2000323841A (ja) 多層回路基板とその製造方法
JP4045120B2 (ja) 多層プリント配線板とその製造方法
JP4606018B2 (ja) プリント配線板の製造方法
KR100945080B1 (ko) 인쇄회로기판 제조방법
JP4347143B2 (ja) 回路基板およびその製造方法
JP4466169B2 (ja) 半導体装置用基板の製造方法
JP3984092B2 (ja) 多層プリント配線板とその製造方法
CN111447753A (zh) 一种线路板及其制造方法
JP2003304067A (ja) 多層プリント配線板とその製造方法
JP2005286122A (ja) プリント配線板とその製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant