CN101641461B - 具有填铜穿透孔的多层印刷线路板 - Google Patents

具有填铜穿透孔的多层印刷线路板 Download PDF

Info

Publication number
CN101641461B
CN101641461B CN200880005688.5A CN200880005688A CN101641461B CN 101641461 B CN101641461 B CN 101641461B CN 200880005688 A CN200880005688 A CN 200880005688A CN 101641461 B CN101641461 B CN 101641461B
Authority
CN
China
Prior art keywords
copper
hole
circuit
layers
forms
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN200880005688.5A
Other languages
English (en)
Other versions
CN101641461A (zh
Inventor
R·时许
保罗·沃克
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Dynamic Details Inc
Original Assignee
Dynamic Details Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Dynamic Details Inc filed Critical Dynamic Details Inc
Publication of CN101641461A publication Critical patent/CN101641461A/zh
Application granted granted Critical
Publication of CN101641461B publication Critical patent/CN101641461B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/423—Plated through-holes or plated via connections characterised by electroplating method
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/115—Via connections; Lands around holes or via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0201—Thermal arrangements, e.g. for cooling, heating or preventing overheating
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/425—Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern
    • H05K3/427—Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern initial plating of through-holes in metal-clad substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4602—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0335—Layered conductors or foils
    • H05K2201/0347—Overplating, e.g. for reinforcing conductors or bumps; Plating over filled vias
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09536—Buried plated through-holes, i.e. plated through-holes formed in a core before lamination
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09563—Metal filled via
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/14—Related to the order of processing steps
    • H05K2203/1476—Same or similar kind of process performed in phases, e.g. coarse patterning followed by fine patterning
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/429—Plated through-holes specially for multilayer circuits, e.g. having connections to inner circuit layers
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y10T29/49156—Manufacturing circuit on or in base with selective destruction of conductive paths
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y10T29/49165—Manufacturing circuit on or in base by forming conductive walled aperture in base

Abstract

本发明涉及具有多个电路层以及一个或多个穿透孔的印刷电路板及其制造方法。本发明的实施方式的一方面提高了印刷电路板填充穿透孔的热性能，使印刷电路板更加可靠。在一个实施方式中，印刷电路板有多个穿透孔，以连接印刷电路板不同电路层中的铜图形。这里，至少有一个穿透孔两端镀铜封闭，穿透孔至少70％的容积镀铜以提高穿透孔的热性能，从而使印刷电路板更加可靠。在一个实施方式中，印刷电路板包括表面导体(或者罩)，它直接在填铜滚镀穿透孔上进行电镀。

Description

具有填铜穿透孔的多层印刷线路板
技术领域
本发明涉及一种具有穿透孔的多层印刷线路板及其制造方法 
背景技术
大多数电子系统包括印刷线路(或电路)板，里面有高密度的电子互连。印刷电路板可以包括一个或多个电路核心、基板或载体。在具有一个或多个电路载体的印刷电路板的一个制造方案中，电子电路系统(例如电极垫，电子互联，图形等)组装于某个单独电路载体的相对侧，以形成电路层对。然后，电路板的这些电路层对可以通过以下物理和电子方式连接形成印刷电路板：制作黏合剂(或者预浸材料或者导热双面胶带)；用压力将电路层对与黏合剂堆叠；固化得到的电路板结构；机械钻孔(或者激光钻孔)，钻出穿透孔；然后用铜材料电镀穿透孔以便将电路层对互联。 
在一些需要高可靠性的设计中，这些印刷电路板是通过用导电墨水(例如杜邦公司制造的CB100，或不同供应商提供的同种替代产品)或者非导电墨水(例如San-Ei Kagaku有限公司生产的PHP-900，或者不同供应商提供的同种替代产品)填充穿透孔而形成的。这些墨水填充孔比未填充孔更可靠，因为固化后的墨水塞可以支撑孔壁，使其处于适当位置。另外，导电墨水填充的穿透孔比未填充的孔更容易传输电信号，散发更多的热量。 
然而，带有墨水填充的穿透孔的印刷电路板仍然存在可靠性问题。这些可靠性问题一般发生在印刷电路板组件装配过程中，因为这时印刷电路板面对着一系列的热偏差。在发生这些热偏差的过程中，由墨水材料填充的电镀的穿透孔表面的导体(例如镀铜罩)与电解的镀铜孔壁分离，如图1A，1B，2A和2B中的箭头所示。 
为了减少这种分离现象的产生，IPC(电子互联行业协会)引进了一些新的要求，被称为“包覆式电镀厚度”(IPC-6012B修正1-2006年12月，《刚性印刷板技术指标与性能说明书》)。这种包覆式铜有助于减少图3和图4所示的表面导体与滚镀铜孔分离的现象。 
然而，包覆式电镀厚度并不能完全消除电路板故障的产生，例如图5和图6中箭头所示的表面导体与滚镀铜孔的分离现象。同时，包覆式电镀厚度使得制造某些具有连续层压循环的设计(例如，电路板的一个次级组件层压在更多电路层上或电路板另外的次级组件上)和/或具有多个始于普通导体层的盲孔的设计变得很困难，且几乎是不可能的。每个包覆式工艺都增加了大约0.0005″的表面镀铜。表面镀铜的增加减少了走线之间的空间，限制了在包覆式电镀层上形成优良导体的能力。 
而且，在穿透孔填充墨水并进行固化后，填充有导电或非导电墨水的孔需要平面化(变平)。有时，平面化操作会去除先前电镀的包覆式铜。依照IPC-6012B，无包覆式铜的印刷电路板不能使用。这种状况易使印刷电路板发生镀铜罩与孔壁分离的现象，如图1和图2所示。不幸的是，与前述一样，在组件装配过程中，也会发生罩与孔壁脱离的情况。 
发明内容
本发明的实施例一个方面提高了印刷电路板的穿透孔的热性能，使印刷电路板具有额外的可靠性。 
本发明的实施例的另一个方面最大化(或增加)了表面导体(或罩)与填铜穿透孔之间的接触(或粘合)表面积。 
在本发明的一个实施例中，印刷电路板有多个穿透孔，连接着印刷电路板不同电路层中的铜图形。这里，至少有一个穿透孔是两端电镀铜封闭的，穿透孔至少70％的体积镀铜，可以提高例如穿透孔的热特性，从而使印刷电路板具有额外的可靠性。 
在本发明另一个实施例中，提供了一种利用穿透孔连接印刷电路板的不同电路层中的铜图形来制造印刷电路板的制造方法。该方法包括通过电解镀铜，然后形成直接镀在填铜穿透孔上的表面导体(或罩)，从而电镀封闭至少一个穿透孔。 
在本发明另一个实施例中，提供了一种具有多个电路层的印刷电路板的制造方法，其中至少有一个穿透孔以连接不同电路层中的铜图形。这个方法包括多个电路层彼此层叠以形成电路板，其中第一固态镀铜层和第二固态镀铜层都分别作为电路板的最外层，在层叠的电路层上钻出至少一个穿透孔，金属化具有至少一个穿透孔的钻孔电路层(例如，化学镀铜)，向电路层的两个最外层施加抗蚀剂(例如，涂上光致抗蚀剂)，将电路层最外层的抗蚀剂定型，使至少一个穿透孔接触到电镀溶液。另外，本方法还包括利用电镀溶液对至少一个穿透孔进行电解镀铜，将其电镀闭合，移除抗蚀剂，将电路层两个最外层多余的镀铜平面化，在电路层上至少一个最外层形成导电罩以便盖住填铜穿透孔。 
在一个实施例中，至少一个穿透孔是通过机械钻孔形成的。 
在一个实施例中，形成导电罩以覆盖填铜穿透孔的过程包括清洁平面化的有填铜穿透孔的电路层，在具有填铜穿透孔的电路层的两个最外层上施加一种第二抗蚀剂(例如，再涂上一层光致抗蚀剂)，将电路层至少一个最外层的抗蚀剂定型以显现出填铜穿透孔上的导电罩，直接将铜 镀在填铜穿透孔上以形成导电罩，移除第二抗蚀剂，然后对电路层至少一个最外层进行刻蚀以形成电路板。 
在一个实施例中，在形成用以覆盖填铜穿透孔的导电罩的过程中包括形成在填铜穿透孔上直接进行电镀的导电罩。 
在一个实施例中，利用电镀溶液对至少一个穿透孔进行铜电镀以将至少一个穿透孔电镀闭合的过程包括利用电镀溶液滚镀至少一个穿透孔以将至少一个穿透孔电镀闭合。 
在一个实施例中，利用电镀溶液对至少一个穿透孔进行铜电镀以将至少一个穿透孔电镀闭合的过程包括利用铜电镀填铜穿透孔至少70％的容积。 
在一个实施例中，利用电镀溶液对至少一个穿透孔进行铜电镀以将至少一个穿透孔电镀闭合的过程包括利用足够的电解镀铜电镀至少一个穿透孔以将至少一个穿透孔的两端电镀闭合。 
在一个实施例中，利用电镀溶液对至少一个穿透孔进行铜电镀以将至少一个穿透孔电镀闭合的过程包括提高至少一个穿透孔的热性能。 
在本发明的另一个实施例中，印刷电路板包括多个电路层，每个电路层都有一个铜图形，并具有至少一个用于连接多个电路层的不同层上的铜图形的填铜穿透孔。这里，至少一个填铜穿透孔的两端是电解镀铜闭合的。 
在一个实施例中，印刷电路板进一步还包括导电罩，用于覆盖至少一个填铜穿透孔。 
在一个实施例中，至少一个填铜穿透孔是通过机械钻孔形成的。 
在一个实施例中，印刷电路板还包括直接铜电镀在至少一个填铜穿透孔上的导电罩。 
在一个实施例中，至少一个填铜穿透孔在其两端电镀闭合，其中至少填铜穿透孔70％的容积被电镀铜。 
在一个实施例中，至少一个填铜穿透孔包括多个在其两端电解铜电镀闭合的穿透孔，其中填铜穿透孔至少70％的容积被电镀铜。 
在一个实施例中，至少一个填铜穿透孔包括多个穿透孔，每个穿透孔都在其两端电解铜电镀闭合，其中相应填铜穿透孔的70％容积被铜电镀。 
在一个实施例中，至少一个填铜穿透孔是滚镀的穿透孔。 
在一个实施例中，至少一个填铜穿透孔包括足够的电解镀铜以使其两端电解闭合。 
在一个实施例中，至少一个填铜穿透孔提高了印刷电路板的热性能。 
在一个实施例中，印刷电路板的多层电路包括至少两个、三个或者四个电路层，至少一个填铜穿透孔穿过该至少两个、三个或者四个电路层以连接不同层上的铜图形。 
在一个实施例中，印刷电路板是个次组件印刷电路板或者全组件印刷电路板。 
在本发明的另一实施例中，提供了一种制造具有多个电路层的印刷电路板的方法，其中至少有一个穿透孔连接着不同电路层中的铜图形。该方法包括：以第一固态铜层和第二固态铜层分别作为层叠结构的最外层，在层叠结构上钻出至少一个穿透孔；金属化具有至少一个穿透孔的钻孔电路层；在层叠结构的两个最外层施加抗蚀剂；将层叠结构最外层的抗蚀剂定型，使至少一个穿透孔能够接触到电镀溶液；利用电镀溶液电解铜电镀至少一个穿透孔以将其电镀闭合；移除抗蚀剂，将层叠结构两个最外层多余的镀铜平面化；在层叠结构至少一个最外层形成导电罩 以便盖住填铜的穿透孔。 
附图说明
本发明的附图和说明书阐明了本发明的具体实施例，并通过具体描述解释了本发明的的工作原理。 
专利或申请文件至少包括一幅彩色附图/照片。在提交了请求并支付了相应的费用后，该局可提供带有彩色附图的本专利或专利申请公布文本的副本。 
图1A，1B，2A，和2B的视图表明，表面铜具有不同程度的铜扎带的电镀穿透孔(例如，位于穿透孔膝部的铜箔，充满了墨水材料)可以脱离电解铜电镀孔壁。 
图3和图4的视图表明，包着外表面铜(例如铜箔)的包覆式铜有助于降低表面导体脱离滚镀铜的孔的几率，但是能增加表面铜的厚度，从而很难制造出某些密集的几何设计。 
图5和图6的视图表明，较低的包覆式电镀厚度并不能完全避免表面导体与电镀铜孔壁分离情况的发生。由于密集的设计和几何原因，一般选用较低的扎带。 
图7A和图7B示出了无热应力的镀铜和/或填铜穿透孔的实施例。 
图8A和图8B示出了在550°F下具有5X热应力的镀铜和/或填铜穿透孔的实施例(按照IPC-TM-650试验方法2.6.8)， 
图9和图10示出了具有穿透孔的表面铜接触粘合区域(箭头所示)的实例，穿透孔上带有导电材料(图9)和非导电材料(图10))。 
图11示出了与图9和图10相比较，增加了铜与铜表面接触粘合区域的实施方式。 
图12示出了模拟0.010″填铜穿透孔与一般0.001″电镀孔壁比较的样本模型。 
图13示出了导致填孔塞过度膨胀的情况，形成空心区域，引起罩与填孔分离。 
图14示出了填孔材料的收缩盘下表面的特性。 
图15示出了激光微导孔实施方式，在由非导电性墨水填充的孔上有很薄的镀铜罩。 
图16示出了激光微导孔实施方式，其降落表面具有改进的强度。 
图17示出了在对图15中的薄表面降落垫进行激光微导孔钻孔时由激光引起的的漏气。 
图18示出了具有极端热应力的镀铜和/或填铜穿透孔的实施方式。 
图19是一个流程图，阐释了具有多层电路并且通过一个或多个穿透孔连接着不同电路层中的铜图形的印刷电路板的制造方法 
具体实施方式
在下面的详细说明中，仅通过图解，具体描述体现本发明的特定具体实施例。本领域技术人员可知，所述的实施例可以用不同的方法进行改进，但是都不脱离本发明的精神和范围。所以，附图和说明从性质上来说是阐述性的，而非限制性的。 
在本发明的上下文中，电路板是指次级组件印刷电路板(例如，电路板的次级组件)或者全组件印刷电路板(例如，完全成品的电路板)。 
按照印刷电路板孔壁厚度的最低要求钻出穿透孔并镀上铜，以连接不同电路层的铜图形。在一个实施方式中，一个或者多个穿透孔是通过 机械钻孔形成的。在另一个实施方式中，一个或者多个穿透孔是通过激光钻孔形成的。电镀后，某些非组件穿透孔用导电性或者非导电性填孔材料填充。这样做是为了提供额外的可靠性，增强这些孔一个或者多个方面的热性能。本发明的一个实施方式提供了填充有导电性或者非导电性墨水的穿透孔的替代方式。这样做是使其更容易制造，增强了印刷电路板设计在填孔要求中的可靠性。在本发明的一个实施方式中，穿透孔两端镀铜封闭，至少填铜穿透孔70％的容积被铜电镀。在本发明的另一个实施方式中，至少有一个填铜穿透孔两端镀铜封闭，至少填铜穿透孔70％的容积被铜电镀。在本发明的另一个实施方式中，每个填铜穿透孔两端镀铜封闭，至少填铜穿透孔70％的容积被铜电镀。 
在本发明的一个实施方式中，印刷电路板包括一个或者多个电路核心、基板或者载体。在具有一个或多个电路载体的印刷电路板的一个制造方案中，电子电路(例如电极垫，电子互联等)组装于单个电路载体的相对侧，以形成一对电路层对。然后，电路板的这些电路层对可以通过以下物理或者电子方式连接以形成印刷电路板：制作黏合剂(或者预浸材料或者导热双面胶带)；用压力将电路层对与黏合剂堆叠；固化得到的电路板的结构；钻穿透孔；然后穿透孔镀铜以便将电路层对互联，以下将进行更详细的介绍。 
在一个实施方式中，印刷电路板包括至少两个、三个或四个电路层。在一个实施方式中，印刷电路板包括至少五个电路层。在一个实施方式中，印刷电路板包括至少六个电路层。在一个实施方式中，印刷电路板包括至少七个电路层。在一个实施方式中，印刷电路板包括至少八个电路层。 
另外，根据本发明的一个实施方式的印刷电路板包括多个基板，每个基板都插入到一个电路层与相应的另一个电路层之间。 
利用单个层叠循环或工艺来层叠印刷电路板的多个电路层的方法在于2007年2月14日提交的申请号为11/706,473的共同待决的专利中有更加详细的介绍，其发明名称为“Printed Circuit Boards With StackedMicros Vias”，并且已转让给本专利申请的受让人，其全部内容通过引用而结合在本申请中。 
在一个实例中，在具有包覆式电镀厚度的层叠操作后的制造过程的步骤如下： 
1.钻孔； 
2.化学镀铜； 
3.面板电镀(0.0004″-0.0008″)——用于包覆铜； 
4.清洁/再次化学镀铜； 
5.涂覆抗蚀剂； 
6.穿透孔拍照(光点图形)； 
7.滚镀——根据终端客户的电镀厚度要求； 
8.抗蚀剂剥离； 
9.填孔——导电的或非导电的； 
10.平面化——小心操作以使包覆电镀缩减最小化。 
11.化学镀铜——将罩金属化； 
12.抗蚀剂涂覆； 
13.拍照——显现出导线分布图； 
14.电镀图片； 
15.抗蚀剂剥离； 
16.蚀刻 
本发明的一个实施方式取消了对图3和图4所示以及上面所述实例中的包覆铜的需要，以尽量使在表面导体铜和滚镀铜之间的粘合剂处于合适的位置。 
参见图7A和图7B，本发明的一个实施方式提供一个或多个电镀封闭的穿透孔。在一个实施方式中，电镀封闭的穿透孔是通过电解铜电镀形成的。然后表面导体(或者罩)直接在填铜滚镀穿透孔上进行电镀(例如，罩在穿透孔铜插头上电镀)。图7A和图7B更详细地显示出了施加热应力(无热应力)之前的填铜穿透孔(非包覆)。 
因为是直接在镀铜孔较大的表面区域电镀，即使在极端热应力条件(T形接头)下，表面导体也不与填铜穿透孔分离。也就是说，图8A和图8B示出了施加了热应力(5X热应力)后的填铜穿透孔。从图8A和图8B可以看出，填铜穿透孔在粘合于镀铜塞的铜罩上不显示任何磨损。 
图18显示的是处于极端热应力条件下的填铜穿透孔。从图18中可以看出，即使电路板其他部分(例如，电路核心、基板、载体和电路等)在极端热应力条件下遭到完全损坏和/或破坏，填铜穿透孔也仍然完整无损，和/或在粘合于镀铜塞的铜罩上不显示任何磨损。 
在粘合于镀铜塞的铜罩上不出现磨损的一个原因是本发明的实施方式最大化(或增加)表面导体与铜插头之间接触的表面积。也就是说，如图9、10、11所示，两个导体之间最可能、最好的接合是铜与铜之间彼此连接。 
图9和图10更详细地示出了比图11中提供的铜与铜接触接合区域小得多的铜与铜接触接合区域。也就是说，图9和图10是具有穿透孔的表面铜接触接合区域的实例，该穿透孔具有最低要求的镀铜厚度并填充 了导电(图9)与非导电(图lO)材料，图11是本发明的一个实施方式。这里，与图9和图10中由箭头所指的实例相比，图11中的装置大大增加了铜与铜的表面接触接合面积。 
参见图12，铜与铜的表面接触接合面积的增加因电镀穿透孔尺寸不同而有变化。图12示出了模拟0.010″填铜穿透孔与一般O.001″的电镀孔壁厚度比较的样本模型。同样，参阅以下展示其他计算实例的表格，其更详细地阐述了具有填铜穿透孔的本发明的想象实例，并将这些想象的填铜孔实例与非填铜穿透孔(一般)实例(例如，强调想象实例的好处)相比较。然而，本发明不限于这些想象的实例。 
    表面接触/接合面积比较
根据前面提到的情况，本发明的实施方式不仅提供了更好的直接接合，还将同种(或者基本相同的)电镀材料之间的热膨胀系数(CTE)标准化。即，替代电镀铜罩与其他工业用填孔材料之间具有不同的热膨胀 系数值的情况，根据本发明的实施方式的纯(或者基本纯的)电镀铜罩和镀铜塞之间的热膨胀系数是相同的(或者基本相同的)。 
本发明的实施方式也可以解决下列问题(或者减轻其影响)： 
1.在使用包覆工序的工作中减少导体之间的空间。 
2.电镀罩与填孔材料(导电或者非导电)之间的偶尔分离。这主要是由在烘干固化循环中来自填孔材料的滞留的挥发性有机化合物(VOCs)和/或镀铜罩与使用的填孔填料存在的热膨胀系数差异导致的。这种条件造成填孔塞过度膨胀，形成空心区域导致“罩和填孔分离”，如图13箭头所指。这种情况可能会导致印刷电路板报废。 
3.其他填孔材料的典型收缩盘下表面的特性，通过提供更“平滑”的表面展示，如图14中箭头所指。 
4.无包覆过程的产品上的T形接头的典型分离，如图1和图2所示。 
而且，本发明的实施方式提供了： 
1.增强导热性，因为固态铜塞相对于填孔材料来说是更好的热导体。 
2.改善部分标注的穿透孔的电气连续性接触(在上述的IPC要求范围内)。 
3.具有填铜孔的电镀层的阻抗值不变。这是因为通过本发明的实施方式，可以使铜含量最小化，并能获得更均匀的表面电镀分配。 
4.改进了位于次级外部电镀层与其后的层叠层之间的所有次级层叠结构的介电层厚度。 
5.改进了激光微导孔着陆架。与图15中非导电材料填充孔上的激光微导孔薄表面降落面积相比，当前的想法是改进激光微导孔(图16)表 面降落面积。薄表面降落架(图15)在激光微导孔钻孔时由于激光更容易受到漏气影响(图17)。 
在本发明的一个实施方式中，层叠后制造过程步骤如下： 
1.钻孔； 
2.化学镀铜； 
3.涂覆抗蚀剂(或者施加抗蚀剂)； 
4.穿透孔拍照(光点图形)； 
5.进行滚镀(特殊电镀循环)以电镀封闭穿透孔； 
6.抗蚀剂剥离(或移除抗蚀剂)； 
7.将滚镀图片平面化，与底铜平齐； 
8.清洁/再次化学镀铜，以更好地粘着抗蚀剂； 
9.涂覆抗蚀剂(或者施加抗蚀剂)； 
10.拍照-图像； 
11.电镀-图像； 
12.抗蚀剂剥离(或移除抗蚀剂)； 
13.蚀刻。 
在一个具体实施例中，化学镀铜包括四个基本操作：清洁，活化，加速和沉淀。另外，沉淀后需要进行防锈清洗。 
具体来说，清洗操作从清洁调节剂开始，其设计用于消除有机物，调节具有一个或多个随后用于吸入催化剂的穿透孔的多个电路层(或者一个电路板)。清洁调节剂可以包括一种酸性或碱性溶液。 
活化与加速操作可以通过使用催化剂和两个处理槽进行。也就是说，预浸槽用于活化或者催化剂液的带入保护，通常包括盐酸，还可能包括氯化锡或者氯化钠。活化或者催化剂液包括盐酸、氯化锡和/或氯化钯。正二价锡离子将正二价钯离子还原到单质钯，其沉积在多个具有一个或多个穿透孔的电路层上。其余的正二价锡离子和正四价锡离子被加速剂(也叫后激励剂)有选择地清除。合适的加速剂包括氟硼酸和/或有联氨的硫酸。 
化学镀铜的主要化学成分是氢氧化钠，甲醛，EDTA(或其他螫合剂)和铜盐。在复合反应中，由钯作为催化剂，甲醛将铜离子还原为金属铜。 
在一个实施方式中，滚镀(或电镀)是一种电解铜电镀工艺，以阳离子的导电性和电镀金属(例如铜)和电子的反应为基础。 
在一个实施方式中，铜电镀工艺的过程由四个部分构成： 
1.阴极——电解中的负极，产生负电荷，释放正离子。是被镀物体(例如电路板)。 
2.阳极——电解中的正极，释放负离子，产生正离子。与待镀金属材料相同。 
3.电解液-导电介质，电流流动与物质(例如，酸、碱、盐的水溶液)运动一起。 
4.直流电-从阳极到阴极的电流。 
这里，在电镀过程中，随着直流电从阳极通过电解液，将电镀金属的正离子输送到阴极，然后与阴极产生的负电荷结合，形成金属涂层。金属涂层与阴极接合，从而完成电镀工艺加工过程。 
在本发明的一个实施方式中，参阅图19，印刷电路板有多个电路层以及一个或多个穿透孔，该穿透孔用于连接印刷电路板不同层上的铜图 形，其制造如下：首先将多个电路层彼此层叠以形成电路板，该电路板的两个最外层分别为第一固态铜层和第二固态铜层(层叠)；。在层叠的电路层上钻出一个或多个穿透孔(钻孔)；。将有一个或多个穿透孔的、钻孔的电路层金属化，更确切的说，化学镀铜(化学镀铜)；。然后在电路层的两个最外层涂上涂抗蚀剂(例如光致抗蚀剂)，将电路层上的抗蚀剂定型，使一个或多个穿透孔能够接触到电镀溶液(外层成像)。；然后这时，使用电镀溶液对一个或多个穿透孔使用电镀溶液进行镀铜，以将一个或多个穿透孔电镀封闭(铜滚镀)，更多细节如上所述；。然后去掉或者剥离抗蚀剂；，将镀在电路层最外层上多余的铜平面化。；然后，形成一个或多个导电罩，盖住电路层的一个或者两个最外层上一个或多个填铜穿透孔，形成具有多个电路层并具有一个或多个填铜穿透孔的的印刷电路板。 
本发明的一个实施方式中，首先通过清洁/化学镀铜平面化的电路层，形成导电罩以盖住填铜穿透孔。然后，在具有一个或多个填铜穿透孔的电路层两个最外层上涂覆第二抗蚀剂(例如，第二光致抗蚀剂)。将电路层至少一个最外层的第二抗蚀剂定型，以在填铜穿透孔上显示出导电罩。导电罩在填铜穿透孔上直接镀铜，然后消除或者剥离第二抗蚀剂。然后，蚀刻具有一个或多个填铜穿透孔的多个电路层的一个外层(外层蚀刻)，以便连接电路层不同层上的铜图形，形成具有多个电路层以及具有一个或多个填铜穿透孔的印刷电路板。 
然而，本发明不限于以上描述的方法。作为本发明的另一实施方式的示例，参阅图19，提供了一种制造有多个电路层，并具有至少一个穿透孔的以连接不同电路层中的铜图形的的印刷电路板的制造方法。该方法包括：第一固态铜层和第二固态铜层分别作为层叠结构的最外层；在该层叠的结构上钻出至少一个穿透孔；使具有至少一个穿透孔的电路层 金属化；层叠结构的两个最外层涂上抗蚀剂；将层叠结构最外层的抗蚀剂定型，使至少一个穿透孔能够接触到电镀溶液；利用电镀溶液电解铜镀至少一个穿透孔以将其电镀封闭；移除抗蚀剂，将层叠结构两个最外层多余的镀铜平面化；在层叠结构至少一个或者两个最外层形成导电罩以便盖住填铜的穿透孔。 
虽然通过具体实施例对本发明进行了说明，本领域技术人员知道，本发明不限于已披露的实施方式，相对应的，本发明包括在本发明的精神与保护范围内的各种修改及其等同替代。 

Claims (5)

1.一种制造具有多个电路层、并具有至少一个穿透孔以连接不同电路层上的铜图形的印刷电路板的方法，该方法包括：
在由多个电路层彼此层叠形成的层叠结构上钻出至少一个穿透孔，该由多个电路层彼此层叠形成的层叠结构具有第一固态铜层和第二固态铜层分别作为层叠结构的两个最外层；
将具有至少一个穿透孔的钻孔的电路层化学镀金属化；
在由多个电路层彼此层叠形成的层叠结构的两个最外层施加抗蚀剂；
将由多个电路层彼此层叠形成的层叠结构最外层的抗蚀剂定型，使至少一个穿透孔能够接触到电镀溶液；
利用电镀溶液电解铜镀至少一个穿透孔以将其电镀封闭；电解铜电镀应用于至少一个穿透孔的两端，并且至少一个穿透孔的至少70％的容积填充了铜；
移除抗蚀剂；
将由多个电路层彼此层叠形成的层叠结构的两个最外层多余的镀铜平面化；和
在由多个电路层彼此层叠形成的层叠结构的至少一个最外层形成导电罩以便盖住填铜的穿透孔，
其中，导电罩的形成包括：
清洁具有填铜穿透孔的平面化的电路层；
在具有填铜穿透孔的由多个电路层彼此层叠形成的层叠结构的最外层施加第二抗蚀剂；
将由多个电路层彼此层叠形成的层叠结构的至少一个最外层上的第二抗蚀剂定型以便在填铜穿透孔上显示出导电罩；
在填铜穿透孔上直接镀铜以形成导电罩；
移除第二抗蚀剂；和
对由多个电路层彼此层叠形成的层叠结构至少一个最外层进行蚀刻以形成电路板。
2.如权利要求1所述的方法，其特征在于，至少一个穿透孔是通过机械钻孔形成的。
3.如权利要求1所述的方法，其特征在于，包括利用电镀溶液滚镀至少一个穿透孔以将至少一个穿透孔电镀封闭。
4.如权利要求1所述的方法，其特征在于，利用电镀溶液铜电镀至少一个穿透孔以将至少一个穿透孔电镀封闭，包括提高至少一个穿透孔的热性能。
5.如权利要求1所述的方法，其特征在于，在钻孔前多个电路层彼此层叠以形成层叠结构。
CN200880005688.5A 2007-02-20 2008-02-20 具有填铜穿透孔的多层印刷线路板 Active CN101641461B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US90254507P 2007-02-20 2007-02-20
US60/902,545 2007-02-20
PCT/US2008/002265 WO2008112068A1 (en) 2007-02-20 2008-02-20 Multilayer printed wiring boards with copper filled through-holes

Publications (2)

Publication Number Publication Date
CN101641461A CN101641461A (zh) 2010-02-03
CN101641461B true CN101641461B (zh) 2012-03-14

Family

ID=39705672

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200880005688.5A Active CN101641461B (zh) 2007-02-20 2008-02-20 具有填铜穿透孔的多层印刷线路板

Country Status (5)

Country Link
US (2) US8250751B2 (zh)
EP (2) EP2416635A1 (zh)
CN (1) CN101641461B (zh)
AT (1) ATE538629T1 (zh)
WO (1) WO2008112068A1 (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9913382B2 (en) * 2015-04-23 2018-03-06 Viasystems Technologies Corp. L.L.C. Method for anchoring a conductive cap on a filled via in a printed circuit board and printed circuit board with an anchored conductive cap
TWI711355B (zh) 2019-12-10 2020-11-21 欣興電子股份有限公司 電路板及其製造方法
CN113660787B (zh) * 2021-06-28 2023-08-25 广德博亚新星电子科技有限公司 一种能够使高频板侧面铜与基材齐平的制作方法、生产线及高频板

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5830374A (en) * 1996-09-05 1998-11-03 International Business Machines Corporation Method for producing multi-layer circuit board and resulting article of manufacture

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5319159A (en) * 1992-12-15 1994-06-07 Sony Corporation Double-sided printed wiring board and method of manufacture thereof
US6141870A (en) * 1997-08-04 2000-11-07 Peter K. Trzyna Method for making electrical device
US6598291B2 (en) * 1998-03-20 2003-07-29 Viasystems, Inc. Via connector and method of making same
US6242078B1 (en) * 1998-07-28 2001-06-05 Isola Laminate Systems Corp. High density printed circuit substrate and method of fabrication
MY144574A (en) * 1998-09-14 2011-10-14 Ibiden Co Ltd Printed circuit board and method for its production
US6409930B1 (en) * 1999-11-01 2002-06-25 Bmc Industries, Inc. Lamination of circuit sub-elements while assuring registration
JP2001267726A (ja) * 2000-03-22 2001-09-28 Toyota Autom Loom Works Ltd 配線基板の電解メッキ方法及び配線基板の電解メッキ装置
US6585904B2 (en) * 2001-02-15 2003-07-01 Peter Kukanskis Method for the manufacture of printed circuit boards with plated resistors
US20040099441A1 (en) * 2001-04-24 2004-05-27 Akira Ichiryu Printed circuit board,its manufacturing method and csp manufacturing method
JP3910387B2 (ja) * 2001-08-24 2007-04-25 新光電気工業株式会社 半導体パッケージ及びその製造方法並びに半導体装置
US7083901B2 (en) * 2002-10-01 2006-08-01 International Business Machines Corporation Joining member for Z-interconnect in electronic devices without conductive paste
KR20040104144A (ko) * 2003-06-03 2004-12-10 삼성전기주식회사 솔더 레지스트 패턴 형성 방법
TWI335195B (en) * 2003-12-16 2010-12-21 Ngk Spark Plug Co Multilayer wiring board
KR100632560B1 (ko) * 2004-08-05 2006-10-09 삼성전기주식회사 병렬적 인쇄회로기판 제조 방법
KR100632552B1 (ko) * 2004-12-30 2006-10-11 삼성전기주식회사 내부 비아홀의 필 도금 구조 및 그 제조 방법
US7834273B2 (en) * 2005-07-07 2010-11-16 Ibiden Co., Ltd. Multilayer printed wiring board
JP4671829B2 (ja) * 2005-09-30 2011-04-20 富士通株式会社 インターポーザ及び電子装置の製造方法
JP2007134364A (ja) * 2005-11-08 2007-05-31 Hitachi Cable Ltd 多層配線基板の製造方法及び多層配線基板並びにそれを用いた電子装置

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5830374A (en) * 1996-09-05 1998-11-03 International Business Machines Corporation Method for producing multi-layer circuit board and resulting article of manufacture

Also Published As

Publication number Publication date
EP2113038B1 (en) 2011-12-21
WO2008112068A1 (en) 2008-09-18
EP2113038A1 (en) 2009-11-04
US8250751B2 (en) 2012-08-28
CN101641461A (zh) 2010-02-03
ATE538629T1 (de) 2012-01-15
US20130220675A1 (en) 2013-08-29
US20080196935A1 (en) 2008-08-21
EP2416635A1 (en) 2012-02-08
EP2113038A4 (en) 2010-06-09

Similar Documents

Publication Publication Date Title
US8510941B2 (en) Methods of manufacturing a printed wiring board having copper wrap plated hole
CN1798485B (zh) 多层印刷电路板及其制造方法
TW200524502A (en) Method of providing printed circuit board with conductive holes and board resulting therefrom
EP1806959A1 (en) Method of making a circuitized substrate
CN103687344A (zh) 电路板制作方法
US10064292B2 (en) Recessed cavity in printed circuit board protected by LPI
JP2010232249A (ja) 多層プリント配線板とその製造方法
JP2009158615A (ja) 多層プリント基板およびその製造方法
CN101641461B (zh) 具有填铜穿透孔的多层印刷线路板
JPH1117341A (ja) 多層プリント配線板
JP5022750B2 (ja) 多層プリント配線板
JP4606018B2 (ja) プリント配線板の製造方法
CN105191512A (zh) 印刷电路板及其制造方法
JP5170874B2 (ja) 多層プリント基板およびその製造方法
JP4302045B2 (ja) 多層フレキシブル回路配線基板及びその製造方法
KR20000010059A (ko) 다층인쇄회로기판의 제조방법
JP2005032739A (ja) 電子部品埋込み用の窪みを備える多層プリント配線板及びその製造方法
JP5312831B2 (ja) プリント配線板の製造方法
JP2003188532A (ja) プリント配線板の製造方法およびそれを用いて製造されたプリント配線板
JPH05259600A (ja) 配線板およびその製造法
JP5158854B2 (ja) 多層プリント基板およびその製造方法
JP2009141298A (ja) 多層配線板及びその製造方法
CN113543465A (zh) 多层电路板及其制作方法
JPH0573360B2 (zh)
JPS6347158B2 (zh)

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant