KR20040104144A - 솔더 레지스트 패턴 형성 방법 - Google Patents

솔더 레지스트 패턴 형성 방법 Download PDF

Info

Publication number
KR20040104144A
KR20040104144A KR1020030035652A KR20030035652A KR20040104144A KR 20040104144 A KR20040104144 A KR 20040104144A KR 1020030035652 A KR1020030035652 A KR 1020030035652A KR 20030035652 A KR20030035652 A KR 20030035652A KR 20040104144 A KR20040104144 A KR 20040104144A
Authority
KR
South Korea
Prior art keywords
solder resist
printed circuit
circuit board
thermosetting film
film
Prior art date
Application number
KR1020030035652A
Other languages
English (en)
Inventor
목지수
강장규
남창현
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020030035652A priority Critical patent/KR20040104144A/ko
Priority to US10/677,182 priority patent/US7435352B2/en
Priority to JP2003348628A priority patent/JP2004363542A/ja
Priority to CNB200310101253XA priority patent/CN100525588C/zh
Publication of KR20040104144A publication Critical patent/KR20040104144A/ko

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/02—Details related to mechanical or acoustic processing, e.g. drilling, punching, cutting, using ultrasound
    • H05K2203/0257—Brushing, e.g. cleaning the conductive pattern by brushing or wiping
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0017—Etching of the substrate by chemical or physical means
    • H05K3/0026—Etching of the substrate by chemical or physical means by laser ablation
    • H05K3/0032—Etching of the substrate by chemical or physical means by laser ablation of organic insulating material
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/38—Improvement of the adhesion between the insulating substrate and the metal
    • H05K3/382—Improvement of the adhesion between the insulating substrate and the metal by special treatment of the metal
    • H05K3/383—Improvement of the adhesion between the insulating substrate and the metal by special treatment of the metal by microetching
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4614—Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4652—Adding a circuit layer by laminating a metal foil or a preformed metal foil pattern
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49128—Assembling formed circuit to base
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y10T29/49165—Manufacturing circuit on or in base by forming conductive walled aperture in base

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Non-Metallic Protective Coatings For Printed Circuits (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

본 발명은 종래의 솔더 레지스트 인쇄 공정을 대체할 수 있는 레이저 증착 가공에 의한 솔더 레지스트 패턴 형성 방법에 관한 것으로서, 반경화 상태의 열경화성 필름을 기판의 양면에 적층하는 단계; 및 솔더 마스크 패턴에 따라 상기 적층된 열경화성 필름을 레이저 어블레이션(ablation) 가공하는 단계를 포함하는 것을 특징으로 한다.

Description

솔더 레지스트 패턴 형성 방법{Method of forming solder resist pattern}
본 발명은 인쇄회로기판 제조 공정 중 솔더 레지스트 인쇄 과정에 관한 것으로서, 열 경화성 필름을 기판의 양면에 적층하고, 솔더 마스크를 따라 레이저로 상기 열 경화성 필름을 선택적으로 제거함으로써 솔더 레지스트 패턴을 형성하는 기술에 관한 것이다.
레지스트라는 용어는 PCB 제조 공정에서 '어떤 처리나 반응이 미치지 않도록 보호하는 피막'의 의미로 사용된다. '부식 레지스트'는 부식에 대한 보호막으로, 약품 처리 시에 남기고 싶은 도체부분을 보호하는 역할을 수행한다. 마찬가지로, '도금 레지스트'는 특정한 영역이 도금되지 않도록 보호하는 피막을 말한다.
솔더는 '납땜'을 말한다. 따라서, 솔더 레지스트란 배선 패턴을 덮어 부품의 실장 시에 이루어지는 납땜에 의해 원하지 않는 접속이 일어나지 않도록 하는 피막을 의미한다. 솔더 레지스트는 PCB 기판 표면의 회로를 보호하는 보호재 및 외층에 회로간의 절연성을 부여하는 역할도 담당하며 일반적으로 도료형태로 되어 있다.
배선 패턴은 기판에 입혀진 동박을 부식하여 만들어지므로 원리적으로는 절연 피복이 없는 나선이라고 할 수 있다. PCB가 고 밀도화 함에 따라 배선간의 간격이 더욱 좁아지고 있으며, 이는 피복이 없는 전기선을 사용하는 것과 마찬가지로 배선간의 단락, 오접속의 문제가 발생되는 원인이 된다. 특히 전자부품을 PCB 상에 실장할 때 PCB 표면이 녹은 잡티에 노출되며, 이 때 원하지 않는 접속(solder bridge)이 생길 수 있다. 이는 전자기기가 정상적으로 동작하지 못하게 하는 중대한 결함으로 이어지게 된다.
이러한 불량을 방지하기 위하여 나선인 배선을 피복할 목적으로 부품의 납땜에 필요한 랜드(land: 부품이 실장될 부분) 주변을 제외한 다른 부분을 차폐(masking)하는 피막을 솔더 레지스트라 한다. 솔더 레지스트는 차폐의 의미를 적용하여 솔더 마스크(solder mask)라고도 한다. 솔더 레지스트를 필요한 부위에 도포하는 과정을 일반적으로 '인쇄 공정'이라 한다.
도1은 통상적인 기판에 솔더 레지스트가 도포된 상태를 나타낸 것이다. 통상적으로 인쇄회로기판 상의 회로 패턴은 매우 복잡하지만, 설명을 위해 간략히 도시하였다.
여러 단계를 거쳐 인쇄회로기판이 제조된 후에, 회로 패턴의 오픈이나 단락을 방지하기 위해, 회로 패턴부(11)를 제외한 영역(12)이 솔더 레지스트로 피복된다.
솔더 레지스트용의 감광성 레지스트 잉크를 포토 솔더 레지스트(Photo solder resist)라 하고, 일반적으로는 "PSR"이라 통칭한다. PSR은 녹색이 많으며, 땜납의 용해 온도에서도 충분히 견디는 내열성 수지로 만들어진다.
PSR은 자외선(UV) 및 열에 의해 경화된다.
종래에 회로 패턴의 형성까지 완료된 기판 상의 필요한 부분에 솔더 레지스트 인쇄 방법은, 비아홀의 매립, PSR의 도포, PSR의 가경화, PSR의 최종 경화 순으로 진행된다.
PCB에서 부품이 삽입되지 않는 단순 비아홀들은 내벽의 산화를 방지하고 부품삽입 시 기판의 취급을 용이하게 하기 위하여 PSR로 매립한다. 매립 작업은 비아홀의 규격과 위치에 따른 패턴이 인쇄된 매립용 제판에 의한 스크린 인쇄법으로 수행한다. 매립이 완료된 기판은 홀 속의 잉크가 흘러내리는 것을 방지하기 위하여 수직 방향으로 세워 건조한다. 스크린 인쇄법에 의한 매립 이외에도 사진법으로도 실현이 가능하다.
비아홀을 매립한 후에는, PSR을 전면에 도포한다. 도포 후에는 초벌 건조를 실시하여 작업 중에 도포된 잉크 막이 손상되지 않도록 한다. 도포 방법에는 스크린 인쇄법, 롤러 코팅 법, 커튼 코팅 법 등이 있다.
스크린 인쇄법은 제판을 이용하여 솔더 레지스트 패턴을 직접 인쇄하는 방법으로서, 노광과 현상을 거쳐 솔더 레지스트 패턴을 형성한다.
롤러 코팅 법에서는 스크린 인쇄법에 사용되는 것보다 점도가 낮은 PSR을 고무로 된 롤러에 얇게 발라 기판에 코팅한다. 이 방법은 기판에 따라 코팅되는 레지스트의 두께를 조절할 수 없고, 균일한 코팅이 어려운 단점이 있고, 이광성의 문제가 있다.
이광성의 문제란 양면 노광시에 반투명한 기판을 통해 반대편의 빛이 투과하여 이미지가 흐려지는 노광의 불량현상을 말한다. 다른 용어로 '이면 노광'이라고도 한다.
커튼 코팅 법은 롤러 코팅에 사용되는 것보다 더 점도가 낮은 PSR을 사용한다. 이 방법은 PSR을 슬릿을 통하여 내보내어 커튼 형태의 막을 만들고, 이때 기판을 통과시켜 코팅하는 방식이다.
이 방식은 매우 균일한 코팅 품질을 얻을 수 있으며, 기판의 크기에 제한없이 적용할 수 있다는 특징이 있지만, 원가가 비싸고 이광성의 문제가 있다.
스프레이 코팅은 레지스트 잉크를 분무하여 코팅하는 방식으로서 코팅막의 두께를 조절하기 쉽다. 원가가 비싸고 이광성의 문제가 있다.
PSR 도포 후에는, 솔더 레지스트 패턴이 출력된 아트워크 필름을 밀착하여 노광 및 현상을 행하여 패턴을 형성한다.
그리고 나서, PSR에 포함되어 있는 수지를 경화시키게 되는데, 경화가 부족하면 후속 공정에서 PSR 레지스트 막이 들뜨는 불량이 발생할 수 있다. PSR은 전술한 바와 같이, 열경화형, UV 경화형, 열 + UV 복합 경화형 등이 있다.
도2는 종래의 솔더 레지스트 인쇄 공정 중 하나의 예로서 FC-BGA(Flip Chip Ball Grid Array) 방식 패키지용 기판의 솔더 레지스트 인쇄 공정을 나타낸 흐름도이다. 도2에 도시된 처리 공정에서, 기판은 다층 인쇄회로기판에 대한 것이고, 솔더 레지스트로서 UV 경화성 PSR을 사용한다.
(S201)에서, PSR과 기판의 밀착력을 부여하기 위해 전처리로서 기판 양 표면에 정면처리(scrubbing)를 행한다.
(S202)에서, PSR을 도포하면, 기판은 웨트(wet) 상태가 된다. 포토 솔더 레지스트를 도포하는 방법으로는 스크린 인쇄법, 롤러 코팅법, 커튼 코팅법, 스프레이 코팅법 등이 있다.
(S203)에서, 1차 가건조를 행하고, (S204)에서 2차 PSR을 인쇄하고, (S205)에서 2차 가건조를 행한다. 그리고 나서, (S206)에서 노광성 향상을 위해 PET 수지를 적층한다. 단계(S206)은 생략될 수도 있다. (S207)에서, 기판을 자외선에 노광시켜 필름을 경화시키고, (S208)에서 현상한다.
(S209)에서 크로스 링크(cross link) 반응을 촉진하기 위한 후노광 처리를 실시하고, (S210)에서, 솔벤트(solvent) 성분등을 제거하기 위한 최종 건조 공정을 실시한다.
이와 같은 공정들을 거쳐 솔더 레지스트 인쇄 공정이 수행된다.
한편, 전술한 바와 같이, 종래의 솔더 레지스트 인쇄 공정에는 많은 단계의 공정이 요한다.
또한, 종래의 솔더 레지스트 인쇄 공정에서는, 습식 잉크의 사용으로 인쇄시 이물질이 유입되기 쉽다.
종래의 감광성 솔더 레지스트 잉크를 사용하는 공정에서는 노광 작업 과정에서 이물질이 유입되어 필요한 부분의 솔더 레지스트가 제거되는 결함이 다수 존재한다.
또한, 종래의 방법에 따르면 건조 작업시에 건조 조건이 맞지 않을 경우 인쇄되는 솔더 레지스트의 색상이 불균일하게 되는 문제점도 있다.
본 발명은 전술한 바와 같은 종래의 솔더 레지스트 인쇄 공정을 대체할 수 있는 솔더 레지스트 형성 방법을 제공하는 것을 목적으로 한다.
또한, 본 발명은 다층 인쇄회로기판에 있어서 종래의 솔더 레지스트 인쇄 공정보다 간단하고 시간 및 비용면에서도 보다 효율적인 솔더 레지스트 패턴 형성 방법을 제공하는 것을 목적으로 한다.
또한, 본 발명은 병렬적 제조 방법으로 제조된 다층 인쇄회로기판에 있어서 종래의 솔더 레지스트 인쇄 공정보다 간단하고 시간 및 비용면에서도 보다 효율적인 솔더 레지스트 패턴 형성 방법을 제공하는 것을 목적으로 한다.
도1은 통상적인 인쇄회로기판에 솔더 레지스트가 도포된 상태를 나타내는 도면이다.
도2는 종래의 솔더 레지스트 인쇄 공정을 나타낸다.
도3는 본 발명에 따른 솔더 레지스트 패턴 형성 공정의 흐름도이다.
도4a 내지 도4c는 본 발명에 따른 솔더 레지스트 패턴 형성 공정을 나타낸다.
도5a 내지 도5o는 본 발명의 일 실시예에 따라, 빌드업 제조 방식에 의해 제제조된 MLB의 솔더 레지스트 패턴 형성 공정을 나타낸다.
도6a 내지 6f는 병렬적 인쇄회로기판 제조 방법에 있어서, 회로층의 형성 방법을 나타낸다.
도7a 내지 7d는 병렬적 인쇄회로기판 제조 방법에 있어서, 절연층의 형성 방법을 나타낸다.
도8은 병렬적 인쇄회로기판 제조 방법에 있어서, 형성된 회로층 및 절연층이 적층을 위해 배열된 상태이다.
도9는 본 발명의 또다른 실시예에 따라 병렬적 제조 방법에 따라 완성된 6층 인쇄회로기판의 솔더 레지스트 패턴 형성 공정을 나타낸다.
※도면의 주요 부분에 대한 설명
(401) : 기판 (402) : 솔더 레지스트
(403) : 레이저
본 발명에 따른 솔더 레지스트 패턴 형성 방법은,
양면 인쇄회로기판의 양면을 전처리하는 단계, 반경화 상태의 열경화성 필름을 기판의 양면에 적층하는 단계, 및 기 설계된 솔더 레지스트 마스크 패턴에 따라 상기 적층된 열경화성 필름을 레이저로 선택적으로 제거하는 단계를 포함하는 것을 특징으로 한다.
바람직하게는, 본 발명에 따른 솔더 레지스트 패턴 형성 방법에서, 상기 전처리는 정면처리(scrubbing)를 포함하는 것을 특징으로 한다.
보다 바람직하게는, 본 발명에 따른 솔더 레지스트 패턴 형성 방법은, 상기 열경화성 필름을 적층하는 단계 이후에, 상기 반경화 상태의 열경화성 필름을 경화시키는 단계를 더 포함하는 것을 특징으로 한다.
본 발명의 일 실시예에 따른 솔더 레지스트 패턴 형성 방법은, 다층 인쇄회로기판의 다수의 층 중 외부에 노출될 면을 전처리하는 단계, 상기 전처리된 면에 열경화성 필름을 적층하는 단계, 및 솔더 레지스트 마스크 패턴에 따라 상기 적층된 열경화성 필름을 레이저로 선택적으로 제거하는 단계를 포함하는 것을 특징으로 한다.
바람직하게는, 본 발명의 일 실시예에 따른 솔더 레지스트 패턴 형성 방법에서, 상기 전처리는 정면처리를 포함하는 것을 특징으로 한다.
보다 바람직하게는, 본 발명의 일 실시예에 따른 솔더 레지스트 패턴 형성 방법은, 상기 열경화성 필름을 적층하는 단계 이후에, 상기 반경화 상태의 열경화성 필름을 경화시키는 단계를 더 포함하는 것을 특징으로 한다.
본 발명의 또다른 실시예에 따른 솔더 레지스트 패턴 형성 방법은, 일괄 적층 방식 다층 인쇄회로기판 제조 방법으로 제조된 다층 인쇄회로기판의 외부에 노출될 면을 전처리하는 단계, 상기 전처리된 면에 형성될 면에 열 경화성 필름을 적층하는 단계, 및 솔더 레지스트 마스크 패턴에 따라 상기 적층된 열경화성 필름을 레이저로 선택적으로 제거하는 단계를 포함하는 것을 특징으로 한다.
바람직하게는, 본 발명의 또다른 실시예에 따른 솔더 레지스트 패턴 형성 방법에서, 상기 전처리는 정면처리를 포함하는 것을 특징으로 한다.
보다 바람직하게는, 본 발명의 또다른 실시예에 따른 솔더 레지스트 패턴 형성 방법은, 상기 열경화성 필름을 적층하는 단계 이후에, 상기 반경화 상태의 열경화성 필름을 경화시키는 단계를 더 포함하는 것을 특징으로 한다.
이하 도면을 참조하여, 본 발명을 보다 상세히 설명한다.
도3에는 본 발명에 따른 솔더 레지스트 패턴 형성 방법을 나타내는 흐름도가 도시되어 있다.
(S301)에서, 전처리로서 절연성의 열 경화성 솔더 레지스트 막과 기판과의 밀착력을 부여하기 위한 정면처리(scrubbing)를 실시한다.
기판 상에 지문이나 기름, 먼지 등이 묻어 있는 경우에는 인쇄 공정에서 솔더 레지스트 잉크가 완전히 밀착되지 않아 밀착력 문제가 발생하는 원인이 된다. 또한, 도금 공정에서도 도금두께가 불균일하게 되어 이 역시 배선의 끊어짐과 단락의 문제로 이어지게 된다. 이와 같은 불량을 방지하기 이하여 기판의 표면을 세정하는 작업을 정면(scrubbing)이라 한다. 정면처리의 또다른 목적은 라미네이션을 위해 기판 표면에 거칠기를 부여하는 것이다.
정면 처리 방법에는 화학 약품으로 기판의 표면을 세정하는 화학적인 방법, 약품처리 없이 연마용 브러시를 사용하는 기계적인 방법 및 화학적인 방법과 기계적인 방법을 혼용한 방법이 있으나, 이중 최근에 가장 많이 사용하는 방법은 화학적인 방법과 기계적인 방법을 혼용한 방법으로서, 그 중에서도 산처리를 행하여 산화물과 지문, 유지분 등을 제거한 후 브러시 정면처리로 표면에 거칠기를 부여하는 방식이 가장 많이 사용된다.
좀더 상세히 살펴보면, 화학적인 정면 처리에는 화학 약품으로 동박의 표면을 세정하고 거칠기를 부여하는 방법으로서, 소프트 에칭 방식, 화학세정 방식, 산처리 방식 등이 있다.
소프트 에칭 방식은 H2O2와 H2SO4으로 이루어진 소프트 에칭액을 이용하여 정면처리를 행하는 것이다. 이 방식은 세정효과는 뛰어 나지만 거칠기의 균일도가 떨어지는 단점이 있다. Na2SO4와 H2SO4로 만든 소프트 에칭액을 이용하면 균일한 표면처리가 가능하나 정면처리의 효과가 유지되는 시간이 짧은 단점이 있다.
화학세정 방식은 산세처리 후에 위의 소프트 에칭을 행하는 방식이다.
산처리 방식은 5-10%의 황산에 의해 정면처리를 행하는 방식이다.
기계적인 정면 처리 방식은, 약품 처리는 하지 않고 거의 연마용 브러시를 사용하여 정면처리를 하는 것으로서, 여기에는 브러시 방식, 연마입자 방식, 제트 스크럽 방식 등이 있다.
브러시 방식은 여러 가지 형태의 브러시를 이용하여 기판의 표면을 세정하고 거칠기를 부여하는 방식이고, 연마입자 방식은 연마입자를 기판 상에 분사(spray) 하면서 나일론 재질의 브러시로 연마하는 방식이며, 제트 스크럽 방식은 브러시는 사용하지 않고 알루미늄 옥사이드(Al2O3)와 같은 연마입자를 고압으로 분사하여 표면을 처리하는 방식이다.
거칠기의 균일도는 제트 스크럽 방식이 가장 우수하고, 표면의 세정 효과는 연마 입자 방식이 가장 우수하다.
혼용방식의 정면처리는 기계적인 방법과 화학적인 방법을 혼용하여 정면처리를 행하는 방식으로서, 브러시 + 소프트 에칭 방식, 소프트 에칭 + 브러시 방식, 산처리 + 브러시 방식 등이 있다.
브러시 + 소프트 에칭 방식은 브러시에 의한 정면처리를 행한 이후에 약품에 의한 처리를 추가함으로써 거칠기의 균일도를 높이고, 보다 부드럽게 하는 효과를 얻지만, 라미네이션 공정에서 드라이 필름의 밀착력이 저하되는 단점이 있다. 또한, 소프트 에칭 + 브러시 방식은 약품에 의한 정면처리를 먼저 행하여 동박에 거칠기를 만들고, 약품 처리로 인한 오염 등을 브러시로 제거하는 방식이다. 산처리 + 브러시 방식은 가장 많이 사용되는 방법으로서, 산처리를 행하여 산화물과 지문, 유지분 등을 제거한 후 브러시 정면으로 표면에 거칠기를 부여한다.
이와 같은 정면 처리 후에는 동박적층판에 잔류하고 있는 각종 약품이나 연마제 등의 오염을 물로 세정하는 수세 공정을 행하는 것이 통상적이다. 수세가 완료된 기판은 수세 장치에 부속되어 있는 건조부분에서 완전히 건조된다. 한편, 에어 나이프를 대신하여 물 제거용 롤러가 사용되기도 한다. 물 제거용 롤러는 PVA(폴리 비닐알콜)를 원료로 한 친수성의 다공질 탄성체로 만든 것이 많이 쓰인다.
정면 처리에는 브러시의 압력, 브러시의 종류 및 형태, 컨베이어의 속도, 약품의 농도 등이 중요한 요소로서 작용한다.
(S302)에서, 열 경화성 솔더 레지스트 막을 라미네이션(적층)한다.
그리고 나서, (S303)에서 최종 건조를 실시하고, (S304)에서 레이저에 의해 열경화성 막 중 외부에 노출될 부분만 솔더 레지스트 패턴에 따라 선택적으로 제거한다.
도4a 내지 도4c에는 양면 인쇄회로기판에 있어서 본 발명에 따른 솔더 레지스트 패턴 형성 방법이 도시되어 있다.
도4a는 설계된 회로 패턴의 형성이 완료된 양면 PCB(401)이다.
양면 PCB(401)에 전처리로서 전술한 바와 같은 정면 처리를 행한다.
도4b에서, 절연성의 열경화성의 솔더 레지스트막(402)을 기판의 양면 전체에 도포하고, 도4c에서 솔더 레지스트 패턴을 따라 솔더 레지스트를 레이저로 선택적으로 제거한다.
이때 레이저 가공은 전술한 회로층의 비아홀 가공시에 사용되는 레이저 가공 설비를 그대로 이용할 수 있으며, YAG(Yttrium Aluminum Garnet) 레이저, 엑시머 레이저 및 CO2 레이저 중 어느 것을 사용해도 무방하다.
한편, 다층 인쇄회로기판 즉, MLB 제조하는 방법으로는 소위 한층씩 쌓아 올리는 빌드업 방식과 복수의 층 중 회로층과 절연층를 별도의 공정으로 병렬적으로 제조한 뒤 이를 교대로 배치한 후 프레스로 압착하여 제조하는 소위 일괄적층 또는 병렬적 제조 방식이 있다.
본 발명의 일 실시예에 따라, 소위 빌드업 방식에 따라 제조된 다층 인쇄회로기판의 솔더 레지스트 인쇄 방법을 제공한다.
도5a 내지 5o에는 빌드업(build-up) 방식에 따른 6층짜리 MLB의 제조 방법이 도시되어 있다. 빌드업 방식이라 함은 말 그대로 먼저 내층을 형성하고, 그 위에 추가적으로 외층들을 한층씩 쌓아나가는 방식의 제조 방법을 말한다.
도5a는 가공되기 전의 동박 적층판(CCL;Copper Clad Laminate)(501)의 단면도이다. 절연층(503)에 동박(502)이 입혀져 있다. 동박 적층판이라 함은 일반적으로 인쇄회로기판의 제조되는 원판으로서 절연층에 얇게 구리를 입힌 얇은 적층판을 말한다.
동박 적층판의 종류에는 그 용도에 따라, 유리/에폭시 동박적층판, 내열수지 동박적층판, 종이/페놀 동박적층판, 고주파용 동박적층판, 플렉시블 동박적층판(폴리이미드 필름) 및 복합 동박적층판 등 여러 가지가 있으나, 양면 PCB 및 다층 PCB 제작에는 주로 유리/에폭시 동박 적층판이 사용된다.
유리/에폭시 동박적층판은 유리 섬유에 에폭시 수지(Epoxy Resin:수지와 경화제의 배합물)을 침투시킨 보강기재와 동박으로 만들어진다. 유리/에폭시 동박적층판은 보강기재에 따라 구분되는데, 일반적으로 FR-1∼FR-5와 같이 NEMA(National Electrical Manufacturers Association: 국제전기공업협회)에서 정한 규격에 의해 보강기재와 내열성에 따른 등급이 정해져 있다. 이들 등급 중에서, FR-4가 가장 많이 사용되고 있으나, 최근에는 수지의 Tg(유리전이 온도) 특성 등을 향상시킨 FR-5의 수요도 증가하고 있다.
도5b에서, 동박적층판(501)에 드릴링 가공에 의해 층간 접속을 위한 비아홀(504)을 형성한다.
도5c에서, 무전해 동도금 및 전해 동도금을 행한다. 이때, 무전해 동도금을 먼저 행하고 그 다음 전해 동도금을 행한다. 전해 동도금에 앞서 무전해 동도금을 실시하는 이유는 절연층 위에서는 전기가 필요한 전해 동도금을 실시할 수 없기 때문이다. 즉, 전해 동도금에 필요한 도전성 막을 형성시켜주기 위해서 그 전처리로서 얇게 무전해 동도금을 한다. 무전해 동도금은 처리가 어렵고 경제적이지 못한 단점이 있기 때문에, 회로 패턴의 도전성 부분은 전해 동도금으로 형성하는 것이바람직하다.
그리고 나서, 비아홀(504)의 내벽에 형성된 무전해 및 전해 동도금층(505)을 보호하기 위해 페이스트(506)를 충진한다. 페이스트는 절연성의 잉크재질을 사용하는 것이 일반적이나, 인쇄회로기판의 사용 목적에 따라 도전성 페이스트도 사용될 수 있다. 도전성 페이스트는 주성분이 Cu, Ag, Au, Sn, Pb 등의 금속을 단독 또는 합금 형식으로 유기 접착제와 함께 혼합한 것이다. 그러나, 이와 같은 페이스트 충진 과정은 MLB의 제조 목적에 따라 생략될 수 있다.
도5c에는, 설명을 위해 무전해 동도금 층 및 전해 동도금층(505)이 구별되지 않고 하나의 층으로 도시되어 있다.
그리고 나서, 도5d에서, 내층 회로의 회로 패턴 형성을 위한 에칭 레지스트(507)의 패턴을 형성한다.
레지스트 패턴을 형성하기 위해서는 아트워크 필름에 인쇄된 회로 패턴을 기판 상에 전사하여야 한다. 전사하는 방법에는 여러 가지 방법이 있으나, 가장 흔히 사용되는 방법으로는 감광성의 드라이 필름을 사용하여 자외선에 의해 아트 워크 필름에 인쇄된 회로 패턴을 드라이 필름으로 전사하는 방식이다. 최근에는 드라이 필름 대신에 LPR(Liquid Photo Resist)을 사용하기도 한다.
회로 패턴이 전사된 드라이 필름 또는 LPR은 에칭 레지스트(507)로서 역할을 하게 되고, 기판에 에칭을 실시한 후 에칭 레지스트를 제거하면, 도5e에 도시된 바와 같은 회로 패턴이 형성된다.
회로 패턴을 형성하고 나면, 여기에 내층 회로가 제대로 형성되었는가를 검사하기 위해 AOI(Automatic Optical Inspection)등의 방법으로 회로의 외관을 검사하고, 흑화(Black Oxide) 처리 등의 표면처리를 행한다.
AOI(Automatic Optical Inspection)는 자동으로 PCB의 외관을 검사하는 장치이다. 이 장치는 영상 센서와 컴퓨터의 패턴 인식 기술을 이용하여 기판의 외관상태를 자동으로 검사한다. 영상센서로 검사대상 회로의 패턴정보를 읽어 들인 후 이를 기준데이터와 비교하여 불량을 판독한다.
AOI 검사를 이용하면, 랜드(PCB의 부품이 실장될 부분)의 에뉼러 링(Annular ring)의 최소치 및 전원의 접지 상태까지 검사할 수 있다. 또한, 배선패턴의 폭을 측정할 수 있고 홀의 누락도 검사할 수 있다. 다만 홀 내부의 상태를 검사하는 것은 불가능하다.
흑화처리는 배선패턴이 형성된 내층을 외층과 접착시키기 전에 접착력 및 내열성의 강화를 위해 행하는 공정이다.
도5f에서, 기판의 양면에 RCC(Resin Coated Copper)를 적층한다. RCC는 수지층(508)의 한쪽 면에만 동박층(509)이 형성된 기판으로서, 수지층(508)은 회로층 간의 절연체 역할을 한다.
도5g에서, 내층과 외층간의 접기 접속 역할을 하는 블라인드 비아홀(510)을 가공한다. 이 블라인드 비아홀은 기계적 드릴링을 사용할 수도 있으나, 관통홀을 가공할 때보다 정밀한 가공을 요하므로 YAG 레이저나 CO2레이저를 이용하는 것이 바람직하다. YAG 레이저는 동박층 및 절연층 모두를 가공할 수 있는 레이저이고,CO2레이저는 절연층만 가공할 수 있는 레이저이다.
그리고 나서, 도5h에서, 도금 공정에 의해 외층(511)을 적층한다.
도5i에서, 적층한 외층(511)에 전술한 내층의 회로 패턴 형성 방법과 동일한 방법을 사용하여 외층에 회로 패턴을 형성한다. 그리고 나서, 내층 회로 패턴을 형성한 후와 마찬가지로, 다시 회로 검사 및 표면 처리를 행한다.
도5j에서, 기판의 양면에 추가적인 외층 적층을 위한 RCC를 적층한다. 이 RCC는 역시 수지층(512) 및 한쪽 면에 동박층(513)을 포함하고, 수지층(512)은 다른 회로층과의 절연체 역할을 한다.
도5k에서, 전술한 바와 같은 레이저 드릴링에 의해 원래 외층과 추가 외층간의 접속을 위한 블라인드 비아홀(514)을 가공한다.
도5l에서, 도금 공정에 의해 추가적인 외층(515)을 적층한다.
도5m에서, 추가된 외층에 전술한 방법에 따라 회로 패턴을 형성하고, 회로 검사 및 표면 처리를 실시한다.
그리고 나서, 도5n에서, 도5m의 외부에 노출되는 부분(515 또는 512)에 정면처리 등 필요한 전처리를 수행한뒤, 솔더 레지스트(516)를 도포한다.
도5o에서, 도포된 솔더 레지스트(516) 중 외부에 노출될 부분, 즉 동박이 노출된 부분을 솔더 마스크 패턴에 따라 레이저에 의해 선택적으로 제거한다.
본 발명의 또다른 실시예에 따른 솔더 레지스트 인쇄회로방법은 소위 병렬적 다층 인쇄회로기판 제조 방법으로 제조된 다층 인쇄회로기판의 솔더 레지스트 인쇄방법을 제공한다.
도6a 내지 도6f는 소위 병렬적 다층 인쇄회로기판 제조 방법에서, 다층 인쇄회로기판을 구성하는 층 중 회로층을 제조하는 방법의 하나로서 미세홀을 가공한 후 도금에 의해 비아홀을 매립함으로써 회로층을 제조하는 방법을 나타낸다.
도6a에는 통상적인 동박적층판(601)이 도시되어 있고, 절연층(603)의 양쪽에 동박(602)이 입혀져 있다.
전술한 바와 같이 동박적층판에는 여러 가지 종류가 있으나, 이 실시예에서는, 그 중에서도 동박의 두께가 3-5㎛ 정도로 얇은 것을 사용한다. 레이저 드릴링 또는 기계 가공에 의해 직경이 상대적으로 작은 미세 관통홀을 가공하기 위해서이다. 즉, 미세 관통홀을 가공하여야 하기 때문에 동박의 두께가 얇아야 한다.
도6b에서, 동박적층판에 미세 관통홀(604)을 가공한다. 관통홀은 YAG 또는 CO2레이저를 사용하여 직경을 50-100㎛ 정도로 가공한다. 통상적인 다층 인쇄회로기판에서 비아홀의 직경은 200-300㎛이나, 이와 같이 관통홀의 직경을 작게하면 종래 방식에서 수행되던 페이스트의 플러깅 처리 과정을 생략할 수 있다.
도6c에서, 관통홀이 가공된 동박적층판에 무전해 도금 및 전해 도금에 의해 기판의 상면, 하면 및 관통홀의 내벽을 도금한다. 도6c에 도시된 바와 같이, 기판의 상면 및 하면에는 도금층(605)이 형성되고, 별도의 플러깅 처리 없이도 미세 관통홀은 도금에 의해 매립된다.
도6d에서, 에칭 등의 회로 패턴 형성 방법을 사용하여 회로 패턴을 형성한다. 이렇게 형성된 회로층(606)은 병렬적 다층 인쇄회로기판 제조 방법에서 도9의 회로층(606a,606b,606c)으로 사용되어 지며, 여기서 형성된 회로층 중 (606a,606c)에 대하여 최외층이 되는 부분에 열경화성 솔더 레지스트 막을 적층하게 된다.
도6e에서, 병렬적 다층 인쇄회로기판의 가장 외층에 사용될 기판에 솔더 레지스트(607)를 도포한다.
도6f에서, 도포한 솔더 레지스트(607)의 회로 패턴 부분 이외의 부분을 레이저 가공으로 제거한다. 이렇게 형성된 회로층(606)은 병렬적 다층 인쇄회로기판의 가장 외층으로 사용된다. 병렬적 다층 인쇄회로기판 제조 공정에서 기판을 적층한 후에 솔더 레지스트를 도포하고 솔더 레지스트를 제거하는 것 보다는 기판 적층을 수행하기 전에 외층에 솔더 레지스트 패턴 형성 공정을 수행하는 것이 바람직하다.
도7a 내지 도7d는 소위 병렬적 다층 인쇄회로기판 제조 방법에서, 다층 인쇄회로기판을 구성하는 층 중 절연층을 형성하는 방법을 나타낸다.
도7a에는 프리플렉(704)의 양면에 이형 필름(702)이 부착된 평판형 절연재(701)가 도시되어 있다. 프리플렉의 두께는 제품의 사양에 따라 선택적으로 사용할 수 있으며, 이형 필름의 두께는 20-40㎛로 프리플렉 제작 당시에 이미 부착되어 있는 것을 사용할 수도 있고 경우에 따라서는 이형 필름을 접착하여도 된다.
도7b에서, 평판형 절연재(701)에 드릴링에 의해 관통홀(704)을 가공한다. 이때 관통홀은 바람직하게는 기계적 드릴링을 사용한다. 관통홀의 직경은 회로층과의 접속을 고려하여 회로층의 비아홀의 직경보다 약간 크게 가공하는 것이 바람직하다.
도7c에서, 관통홀(704)을 페이스트(705)로 충진하고, 도5d에서, 이형 필름(502)을 제거한다.
마찬가지로, 이렇게 형성된 절연층(706)은 도9의 절연층(706a, 706b) 중 하나로 사용될 수 있다.
그리고 나서, 도8에 도시된 바와 같이, 도6a 내지 도6d의 방법에 의해 형성된 회로층과, 도7a 내지 도7d에 의해 형성된 절연층을 교대로 배치한다.
배치된 층들을 비아홀들이 정확하게 매칭되도록 맞추고 다듬기 위해서는 타겟팅 및 트리밍 등의 방법이 사용된다.
그리고 나서, 도8에 도시된 바와 같이, 배열된 회로층 및 절연층을 도시된 화살표 방향으로 압축 프레스로 압착하여 한꺼번에 적층하면 도9에 도시된 바와 같은 6층 MLB가 완성된다.
적층된 각 층들을 한 장의 인쇄회로기판으로 만드는 프레스로는 '열 프레스'가 많이 사용된다. 이는 적층된 기판을 케이스에 넣고 진공 챔버의 상하에서 열판에 끼워 가압/가열하는 방법으로 적층을 행한다. 이 방법을 VHL(Vacuum Hydraulic Lamination)법이라고 한다.
빌드업 방식으로 제조된 다층 인쇄회로기판의 경우는, 하나의 양면 인쇄회로기판에 절연층이 적층되고 그 위에 단면 인쇄회로기판이 차례로 적층된 구조를 갖게 되지만, 병렬적 제조 방법에 따라 제조된 다층 인쇄회로기판의 경우에는 복수개의 양면 인쇄회로기판이 절연층을 사이에 두고 연속적으로 적층된 구조를 갖는다.
이러한 실시예들 외에도 기판 상에 회로 패턴을 형성한 후, 회로패턴이 형성된 층을 보호하기 위한 솔더 레지스트 패턴을 형성하는 모든 공정에 본 발명의 방법이 적용될 수 있다.
본 발명의 방법에 따르면, 종래의 많은 공정 및 설비를 요하는 솔더 레지스트 인쇄 공정이 본 발명의 방법으로 대체될 수 있다.
또한, 공정의 단순화로 인해 제조 공정의 비용이 감소될 수 있으며, 저가의 절연성 열경화성 수지를 사용하므로 원자재의 원가 절감 효과를 가져온다.
또한, 감광성 솔더 레지스트 인쇄 공정이 본 발명으로 대체되어 제조에 소요되는 시간이 감소된다.
또한, 최근의 레이저 고성능화로 인해 패턴 형성시의 정밀도가 향상된다.
또한, 감광성 솔더 레지스트 인쇄 공정 라인에 비해 레이저 가공 설비가 차지하는 공간이 상대적으로 적기 때문에 설비의 공간 활용도도 향상된다.

Claims (9)

  1. 양면 인쇄회로기판의 양면을 전처리하는 단계;
    반경화 상태의 열경화성 필름을 기판의 양면에 적층하는 단계; 및
    기 설계된 솔더 레지스트 마스크 패턴에 따라 상기 적층된 열경화성 필름을 레이저로 선택적으로 제거하는 단계를 포함하는 것을 특징으로 하는 솔더 레지스트 패턴 형성 방법.
  2. 제1항에 있어서,
    상기 전처리는 정면처리(scrubbing)를 포함하는 것을 특징으로 하는 솔더 레지스트 패턴 형성 방법.
  3. 제2항에 있어서,
    상기 열경화성 필름을 적층하는 단계 이후에,
    상기 반경화 상태의 열경화성 필름을 경화시키는 단계를 더 포함하는 것을 특징으로 하는 솔더 레지스트 패턴 형성 방법.
  4. 다층 인쇄회로기판의 다수의 층 중 외부에 노출될 면을 전처리하는 단계;
    상기 전처리된 면에 열경화성 필름을 적층하는 단계; 및
    솔더 레지스트 마스크 패턴에 따라 상기 적층된 열경화성 필름을 레이저로선택적으로 제거하는 단계를 포함하는 것을 특징으로 하는 솔더 레지스트 패턴 형성 방법.
  5. 제4항에 있어서,
    상기 전처리는 정면처리를 포함하는 것을 특징으로 하는 솔더 레지스트 패턴 형성 방법.
  6. 제5항에 있어서,
    상기 열경화성 필름을 적층하는 단계 이후에,
    상기 반경화 상태의 열경화성 필름을 경화시키는 단계를 더 포함하는 것을 특징으로 하는 솔더 레지스트 패턴 형성 방법.
  7. 일괄 적층 방식 다층 인쇄회로기판 제조 방법으로 제조된 다층 인쇄회로기판의 외부에 노출될 면을 전처리하는 단계;
    상기 전처리된 면에 형성될 면에 열 경화성 필름을 적층하는 단계; 및
    솔더 레지스트 마스크 패턴에 따라 상기 적층된 열경화성 필름을 레이저로 선택적으로 제거하는 단계를 포함하는 것을 특징으로 하는 솔더 레지스트 패턴 형성 방법.
  8. 제7항에 있어서,
    상기 전처리는 정면처리를 포함하는 것을 특징으로 하는 솔더 레지스트 패턴 형성 방법.
  9. 제8항에 있어서,
    상기 열경화성 필름을 적층하는 단계 이후에,
    상기 반경화 상태의 열경화성 필름을 경화시키는 단계를 더 포함하는 것을 특징으로 하는 솔더 레지스트 패턴 형성 방법.
KR1020030035652A 2003-06-03 2003-06-03 솔더 레지스트 패턴 형성 방법 KR20040104144A (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020030035652A KR20040104144A (ko) 2003-06-03 2003-06-03 솔더 레지스트 패턴 형성 방법
US10/677,182 US7435352B2 (en) 2003-06-03 2003-10-02 Method of forming solder resist pattern
JP2003348628A JP2004363542A (ja) 2003-06-03 2003-10-07 ソルダーレジストパターン形成方法
CNB200310101253XA CN100525588C (zh) 2003-06-03 2003-10-16 形成抗焊剂图形的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020030035652A KR20040104144A (ko) 2003-06-03 2003-06-03 솔더 레지스트 패턴 형성 방법

Publications (1)

Publication Number Publication Date
KR20040104144A true KR20040104144A (ko) 2004-12-10

Family

ID=33487855

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030035652A KR20040104144A (ko) 2003-06-03 2003-06-03 솔더 레지스트 패턴 형성 방법

Country Status (4)

Country Link
US (1) US7435352B2 (ko)
JP (1) JP2004363542A (ko)
KR (1) KR20040104144A (ko)
CN (1) CN100525588C (ko)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100951884B1 (ko) * 2008-02-11 2010-04-12 삼성전기주식회사 인쇄회로기판 제조방법
US7863673B2 (en) 2008-02-15 2011-01-04 Samsung Electronics Co., Ltd. Non-volatile memory device and method of operating the same
KR20110088222A (ko) * 2010-01-28 2011-08-03 삼성테크윈 주식회사 기판과 그 제조 방법 및 이를 이용한 와이어-본딩 패키지와 그 제조 방법
KR20150078232A (ko) * 2013-12-30 2015-07-08 주식회사 디에이피 PCB 제조의 Solder Mask Screem 인쇄 최적화 방법

Families Citing this family (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6930256B1 (en) 2002-05-01 2005-08-16 Amkor Technology, Inc. Integrated circuit substrate having laser-embedded conductive patterns and method therefor
US9691635B1 (en) 2002-05-01 2017-06-27 Amkor Technology, Inc. Buildup dielectric layer having metallization pattern semiconductor package fabrication method
US7548430B1 (en) 2002-05-01 2009-06-16 Amkor Technology, Inc. Buildup dielectric and metallization process and semiconductor package
US7670962B2 (en) * 2002-05-01 2010-03-02 Amkor Technology, Inc. Substrate having stiffener fabrication method
US10811277B2 (en) 2004-03-23 2020-10-20 Amkor Technology, Inc. Encapsulated semiconductor package
US11081370B2 (en) 2004-03-23 2021-08-03 Amkor Technology Singapore Holding Pte. Ltd. Methods of manufacturing an encapsulated semiconductor device
US8097400B2 (en) * 2005-02-22 2012-01-17 Hewlett-Packard Development Company, L.P. Method for forming an electronic device
US8826531B1 (en) 2005-04-05 2014-09-09 Amkor Technology, Inc. Method for making an integrated circuit substrate having laminated laser-embedded circuit layers
KR20080106895A (ko) * 2006-02-09 2008-12-09 아사히 가세이 일렉트로닉스 가부시끼가이샤 샌드블라스트용 레지스트 재료
US7589398B1 (en) 2006-10-04 2009-09-15 Amkor Technology, Inc. Embedded metal features structure
US7752752B1 (en) 2007-01-09 2010-07-13 Amkor Technology, Inc. Method of fabricating an embedded circuit pattern
JP5040346B2 (ja) * 2007-02-15 2012-10-03 パナソニック株式会社 プリント配線板の製造方法
ATE538629T1 (de) * 2007-02-20 2012-01-15 Dynamic Details Inc Mehrschichtige bestückte leiterplatten mit kupfergefüllten durchgangslöchern
KR100850243B1 (ko) * 2007-07-26 2008-08-04 삼성전기주식회사 인쇄회로기판 및 그 제조방법
JP2009099621A (ja) * 2007-10-12 2009-05-07 Fujitsu Ltd 基板の製造方法
JP5125389B2 (ja) * 2007-10-12 2013-01-23 富士通株式会社 基板の製造方法
US8872329B1 (en) 2009-01-09 2014-10-28 Amkor Technology, Inc. Extended landing pad substrate package structure and method
KR101149026B1 (ko) * 2010-05-11 2012-05-24 엘지이노텍 주식회사 양면 연성 인쇄회로기판 및 그 제조 방법
KR101140978B1 (ko) * 2010-08-20 2012-05-03 삼성전기주식회사 인쇄회로기판의 제조방법
JP5533596B2 (ja) * 2010-11-25 2014-06-25 富士通株式会社 プリント配線板の製造方法、プリント配線板及び電子機器
CN103152983B (zh) * 2012-12-21 2015-05-20 景旺电子科技(龙川)有限公司 一种铝基板菲林拼接制作方法
CN103793572A (zh) * 2014-02-14 2014-05-14 浪潮集团有限公司 一种pcb封装焊盘的检查方法
CN104117778B (zh) * 2014-08-04 2016-06-15 中山新诺科技股份有限公司 一种电路板防焊层激光加工方法
CN105228363A (zh) * 2015-08-28 2016-01-06 江门崇达电路技术有限公司 一种阻焊层的制作方法
JP6711228B2 (ja) * 2016-09-30 2020-06-17 日亜化学工業株式会社 基板の製造方法
JP6605103B2 (ja) * 2017-09-27 2019-11-13 株式会社タムラ製作所 ソルダーレジスト膜のパターン形成方法、および電子基板の製造方法
CN111326640B (zh) * 2018-12-13 2022-08-09 同泰电子科技股份有限公司 在发光二极管载板形成开窗的方法
KR102662860B1 (ko) * 2019-05-29 2024-05-03 삼성전기주식회사 인쇄회로기판
CN110572941A (zh) * 2019-08-23 2019-12-13 惠州中京电子科技有限公司 一种应用于pcb线路防焊工艺的线激光蚀刻方法
CN112638053B (zh) * 2019-09-24 2022-04-29 北京梦之墨科技有限公司 一种阻焊层图案化方法及装置、以及电路板
CN113573502A (zh) * 2021-07-28 2021-10-29 深圳市安元达电子有限公司 一种pcb或fpc精密焊盘制作方法
CN116321781B (zh) * 2023-05-25 2023-08-04 深圳市龙腾电路科技有限公司 一种厚铜板字符制作方法及其在电路板制备中的应用

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0717737B2 (ja) * 1987-11-30 1995-03-01 太陽インキ製造株式会社 感光性熱硬化性樹脂組成物及びソルダーレジストパターン形成方法
JP2586745B2 (ja) * 1991-02-22 1997-03-05 日本電気株式会社 印刷配線板の製造方法
US5447619A (en) * 1993-11-24 1995-09-05 Circuit Foil Usa, Inc. Copper foil for the manufacture of printed circuit boards and method of producing the same
TW323295B (ko) * 1994-12-20 1997-12-21 Ajinomoto Kk
US5626774A (en) * 1995-12-11 1997-05-06 Alliedsignal Inc. Solder mask for manufacture of printed circuit boards
TW331698B (en) * 1996-06-18 1998-05-11 Hitachi Chemical Co Ltd Multi-layered printed circuit board
TW398163B (en) * 1996-10-09 2000-07-11 Matsushita Electric Ind Co Ltd The plate for heat transfer substrate and manufacturing method thereof, the heat-transfer substrate using such plate and manufacturing method thereof
US5837355A (en) * 1996-11-07 1998-11-17 Sumitomo Bakelite Company Limited Multilayer printed circuit board and process for producing and using the same
JP2002093853A (ja) * 2000-09-07 2002-03-29 Internatl Business Mach Corp <Ibm> プリント配線板およびフリップチップ実装方法
US20040033746A1 (en) * 2000-09-20 2004-02-19 Shigeru Kurumatani Nonwoven fabric for eletrical insulation, prepreg and laminate
TW511422B (en) * 2000-10-02 2002-11-21 Sanyo Electric Co Method for manufacturing circuit device

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100951884B1 (ko) * 2008-02-11 2010-04-12 삼성전기주식회사 인쇄회로기판 제조방법
US7863673B2 (en) 2008-02-15 2011-01-04 Samsung Electronics Co., Ltd. Non-volatile memory device and method of operating the same
US7927951B2 (en) 2008-02-15 2011-04-19 Samsung Electronics Co., Ltd. Non-volatile memory device and method of operating the same
KR20110088222A (ko) * 2010-01-28 2011-08-03 삼성테크윈 주식회사 기판과 그 제조 방법 및 이를 이용한 와이어-본딩 패키지와 그 제조 방법
KR20150078232A (ko) * 2013-12-30 2015-07-08 주식회사 디에이피 PCB 제조의 Solder Mask Screem 인쇄 최적화 방법

Also Published As

Publication number Publication date
US7435352B2 (en) 2008-10-14
US20040248410A1 (en) 2004-12-09
CN100525588C (zh) 2009-08-05
JP2004363542A (ja) 2004-12-24
CN1575109A (zh) 2005-02-02

Similar Documents

Publication Publication Date Title
KR20040104144A (ko) 솔더 레지스트 패턴 형성 방법
KR100674319B1 (ko) 얇은 코어층을 갖는 인쇄회로기판 제조방법
KR100557540B1 (ko) Ｂｇａ 패키지 기판 및 그 제작 방법
KR100688857B1 (ko) 윈도우를 구비한 볼 그리드 어레이 기판 및 그 제조방법
JP2006148038A (ja) 高密度プリント基板の製造方法
JP2005322868A (ja) プリント回路基板の電解金メッキ方法
JP2011071181A (ja) プリント配線板
CN101765341A (zh) 激光辅助基板线路成型结构与方法
KR100651422B1 (ko) 일괄 적층 방식을 이용한 다층 인쇄회로기판의 제조 방법
CN111405768B (zh) 一种多层印刷线路板的制作方法
KR100584974B1 (ko) 액상 타입의 포토레지스트를 이용한 인쇄회로기판의제조방법
CN111818740A (zh) 线路高低差软硬结合电路的板制造方法
KR100688707B1 (ko) 솔더 레지스트 패턴 형성 방법
KR100645656B1 (ko) 반도체 패키지 기판 제조 방법
KR100619349B1 (ko) 인쇄회로기판의 회로패턴 형성방법
KR102054198B1 (ko) 배선 기판의 제조 방법
JP7390846B2 (ja) リジッド・フレックス多層プリント配線板及びその製造方法
KR100645642B1 (ko) 고밀도 ｂｇａ 패키지 기판 및 그 제조방법
KR100632545B1 (ko) 신뢰성 향상을 위한 볼패드 형상을 구비한 볼 그리드어레이 기판의 제조방법
JP2016219685A (ja) 印刷配線板およびその製造方法
KR20230160023A (ko) 실크스크린막이 코팅되어 방수성능이 향상된 pcb
CN112911836A (zh) 多层电路板生产方法
KR101042060B1 (ko) 회로기판의 제조방법
KR20070077904A (ko) 플립칩 패키지 기판 제조방법
KR20070025497A (ko) 인쇄회로기판의 패턴 형성 장치 및 인쇄회로기판 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E601 Decision to refuse application