JP2004363542A - ソルダーレジストパターン形成方法 - Google Patents

ソルダーレジストパターン形成方法 Download PDF

Info

Publication number
JP2004363542A
JP2004363542A JP2003348628A JP2003348628A JP2004363542A JP 2004363542 A JP2004363542 A JP 2004363542A JP 2003348628 A JP2003348628 A JP 2003348628A JP 2003348628 A JP2003348628 A JP 2003348628A JP 2004363542 A JP2004363542 A JP 2004363542A
Authority
JP
Japan
Prior art keywords
solder resist
printed circuit
resist pattern
forming
circuit board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2003348628A
Other languages
English (en)
Inventor
Jee-Soo Mok
モク、ジ−ス
Jang-Kyu Kang
カン、ジャン−キュ
Chang-Hyun Nam
ナム、チャン−ヒョン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electro Mechanics Co Ltd
Original Assignee
Samsung Electro Mechanics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electro Mechanics Co Ltd filed Critical Samsung Electro Mechanics Co Ltd
Publication of JP2004363542A publication Critical patent/JP2004363542A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/02—Details related to mechanical or acoustic processing, e.g. drilling, punching, cutting, using ultrasound
    • H05K2203/0257—Brushing, e.g. cleaning the conductive pattern by brushing or wiping
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0017—Etching of the substrate by chemical or physical means
    • H05K3/0026—Etching of the substrate by chemical or physical means by laser ablation
    • H05K3/0032—Etching of the substrate by chemical or physical means by laser ablation of organic insulating material
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/38—Improvement of the adhesion between the insulating substrate and the metal
    • H05K3/382—Improvement of the adhesion between the insulating substrate and the metal by special treatment of the metal
    • H05K3/383—Improvement of the adhesion between the insulating substrate and the metal by special treatment of the metal by microetching
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4614—Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4652—Adding a circuit layer by laminating a metal foil or a preformed metal foil pattern
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49128—Assembling formed circuit to base
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y10T29/49165—Manufacturing circuit on or in base by forming conductive walled aperture in base

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Non-Metallic Protective Coatings For Printed Circuits (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

【課題】従来のソルダーレジスト印刷工程に取って代わるレーザ蒸着加工によるソルダーレジストパターン形成方法を提供する。
【解決手段】半硬化状態の熱硬化性フィルムを基板の両面に積層する工程；および、ソルダーマスクパターンに沿って前記積層された熱硬化性フィルムをレーザアブレーション加工する工程；を含むことを特徴とする。本発明のソルダーレジストパターンを形成する方法は、ビルドアップ方式および並列的製造方法によって製造された全ての多層印刷回路基板に適用されることができる。本発明による単純化されたソルダーレジスト印刷工程によって、生産費用の低減およびより正確なソルダーレジストパターンを実現することができる。
【選択図】図３

Description

本発明は、印刷回路基板製造工程のうちソルダーレジスト印刷過程に関し、特に、熱硬化性フィルムを基板の両面に積層し、ソルダーマスクに沿ってレーザにて前記熱硬化性フィルムを選択的に除去することによってソルダーレジストパターンを形成する技術に関する。
レジストという用語は、印刷回路基板（printed circuit board：ＰＣＢともいう）製造工程において‘ある処理や反応が届かないように保護する被膜’という意味として使用され、特に、‘エッチングレジスト’とは、エッチングに対する保護膜の意味であって、薬品処理に際して残したい導体部分を保護する役目をする。同様に、‘メッキレジスト’は特定の領域がメッキされないように保護する被膜をいう。
また、ソルダーは‘はんだ’の意味であり、‘ソルダーレジスト’とは、部品の実装時に行われるハンダ付けにより望まない接続が起こらないよう、配線パターンを覆う被膜を意味する。それ以外にも、ソルダーレジストは、ＰＣＢ基板表面の回路を保護する保護材の機能、および外層における回路間の絶縁性を付与する機能も有し、一般に塗料形態になっている。
配線パターンは基板状の銅箔をエッチングすることから作られるため、原理的には絶縁被覆のない裸線であると言える。ＰＣＢの高密度化に伴い配線間の間隔は狭くなる一方であり、これは、被覆の施さない電線を使用する場合と同様に、配線間の短絡、誤接続などの発生原因となる。特に、電子部品をＰＣＢ上に実装する時ＰＣＢ表面から溶け出した屑にさらされ、この時、望まない接続（solder bridge）が生じる恐れがあり、これは、電子機器が正常に動作しなくなる重大な欠陥につながる。
このような不良を防止すべく裸線である配線を被覆するため、部品のハンダ付けに必要なランド（land：部品が実装される部分）周辺を除く他の部分を遮蔽（masking）する被膜をソルダーレジストという。ソルダーレジストは、‘遮蔽’の意味を適用してソルダーマスク（solder mask）ともいう。ソルダーレジストを必要な部位に塗布する過程を一般に‘印刷工程’という。
図１は、通常の基板にソルダーレジストが塗布された状態を示すものである。実際の印刷回路基板上の回路パターンは非常に複雑であるが、ここでは説明の便宜上簡略化して示した。
諸工程を経て印刷回路基板が製造された後、回路パターンのオープンや短絡を防止するために、回路パターン部１１を除いた領域１２がソルダーレジストで被覆される。
ソルダーレジスト用の感光性レジストインキをフォトソルダーレジスト（photo solder resist）といい、通常、“ＰＳＲ”と称する。ＰＳＲは緑色が多く、ハンダの溶解温度でも十分に耐える耐熱性樹脂から作られる。
また、ＰＳＲは、紫外線（ＵＶ）および熱により硬化される。
従来、回路パターンまで形成された基板上の必要な部分へのソルダーレジスト印刷方法は、ビアホールの埋立、ＰＳＲの塗布、ＰＳＲの仮硬化、ＰＳＲの最終硬化の順に行われる。
ＰＣＢにおいて部品が挿入されない単純ビアホールは、内壁の酸化を防止し、部品挿入時に基板の取扱を容易にするためにＰＳＲで埋め立てる。埋立作業は、ビアホールの大きさと位置に対応するパターンが印刷された埋立用スクリーンによるスクリーン印刷法で行う。埋立済みの基板はホール中のインキが流下するのを防止するために垂直方向に立てて乾かす。スクリーン印刷法による埋立の他にも写真法による埋立も可能である。
ビアホールを埋め立てた後には、ＰＳＲを全面に塗布する。その後、仮乾燥を施して作業中に塗布されたインキ膜が損傷されないようにする。塗布方法にはスクリーン印刷法、ローラコーティング法、カーテンコーティング法などがある。
スクリーン印刷法は、スクリーンを利用してソルダーレジストパターンを直接印刷する方法であって、露光と現像を経てソルダーレジストパターンを形成する。
ローラコーティング法は、スクリーン印刷法に使用されるものより粘度の低いＰＳＲをゴム材のローラに薄く塗って基板にコーティングする方法である。この方法では、基板に応じてコーティングされるレジストの厚さを調節できなく、均一なコーティングが困難であり、かつ、光学異方性の問題がある。
光学異方性の問題とは、両面露光に際して半透明な基板を通じて反対側の光が透過してイメージがぼける露光の不良現象を意味する。
カーテンコーティング法は、ローラコーティングに使用されるものより粘度のさらに低いＰＳＲを使用する。この方法は、ＰＳＲをスリットから排出してカーテン形態の膜を作り、ここに基板を通過させてコーティングする方式である。
この方式によれば、非常に均一なコーティング品質が得られ、かつ、基板の大きさに制限されないという特長があるが、高コストおよび光学異方性といった問題がある。
また、スプレーコーティング法はレジストインキを噴霧してコーティングを行う方式であって、コーティング膜の厚さを調節しやすいが、これもまた、高コストおよび光学異方性の問題がある。
このようにＰＳＲを塗布した後には、ソルダーレジストパターンが形成されたアートワークフィルムを密着して露光および現像を行い、パターンを形成する。
その後、ＰＳＲに含まれている樹脂を硬化させるが、十分に硬化されないと、後続工程でＰＳＲ膜が剥がれる不良が発生する恐れがある。ＰＳＲは、前述のように、熱硬化型、ＵＶ硬化型、熱＋ＵＶ複合硬化型などがある。
図２は、従来のソルダーレジスト印刷工程の一例であり、ＦＣ−ＢＧＡ（Flip Chip Ball Grid Array）方式パッケージ用基板のソルダーレジスト印刷工程を示す流れ図である。図２に示した処理工程では、基板に多層印刷回路基板を使用し、ソルダーレジストにＵＶ硬化性ＰＳＲを使用する。
工程Ｓ２０１で、ＰＳＲと基板との密着力のために、前処理として基板の両表面に整面処理（scrubbing）を行う。
工程Ｓ２０２で、１次ＰＳＲを印刷し、基板をウェット（wet）状態にする。このとき、スクリーン印刷法、ローラコーティング法、カーテンコーティング法、スプレーコーティング法などにてＰＳＲを塗布することができる。
工程Ｓ２０３で1次仮乾燥を行い、工程Ｓ２０４で２次ＰＳＲを印刷し、工程Ｓ２０５で２次仮乾燥を行う。その後、露光性向上のためにＰＥＴ樹脂を積層するＳ２０６工程を行うが、このＳ２０６工程は省略してもいい。次いで、工程Ｓ２０７で基板を紫外線に露光させてフィルムを硬化させ、工程Ｓ２０８で現像する。
工程Ｓ２０９で架橋（cross link）反応を促進するための後露光処理を施し、工程Ｓ２１０で、溶媒（solvent）成分などを除去するための最終乾燥工程を施す。
以上の工程でソルダーレジスト印刷工程が完了される。
しかし、従来のソルダーレジスト印刷工程は、多工程の工程を必要とし、また、湿式インキの使用によって印刷時に異物が流入しやすい。つまり、従来の感光性ソルダーレジストインキを使用する工程では、露光作業過程中に異物が流入して必要な部分のソルダーレジストが除去されてしまう欠陥が多く存在してきた。
また、従来のソルダーレジスト印刷工程では、乾燥作業に際して乾燥条件が好適でないと、印刷されるソルダーレジストの色が不均一になる問題点もあった。
米国特許第５，３２４，５３５号明細書
したがって、本発明は、上述のような問題的を抱えている従来のソルダーレジスト印刷工程に取って代わるソルダーレジスト形成方法を提供することにその目的がある。
また、本発明の他の目的は、多層印刷回路基板において、従来のソルダーレジスト印刷工程より簡単で、時間および費用面でもより効率よくソルダーレジストパターンを形成する方法を提供することにある。
また、本発明のさらに他の目的は、並列的な製造方法で製造された多層印刷回路基板において、従来のソルダーレジスト印刷工程より簡単で、時間および費用面でもより効率よくソルダーレジストパターンを形成する方法を提供することにある。
本発明に係るソルダーレジストパターン形成方法は、両面印刷回路基板の両面を前処理する工程；半硬化状態の熱硬化性フィルムを基板の両面に積層する工程；および、あらかじめ設計されたソルダーレジストマスクパターンに沿って前記積層された熱硬化性フィルムをレーザで選択的に除去する工程；を含むことを特徴とする。
ここで、前記前処理は、整面処理を含むのが好ましい。
より好ましくは、本発明に係るソルダーレジストパターン形成方法は、前記熱硬化性フィルムを積層する工程の後に、前記半硬化状態の熱硬化性フィルムを硬化させる工程をさらに含む。
本発明の一実施例に係るソルダーレジストパターン形成方法は、多層印刷回路基板の多数の層のうち、外部に露出される面を前処理する工程；前記前処理された面に熱硬化性フィルムを積層する工程；および、ソルダーレジストマスクパターンに沿って前記積層された熱硬化性フィルムをレーザで選択的に除去する工程；を含むことを特徴とする。
ここで、前記前処理は、整面処理を含むのが好ましい。
より好ましくは、本発明の一実施例に係るソルダーレジストパターン形成方法は、前記熱硬化性フィルムを積層する工程の後に、前記半硬化状態の熱硬化性フィルムを硬化させる工程をさらに含む。
本発明の他の実施例に係るソルダーレジストパターン形成方法は、一括積層方式の多層印刷回路基板製造方法で製造された多層印刷回路基板の外部に露出される面を前処理する工程；前記前処理された面に熱硬化性フィルムを積層する工程；および、ソルダーレジストマスクパターンに沿って前記積層された熱硬化性フィルムをレーザで選択的に除去する工程；を含むことを特徴とする。
ここで、前記前処理は、整面処理を含むのが好ましい。
より好ましくは、本発明の他の実施例に係るソルダーレジストパターン形成方法は、前記熱硬化性フィルムを積層する工程の後に、前記半硬化状態の熱硬化性フィルムを硬化させる工程をさらに含む。
本発明の方法によれば、従来の多くの工程および設備を要していたソルダーレジスト印刷工程を、簡単な方法に置きかえることができる。
また、工程の単純化によって低コストとなり、安価の絶縁性の熱硬化性樹脂を使用するため、原価節減の効果がある。
また、感光性ソルダーレジスト印刷工程が本発明の方法で代替されるため、製造時間が短縮される。
また、最近のレーザ機器の高性能化によってパターン形成時の精密度がさらに向上する。
また、感光性ソルダーレジスト印刷工程ラインが占める空間に比べてレーザ加工設備が占める空間が相対的に少ないため、設備の空間活用度も向上する。
以下、添付図面を参照しつつ本発明をさらに詳細に説明する。
図３に、本発明に係るソルダーレジストパターン形成方法を説明する流れ図を示す。
図３に示すように、まず、工程Ｓ３０１で、前処理として絶縁性の熱硬化性ソルダーレジスト膜と基板との密着力提供のための整面処理（scrubbing）を施す。
ここで、整面処理とは、基板上に指紋や油、埃などが付いていると、印刷工程でソルダーレジストインキが完全に密着されなくなったり、あるいは、メッキ工程でメッキ厚が不均一になって配線の切れや短絡につながるといった不良を防止するために表面を整える作業をいう。また、整面処理は、ラミネーションのために基板表面に粗さを与える目的からも施される。
このような整面処理方法には、化学薬品にて基板の表面を洗浄する化学的な方法、薬品処理無しに研磨用ブラシを使用する機械的な方法、および、化学的な方法と機械的な方法を混用した方法があり、最近最も多用されている方法は、化学的な方法と機械的な方法を混用した方法であるが、特に、酸処理にて酸化物と指紋、油脂分などを除去した後、ブラシ整面処理にて表面に粗さを付与する方式が最も多用されている。
次に上述した整面処理方式について詳述する。まず、１）化学的な整面処理は、化学薬品で銅箔の表面を洗浄し粗さを付与する方法であって、ソフトエッチング方式、化学洗浄方式、酸処理方式などがある。
このうち、ソフトエッチング方式は、Ｈ2Ｏ2とＨ2ＳＯ4からなるソフトエッチング液を利用する場合、洗浄効果には優れているが、粗さの均一度が劣るという短所がある。また、Ｎａ2ＳＯ4とＨ2ＳＯ4からなるソフトエッチング液を利用すると、均一な表面処理効果は得られるが、その整面処理効果の保持時間が短いという短所がある。
また、化学洗浄方式は、酸洗処理の後に上記のソフトエッチングを行う方式である。
また、酸処理方式は、５〜１０％の硫酸により整面処理を行う方式である。
２）機械的な整面処理方式は、薬品処理することなく、主として研磨用ブラシを用いて整面処理を行うことをいい、ブラシ方式、研磨粒子方式、ジェットスクラブ方式などがある。
ブラシ方式は、さまざまな形態のブラシを利用して基板の表面を洗浄し粗さを付与する方式であり、研磨粒子方式は、研磨粒子を基板上に噴射（spray）しながらナイロン材質のブラシで研磨する方式であり、ジェットスクラブ方式は、ブラシを使用することなく、アルミニウムオキシド（Ａｌ2Ｏ3）のような研磨粒子を高圧で噴射して表面を処理する方式である。
ここで、粗さの均一度はジェットスクラブ方式で最も優れ、表面の洗浄効果は研磨粒子方式で最も優れる。
３）混用方式の整面処理は、機械的な方法と化学的な方法を混用して整面処理を行う方式であって、ブラシ＋ソフトエッチング方式、ソフトエッチング＋ブラシ方式、酸処理＋ブラシ方式などがある。
ブラシ+ソフトエッチング方式は、ブラシによる整面処理を行った後、薬品処理をさらに行うことによって粗さの均一度を高め、より柔らかくする効果が得られるが、ラミネーション（積層）工程でドライフィルムの密着力が低下する短所がある。また、ソフトエッチング＋ブラシ方式は、まず薬品による整面処理を行って銅箔に粗さを与え、薬品処理による汚染などをブラシで除去する方式である。酸処理＋ブラシ方式は、最も多用される方法であって、酸処理を行って酸化物と指紋、油脂分などを除去した後、ブラシにて表面に粗さを付与する。
このような整面処理の後には銅張積層板に残留している各種薬品や研磨剤などの汚染を水で洗浄する水洗工程を行うのが一般的である。水洗済みの基板は水洗装置に取り付けられている乾燥部で完全に乾燥される。一方、エアーナイフに代わって水除去用ローラが使用されることもある。この水除去用ローラはＰＶＡ（ポリビニルアルコール）を原料とした親水性の多孔質弾性体で作られたものが多く使用される。
整面処理では、ブラシの圧力、ブラシの種類および形態、コンベヤの速度、薬品の濃度などが重要な要素として作用する。
次いで、工程Ｓ３０２で、熱硬化性ソルダーレジスト膜をラミネーション（積層）する。熱硬化性ソルダーレジスト膜は、従来と同様、フォトソルダーレジストを塗布することにより形成することができる。また、ドライフィルムソルダーレジストを使用し、これを基板上に積層してもよい。
ここで形成された熱硬化性ソルダーレジスト膜は半硬化状態であるため、工程Ｓ３０３で最終乾燥を行なって硬化させることが好ましい。工程Ｓ３０３で最終乾燥を行ない、工程Ｓ３０４でレーザにより熱硬化性膜の中、外部に露出される部分のみをソルダーレジストパターンに沿って選択的に除去する。
図４ａないし図４ｃには、両面印刷回路基板における、本発明に係るソルダーレジストパターン形成方法が示されている。
図４ａは、設計された回路パターンの形成が完了された両面ＰＣＢ４０１であって、該両面ＰＣＢ４０１に、前処理として前述したような整面処理を行う。
その後、図４ｂのように絶縁性の熱硬化性のソルダーレジスト膜４０２を基板の両面全体に塗布し、図４ｃのようにソルダーレジストパターンに沿ってソルダーレジストをレーザにて選択的に除去する。
この時、レーザ加工は、回路層のビアホール加工時（詳しくは後述する）に使用されるレーザ加工設備をそのまま利用してもよく、ＹＡＧ（Yttrium Aluminum Garnet）レーザ、エキシマーレーザおよびＣＯ2レーザのいずれも使用可能である。
一方、多層印刷回路基板、すなわち、ＭＬＢを製造する方法には、１層ずつ積み上げる、いわゆる、ビルドアップ（build-up）方式と、複数の層のうち回路層と絶縁層を別途工程で並列的に製造した後、これらを交互に配置しプレスで圧着して製造する、いわゆる、一括積層または並列的製造方式がある。
本発明の一実施例では、ビルドアップ方式によって製造された多層印刷回路基板のソルダーレジスト印刷方法を提供する。
図５ａないし図５ｏには、ビルドアップ方式による６層ＭＬＢの製造方法が示されている。ビルドアップ方式は言葉の通り、まず内層を形成し、その上に外層を１層ずつ積み上げていく製造方法をいう。
図５ａは、加工される前の銅張積層板（ＣＣＬ；Copper Clad Laminate）５０１の断面図であり、絶縁層５０３に銅箔５０２が貼り付けてある。銅張積層板とは、一般に、印刷回路基板が製造される原板であって、絶縁層に薄く銅箔を積層形成している。
銅張積層板の種類には、その用途によって、ガラス／エポキシ銅張積層板、耐熱樹脂銅張積層板、紙／フェノール銅張積層板、高周波用銅張積層板、フレキシブル銅張積層板（ポリイミドフィルム）および複合銅張積層板などさまざまなものがあるが、両面ＰＣＢおよび多層ＰＣＢ製作には主としてガラス／エポキシ銅張積層板が使用される。
ガラス／エポキシ銅張積層板は、ガラス繊維にエポキシ樹脂（Epoxy Resin：樹脂と硬化剤の配合物）を浸透させた補強基材と銅箔とで作られる。尚、ガラス／エポキシ銅張積層板は補強基材によって区分されるが、一般に、ＦＲ−１〜ＦＲ−５のようにＮＥＭＡ（National Electrical Manufacturers Association：国際電気工業協会）より定められた規格に基づいて補強基材と耐熱性による等級が定められている。中でも、ＦＲ−４が最も多用されており、最近では樹脂のＴｇ（ガラス転移温度）特性などを向上させたＦＲ−５の需要も増加しつつある。
次に、図５ｂに示すように、銅張積層板５０１にドリリング加工により層間接続のためのビアホール５０４を形成する。
その後、図５ｃのように、無電解銅めっきおよび電解銅めっきを行う。この時、まず無電解銅めっきを行ってから電解銅めっきを行う。このように電解銅めっきの前に無電解銅めっきを施すのは、絶縁層上では電気を要する電解銅めっきが不可能なためである。すなわち、電解銅めっきに必要な導電性膜を形成させるためにその前処理として薄く無電解銅めっきを施す必要がある。無電解銅めっきは前処理が難しく、不経済的であるといった欠点があるため、回路パターンの導電性部分は電解銅めっきにて形成するのが好ましい。
その後、ビアホール５０４の内壁に形成された無電解および電解銅メッキ層５０５を保護するためにペースト５０６を充填する。ペーストは絶縁性のインキ材質を使用することが一般的であるが、印刷回路基板の使用目的に応じて導電性ペーストも使用可能である。導電性ペーストは、主成分となるＣｕ、Ａｇ、Ａｕ、Ｓｎ、Ｐｂなどの金属を単独または合金して有機接着剤と混合形成したものである。しかし、このようなペースト充填過程はＭＬＢの製造目的によっては省略されてもよい。
図５ｃには、説明の便宜上、無電解銅めっき層および電解銅メッキ層が別々に表示されておらず、一つの層５０５で示されている。
次いで、図５ｄに示すように、内層回路の回路パターン形成のためのエッチングレジスト５０７のパターンを形成する。
レジストパターンを形成するためには、アートワークフィルムに印刷された回路パターンを基板上に転写する必要がある。転写方法にはさまざまなものがあるが、感光性のドライフィルムを用いる方法、つまり、紫外線によりアートワークフィルムに印刷された回路パターンをドライフィルムに転写する方法が主として使用されている。最近ではドライフィルムの代わりに液体フォトレジスト（Liquid Photo Resist：ＬＰＲ）を使用することもある。
回路パターンの転写されたドライフィルムまたはＬＰＲが、エッチングレジスト５０７として機能するので、基板にエッチングを施した後エッチングレジストを除去すると、図５ｅのような回路パターンが形成される。
このように回路パターンが形成されたら、そこに内層回路が正確に形成されたか否か検査するためにＡＯＩ（Automatic Optical Inspection）などの方法で回路の外観を検査し、黒化（Black Oxide）処理などの表面処理を行う。
ＡＯＩ（Automatic Optical Inspection）は、自動でＰＣＢの外観を検査する装置であって、映像センサーとコンピュータのパターン認識技術を利用して基板の外観状態を自動で検査する。つまり、映像センサーで検査対象回路のパターン情報を読み込んだ後、これを基準データと比較して不良を判読する。
ＡＯＩ検査によれば、ランド（ＰＣＢの部品が実装される部分）のアニュラリング（Annular ring）の最小値および電源の接地状態まで検査可能になる。また、配線パターンの幅を測定でき、ホールの脱漏も検査することができる。ただし、ホール内部の状態を検査するのは不可能である。
黒化処理は、配線パターンの形成された内層を外層と接着させる前に接着力および耐熱性の強化のために行う工程である。
その後、図５ｆに示すように、基板の両面にＲＣＣ（Resin Coated Copper）を積層する。ＲＣＣは樹脂層５０８の片面にのみ銅箔層５０９が形成された基板であり、樹脂層５０８は回路層間の絶縁体の役目をする。
次いで、図５ｇのように、内層と外層間の電気接続のためのブラインドビアホール５１０を加工する。このブラインドビアホールは、機械的ドリリングにて形成してもいいが、貫通ホールを加工する時に比べてより高精度の加工を要するので、ＹＡＧレーザやＣＯ2レーザを利用するのが好ましい。ＹＡＧレーザは銅箔層と絶縁層とも加工できるレーザであり、ＣＯ2レーザは絶縁層のみ加工できるレーザである。
その後、図５ｈに示すように、メッキ工程により外層５１１を積層し、図５ｉに示すように、前述の内層回路パターン形成方法と同方法で、積層した外層５１１に回路パターンを形成し、形成された外層回路パターンに対して回路検査および表面処理を行う。
その後、図５ｊに示すように、基板の両面に追加の外層積層のためのＲＣＣを積層する。このＲＣＣもまた、樹脂層５１２および片面に形成された銅箔層５１３を含み、ここで樹脂層５１２は他の回路層との絶縁体として機能する。
次いで、図５ｋでは、前述したレーザドリリングにより、１次形成された外層と２次に形成される外層間の接続のためのブラインドビアホール５１４を加工する。
ブラインドビアホール５１４の加工後、図５ｌのように、メッキ工程により２次の外層５１５を積層する。
次いで、図５ｍに示すように、前述の方法と同方法で、２次に形成された外層に回路パターンを形成し、回路検査および表面処理を施す。
その後、図５ｎでは、図５ｍにおいて外部に露出される部分（５１５または５１２）に整面処理など必要な前処理を行った後、ソルダーレジスト５１６を塗布する。
最終に、図５ｏに示すように、塗布されたソルダーレジスト５１６のうち外部に露出される部分、つまり、銅箔が露出された部分をソルダーマスクパターンに沿ってレーザにて選択的に除去する。
一方、本発明の他の実施例に係るソルダーレジスト印刷回路方法は、いわゆる、並列的多層印刷回路基板製造方法で製造された多層印刷回路基板におけるソルダーレジスト印刷方法を提供する。
図６ａないし図６ｆは、並列的多層印刷回路基板製造方法において、多層印刷回路基板を構成する層のうち回路層を製造する方法の一例を示すものであって、微細ホールを加工した後メッキによりビアホールを埋め立てることによって回路層を製造する方法を示している。
図６ａは、通常の銅張積層板６０１であって、絶縁層６０３に銅箔６０２が貼り付けてある。
前述したように、銅張積層板にはさまざまな種類があるが、本実施例では、特に、銅箔の厚さが略３〜５μｍと薄いものを使用する。これは、レーザドリリングまたは機械加工により相対的に直径の小さい微細貫通ホールを加工するためである。逆にいえば、微細貫通ホールを加工するためには銅箔の厚さを薄くする必要がある。
図６ｂでは、図６ａの銅張積層板６０１に微細貫通ホール６０４を加工する。このとき、貫通ホールは、ＹＡＧまたはＣＯ2レーザを用いて直径が５０〜１００μm程度となるように加工する。通常の多層印刷回路基板においてビアホールの直径は２００〜３００μmであるが、本実施例のように貫通ホールの直径を小さくすると、従来方式で使用されてきたペーストの充填処理過程を省略することができる。
図６ｂのように貫通ホール６０４が加工された銅張積層板に、無電解メッキおよび電解メッキを施し、図６ｃのように基板の上、下面、および貫通ホールの内壁にメッキ層６０５を形成し、これにより、別途の充填処理なしにも微細貫通ホールを埋め込むことができる。
その後、図６ｄに示すように、エッチングなどの回路パターン形成方法を用いて回路パターンを形成する。このように形成された回路層６０６は、並列的多層印刷回路基板製造方法において、図９に示した回路層６０６ａ、６０６ｂ、６０６ｃとして使用され、特に、前記回路層６０６ａ、６０６ｃに対して最外層となる部分には熱硬化性ソルダーレジスト膜が積層される。
次いで、図６ｅでは、並列的多層印刷回路基板の最外層として使用される基板にソルダーレジスト６０７を塗布する。
その後、図６ｆのように、塗布したソルダーレジスト６０７の回路パターン部分を除く他の部分をレーザ加工にて除去する。このように形成された回路層６０６は並列的多層印刷回路基板の最外層として用いられる。並列的多層印刷回路基板製造工程において基板を積層した後ソルダーレジストを塗布しソルダーレジストを除去する方法を適用してもいいが、本実施例のように、基板積層を行う前に外層にソルダーレジストパターン形成工程を行う方が好ましい。
図７ａないし図７ｄに、並列的多層印刷回路基板製造方法において、多層印刷回路基板を構成する層のうち絶縁層を形成する方法を示す。
図７ａにはプリプレグ７０３の両面に離型フィルム７０２が付着された平板型絶縁材７０１が示されている。プリプレグの厚さは製品の仕様に応じて選択的に使用することができ、離型フィルムの厚さは２０〜４０μmであって、プリプレグ製作にあたって既に付着されているものを使用してもよく、場合によっては別途に離型フィルムを接着して使用してもよい。
その後、図７ｂに示すように、平板型絶縁材７０１にドリリングにより貫通ホール７０４を加工する。このとき、前記貫通ホール７０４は、機械的ドリリングにて形成され、その直径は回路層との接続を考慮して回路層のビアホールの直径よりやや大きく加工するのが好ましい。
最後に、前記形成された貫通ホール７０４を、図７ｃのようにペースト７０５で充填し、図７ｄのように離型フィルム５０２を除去する。
このように形成された絶縁層７０６もまた、図９に示した絶縁層７０６ａ、７０６ｂの一つとして使用することができる。
その後、図８に示すように、図６ａないし図６ｆの方法により形成された回路層と、図７ａないし図７ｄにより形成された絶縁層を交互に配置するが、このとき、前記配置された層どうしのビアホールを正確にマッチングするために、ターゲッティングおよびトリミングなどを行う必要がある。
その後、図８に示すように、配列された回路層および絶縁層を矢印方向に圧縮プレスにて圧着し１枚に積層することで、図９に示した６層のＭＬＢが完成される。
このように積層されたそれぞれの層を１枚の印刷回路基板にするプレスには‘熱プレス’が多く用いられる。これは、積層された基板をケースに入れ真空チャンバの上下の熱板で挟んで加圧／加熱する方法であり、ＶＨＬ（Vacuum Hydraulic Lamination）という。
ビルドアップ方式で製造された多層印刷回路基板は、一つの両面印刷回路基板に絶縁層が積層され、その上に片面印刷回路基板が順に積層された構造となるが、並列的製造方法で製造された多層印刷回路基板は、複数枚の両面印刷回路基板が絶縁層を挟んで連続して積層された構造となる。
前述した実施例の他にも、基板上に回路パターンを形成した後、その回路パターンが形成された層を保護するためにソルダーレジストパターンを形成する全ての工程に本発明の方法を適用可能である。
通常の印刷回路基板にソルダーレジストが塗布された状態を示す図である。 従来のソルダーレジスト印刷工程を示す図である。 本発明に係るソルダーレジストパターン形成工程の流れ図である。 本発明に係るソルダーレジストパターン形成工程における一工程を示す断面図である。 本発明に係るソルダーレジストパターン形成工程における一工程を示す断面図である。 本発明に係るソルダーレジストパターン形成工程における一工程を示す断面図である。 本発明の一実施例によって、ビルドアップ製造方式により製造されたＭＬＢのソルダーレジストパターンを形成する工程における一工程を示す断面図である。 本発明の一実施例によって、ビルドアップ製造方式により製造されたＭＬＢのソルダーレジストパターンを形成する工程における一工程を示す断面図である。 本発明の一実施例によって、ビルドアップ製造方式により製造されたＭＬＢのソルダーレジストパターンを形成する工程における一工程を示す断面図である。 本発明の一実施例によって、ビルドアップ製造方式により製造されたＭＬＢのソルダーレジストパターンを形成する工程における一工程を示す断面図である。 本発明の一実施例によって、ビルドアップ製造方式により製造されたＭＬＢのソルダーレジストパターンを形成する工程における一工程を示す断面図である。 本発明の一実施例によって、ビルドアップ製造方式により製造されたＭＬＢのソルダーレジストパターンを形成する工程における一工程を示す断面図である。 本発明の一実施例によって、ビルドアップ製造方式により製造されたＭＬＢのソルダーレジストパターンを形成する工程における一工程を示す断面図である。 本発明の一実施例によって、ビルドアップ製造方式により製造されたＭＬＢのソルダーレジストパターンを形成する工程における一工程を示す断面図である。 本発明の一実施例によって、ビルドアップ製造方式により製造されたＭＬＢのソルダーレジストパターンを形成する工程における一工程を示す断面図である。 本発明の一実施例によって、ビルドアップ製造方式により製造されたＭＬＢのソルダーレジストパターンを形成する工程における一工程を示す断面図である。 本発明の一実施例によって、ビルドアップ製造方式により製造されたＭＬＢのソルダーレジストパターンを形成する工程における一工程を示す断面図である。 本発明の一実施例によって、ビルドアップ製造方式により製造されたＭＬＢのソルダーレジストパターンを形成する工程における一工程を示す断面図である。 本発明の一実施例によって、ビルドアップ製造方式により製造されたＭＬＢのソルダーレジストパターンを形成する工程における一工程を示す断面図である。 本発明の一実施例によって、ビルドアップ製造方式により製造されたＭＬＢのソルダーレジストパターンを形成する工程における一工程を示す断面図である。 本発明の一実施例によって、ビルドアップ製造方式により製造されたＭＬＢのソルダーレジストパターンを形成する工程における一工程を示す断面図である。 並列的な印刷回路基板製造方法において、回路層を形成する工程における一工程を示す断面図である。 並列的な印刷回路基板製造方法において、回路層を形成する工程における一工程を示す断面図である。 並列的な印刷回路基板製造方法において、回路層を形成する工程における一工程を示す断面図である。 並列的な印刷回路基板製造方法において、回路層を形成する工程における一工程を示す断面図である。 並列的な印刷回路基板製造方法において、回路層を形成する工程における一工程を示す断面図である。 並列的な印刷回路基板製造方法において、回路層を形成する工程における一工程を示す断面図である。 並列的な印刷回路基板製造方法において、絶縁層を形成する工程における一工程を示す断面図である。 並列的な印刷回路基板製造方法において、絶縁層を形成する工程における一工程を示す断面図である。 並列的な印刷回路基板製造方法において、絶縁層を形成する工程における一工程を示す断面図である。 並列的な印刷回路基板製造方法において、絶縁層を形成する工程における一工程を示す断面図である。 並列的な印刷回路基板製造方法において、形成された回路層および絶縁層が積層のために配列された状態を示す断面図である。 本発明の並列的な製造方法によって完成された６層印刷回路基板を示す断面図である。
符号の説明
４０１ 基板
４０２ ソルダーレジスト
４０３ レーザ

Claims (9)

  1. 両面印刷回路基板の両面を前処理する工程；
    半硬化状態の熱硬化性フィルムを基板の両面に積層する工程；および
    あらかじめ設計されたソルダーレジストマスクパターンに沿って前記積層された熱硬化性フィルムをレーザで選択的に除去する工程；からなるソルダーレジストパターン形成方法。
  2. 前記前処理は、整面処理である請求項１記載のソルダーレジストパターン形成方法。
  3. 前記熱硬化性フィルムを積層する工程の後、
    前記半硬化状態の熱硬化性フィルムを硬化させる工程をさらに含む請求項１記載のソルダーレジストパターン形成方法。
  4. 多層印刷回路基板の多数の層のうち、外部に露出される面を前処理する工程；
    前記前処理された面に熱硬化性フィルムを積層する工程；および
    ソルダーレジストマスクパターンに沿って前記積層された熱硬化性フィルムをレーザで選択的に除去する工程；からなるソルダーレジストパターン形成方法。
  5. 前記前処理は、整面処理である請求項４記載のソルダーレジストパターン形成方法。
  6. 前記熱硬化性フィルムを積層する工程の後、
    前記半硬化状態の熱硬化性フィルムを硬化させる工程をさらに含む請求項５記載のソルダーレジストパターン形成方法。
  7. 一括積層方式の多層印刷回路基板製造方法で製造された多層印刷回路基板の外部に露出される面を前処理する工程；
    前記前処理された面に熱硬化性フィルムを積層する工程；および
    ソルダーレジストマスクパターンに沿って前記積層された熱硬化性フィルムをレーザで選択的に除去する工程；からなるソルダーレジストパターン形成方法。
  8. 前記前処理は、整面処理である請求項７記載のソルダーレジストパターン形成方法。
  9. 前記熱硬化性フィルムを積層する工程の後、
    前記半硬化状態の熱硬化性フィルムを硬化させる工程をさらに含む請求項８記載のソルダーレジストパターン形成方法。
JP2003348628A 2003-06-03 2003-10-07 ソルダーレジストパターン形成方法 Pending JP2004363542A (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020030035652A KR20040104144A (ko) 2003-06-03 2003-06-03 솔더 레지스트 패턴 형성 방법

Publications (1)

Publication Number Publication Date
JP2004363542A true JP2004363542A (ja) 2004-12-24

Family

ID=33487855

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003348628A Pending JP2004363542A (ja) 2003-06-03 2003-10-07 ソルダーレジストパターン形成方法

Country Status (4)

Country Link
US (1) US7435352B2 (ja)
JP (1) JP2004363542A (ja)
KR (1) KR20040104144A (ja)
CN (1) CN100525588C (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2007091476A1 (ja) * 2006-02-09 2007-08-16 Asahi Kasei Emd Corporation サンドブラスト用レジスト材料
JP2008198922A (ja) * 2007-02-15 2008-08-28 Matsushita Electric Ind Co Ltd プリント配線板の製造方法
CN104117778A (zh) * 2014-08-04 2014-10-29 中山新诺科技股份有限公司 一种电路板防焊层激光加工方法
CN110572941A (zh) * 2019-08-23 2019-12-13 惠州中京电子科技有限公司 一种应用于pcb线路防焊工艺的线激光蚀刻方法

Families Citing this family (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6930256B1 (en) 2002-05-01 2005-08-16 Amkor Technology, Inc. Integrated circuit substrate having laser-embedded conductive patterns and method therefor
US9691635B1 (en) 2002-05-01 2017-06-27 Amkor Technology, Inc. Buildup dielectric layer having metallization pattern semiconductor package fabrication method
US7548430B1 (en) 2002-05-01 2009-06-16 Amkor Technology, Inc. Buildup dielectric and metallization process and semiconductor package
US7670962B2 (en) * 2002-05-01 2010-03-02 Amkor Technology, Inc. Substrate having stiffener fabrication method
US11081370B2 (en) 2004-03-23 2021-08-03 Amkor Technology Singapore Holding Pte. Ltd. Methods of manufacturing an encapsulated semiconductor device
US10811277B2 (en) 2004-03-23 2020-10-20 Amkor Technology, Inc. Encapsulated semiconductor package
US8097400B2 (en) * 2005-02-22 2012-01-17 Hewlett-Packard Development Company, L.P. Method for forming an electronic device
US8826531B1 (en) 2005-04-05 2014-09-09 Amkor Technology, Inc. Method for making an integrated circuit substrate having laminated laser-embedded circuit layers
US7589398B1 (en) 2006-10-04 2009-09-15 Amkor Technology, Inc. Embedded metal features structure
US7752752B1 (en) 2007-01-09 2010-07-13 Amkor Technology, Inc. Method of fabricating an embedded circuit pattern
US8250751B2 (en) * 2007-02-20 2012-08-28 Ddi Global Corp. Method of manufacturing a printed circuit board
KR100850243B1 (ko) * 2007-07-26 2008-08-04 삼성전기주식회사 인쇄회로기판 및 그 제조방법
JP5125389B2 (ja) * 2007-10-12 2013-01-23 富士通株式会社 基板の製造方法
JP2009099621A (ja) * 2007-10-12 2009-05-07 Fujitsu Ltd 基板の製造方法
KR100951884B1 (ko) * 2008-02-11 2010-04-12 삼성전기주식회사 인쇄회로기판 제조방법
KR100975912B1 (ko) 2008-02-15 2010-08-13 한양대학교 산학협력단 다중 비트 비휘발성 메모리 소자 및 상기 소자의 동작 방법
US8872329B1 (en) 2009-01-09 2014-10-28 Amkor Technology, Inc. Extended landing pad substrate package structure and method
KR101674534B1 (ko) * 2010-01-28 2016-11-09 해성디에스 주식회사 기판과 그 제조 방법 및 이를 이용한 와이어-본딩 패키지와 그 제조 방법
KR101149026B1 (ko) * 2010-05-11 2012-05-24 엘지이노텍 주식회사 양면 연성 인쇄회로기판 및 그 제조 방법
KR101140978B1 (ko) * 2010-08-20 2012-05-03 삼성전기주식회사 인쇄회로기판의 제조방법
JP5533596B2 (ja) * 2010-11-25 2014-06-25 富士通株式会社 プリント配線板の製造方法、プリント配線板及び電子機器
CN103152983B (zh) * 2012-12-21 2015-05-20 景旺电子科技(龙川)有限公司 一种铝基板菲林拼接制作方法
KR101576486B1 (ko) * 2013-12-30 2015-12-21 주식회사 디에이피 인쇄회로기판 제조의 Solder Mask Screen 인쇄 방법
CN103793572A (zh) * 2014-02-14 2014-05-14 浪潮集团有限公司 一种pcb封装焊盘的检查方法
CN105228363A (zh) * 2015-08-28 2016-01-06 江门崇达电路技术有限公司 一种阻焊层的制作方法
JP6711228B2 (ja) * 2016-09-30 2020-06-17 日亜化学工業株式会社 基板の製造方法
JP6605103B2 (ja) * 2017-09-27 2019-11-13 株式会社タムラ製作所 ソルダーレジスト膜のパターン形成方法、および電子基板の製造方法
CN111326640B (zh) * 2018-12-13 2022-08-09 同泰电子科技股份有限公司 在发光二极管载板形成开窗的方法
KR102662860B1 (ko) * 2019-05-29 2024-05-03 삼성전기주식회사 인쇄회로기판
CN112638053B (zh) * 2019-09-24 2022-04-29 北京梦之墨科技有限公司 一种阻焊层图案化方法及装置、以及电路板
CN113573502A (zh) * 2021-07-28 2021-10-29 深圳市安元达电子有限公司 一种pcb或fpc精密焊盘制作方法
CN116321781B (zh) * 2023-05-25 2023-08-04 深圳市龙腾电路科技有限公司 一种厚铜板字符制作方法及其在电路板制备中的应用

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0717737B2 (ja) * 1987-11-30 1995-03-01 太陽インキ製造株式会社 感光性熱硬化性樹脂組成物及びソルダーレジストパターン形成方法
JP2586745B2 (ja) 1991-02-22 1997-03-05 日本電気株式会社 印刷配線板の製造方法
US5447619A (en) * 1993-11-24 1995-09-05 Circuit Foil Usa, Inc. Copper foil for the manufacture of printed circuit boards and method of producing the same
TW323295B (ja) * 1994-12-20 1997-12-21 Ajinomoto Kk
US5626774A (en) * 1995-12-11 1997-05-06 Alliedsignal Inc. Solder mask for manufacture of printed circuit boards
TW331698B (en) * 1996-06-18 1998-05-11 Hitachi Chemical Co Ltd Multi-layered printed circuit board
TW398163B (en) * 1996-10-09 2000-07-11 Matsushita Electric Ind Co Ltd The plate for heat transfer substrate and manufacturing method thereof, the heat-transfer substrate using such plate and manufacturing method thereof
US5837355A (en) * 1996-11-07 1998-11-17 Sumitomo Bakelite Company Limited Multilayer printed circuit board and process for producing and using the same
JP2002093853A (ja) * 2000-09-07 2002-03-29 Internatl Business Mach Corp <Ibm> プリント配線板およびフリップチップ実装方法
US20040033746A1 (en) * 2000-09-20 2004-02-19 Shigeru Kurumatani Nonwoven fabric for eletrical insulation, prepreg and laminate
TW511422B (en) * 2000-10-02 2002-11-21 Sanyo Electric Co Method for manufacturing circuit device

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2007091476A1 (ja) * 2006-02-09 2007-08-16 Asahi Kasei Emd Corporation サンドブラスト用レジスト材料
JP2008198922A (ja) * 2007-02-15 2008-08-28 Matsushita Electric Ind Co Ltd プリント配線板の製造方法
CN104117778A (zh) * 2014-08-04 2014-10-29 中山新诺科技股份有限公司 一种电路板防焊层激光加工方法
CN110572941A (zh) * 2019-08-23 2019-12-13 惠州中京电子科技有限公司 一种应用于pcb线路防焊工艺的线激光蚀刻方法

Also Published As

Publication number Publication date
US7435352B2 (en) 2008-10-14
CN1575109A (zh) 2005-02-02
CN100525588C (zh) 2009-08-05
KR20040104144A (ko) 2004-12-10
US20040248410A1 (en) 2004-12-09

Similar Documents

Publication Publication Date Title
JP2004363542A (ja) ソルダーレジストパターン形成方法
KR100557540B1 (ko) Ｂｇａ 패키지 기판 및 그 제작 방법
JP4126052B2 (ja) プリント基板の製造方法および薄型プリント基板
KR100295732B1 (ko) 인쇄배선기판홀충진방법
KR100688857B1 (ko) 윈도우를 구비한 볼 그리드 어레이 기판 및 그 제조방법
JP2006148038A (ja) 高密度プリント基板の製造方法
JP2005322868A (ja) プリント回路基板の電解金メッキ方法
KR100610263B1 (ko) 양면 에이취씨씨엘용 인쇄회로 기판의 제조공정
JP6894289B2 (ja) 配線基板及びその製造方法
KR100327705B1 (ko) 빌드업 다층 인쇄회로기판의 제조방법
KR100722599B1 (ko) 필 도금을 이용한 전층 이너비아홀 인쇄회로기판 및 그제조방법
JP2011071181A (ja) プリント配線板
KR101222828B1 (ko) 코어리스 기판의 제조방법
JP2004055777A (ja) 複合多層配線基板の製造方法
KR100688707B1 (ko) 솔더 레지스트 패턴 형성 방법
KR100584974B1 (ko) 액상 타입의 포토레지스트를 이용한 인쇄회로기판의제조방법
JP5341796B2 (ja) 配線基板の製造方法
KR100619349B1 (ko) 인쇄회로기판의 회로패턴 형성방법
KR100722615B1 (ko) 플립칩 패키지 기판의 제조방법
KR100797704B1 (ko) 플립칩 패키지 기판 제조방법
KR20060027676A (ko) 일괄 적층 방식을 이용한 다층 인쇄회로기판의 제조 방법
JP2016219685A (ja) 印刷配線板およびその製造方法
KR100645642B1 (ko) 고밀도 ｂｇａ 패키지 기판 및 그 제조방법
KR100733248B1 (ko) 인쇄회로기판의 패턴 형성 장치 및 인쇄회로기판 제조방법
KR100645656B1 (ko) 반도체 패키지 기판 제조 방법

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20051122

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20060418