JP2009099621A - 基板の製造方法 - Google Patents
基板の製造方法 Download PDFInfo
- Publication number
- JP2009099621A JP2009099621A JP2007267171A JP2007267171A JP2009099621A JP 2009099621 A JP2009099621 A JP 2009099621A JP 2007267171 A JP2007267171 A JP 2007267171A JP 2007267171 A JP2007267171 A JP 2007267171A JP 2009099621 A JP2009099621 A JP 2009099621A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- hole
- layer
- forming
- conductive
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/42—Plated through-holes or plated via connections
- H05K3/425—Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern
- H05K3/427—Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern initial plating of through-holes in metal-clad substrates
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/42—Plated through-holes or plated via connections
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
- H05K3/06—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
- H05K3/18—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4602—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated
- H05K3/4608—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated comprising an electrically conductive base or core
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/02—Fillers; Particles; Fibers; Reinforcement materials
- H05K2201/0275—Fibers and reinforcement materials
- H05K2201/0281—Conductive fibers
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/03—Conductive materials
- H05K2201/032—Materials
- H05K2201/0323—Carbon
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/03—Conductive materials
- H05K2201/0332—Structure of the conductor
- H05K2201/0335—Layered conductors or foils
- H05K2201/0347—Overplating, e.g. for reinforcing conductors or bumps; Plating over filled vias
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/095—Conductive through-holes or vias
- H05K2201/0959—Plated through-holes or plated blind vias filled with insulating material
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
- H05K2201/0969—Apertured conductors
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
- H05K2201/09809—Coaxial layout
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/11—Treatments characterised by their effect, e.g. heating, cooling, roughening
- H05K2203/1178—Means for venting or for letting gases escape
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
- H05K3/06—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
- H05K3/061—Etching masks
- H05K3/064—Photoresists
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/42—Plated through-holes or plated via connections
- H05K3/429—Plated through-holes specially for multilayer circuits, e.g. having connections to inner circuit layers
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
- Y10T29/49126—Assembling bases
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
- Y10T29/49155—Manufacturing circuit on or in base
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
- Y10T29/49155—Manufacturing circuit on or in base
- Y10T29/49156—Manufacturing circuit on or in base with selective destruction of conductive paths
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
- Y10T29/49155—Manufacturing circuit on or in base
- Y10T29/49165—Manufacturing circuit on or in base by forming conductive walled aperture in base
Abstract
【解決手段】基板16に貫通孔18を形成し、前記貫通孔18に絶縁材20を充填した後、基板16の表面に無電解めっきを施す工程と、前記基板16の表面に形成された無電解めっき層80にフォトレジストをラミネートし、該フォトレジストを露光および現像して、前記絶縁材20が充填された貫通孔18の端面を被覆するレジストパターン72を形成する工程と、該レジストパターン72をマスクとして、前記基板16の表面に被着形成された導体層14,19をエッチングする工程と、前記無電解めっき層80を剥離層として、前記貫通孔18の端面を被覆するレジストパターン72を基板16から除去する工程とを備える。
【選択図】図5
Description
また、コア基板はコア部の両面に配線層を積層して形成するが、コア部をカーボンファイバ強化プラスチックのような熱膨張係数が小さい材料によって形成した場合には、配線層の熱膨張係数がかなり大きいために、コア部と配線層との間に熱膨張係数の相違による大きな熱応力が作用し、コア部と配線層との界面で剥離が生じたり、クラックが生じたりするという問題が発生する。
すなわち、基板に貫通孔を形成する工程と、前記貫通孔に絶縁材を充填する工程と、貫通孔に絶縁材が充填された基板の表面に無電解めっきを施す工程と、前記基板の表面に形成された無電解銅めっき層にフォトレジストをラミネートし、該フォトレジストを露光および現像して、前記絶縁材が充填された貫通孔の端面を被覆するレジストパターンを形成する工程と、該レジストパターンをマスクとして、前記基板の表面に被着形成された導体層をエッチングする工程と、前記無電解めっき層を剥離層として、前記貫通孔の端面を被覆するレジストパターンを基板から除去する工程とを備えることを特徴とする。
本発明は、導電性を有するコア部を備える基板に限らず、樹脂コアを備える基板、その他の配線基板に適用することができる。基板の表面に形成する無電解めっきは、基板の表面に被着形成された導体層をエッチングした後、貫通孔に充填された絶縁材からレジストパターンを容易に剥離できるようにするために設けている。無電解めっきとしては、たとえば無電解銅めっきを利用することができる。
また、前記基板に無電解めっきを施し、前記絶縁材が充填された下孔の端面をレジストパターンにより被覆し、前記基板の表面に被着形成された導体層をエッチングし、前記レジストパターンを除去した後、前記下孔を貫通する貫通孔を形成し、該貫通孔の内壁面をめっきにより被覆して導通スルーホールを形成する工程として適用することができる。
また、前記基板からレジストパターンを除去する工程に続いて、基板の両面に配線層を積層して形成する工程を備え、前記配線層が一体形成された基板に、前記下孔を貫通する貫通孔を形成し、前記導通スルーホールを形成する工程を備えることを特徴とする。これにより、基板の両面に配線層が形成されたコア基板が得られる。
また、前記貫通孔は、導通スルーホールを貫通させる下孔として形成され、前記基板にめっきを施して前記下孔の内壁面をめっき層により被覆する工程を備え、前記下孔に絶縁材を充填した後、基板の表面に無電解めっきを施すことを特徴とする。
導電性を備えるコア部に形成した下孔の内壁面をめっき層により被覆することにより、下孔をドリル加工によって形成して、下孔の内壁面が粗面となった場合でも、下孔の内壁面をめっき層によって被覆することにより、導通スルーホールとコア部との電気的短絡を防止することができる。
また、下孔の内壁面をめっき層によって被覆したことにより、下孔の内壁面が平滑化され、下孔に樹脂等の絶縁材を充填する際にボイドを生じさせないようにすることができ、これによっても導通スルーホールとコア部とが電気的に短絡することを防止することができる。
また、前記レジストパターンを基板から除去する工程の後、前記基板の両面に配線層を積層して形成する工程を備え、前記配線層が一体形成された基板に、前記下孔を貫通する貫通孔を形成し、前記導通スルーホールを形成する工程を備えることを特徴とする。
また、前記導通スルーホールを形成する工程に続いて、前記貫通孔に樹脂を充填する工程と、基板の表面に被着形成された導体層を所定パターンにエッチングして、前記導通スルーホールを介して電気的に接続された配線パターンを基板の表面に形成する工程とを備えることを特徴とする。これによって、基板の両面に配線層が形成され、導通スルーホールを介して配線層が電気的に接続されたコア基板が得られる。
前記配線層は、ビルドアップ法により、前記基板の両面に任意の層数に形成することができる。
また、前記コア部を形成する工程として、カーボンファイバを含有するプリプレグを複数枚重ね合わせ、加圧および加熱して平板体に形成する工程を備えることを特徴とする。カーボンファイバを含有するプリプレグを圧着してコア部とすることにより、樹脂基板と比較して熱膨張係数を小さく抑えた基板を得ることができる。
これにより、製造工程を的確にかつ簡単にすることができる。また、基板の表面に被着形成された導体層をエッチングによって適宜、除去することで、基板に配線層を積層してコア基板あるいは配線基板を形成する際に、基板と配線層との密着性が向上し、基板と配線層との間で熱膨張係数が相違することで、基板と配線層との界面で剥離が生じるといった問題を回避することができる。
以下、本発明に係る基板の製造方法の実施の形態として、導電性を有するコア部を備えたコア基板の製造方法について説明する。
図1、2は、コア基板の導通スルーホールを貫通させる下孔を基板に形成し、ガス抜き穴を形成して下孔に絶縁材を充填するまでの工程を示す。
図1(a)は、カーボンファイバ強化プラスチックからなるコア部10の両面にプリプレグ12を介して銅箔14を接合し、平板体に形成した基板16を示す。コア部10は、カーボンクロスにエポキシ樹脂などの高分子材料を含浸させたプリプレグを4枚積層し、加熱および加圧して一体形成される。なお、コア部10を構成するカーボンファイバを含むプリプレグの積層数は任意に選択できる。
カーボンファイバ強化プラスチックからなるコア部10の場合は、カーボンの切粉11が下孔18の内壁面に付着して残留し、この切粉11は導電性を有することから、切粉11が下孔18に充填する絶縁材としての樹脂20に混入すると、樹脂20の絶縁性が阻害され、導通スルーホールとコア部10とが電気的に短絡するという障害が生じる。
また、コア基板の両面にビルドアップ層を形成して配線基板とする場合には、製造工程中に加熱工程があるから、この場合にも、内層のコア部10あるいは基板から発生するガスによって銅箔14あるいはめっき層19が膨れるといった問題が起こり得る。
ガス抜き穴140は、基板16の表面を被覆する銅箔14および銅箔14に積層されためっき層19を部分的に穴あけし、コア部10の外面を被覆するプリプレグ12の表面を露出させてコア部10と外部とを連通させる経路を形成するためのものである。
前述したように、下孔18の開口縁の近傍にガス抜き穴140を配置しているのは、下孔18近傍からのガス抜き作用を有効にするためである。下孔18の周囲以外に、基板16の表面に多数個のガス抜き穴140を形成すれば、コア部10からガスが抜けやすくなり、また、基板16の表面に多数の凹凸が形成されるから、基板16の表面に絶縁層を被着形成する際に、絶縁層と基板16との接合強度を増大させるといった作用効果が得られる。
下孔18に樹脂20を充填した後、加熱キュア工程により、樹脂20を硬化させる。本実施形態では、熱硬化型のエポキシ樹脂を使用し、樹脂20を加熱キュアする工程では、160℃程度に加熱する。基板16の表面にガス抜き穴140が形成されているから、加熱工程でコア部10から発生する分解性のガスあるいは水蒸気は、ガス抜き穴140から外部に排出され、めっき層19や銅箔14が膨らむといった障害を防止することができる。
下孔18に樹脂20を充填して熱硬化させた後、下孔18から突出する樹脂20の端面を研磨し、樹脂20の端面を平坦化するとともに、基板16の表面と樹脂20の端面が面一となるように研磨加工する。
図4(b)は、めっき層19を電源供給層とする電着法によって下孔18の内壁面と基板18の表面に被着形成された銅箔14およびめっき層19の表面に絶縁被膜21を形成した状態を示す。めっき層19は下孔18の内壁面と基板16の表面全体に被着しているから、めっき層19を電源供給層とする電着法を適用することによって、下孔18の内面の全面と基板16の表面の全面に絶縁被膜21を被着させることができる。絶縁被膜21は、一例として、エポキシ樹脂の電着液中に基板16を浸漬し、めっき層19を直流電源に接続し、定電流法によって電着することができる。
この絶縁被膜21は、下孔18と導通スルーホールとの電気的短絡をさらに確実に防止するために設けるものである。
絶縁被膜21を基板16の表面および下孔18の内壁面に被着した後、乾燥処理および加熱処理を行って絶縁被膜21を硬化させる。絶縁被膜21の厚さは10〜20μmである。
下孔18に樹脂20を充填して熱硬化させた後、下孔18から突出する樹脂20の端面を研磨して平坦面に加工する。この研磨加工の際に、基板16の表面の絶縁被膜21を研磨して除去し、基板16の表面と樹脂20の端面を面一にする。
この場合に、基板16のコア部10の熱膨張係数と配線層の熱膨張係数に大きな開きがあると、基板16と配線層との界面が剥離したり、界面にクラックが生じたりする。このため、基板16と配線層との間には銅箔等の導体を介在させず、基板16の表面にプリプレグ(樹脂層)12を露出させ、配線層の絶縁層と基板16の絶縁層とを接合させるようにするのがよい。樹脂と銅箔との密着力と比較して樹脂同士の方がはるかに密着力が強いからである。
図5は、このため、基板16の表面にドライフィルムレジスト(フォトレジスト)をラミネートし、下孔18の外周縁に沿って所定幅で銅箔14およびめっき層19を残すようにして基板16の表面から銅箔14とめっき層19とを除去する工程を示す。
図5(a)は、基板16に設けた下孔18に樹脂20を充填した後、基板16の表面に無電解銅めっきを施し、基板16の表面を無電解銅めっき層80によって被覆した状態を示す。
図5(b)は、無電解銅めっきを施した基板16の表裏面にドライフィルムレジスト(フォトレジスト)をラミネートし、露光および現像してレジストパターン72を形成した状態を示す。レジストパターン72は、下孔18の外周縁に沿って、所定幅で被覆するように形成する。
レジストパターン72は下孔18の領域と下孔18の外周縁に沿って所定幅で被覆するように設けるから、レジストパターン72をマスクとしてエッチングすると、下孔18の周囲にリング状に銅箔14とめっき層19が残留する。
図5(d)は、下孔18の外周縁に沿って銅箔14とめっき層19が残留してランド142が形成された状態を示す。基板16の表面にはプリプレグ12が露出し、下孔18には樹脂20が充填されている。下孔18に充填された樹脂20の端面とランド142の端面(上面)とは面一になっている。
すなわち、基板16の両面に無電解銅めっきを施さずに、基板16の両面にそのままドライフィルムレジストをラミネートすると、ドライフィルムレジストと樹脂20とは樹脂同士であるために密着力が強く、エッチング後にレジストパターン72を樹脂20から除去することが容易にできないためである。この場合に、ドライフィルムレジスト(レジストパターン72)を樹脂20から無理に引き剥がす、あるいは化学的に除去すると、樹脂20の端面に剥離の際に残渣が発生したり、樹脂20の端面が劣化するという問題が生じる。
剥離用として使用する無電解銅めっき層の厚さは0.5μm〜1μm程度でよい。ドライフィルムレジストの剥離に用いる無電解めっき層としては、無電解銅めっき以外の金属めっきによることが可能であるが、めっきの容易性、エッチングの容易性から無電解銅めっきが有効に利用できる。
図6、7は、上述した製造工程により、下孔18の外周縁にランド142が形成された基板の両面に配線層を形成し、次いで導通スルーホールを形成してコア基板を形成するまでの工程を示す。
図6(a)は、プリプレグ40、配線シート42、プリプレグ44、銅箔46を基板16の両面に位置合わせして配置した状態を示す。配線シート42は絶縁樹脂シート41の両面に配線パターン42aを形成したものである。配線シート42は、たとえばガラスクロスからなる絶縁樹脂シートの両面に銅箔を被着した両面銅張り基板の銅箔層を所定パターンにエッチングして形成される。
コア基板58の表裏面に形成された配線パターン56は、導通スルーホール52を介して電気的に接続される。また、配線層48の内層に形成された配線パターン42aが適宜位置において導通スルーホール52に接続する。
コア基板58は、コア部10を含む基板16に形成した下孔18の内壁面にめっき層19が被着形成されたことにより、コア部10と導通スルーホール52とが電気的に短絡することが防止されている。
この場合も、図6、7に示した配線層48の形成方法とまったく同様に、基板16の両面に配線層48を積層して一体化することによってコア基板58を形成することができる。コア基板58の両面に配線パターン56が形成され、コア基板58の両面に形成された配線パターン56は導通スルーホール52を介して電気的に接続されている。
配線基板はコア基板58の両面に、たとえばビルドアップ法により配線層を積層して形成することによって得られる。
図9は、図7(b)に示した、基板16の両面に、2層のビルドアップ層60a、60bを積層したビルドアップ層60を備える配線基板を示す。
1層目のビルドアップ層60aは、絶縁層61aおよび配線パターン62aと、下層の配線パターン56と配線パターン62aとを電気的に接続するビア63aとを備える。2層目のビルドアップ層60bは絶縁層61bおよび配線パターン62bとビア63bとを備える。
コア基板58の両面に形成されたビルドアップ層60の配線パターン62a、62bは導通スルーホール52およびビア63a、63bを介して電気的に導通される。
次に、デスミア処理によりビア穴の内面を粗化し、無電解銅めっきを施してビア穴の内面および絶縁層61aの表面に無電解銅めっき層を形成する。
次に、無電解銅めっき層の表面にフォトレジストを被着し、露光および現像操作により、無電解銅めっき層の配線パターン62aとなる部位を露出させたレジストパターンを形成する。
次に、レジストパターンを除去し、無電解銅めっき層の露出領域をエッチングして除去することにより、絶縁層61aの表面に配線パターン62aが形成される。
配線層の最上層では、半導体素子を接続するための電極、あるいは外部接続端子を接合するための接続パッドをパターン形成し、外部に露出する電極あるいは接続パッドを除いて保護膜によって被覆する。外部に露出する電極あるいは接続パッドについては、金めっき等の所要の保護めっきが施される。
配線基板の製造方法には種々の方法がある。コア基板58の両面に形成する配線層の形成方法も上述した方法に限定されるものではない。
また、本発明は、下孔あるいは貫通孔に樹脂が充填された一般的な配線基板の製造工程において、基板表面にドライフィルムレジスト(フォトレジスト)をラミネートし、基板表面に被着形成された導体層をパターニングするような場合にももちろん適用できる。その場合も、下孔あるいは貫通孔に樹脂が充填された基板にじかにドライフィルムレジストをラミネートせず、いったん、基板に無電解めっきを施してドライフィルムを樹脂から剥離する剥離層を形成してから、ドライフィルムレジストをラミネートすればよい。
11 切粉
12 プリプレグ
14 銅箔
16 基板
18 下孔
19 めっき層
20 樹脂
21 絶縁被膜
40、44 プリプレグ
41 絶縁樹脂シート
42 配線シート
42a 配線パターン
46 銅箔
48 配線層
50 貫通孔
52 導通スルーホール
52a めっき層
54 樹脂
56 配線パターン
58 コア基板
60、60a、60b ビルドアップ層
62a、62b 配線パターン
63a、63b ビア
70、72 レジストパターン
80 無電解銅めっき層
140 ガス抜き穴
142 ランド
Claims (14)
- 基板に貫通孔を形成する工程と、
前記貫通孔に絶縁材を充填する工程と、
貫通孔に絶縁材が充填された基板の表面に無電解めっきを施す工程と、
前記基板の表面に形成された無電解めっき層にフォトレジストをラミネートし、該フォトレジストを露光および現像して、前記絶縁材が充填された貫通孔の端面を被覆するレジストパターンを形成する工程と、
該レジストパターンをマスクとして、前記基板の表面に被着形成された導体層をエッチングする工程と、
前記無電解めっき層を剥離層として、前記貫通孔の端面を被覆するレジストパターンを基板から除去する工程とを備えることを特徴とする基板の製造方法。 - 前記貫通孔は、導通スルーホールを貫通させる下孔として形成され、
前記下孔に絶縁材が充填され、下孔に絶縁材が充填された基板の表面に無電解めっきが施されることを特徴とする請求項1記載の基板の製造方法。 - 前記基板に無電解めっきを施し、前記絶縁材が充填された下孔の端面をレジストパターンにより被覆し、前記基板の表面に被着形成された導体層をエッチングし、前記レジストパターンを除去した後、
前記下孔を貫通する貫通孔を形成し、該貫通孔の内壁面をめっきにより被覆して導通スルーホールを形成する工程を備えることを特徴とする請求項2記載の基板の製造方法。 - 前記基板からレジストパターンを除去する工程に続いて、
基板の両面に配線層を積層して形成する工程を備え、
前記配線層が一体形成された基板に、前記下孔を貫通する貫通孔を形成し、前記導通スルーホールを形成する工程を備えることを特徴とする請求項3記載の基板の製造方法。 - 前記基板は導電性を有するコア部を備え、
前記貫通孔を形成した後、前記基板にめっきを施して前記貫通孔の内壁面をめっき層により被覆する工程を備え、
前記貫通孔に絶縁材を充填した後、基板の表面に無電解めっきを施すことを特徴とする請求項1記載の基板の製造方法。 - 前記貫通孔は、導通スルーホールを貫通させる下孔として形成され、前記基板にめっきを施して前記下孔の内壁面をめっき層により被覆する工程を備え、
前記下孔に絶縁材を充填した後、基板の表面に無電解めっきを施すことを特徴とする請求項5記載の基板の製造方法。 - 前記下孔の内壁面をめっき層により被覆する工程に続いて、
前記めっき層を電源供給層とする電着法により、前記下孔の内壁面を絶縁被膜により被覆する工程を備え、
該絶縁被膜によって内壁面が被覆された下孔に前記絶縁材を充填することを特徴とする請求項6記載の基板の製造方法。 - 基板の表面に無電解めっきを施す工程、前記レジストパターンを形成する工程、前記基板の表面に被着形成された導体層をエッチングする工程、前記レジストパターンを基板から除去する工程の後、
前記下孔を貫通する貫通孔を形成し、該貫通孔の内壁面をめっきにより被覆して導通スルーホールを形成する工程を備えることを特徴とする請求項6または7記載の基板の製造方法。 - 前記レジストパターンを基板から除去する工程の後、
前記基板の両面に配線層を積層して形成する工程を備え、
前記配線層が一体形成された基板に、前記下孔を貫通する貫通孔を形成し、前記導通スルーホールを形成する工程を備えることを特徴とする請求項8記載の基板の製造方法。 - 前記導通スルーホールを形成する工程に続いて、
前記貫通孔に樹脂を充填する工程と、
基板の表面に被着形成された導体層を所定パターンにエッチングして、前記導通スルーホールを介して電気的に接続された配線パターンを基板の表面に形成する工程とを備えることを特徴とする請求項9記載の基板の製造方法。 - 請求項10記載の基板の製造方法により形成された基板の両面に、配線層を積層して多層配線基板を形成する工程を備えることを特徴とする基板の製造方法。
- ビルドアップ法により、前記基板の両面に配線層を積層して形成することを特徴とする請求項11記載の基板の製造方法。
- 前記コア部を形成する工程として、カーボンファイバを含有するプリプレグを複数枚重ね合わせ、加圧および加熱して平板体に形成する工程を備えることを特徴とする請求項5〜12のいずれか一項記載の基板の製造方法。
- 前記貫通孔に絶縁材が充填された基板の表面に施す無電解めっきとして、無電解銅めっきを施すことを特徴とする請求項1〜13のいずれか一項記載の基板の製造方法。
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007267171A JP2009099621A (ja) | 2007-10-12 | 2007-10-12 | 基板の製造方法 |
US12/173,562 US8186052B2 (en) | 2007-10-12 | 2008-07-15 | Method of producing substrate |
KR1020080076375A KR101056718B1 (ko) | 2007-10-12 | 2008-08-05 | 기판의 제조 방법 |
CN2008101453624A CN101409985B (zh) | 2007-10-12 | 2008-08-07 | 衬底的制造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007267171A JP2009099621A (ja) | 2007-10-12 | 2007-10-12 | 基板の製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2009099621A true JP2009099621A (ja) | 2009-05-07 |
Family
ID=40532741
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007267171A Pending JP2009099621A (ja) | 2007-10-12 | 2007-10-12 | 基板の製造方法 |
Country Status (4)
Country | Link |
---|---|
US (1) | US8186052B2 (ja) |
JP (1) | JP2009099621A (ja) |
KR (1) | KR101056718B1 (ja) |
CN (1) | CN101409985B (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013197201A (ja) * | 2012-03-16 | 2013-09-30 | Fujitsu Ltd | 配線板の製造方法、配線板およびビアの構造 |
JP2015142976A (ja) * | 2014-01-31 | 2015-08-06 | セーレン株式会社 | 金属箔積層体、およびその製造方法 |
Families Citing this family (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8284557B2 (en) * | 2007-10-18 | 2012-10-09 | Kyocera Corporation | Circuit board, mounting structure, and method for manufacturing circuit board |
JP5378590B2 (ja) * | 2010-02-26 | 2013-12-25 | 三菱電機株式会社 | プリント配線板の製造方法およびプリント配線板 |
JP5214671B2 (ja) * | 2010-07-07 | 2013-06-19 | 株式会社東芝 | プリント配線基板の製造方法 |
KR101188025B1 (ko) * | 2012-02-20 | 2012-10-08 | 조연호 | 일방향 탄소섬유 프리프레그 직물을 이용한 복합재료 및 그를 이용한 동박적층판 |
KR101396704B1 (ko) * | 2012-12-20 | 2014-05-16 | 삼성전기주식회사 | 회로 기판 및 그 제조 방법 |
US9743526B1 (en) * | 2016-02-10 | 2017-08-22 | International Business Machines Corporation | Wiring board with stacked embedded capacitors and method of making |
JP6819268B2 (ja) * | 2016-12-15 | 2021-01-27 | 凸版印刷株式会社 | 配線基板、多層配線基板、及び配線基板の製造方法 |
KR20190041215A (ko) * | 2017-10-12 | 2019-04-22 | 주식회사 아모그린텍 | 인쇄회로기판 제조 방법 및 이에 의해 제조된 인쇄회로기판 |
CN114080088A (zh) * | 2020-08-10 | 2022-02-22 | 鹏鼎控股(深圳)股份有限公司 | 电路板及其制备方法 |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001237510A (ja) * | 2000-02-23 | 2001-08-31 | Ibiden Co Ltd | プリント配線板 |
JP2003332739A (ja) * | 2002-05-14 | 2003-11-21 | Ibiden Co Ltd | 多層プリント配線板及び多層プリント配線板の製造方法 |
WO2004064467A1 (ja) * | 2003-01-16 | 2004-07-29 | Fujitsu Limited | 多層配線基板、その製造方法、および、ファイバ強化樹脂基板の製造方法 |
JP2006222216A (ja) * | 2005-02-09 | 2006-08-24 | Fujitsu Ltd | 配線基板及びその製造方法 |
JP2007088202A (ja) * | 2005-09-22 | 2007-04-05 | Nippon Avionics Co Ltd | プリント配線板およびその製造方法 |
JP2007142348A (ja) * | 2004-12-15 | 2007-06-07 | Ibiden Co Ltd | プリント配線板 |
Family Cites Families (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE3576900D1 (de) * | 1985-12-30 | 1990-05-03 | Ibm Deutschland | Verfahren zum herstellen von gedruckten schaltungen. |
US5153987A (en) * | 1988-07-15 | 1992-10-13 | Hitachi Chemical Company, Ltd. | Process for producing printed wiring boards |
US5129142A (en) * | 1990-10-30 | 1992-07-14 | International Business Machines Corporation | Encapsulated circuitized power core alignment and lamination |
KR19990004487A (ko) | 1997-06-28 | 1999-01-15 | 김영환 | 방송 통신 시스템의 원격 감시 장치 및 방법 |
US5949030A (en) * | 1997-11-14 | 1999-09-07 | International Business Machines Corporation | Vias and method for making the same in organic board and chip carriers |
KR20070086860A (ko) * | 1998-09-03 | 2007-08-27 | 이비덴 가부시키가이샤 | 다층프린트배선판 및 그 제조방법 |
US6329603B1 (en) * | 1999-04-07 | 2001-12-11 | International Business Machines Corporation | Low CTE power and ground planes |
JP2001203458A (ja) | 2000-01-21 | 2001-07-27 | Ngk Spark Plug Co Ltd | 配線基板の製造方法 |
US6459046B1 (en) * | 2000-08-28 | 2002-10-01 | Matsushita Electric Industrial Co., Ltd. | Printed circuit board and method for producing the same |
JP4119205B2 (ja) * | 2002-08-27 | 2008-07-16 | 富士通株式会社 | 多層配線基板 |
JP3822549B2 (ja) | 2002-09-26 | 2006-09-20 | 富士通株式会社 | 配線基板 |
KR100570856B1 (ko) * | 2003-04-02 | 2006-04-12 | 삼성전기주식회사 | 병렬적 다층 인쇄회로기판 제조 방법 |
KR20040104144A (ko) * | 2003-06-03 | 2004-12-10 | 삼성전기주식회사 | 솔더 레지스트 패턴 형성 방법 |
US7316063B2 (en) * | 2004-01-12 | 2008-01-08 | Micron Technology, Inc. | Methods of fabricating substrates including at least one conductive via |
KR100632560B1 (ko) * | 2004-08-05 | 2006-10-09 | 삼성전기주식회사 | 병렬적 인쇄회로기판 제조 방법 |
KR100722615B1 (ko) | 2006-01-25 | 2007-05-28 | 삼성전기주식회사 | 플립칩 패키지 기판의 제조방법 |
JP2009099620A (ja) * | 2007-10-12 | 2009-05-07 | Fujitsu Ltd | コア基板およびその製造方法 |
-
2007
- 2007-10-12 JP JP2007267171A patent/JP2009099621A/ja active Pending
-
2008
- 2008-07-15 US US12/173,562 patent/US8186052B2/en not_active Expired - Fee Related
- 2008-08-05 KR KR1020080076375A patent/KR101056718B1/ko not_active IP Right Cessation
- 2008-08-07 CN CN2008101453624A patent/CN101409985B/zh not_active Expired - Fee Related
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001237510A (ja) * | 2000-02-23 | 2001-08-31 | Ibiden Co Ltd | プリント配線板 |
JP2003332739A (ja) * | 2002-05-14 | 2003-11-21 | Ibiden Co Ltd | 多層プリント配線板及び多層プリント配線板の製造方法 |
WO2004064467A1 (ja) * | 2003-01-16 | 2004-07-29 | Fujitsu Limited | 多層配線基板、その製造方法、および、ファイバ強化樹脂基板の製造方法 |
JP2007142348A (ja) * | 2004-12-15 | 2007-06-07 | Ibiden Co Ltd | プリント配線板 |
JP2006222216A (ja) * | 2005-02-09 | 2006-08-24 | Fujitsu Ltd | 配線基板及びその製造方法 |
JP2007088202A (ja) * | 2005-09-22 | 2007-04-05 | Nippon Avionics Co Ltd | プリント配線板およびその製造方法 |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013197201A (ja) * | 2012-03-16 | 2013-09-30 | Fujitsu Ltd | 配線板の製造方法、配線板およびビアの構造 |
JP2015142976A (ja) * | 2014-01-31 | 2015-08-06 | セーレン株式会社 | 金属箔積層体、およびその製造方法 |
Also Published As
Publication number | Publication date |
---|---|
CN101409985A (zh) | 2009-04-15 |
KR101056718B1 (ko) | 2011-08-16 |
US20090094824A1 (en) | 2009-04-16 |
CN101409985B (zh) | 2011-02-09 |
KR20090037793A (ko) | 2009-04-16 |
US8186052B2 (en) | 2012-05-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5125389B2 (ja) | 基板の製造方法 | |
KR101025524B1 (ko) | 배선 기판 및 그 제조 방법 | |
JP2009099621A (ja) | 基板の製造方法 | |
US8419884B2 (en) | Method for manufacturing multilayer wiring substrate | |
KR101475109B1 (ko) | 다층배선기판 및 그의 제조방법 | |
KR101003341B1 (ko) | 코어 기판 및 그 제조 방법 | |
US9756735B2 (en) | Method for manufacturing printed wiring board | |
JP2009099619A (ja) | コア基板およびその製造方法 | |
JP2004311736A (ja) | チップ部品内蔵ビルドアップ多層配線板の製造方法 | |
JP2007281336A (ja) | 両面プリント配線板の製造方法および多層プリント配線板 | |
CN105409334B (zh) | 使用可去除覆盖层形成具有电镀透孔的层叠结构的方法 | |
US10674608B2 (en) | Printed circuit board and manufacturing method thereof | |
KR100861619B1 (ko) | 방열 인쇄회로기판 및 그 제조방법 | |
US20120012553A1 (en) | Method of forming fibrous laminate chip carrier structures | |
JP2004349357A (ja) | 多層プリント配線板の製造方法 | |
JP2019047063A (ja) | プリント配線板およびその製造方法 | |
JP2001024323A (ja) | 導電性ペーストの充填方法および多層プリント配線板用の片面回路基板の製造方法 | |
KR100832641B1 (ko) | 인쇄회로기판의 제조방법 | |
JP2001015919A (ja) | 多層プリント配線板用回路基板とその製造方法および多層プリント配線板 | |
JP4748281B2 (ja) | 配線基板の製造方法及び配線基板 | |
JP3973654B2 (ja) | プリント配線基板の製造方法 | |
JP2017152493A (ja) | 印刷配線板の製造方法 | |
JP2001257466A (ja) | プリント配線基板の製造方法 | |
JP2004179526A (ja) | 配線基板およびその製造方法 | |
JP2001339159A (ja) | 多層回路基板及びその作製方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100715 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20111227 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120110 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120312 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20121002 |