KR100688857B1 - 윈도우를 구비한 볼 그리드 어레이 기판 및 그 제조방법 - Google Patents

윈도우를 구비한 볼 그리드 어레이 기판 및 그 제조방법 Download PDF

Info

Publication number
KR100688857B1
KR100688857B1 KR1020040108179A KR20040108179A KR100688857B1 KR 100688857 B1 KR100688857 B1 KR 100688857B1 KR 1020040108179 A KR1020040108179 A KR 1020040108179A KR 20040108179 A KR20040108179 A KR 20040108179A KR 100688857 B1 KR100688857 B1 KR 100688857B1
Authority
KR
South Korea
Prior art keywords
layer
insulating layer
window
pattern
wire bonding
Prior art date
Application number
KR1020040108179A
Other languages
English (en)
Other versions
KR20060069086A (ko
Inventor
이종진
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020040108179A priority Critical patent/KR100688857B1/ko
Priority to JP2005081647A priority patent/JP4481854B2/ja
Priority to CNB2005100597225A priority patent/CN100386869C/zh
Priority to US11/093,979 priority patent/US7227250B2/en
Publication of KR20060069086A publication Critical patent/KR20060069086A/ko
Application granted granted Critical
Publication of KR100688857B1 publication Critical patent/KR100688857B1/ko
Priority to US11/743,822 priority patent/US7462555B2/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4803—Insulating or insulated parts, e.g. mountings, containers, diamond heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/403—Edge contacts; Windows or holes in the substrate having plural connections on the walls thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H01L2924/1533—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate
    • H01L2924/15331—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/183—Components mounted in and supported by recessed areas of the printed circuit board
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0388—Other aspects of conductors
    • H05K2201/0394—Conductor crossing over a hole in the substrate or a gap between two separate substrate parts
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09981—Metallised walls
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10954—Other details of electrical connections
    • H05K2201/10969—Metallic case or integral heatsink of component electrically connected to a pad on PCB
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/13—Moulding and encapsulation; Deposition techniques; Protective layers
    • H05K2203/1377—Protective layers
    • H05K2203/1394—Covering open PTHs, e.g. by dry film resist or by metal disc
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/06—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
    • H05K3/061—Etching masks
    • H05K3/064—Photoresists
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/24—Reinforcing the conductive pattern
    • H05K3/243—Reinforcing the conductive pattern characterised by selective plating, e.g. for finish plating of pads
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/425—Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern
    • H05K3/427—Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern initial plating of through-holes in metal-clad substrates

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

본 발명은 박판의 코어재를 사용하지 않고 코어재에 윈도우를 형성하고 그안에 반도체 칩을 내장하여 패키지 두께를 줄이는 윈도우를 구비한 볼 그리드 어레이 기판 및 그 제조방법에 관한 발명이다.
본 발명에 따른 윈도우를 구비한 볼 그리드 어레이 기판은 상부면 및 하부면을 전기적으로 연결하기 위한 비아홀과 실장 되는 칩 크기에 상응하는 윈도우가 그 자신을 관통하도록 형성된 절연층; 상기 절연층 상부, 상기 윈도우 영역의 절연층 내벽 및 상기 윈도우 영역의 절연층 상부에 형성된 회로패턴과 상기 절연층의 상부에 형성되어 와이어 본딩에 의해 상기 칩과 연결되는 와이어 본딩 패드 패턴을 포함하는 제 1 외층; 및 상기 절연층 하부에 형성되어 상기 비아홀을 통해 상기 제 1 외층이 회로패턴 및 와이어 본딩 패턴과 전기적으로 연결되는 회로패턴 및 솔더 볼 패트 패턴과 상기 윈도우 영역에 대응하는 상기 절연층 하부면에 형성된 회로패턴을 포함하는 제 2 외층;을 포함하는 것을 특징으로 한다.
볼 그리드 어레이, 와이어 본딩, 솔더볼 패드, 윈도우, 반도체 칩

Description

윈도우를 구비한 볼 그리드 어레이 기판 및 그 제조방법{Ball grid array board having window and method for fablicating the same}
도 1a 내지 도 1j는 종래의 제 1 실시예에 의한 볼 그리드 어레이 기판의 제조방법의 흐름을 나타내는 단면도이다.
도 2는 도 1a 내지 도 1j의 방법으로 제작된 볼 그리드 어레이 패키지 기판에 반도체 칩을 실장한 제품의 단면도이다.
도 3은 종래의 제 2 실시예에 의한 볼 그리드 어레이 기판에 반도체 칩을 실장한 제품의 완성도이다.
도 4a 내지 4c는 본 발명의 실시예에 따른 윈도우를 구비한 볼 그리드 어레이 기판의 단면도이다.
도 5a 내지 도 5m는 본 발명의 일실시예에 따른 윈도우를 구비한 볼 그리드 어레이 기판의 제조방법의 흐름을 나타내는 단면도이다.
*도면의 주요 부분에 대한 부호의 설명*
100 : 원판
101 : 절연층
102a, 102b : 동박
103a, 103b : 동도금층
104a, 104b : 드라이 필름
105a, 105b : 솔더 레지스트
106a, 106b : 금도금층
210 : 접착제
220 : 반도체 칩
230 : 와이어 본딩
240 : 솔더 볼
본 발명은 볼 그리드 어레이 기판 및 그 제조방법에 관한 것으로, 보다 상세하게는 박판의 코어재를 사용하지 않고 코어재에 윈도우를 형성하고 그안에 반도체 칩을 내장하여 패키지 두께를 줄이는 윈도우를 구비한 볼 그리드 어레이 기판 및 그 제조방법에 관한 발명이다.
최근 반도체 칩용 패키지의 경박단소화 추세가 빠르게 진행됨에 따라 반도체 칩용 패키지의 두께가 점점 얇아지고 있다. 반도체 칩의 두께뿐만 아니라 반도체 칩을 실장하는 볼 그리드 어레이 기판에 대한 두께 감소가 요구되고 있다.
또한, 볼 그리드 어레이 패키지란 고집적도의 반도체칩 및 다핀화 요구 등을 수용하기 위해 개발된 것으로, 메인보드에의 실장을 위해 저면에 일정한 형태로 배열된 다수의 도전성 볼, 예를 들어 솔더볼(solder ball)을 갖는 표면실장형(SMT) 패키지의 한 종류이다.
이와 같은, 볼 그리드 어레이는 실장을 위해 볼 그리드 어레이 기판상의 솔더볼들이 인쇄회로기판의 도전성 접속패턴들에 대응하여 전기적으로 접합된다. 볼 그리드 어레이는 반도체 실장기술상에서 프린트 배선기판의 뒷면에 구형의 납땜을 어레이 상으로 줄지어 배열해 리드를 대신하는 표면 실장형 패키지의 한가지다. 볼 그리드 어레이는 프린트기판의 표면에 고집적회로(LSI)칩을 탑재해 몰드수지 또는 포팅(potting) 으로 봉지(seal)하는 반도체칩으로 일반적으로 200핀을 넘는 다핀LSI용 패키지에 활용되며 PAC(pad array carrier)라고도 부르며 패키지 본체의 크기는 패키지의 네개의 측변으로부터 L자상의 리드핀이 나와있는 QFP(quad flat package)보다도 작게 할 수 있는 장점을 가지고 있다.
따라서 최근 MCM(Multi-Chip Package), SIP(System In Package) 같이 반도체 칩을 적층(Stack)하는 패키지 제품에 대해 박판의 코어재를 사용하여 볼 그리드 어레이 기판의 두께를 얇게하여 대응하고 있다.
도 1a 내지 도 1j는 종래의 볼 그리드 어레이 기판의 제조방법의 흐름을 나타내는 단면도이다.
우선,도 1a에서와 같이, 절연 수지층(101) 및 양면에 동박(102a, 102b)을 포함하는 동박적층판(CCL; Copper clad laminate)인 원판(100)을 준비한다.
다음, 도 1b에서와 같이, 원판(100)의 상하 동박(102a, 102b)의 회로 연결을 위하여 비아홀(Via hole; A)을 가공한다.
도 1c에서와 같이, 형성된 비아홀(A)의 전기적 연결을 위하여 원판(100)의 상하 동박(102a, 102b) 및 비아홀(A)의 측벽에 동도금층(103a, 103b)을 형성한다.
도 1d에서와 같이, 원판(100)의 상하 동도금층(103a, 103b)에 드라이 필름(104a, 104b)을 각각 도포한다.
도 1e에서와 같이, 소정의 패턴이 형성된 드라이 필름(104a, 104b)을 노광 및 현상한다. 여기서 소정의 패턴은 회로패턴, 비아홀(A)의 랜드(Land), 와이어 본딩 패드 패턴(Wire bonding pad pattern), 솔더 볼 패드 패턴(Solder ball pad pattern)을 포함한다.
도 1f에서와 같이, 소정의 패턴이 형성된 드라이 필름(104a, 104b)을 에칭 레지스트(Etching resist)로 사용하고, 원판(100)을 에칭액에 침수시킴으로써, 드라이 필름(104a, 104b)의 소정의 패턴에 대응하는 부분을 제외한 나머지 부분의 상하 동박(102a, 102b) 및 동도금층(103a, 103b)을 에칭하여 제거한다.
도 1g에서와 같이, 원판(100)의 상하 양면에 도포된 드라이 필름(104a, 104b)을 박리하여 제거한다.
도 1h에서와 같이, 원판(100)에 솔더 레지스트(Solder resist; 105a, 105b)를 도포한 후, 가건조시킨다.
도 1i에서와 같이, 소정의 패턴이 형성된 상하 솔더 레지스트(105a, 105b) 패턴을 노광 및 현상함으로써, 솔더 레지스트(105a, 105b) 패턴에 대응하는 부분을 경화시킨다. 다음, 경화되지 않은 부분의 솔더 레지스트를 제거하여 솔더 레지스트(105a, 105b) 패턴을 형성한다.
도 1j에서와 같이, 원판(100)의 상부 솔더 레지스트(105a) 패턴의 개구부(B) 인 와이어 본딩 패드에 금도금층(106a)을 형성하고, 원판(100)의 하부 솔더 레지스트(105b) 패턴의 개구부(C)인 솔더 볼 패드에 금도금층(106b)을 형성한다.
다음, 도 2는 도 1a 내지 도 1j의 방법으로 제작된 볼 그리드 어레이 기판에 반도체 칩을 실장한 제품의 단면도이다.
도 2에서와 같이, 접착제(210)를 이용하여 반도체 칩(220)을 실장하고, 와이어 본딩(230) 및 솔더 볼(240)을 형성한 후, 몰딩(250)을 형성하면 볼 그리드 어레이 패키지 기판에 반도체 칩을 실장한 제품이 완성된다.
상술한 볼 그리드 어레이 기판에 대한 제작 방법에 관련하여, 본 출원인이 1995년 11월 14일 출원한 대한민국특허번호 제 344,618 호에 기술되어 있다.
상술한 종래의 방식은 패키지 두께가 두꺼운 문제점이 있었다.
또한, 얇은 박판 코어재를 사용함으로써 박판 코어재 구동을 위한 투자가 필요한 문제점이 있었다.
또한, 패키지 어셈블리 공정에 있어서, 박판 핸들링을 위해 부착해야 하는 캐리어가 있어야만 하는 문제점이 있었다.
다음 도 3은, 종래의 제 2 실시예에 의한 볼 그리드 어레이 기판에 반도체 칩을 실장한 제품의 완성도이다.
도 3에서와 같이, 절연체(301) 양면에 회로패턴(304)을 포함하는 원판(300)에 공동(cavity)를 형성한후, 공동 내부에 반도체칩(305)을 실장시킨다. 다음, 와이어 본딩 패드 및 반도체 칩을 와이어 본딩(303)과 연결하고, 솔더 볼 패드에 솔더 볼(302)을 실장시킨다. 마지막으로, 볼 그리드 어레이 기판을 패키지화 하면 완성된다.
상술한 볼 그리드 어레이 기판에 대한 제작 방법은, 미국 특허번호 5,696,666호에 기술되어 있다.
상술한 종래의 방식에서 반도체 칩(305)에서 발생하는 열은 와이어 본딩(303)을 통해서만 방출될 수 있고 열전도성이 없는 절연체(301)에서는 열을 방출할 수 없기 때문에 방열성이 작은 문제점이 있었다.
상기 문제점을 해결하기 위한 본 발명의 기술적 과제는 박판의 코어재를 사용하지 않고 코어재에 윈도우를 형성하고 그안에 반도체 칩을 내장하여 패키지 두께를 줄이는 윈도우를 구비한 볼 그리드 어레이 기판 및 그 제조방법을 제공하는 것이다.
상기 기술적 과제를 해결하기 위하여, 본 발명에 따른 윈도우를 구비한 볼 그리드 어레이 기판은 상부면 및 하부면을 전기적으로 연결하기 위한 비아홀과 실장 되는 칩 크기에 상응하는 윈도우가 그 자신을 관통하도록 형성된 절연층; 상기 절연층 상부, 상기 윈도우 영역의 절연층 내벽 및 상기 윈도우 영역의 절연층 상부에 형성된 회로패턴과 상기 절연층의 상부에 형성되어 와이어 본딩에 의해 상기 칩과 연결되는 와이어 본딩 패드 패턴을 포함하는 제 1 외층; 및 상기 절연층 하부에 형성되어 상기 비아홀을 통해 상기 제 1 외층이 회로패턴 및 와이어 본딩 패턴과 전기적으로 연결되는 회로패턴 및 솔더 볼 패트 패턴과 상기 윈도우 영역에 대응하는 상기 절연층 하부면에 형성된 회로패턴을 포함하는 제 2 외층;을 포함하는 것을 특징으로 한다.
상기 기술적 과제를 해결하기 위하여, 본발명에 따른 윈도우를 구비한 볼 그리드 어레이 기판의 제조방법은 (A) 절연층을 포함하는 원판을 준비하는 단계; (B) 칩이 실장 될 부분에 상기 절연층을 관통하는 윈도우를 형성하는 단계; (C) 상기 절연층 하부에 동박을 부착한 후 상기 절연층의 상하부, 상기 윈도우의 내벽 및 상기 윈도우 영역의 절연층 상부에 회로패턴을 형성하는 단계; (D) 상기 회로패턴 위에 솔더 레지스트를 도포한 후 상기 절연층 상부에 형성된 회로패턴 중 와이어 본딩 패드 패턴에 대응되는 부분과 상기 절연층 하부에 형성된 회로패턴이 오픈되도록 솔더 레지스트 패턴을 형성하는 단계; 및 (E) 상기 와이어 본딩 패드 패턴과 상기 하부에 형성된 회로패턴을 금도금하는 단계;를 포함하는 것을 특징으로 한다.
이하, 도면을 참조하여 본 발명에 따른 을 상세히 설명하기로 한다.
도 4a 내지 도 4b는 본 발명의 실시예에 따른 볼 그리드 어레이 기판의 단면도이다.
도 4a에서, 본 발명의 실시예에 따른 볼 그리드 어레이 기판은 절연층(501) 및 절연층(501)의 상하부면을 전기적으로 연결하는 비아홀로 구성되어 있다. 또한, 절연층(501)의 상부면은 회로 패턴(503a) 및 와이어 본딩 패드 패턴(506a)을 포함하고 절연층(501)의 하부면은 회로 패턴(503b) 및 솔더 볼 패드 패턴(506b)을 포함한다.
그리고, 상기 절연층(501)의 상하부면에 각각 형성되며, 상기 와이어 본딩 패드 패턴(506a) 및 상기 솔더 볼 패드 패턴(506b)에 대응하는 부분이 열려있는 솔더 레지스트층(505a, 505b)을 포함하고, 상기 절연층(501) 및 절연층(501)의 상부면에 윈도우(D)(window) 패턴을 구비한 것을 특징으로 한다.
여기서, 절연층(501)은 내층이 없는 원판(500)으로 형성되어 있으나, 내층이 2, 4, 6,8 등의 다층 구조로 형성된 원판을 사용할 수 있고, 윈도우(D)는 펀치나 드릴 비트등을 사용하여 형성한다.
또한, 윈도우(D)의 사이드 월의 금도금층(506a)은 무전해 금도금 및 전해 금도금을 이용하여 형성하고 반도체 칩(610)은 직접 윈도우(D)의 금도금층(506a)상에 직접 실장시키고, 절연층(501)의 하부 면은 금도금층(506b)을 적층한다.
그리고, 사이드 월(side wall)의 금도금층(506b)은 무전해 금도금 및 전해 금도금을 하며, 윈도우(D)를 형성하여 반도체 칩(610)을 내장함으로써 패키지 두께를 줄일 수 있다. 이러한 구조적 특징은 패키지의 두께가 감소하고 열 방출 효과가 향상된다.
도 4b에서와 같이, 종래의 기판과 본 발명에 따른 윈도우를 구비한 볼 그리드 어레이 기판의 멀티 칩 스텍(multi chip stack)을 도시하였다.
본 발명의 실시예에 따른 볼 그리드 어레이 기판은 절연층(1501) 및 절연층(1501)의 상하부면을 전기적으로 연결하는 비아홀(H)로 구성되어 있다. 또한, 절연층(1501)의 상부면은 회로 패턴(1503a) 및 와이어 본딩 패드 패턴(1506a)을 포함하고 절연층(1501)의 하부면은 회로 패턴(1503b) 및 솔더 볼 패드 패턴(1506b)을 포함한다.
그리고, 상기 절연층(1501)의 상하부면에 각각 형성되며, 상기 와이어 본딩 패드 패턴(1506a) 및 상기 솔더 볼 패드 패턴(1506b)에 대응하는 부분이 열려있는 솔더 레지스트층(1505a, 1505b)을 포함하고, 상기 절연층(1501) 및 절연층(1501)의 상부면에 윈도우(F)(window) 패턴을 구비한 것을 특징으로 한다.
또한, 상기 윈도우(F)상에 다수의 반도체 칩(1610)을 적층하여 실장한 것을 특징으로 한다.
여기서, 멀티 칩 스텍을 형성하기 위해, 우선 볼 그리드 어레이 기판을 형성한 후, 윈도우(F) 패턴에 형성된 금도금층(1506a)상에 접착제를 이용하여 반도체 칩(1610)을 다층으로 실장시킨다. 각각의 반도체 칩(1610)은 와이어 본딩 패드에 와이어 본딩(1620)을 연결한다.
반도체 칩(1610)에서 발생하는 열은 와이어 본딩(1620), 윈도우(F) 패턴상의 금도금층(1506a) 및 절연수지층(1501) 하부면상의 금도금층(1506b)을 통해 방출된다.
역시 패키지의 두께가 감소하고 열 방출 효과가 향상되는 특징이 있다.
도 4c에서와 같이, 종래의 기판과 본 발명에 따른 윈도우(G)를 구비한 볼 그리드 어레이 기판의 멀티 패키지 스텍(multi package stack)을 도시하였다.
본 발명의 실시예에 따른 볼 그리드 어레이 기판은 절연층(2501) 및 절연층의 상하부면을 전기적으로 연결하는 비아홀(I)로 구성되어 있다. 또한, 절연층(2501)의 상부면은 회로 패턴(2503a) 및 와이어 본딩 패드 패턴(2506a)을 포함하고 절연층(2501)의 하부면은 회로 패턴(2503b) 및 솔더 볼 패드 패턴을 포함한다.
그리고, 상기 절연층(2501)의 상하부면에 각각 형성되며, 상기 와이어 본딩 패드 패턴(2506a) 및 상기 솔더 볼 패드 패턴에 대응하는 부분이 열려있는 솔더 레지스트층(2505a, 2505b)을 포함하고, 상기 절연층(2501) 및 절연층(2501)의 상부면에 윈도우(G)(window) 패턴을 구비한 것을 특징으로 한다.
또한, 상기 기판상에 다수의 기판을 적층한 것을 특징으로 한다.
여기서, 3개의 볼 그리드 어레이 기판을 형성한 후, 각각을 적층하여 형성한다. 제 1층의 기판은 다수의 솔더 볼(2630)을 포함하고 있고, 제 2 층 및 제 3층의 기판은 각각 솔더볼(2630) 및 절연층(2501) 상부의 소정의 회로(2503a) 패턴상에 형성된 금도금층(2506a)과 연결된다. 여기서도 역시 패키지의 두께가 감소하고 열 방출 효과가 향상되는 특징이 있다.
또한, 기판을 패키지 시켰을 때, 볼딩(2640)부분이 솔더 볼(2630)의 직경보다 두께가 작은 특징이 있다. 이와 같이, 멀티 패키지 스텍을 형성하여 고밀도의 CSP제품을 형성할 수 있다.
도 5a 내지 도 5l은 본 발명의 일실시예에 따른 윈도우를 구비한 볼 그리드 어레이 기판의 제조방법의 흐름도이다.
먼저, 도 5a에서와 같이, 절연수지층(501)의 상면에 동박(502) 및 하면에 접착제(10)를 이용하여 보호 필름(20)을 적층한 동박적층판(Cu clad laminate)인 원판(500)을 준비한다.
여기서 동박 적층판의 종류에는 그 용도에 따라, 유리/에폭시 동박적층판, 내열수지 동박적층판, 종이/페놀 동박적층판, 고주파용 동박적층판, 플렉시블 동박적층판(폴리이미드 필름) 및 복합 동박적층판 등 여러 가지가 있으나, 양면 인쇄회로기판 및 다층 인쇄회로기판의 제작에는 주로 유리/에폭시 동박 적층판이 사용된다.
또한, 내층이 없는 원판(500)을 사용하였으나, 사용 목적이나 용도에 따라 내층이 2층, 4층, 및 6층 등의 다층의 구조의 원판(500)을 사용할 수도 있다.
다음, 도 5b에서와 같이, 윈도우(D)(Window)를 형성한다.
여기서 윈도우(D)를 형성하는 방법으로는 펀칭 또는 드릴 비트로 윈도우(D)를 가공한다.
이후, 도 5c에서와 같이, 접착제(10)를 보호하고 있는 보호 필름(20)을 제거한다.
다음으로, 도 5d에서와 같이, 접착제(10)상에 동박(502b)을 부착한다.
이하 접착제는 도면에 표시하지 않는다.
그 다음, 도 5e에서와 같이, 내층 코어 자재인 동박적층판의 상부 및 하부면을 전기적으로 연결하기 위한 비아홀(E)을 가공하여 형성한다.
여기서 비아홀(E)을 형성하는 과정은 CNC 드릴(Computer Numerical Control Drill) 또는 레이저 드릴을 사용하여 사전에 설정된 위치에 따라 비아홀(E)을 형성하는 방식을 사용하는 것이 바람직하다.
CNC 드릴을 이용하는 방식은 양면 인쇄회로기판의 비아홀(E)이나 다층 인쇄회로기판의 도통홀(through hole)을 형성 시에 적당하다. 이러한 CNC 드릴을 이 용하여 비아홀(E) 또는 도통홀을 가공한 후에, 드릴링 시 발생하는 동박(502a, 502b)의 버(burr), 비아홀(E) 측벽의 먼지, 동박(502a, 502b) 표면의 먼지 등을 제거하는 디버링(deburring) 공정을 수행하는 것이 바람직하다. 이 경우, 동박(502a, 502b) 표면에 거칠기(roughness)가 부여됨으로써, 이후 동도금 공정에서 동과의 밀착력이 향상되는 장점이 있다.
레이저를 이용하는 방식은 다층 인쇄회로기판의 마이크로 비아홀(micro via hole)을 형성 시에 적당하다. 이러한 레이저를 이용하는 방식으로, YAG 레이저(Yttrium Aluminum Garnet laser)를 이용하여 동박(502a, 502b)과 절연층(501)을 동시에 가공할 수도 있고, 비아홀(E)이 형성될 부분의 동박(502a, 502b)을 식각한 후 이산화탄소 레이저(CO2 laser)를 이용하여 절연층(501)을 가공할 수도 있다.
한편, 비아홀(E)을 형성한 후에, 형성 시 발생하는 열로 인하여 절연층(501) 등이 녹아서 비아홀(E)의 측벽에 발생하는 스미어(smear)를 제거하는 디스미어(desmear) 공정을 수행하는 것이 바람직하다.
이후, 도 5f에서와 같이, 원판(500)의 표면, 도통홀(E) 내벽 및 윈도우(D)의 내벽에 무전해 도금 및 전해 도금을 하여 전기적으로 도통시키는 동도금층(503a, 503b)을 형성한다.
여기서 원판(500)의 비아홀(E)의 측벽이 절연수지층(501)이므로, 비아홀(E) 형성 후 바로 전해 동도금을 수행할 수 없다.
따라서, 형성된 비아홀(E)의 전기적 연결 및 전해 동도금 수행하기 위하여 무전해 동도금을 수행한다. 무전해 동도금은 절연체에 대한 도금이므로, 전기를 띤 이온에 의한 반응을 기대할 수 없다. 이러한 무전해 동도금은 석출반응에 의해 이루어지며, 석출반응은 촉매에 의해 촉진된다. 도금액으로부터 동이 석출되기 위해서는 도금하려는 재료의 표면에 촉매가 부착되어야 한다. 이는 무전해 동도금이 많은 전처리를 필요로 함을 나타낸다.
일실시예로, 무전해 동도금 공정은 탈지(cleanet) 과정, 소프트 부식(soft etching) 과정, 예비 촉매처리(pre-catalyst) 과정, 촉매처리 과정, 활성화(accelerator) 과정, 무전해 동도금 과정 및 산화방지 처리 과정을 포함한다.
탈지 과정에서, 상하 동박(502a, 502b) 표면에 존재하는 산화물이나 이물질, 특히 유지분 등을 산 또는 알칼리 계면활성제가 포함된 약품으로 제거한 후, 계면활성제를 완전히 수세한다.
소프트 부식 과정에서, 상하 동박(502a, 502b) 표면에 미세한 거칠기(예를 들면, 약 1㎛∼2㎛)를 만들어 도금단계에서 동입자가 균일하게 밀착되도록 하며, 탈지 과정에서 처리되지 않은 오염물을 제거한다.
예비 촉매처리 과정에서, 낮은 농도의 촉매약품에 원판(500)을 담금으로써, 촉매처리 단계에서 사용되는 약품이 오염되거나 농도가 변화하는 것을 방지한다. 더욱이, 같은 성분의 약품조에 원판(500)을 미리 담그는 것이므로 촉매처리가 보다 활성화되는 효과가 있다. 이러한 예비 촉매처리 과정은 1%∼3%로 희석된 촉매약품을 사용하는 것이 바람직하다.
촉매처리 과정에서, 원판(500)의 동박(502a, 502b)과, 절연수지층(501)면( 즉, 비아홀(E)의 측벽)에 촉매입자를 입혀준다. 촉매입자는 Pd-Sn 화합물을 사용하는 것이 바람직하며, 이 Pd-Sn 화합물은 도금되는 입자인 Cu2 +와 Pd2 -가 결합하여 도금을 촉진하는 역할을 한다.
무전해 동도금 과정에서, 도금액은 CuSO4, HCHO, NaOH 및 기타 안정제로 이루어지는 것이 바람직하다. 도금반응이 지속되기 위해서는 화학 반응이 균형을 이루어야 하며, 이를 위해 도금액의 조성을 제어하는 것이 중요하다. 조성을 유지하기 위해서는 부족한 성분의 적절한 공급, 기계 교반, 도금액의 순화 시스템 등이 잘 운영되어야 한다. 반응의 결과로 발생되는 부산물을 위한 여과장치가 필요하며, 이를 활용함으로써 도금액의 사용시간이 연장될 수 있다.
산화방지 처리 과정에서, 무전해 동도금 후에 잔존하는 알칼리 성분으로 인해 도금막이 산화되는 것을 방지하기 위해 산화방지막을 전면에 코팅한다.
그러나, 상술한 무전해 동도금 공정은 일반적으로 전해 동도금에 비하여 물리적 특성이 떨어지므로 얇게 형성한다.
다른 실시예로, 무전해 동도금층 형성 공정은 플라즈마 등에 의하여 발생되는 기체의 이온 입자(예를 들면, Ar+)를 구리 타겟(copper target)에 충돌시킴으로써, 절연층(501), 비아홀(E)의 내벽 및 랜드에 무전해 동도금층을 형성하는 스퍼터링(sputtering) 방식를 이용할 수 있다.
무전해 동도금이 완료된 후, 원판(500)을 동도금 작업통에 침식시킨 후 직류 정류기를 이용하여 전해 동도금을 수행한다. 이러한 전해 동도금은 도금될 면적을 계산하여 직류 정류기에 적당한 전류를 동을 석출하는 방식을 사용하는 것이 바람직하다.
전해 동도금은 동도금층의 물리적 특성이 무전해 동도금층보다 우수하고, 두꺼운 동도금층을 형성하기 용이한 장점이 있다.
다음, 도 5g에서와 같이, 원판(500)의 상하 동도금층(503a, 503b)에 드라이 필름(504a, 504b)을 각각 도포한다.
여기서 드라이 필름(504a, 504b)은 커버 필름(cover film), 포토레지스트 필름(photo-resist film) 및 마일러 필름(mylar film)의 3층으로 구성되며, 실질적으로 레지스트 역할을 하는 층은 포토레지스트 필름이다.
다음, 소정의 패턴이 인쇄된 드라이 필름(504a, 504b)을 노광 및 현상함으로써, 드라이 필름(504a, 504b)에 소정의 패턴을 형성한다.
여기서 소정의 패턴은 회로패턴, 비아홀(E)의 랜드(land), 와이어 본딩 패드 패턴(wire bonding pad pattern), 솔더 볼 패드 패턴(solder ball pad pattern) 및 윈도우 패턴(window pattern)을 포함한다.
드라이 필름(504a, 504b)의 노광 및 현상 공정은 소정의 패턴이 인쇄된 아트 워크 필름을 드라이 필름(504a, 504b) 위에 밀착시킨 후 자외선을 조사한다. 이때, 아트 워크 필름의 패턴이 인쇄된 검은 부분은 자외선이 투과하지 못하고, 인쇄되지 않은 부분은 자외선이 투과하여 아트 워크 필름 아래의 드라이 필름(504a, 504b)을 경화시키게 된다. 이렇게 드라이 필름(504a, 504b)이 경화된 원판(500)을 현상액에 담그면 경화되지 않은 드라이 필름(504a, 504b) 부분이 현상액에 의해 제거되고, 경화된 드라이 필름(504a, 504b) 부분만 남아서 에칭 레지스트 패턴을 형성한다. 여기서 현상액으로는 탄산나트륨(Na2CO3) 또는 탄산칼륨(K2CO3)의 수용액 등을 사용한다.
그리고, 도 5h에서와 같이, 소정의 패턴이 형성된 드라이 필름(504a, 504b)을 에칭 레지스트(etching resist)로 사용하고, 원판(500)에 에칭액을 분무시킴으로써, 드라이 필름(504a, 504b)의 소정의 패턴에 대응하는 부분을 제외한 나머지 부분의 상하 동박(502a, 502b) 및 동도금층(503a, 503b)을 에칭하여 제거한다.
이후, 도 5i에서와 같이, 원판(500)의 상하 양면에 도포된 드라이 필름(504a, 504b)을 박리하여 제거한다.
여기서 드라이 필름(504a, 504b)은 수산화나트륨(NaOH) 또는 수산화칼륨(KOH) 등이 포함된 박리액을 사용하여 제거한다.
상술한 도 5g 내지 도 5i의 과정에서, 에칭 레지스트로 드라이 필름(504a, 504b)을 사용하였으나, 액체 상태의 감광재를 에칭 레지스트로 사용할 수 있다.
이 경우, 자외선에 감광되는 액체 상태의 감광재를 원판(500)의 동도금층(503a, 503b)에 도포한 후, 건조시킨다. 다음으로, 소정의 패턴이 형성된 아트 워크 필름을 이용하여 감광재를 노광 및 현상함으로써, 감광재에 소정의 패턴을 형성한다. 그 다음으로, 소정의 패턴이 형성된 감광재를 에칭 레지스트로 사용하고, 원판(500)에 에칭액을 분무시킴으로써, 감광재의 소정의 패턴에 대응하는 부분 을 제외한 나머지 부분의 상하 동박(502a, 502b) 및 동도금층(503a, 503b)을 에칭하여 제거한다. 그 후, 감광재를 제거한다. 여기서 액체 상태의 감광재를 코팅하는 방식은 딥 코팅(dip coating) 방식, 롤 코팅(roll coating) 방식, 전기증착(electro-deposition) 방식 등이 있다.
이러한 액체 상태의 감광재를 이용하는 방식은 드라이 필름(504a, 504b)보다 얇게 도포할 수 있으므로, 보다 미세한 회로패턴을 형성할 수 있는 장점이 있다. 또한, 원판(500)의 표면에 요철이 있는 경우, 이를 채워 균일한 표면을 형성할 수 있는 장점도 있다.
그 다음, 도 5j에서와 같이, 솔더 레지스트(505a, 505b)를 도포한 후 가건조시킨다.
여기서 동박(502a, 502b) 및 동도금층(503a, 503b)에 회로 패턴이 형성된 원판(500)에 지문, 기름, 먼지 등이 묻어 있는 경우, 이후 공정에서 형성되는 솔더 레지스트(505a, 505b)와 원판(500)이 완전히 밀착되지 않는 문제가 발생할 수 있다. 따라서, 솔더 레지스트(505a, 505b)를 도포하기 전에, 솔더 레지스트(505a, 505b)와 원판(500)과의 밀착력을 향상시키기 위하여 기판 표면을 세정하고 기판 표면에 거칠기를 부여하는 전처리를 수행하는 것이 바람직하다.
솔더 레지스트(505a, 505b)를 도포하는 방식은 스크린 인쇄(screen printing) 방식, 롤러 코팅(roller coating) 방식, 커튼 코팅(curtain coating) 방식, 스프레이 코팅(spray coating) 방식 등을 사용할 수 있다.
여기서 스크린 인쇄 방식은 솔더 레지스트 패턴을 직접 인쇄하는 방식이고, 롤러 코팅 방식은 스크린 인쇄법에 사용되는 것보다 점도가 낮은 솔더 레지스트 잉크를 고무로 된 롤러에 얇게 발라 기판에 코팅하는 방식이다.
또한, 상기 커튼 코팅 방식은 롤러 코팅에 사용되는 것보다 더 점도가 낮은 솔더 레지스트 잉크를 사용하는 방식이며, 스프레이 코팅 방식은 레지스트 잉크를 분무하여 코팅하는 방식이다.
다음, 원판(500)의 상하 솔더 레지스트(505a, 505b)에 솔더 레지스트 패턴이 인쇄된 아트 워크 필름을 밀착시킨 후, 솔더 레지스트(505a, 505b)를 노광 및 현상함으로써, 솔더 레지스트 패턴에 대응하는 솔더 레지스트(505a, 505b)를 경화시킨다.
여기서 아트 워크 필름의 솔더 레지스트 패턴이 인쇄된 검은 부분은 노광공정에서 자외선이 투과하지 못하고, 인쇄되지 않은 부분은 자외선이 투과하여 솔더 레지스트(505a, 505b)를 경화시키게 된다.
이후, 도 5k에서와 같이, 아트 워크 필름을 제거한 후, 경화되지 않은 부분의 솔더 레지스트(505a, 505b)를 현상 공정에서 제거하여 솔더 레지스트 패턴을 형성한다. 다음, 자외선을 조사하여 자외선 경화시키고, 건조기(도시되지 않음)를 이용하여 솔더 레지스트(505a, 505b)를 완전 경화시킨다.
여기서 원판(500)의 솔더 레지스트(505a, 505b)가 제거된 부분에 잔존하는 솔더 레지스트(505a, 505b)의 잔사, 이물질 등을 플라즈마 등을 이용하여 제거하는 공정을 더 수행하는 것이 바람직하다.
다음, 도 5l에서와 같이, 솔더볼 패드 패턴, 와이어 본딩 패드 패턴, 윈도우 패턴 및 원판(500)의 하부 패턴에 금도금층(506a, 506b)을 형성한다.
여기서 원판(500)의 일부분이 절연수지층(501)이므로, 바로 전해 금도금을 수행할 수 없다.
따라서, 절연수지층(501)의 전기적 연결 및 전해 금도금 수행하기 위하여 무전해 금도금을 수행한다. 무전해 금도금은 절연체에 대한 도금이므로, 전기를 띤 이온에 의한 반응을 기대할 수 없다.
일실시예로, 무전해 금도금층 형성 공정은 플라즈마 등에 의하여 발생되는 기체의 이온 입자(예를 들면, Ar+)를 금 타겟(gold target)에 충돌시킴으로써, 절연층(501), 윈도우에 무전해 금도금층을 형성하는 스퍼터링(sputtering) 방식를 이용할 수 있다.
무전해 금도금 이후, 원판(500)을 금도금 작업통에 침식시킨 후 직류 정류기를 이용하여 전해 금도금을 수행하여 금도금층(506a, 506b)을 형성한다. 이때, 도금될 면적을 계산하여 직류 정류기에 적당한 전류를 가하여 금을 석출하는 방식을 사용하는 것이 보다 바람직하다.
또한, 금과 접착성을 높이기 위하여, 먼저 니켈을 얇게 도금한 후, 금도금층(506a, 506b)을 형성하는 것이 바람직하다.
최종적으로, 도 5m에서와 같이, 라우터(router) 또는 파워 프레스(power press) 등을 이용하여 원판(500)의 외곽 형성을 수행한다.
다음으로, 반도체 칩(610)을 실장하고, 와이어 본딩(620) 및 솔더 볼(630)을 형성한 후, 몰딩(640)을 형성하면 윈도우를 구비한 볼 그리드 어레이 기판이 형성된다.
이상에서 본 발명에 대하여 설명하였으나, 이는 일실시예에 불과하며, 본 발명의 기술적 사상을 벗어나지 않는 범위내에서 얼마든지 다양한 변화 및 변형이 가능함은 본 기술분야에서 통상적으로 숙련된 당업자에게 분명할 것이다. 하지만, 이러한 변화 및 변형이 본 발명의 범위 내에 속한다는 것은 이하 특허청구범위를 통하여 확인될 것이다.
상술한 바와 같이, 본 발명에 따른 윈도우를 구비한 볼 그리드 어레이 기판은 윈도우를 형성하여 반도체 칩을 내장함으로써 패키지 두께를 줄일 수 있는 효과가 있다.
또한, 본 발명에 따른 윈도우를 구비한 볼 그리드 어레이 기판은 얇은 박판 코어재를 사용하지 않아도 되므로 박판 코어재 구동을 위한 신규 설비 투자가 필요 없는 효과가 있다.
또한, 본 발명에 따른 윈도우를 구비한 볼 그리드 어레이 기판은 패키지 조립 공정에서도 박판 핸들링을 위해 부착하는 캐리어 없이도 조립 공정 진행이 가능한 효과가 있다.
또한, 본 발명에 따른 윈도우를 구비한 볼 그리드 어레이 기판은 사이드 월 도금에 의한 열 방출 금속의 면적이 증가하는 효과가 있다.

Claims (12)

  1. 상부면 및 하부면을 전기적으로 연결하기 위한 비아홀과 실장 되는 칩 크기에 상응하는 윈도우가 그 자신을 관통하도록 형성된 절연층;
    상기 절연층 상부, 상기 윈도우 영역의 절연층 내벽 및 상기 윈도우 영역의 절연층 상부에 형성된 회로패턴과 상기 절연층의 상부에 형성되어 와이어 본딩에 의해 상기 칩과 연결되는 와이어 본딩 패드 패턴을 포함하는 제 1 외층; 및
    상기 절연층 하부에 형성되어 상기 비아홀을 통해 상기 제 1 외층이 회로패턴 및 와이어 본딩 패턴과 전기적으로 연결되는 회로패턴 및 솔더 볼 패트 패턴과 상기 윈도우 영역에 대응하는 상기 절연층 하부면에 형성된 회로패턴을 포함하는 제 2 외층;을 포함하는 것을 특징으로 하는 볼 그리드 어레이 기판.
  2. 제 1 항에 있어서,
    상기 윈도우상에 다수의 반도체 칩을 적층하여 실장한 것을 특징으로 하는 볼 그리드 어레이 기판.
  3. 제 1 항에 있어서,
    상기 기판상에 적층된 다수의 기판을 포함하는 것을 특징으로 하는 볼 그리드 어레이 기판.
  4. 제 1 항 내지 제 3 항중 어느 한 항에 있어서,
    상기 와이어 본딩 패드 패턴, 상기 솔더 볼 패드 패턴, 상기 윈도우의 내벽, 상기 윈도우 영역의 절연층 상부 및 상기 제 2 외층의 회로 패턴상에 형성되는 제 1 도금층을 더 포함하는 것을 특징으로 하는 볼 그리드 어레이 기판.
  5. 제 4 항에 있어서,
    상기 와이어 본딩 패드 패턴과 상기 제 1 도금층 사이, 상기 솔더 볼 패드 패턴과 상기 제 1 도금층 사이, 상기 윈도우와 제 1 도금층 사이 및 상기 제 2 외층의 회로패턴과 상기 제 1 도금층 사이에 형성되는 제 2 도금층을 더 포함하는 것을 특징으로 하는 볼 그리드 어레이 기판.
  6. (A) 절연층을 포함하는 원판을 준비하는 단계;
    (B) 칩이 실장 될 부분에 상기 절연층을 관통하는 윈도우를 형성하는 단계;
    (C) 상기 절연층 하부에 동박을 부착한 후 상기 절연층의 상하부, 상기 윈도우의 내벽 및 상기 윈도우 영역의 절연층 상부에 회로패턴을 형성하는 단계;
    (D) 상기 회로패턴 위에 솔더 레지스트를 도포한 후 상기 절연층 상부에 형성된 회로패턴 중 와이어 본딩 패드 패턴에 대응되는 부분과 상기 절연층 하부에 형성된 회로패턴이 오픈되도록 솔더 레지스트 패턴을 형성하는 단계; 및
    (E) 상기 와이어 본딩 패드 패턴과 상기 하부에 형성된 회로패턴을 금도금하는 단계;를 포함하는 것을 특징으로 하는 볼 그리드 어레이 기판의 제작 방법.
  7. 제 6 항에 있어서,
    상기 (A) 단계 이후에,
    (F) 상기 원판에 비아홀을 형성하는 단계; 및
    (G) 상기 원판의 표면 및 비아홀의 내벽에 동도금층을 형성하는 단계;를 더 포함하는 것을 특징으로 하는 볼 그리드 어레이 기판의 제작 방법.
  8. 제 6 항에 있어서,
    상기 (E) 단계는,
    (H) 상기 와이어 본딩 패드 패턴 및 상기 솔더 볼 패드 패턴상에 니켈도금층을 형성하는 단계;
    (I) 상기 와이어 본딩 패드 패턴 및 상기 솔더 볼 패드 패턴의 니켈도금층상에 금도금층을 형성하는 단계; 및
    (J) 상기 솔더 볼 패드 패턴의 금도금층상에 솔더 볼을 형성하고 상기 와이어 본딩 패드 패턴의 금도금층상에 와이어 본딩을 형성하는 단계;를 더 포함하는 것을 특징으로 하는 볼 그리드 어레이 기판의 제작 방법.
  9. 제 6 항에 있어서,
    상기 (D) 단계는,
    (D-1) 상기 제 1외층 및 제 2 외층의 솔더 레지스트상에 에칭 레지스트를 도포한 후, 상기 에칭 레지스트를 노광 및 현상하여 상기 솔더 볼 패드 패턴 및 와이어 본딩 패드에 대응하는 부분이 오픈된 에칭 레지스트 패턴을 형성하는 과정;
    (D-2) 상기 에칭 레지스트를 제거하는 과정;을 포함하는 것을 특징으로 하는 볼 그리드 어레이 기판의 제작 방법.
  10. 제 9 항에 있어서,
    상기 에칭 레지스트는 감광성 물질인 것을 특징으로 하는 볼 그리드 어레이 기판의 제작 방법.
  11. 제 6 항에 있어서,
    상기 절연층은 내층이 다층인 것을 특징으로 하는 볼 그리드 어레이 기판의 제작 방법.
  12. 제 6 항에 있어서,
    상기 (A) 단계는,
    상기 원판은 상기 절연층의 상부면이 동박으로 형성되고, 상기 절연층의 하부면이 접착제를 이용한 보호필름으로 형성되는 것을 특징으로 하는 볼 그리드 어레이 기판의 제작 방법.
KR1020040108179A 2004-12-17 2004-12-17 윈도우를 구비한 볼 그리드 어레이 기판 및 그 제조방법 KR100688857B1 (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1020040108179A KR100688857B1 (ko) 2004-12-17 2004-12-17 윈도우를 구비한 볼 그리드 어레이 기판 및 그 제조방법
JP2005081647A JP4481854B2 (ja) 2004-12-17 2005-03-22 ウィンドウを備えたボールグリッドアレイ基板およびその製造方法
CNB2005100597225A CN100386869C (zh) 2004-12-17 2005-03-29 具有窗的球栅阵列基板及其制造方法
US11/093,979 US7227250B2 (en) 2004-12-17 2005-03-30 Ball grid array substrate having window and method of fabricating same
US11/743,822 US7462555B2 (en) 2004-12-17 2007-05-03 Ball grid array substrate having window and method of fabricating same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040108179A KR100688857B1 (ko) 2004-12-17 2004-12-17 윈도우를 구비한 볼 그리드 어레이 기판 및 그 제조방법

Publications (2)

Publication Number Publication Date
KR20060069086A KR20060069086A (ko) 2006-06-21
KR100688857B1 true KR100688857B1 (ko) 2007-03-02

Family

ID=36594638

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040108179A KR100688857B1 (ko) 2004-12-17 2004-12-17 윈도우를 구비한 볼 그리드 어레이 기판 및 그 제조방법

Country Status (4)

Country Link
US (2) US7227250B2 (ko)
JP (1) JP4481854B2 (ko)
KR (1) KR100688857B1 (ko)
CN (1) CN100386869C (ko)

Families Citing this family (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100744138B1 (ko) * 2006-06-22 2007-08-01 삼성전자주식회사 볼 그리드 어레이 반도체 패키지 및 그의 제조방법
DE102007005862A1 (de) * 2007-02-06 2008-08-14 Siemens Audiologische Technik Gmbh Schaltungsvorrichtung mit bebondetem SMD-Bauteil
TW200839996A (en) * 2007-03-23 2008-10-01 Phoenix Prec Technology Corp Stacked packing module
TWI335652B (en) * 2007-04-04 2011-01-01 Unimicron Technology Corp Stacked packing module
TWI334643B (en) * 2007-04-11 2010-12-11 Nan Ya Printed Circuit Board Corp Solder pad and method of making the same
JP5004654B2 (ja) * 2007-05-16 2012-08-22 パナソニック株式会社 配線基板の接続方法および配線基板構造
US8193092B2 (en) * 2007-07-31 2012-06-05 Micron Technology, Inc. Semiconductor devices including a through-substrate conductive member with an exposed end and methods of manufacturing such semiconductor devices
US20090032946A1 (en) * 2007-08-01 2009-02-05 Soo Gil Park Integrated circuit
SG156550A1 (en) * 2008-05-06 2009-11-26 Gautham Viswanadam Wafer level integration module with interconnects
KR20090119187A (ko) * 2008-05-15 2009-11-19 삼성전자주식회사 연료전지를 포함하는 패키지, 그 제조 방법, 및 패키지를포함하는 카드 및 시스템
JP5458517B2 (ja) * 2008-07-02 2014-04-02 オムロン株式会社 電子部品
TW201003870A (en) * 2008-07-11 2010-01-16 Phoenix Prec Technology Corp Printed circuit board having semiconductor component embeded therein and method of fabricating the same
CN101662894B (zh) * 2008-08-27 2011-09-21 富葵精密组件(深圳)有限公司 封装基板以及封装结构
CN102150482B (zh) 2008-09-30 2013-07-10 揖斐电株式会社 电子零件内置线路板及其制造方法
KR20100059487A (ko) * 2008-11-26 2010-06-04 삼성전자주식회사 패키지 구조물
JP5428667B2 (ja) * 2009-09-07 2014-02-26 日立化成株式会社 半導体チップ搭載用基板の製造方法
KR101692441B1 (ko) * 2010-08-25 2017-01-03 삼성전자주식회사 반도체 패키지
KR20120026855A (ko) * 2010-09-10 2012-03-20 삼성전기주식회사 임베디드 볼 그리드 어레이 기판 및 그 제조 방법
KR20130066397A (ko) * 2011-12-12 2013-06-20 삼성전기주식회사 인쇄회로기판 및 그 제조방법
CN103413802B (zh) * 2013-06-26 2016-04-27 力成科技（苏州）有限公司 一种大功耗芯片封装结构
CN104418286A (zh) * 2013-09-04 2015-03-18 苏州霞光电子科技有限公司 一种低应力mems传感器芯片的基板结构及制造方法
JP2015095472A (ja) * 2013-11-08 2015-05-18 アイシン精機株式会社 電子部品モジュール
US10103447B2 (en) 2014-06-13 2018-10-16 Nxp Usa, Inc. Integrated circuit package with radio frequency coupling structure
US9917372B2 (en) 2014-06-13 2018-03-13 Nxp Usa, Inc. Integrated circuit package with radio frequency coupling arrangement
US9887449B2 (en) * 2014-08-29 2018-02-06 Nxp Usa, Inc. Radio frequency coupling structure and a method of manufacturing thereof
US10225925B2 (en) * 2014-08-29 2019-03-05 Nxp Usa, Inc. Radio frequency coupling and transition structure
KR102194718B1 (ko) * 2014-10-13 2020-12-23 삼성전기주식회사 임베디드 기판 및 임베디드 기판의 제조 방법
TW201614345A (en) 2014-10-15 2016-04-16 Taiwan Green Point Entpr Co A method for manufacturing a light emitting assembly, the light emitting assembly and a backlight module comprising the light emitting assembly
CN107404804B (zh) * 2016-05-20 2020-05-22 鹏鼎控股(深圳)股份有限公司 电路板及其制作方法
US10827617B2 (en) * 2019-01-29 2020-11-03 Avago Technologies International Sales Pte. Limited Printed circuit board with cavity

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0837378A (ja) * 1994-07-21 1996-02-06 Hitachi Chem Co Ltd キャビティ付多層配線板の製造法
JPH0917902A (ja) * 1995-06-29 1997-01-17 Shin Etsu Polymer Co Ltd チップ状半導体素子装着用の配線回路基板およびその製造方法
JPH11135560A (ja) * 1997-10-27 1999-05-21 Nec Corp 樹脂封止型ボールグリッドアレイｉｃパッケージ及びその製造方法
JP2001189403A (ja) * 1999-10-22 2001-07-10 Ibi Tech Co Ltd 配線基板

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5661086A (en) * 1995-03-28 1997-08-26 Mitsui High-Tec, Inc. Process for manufacturing a plurality of strip lead frame semiconductor devices
US5696666A (en) 1995-10-11 1997-12-09 Motorola, Inc. Low profile exposed die chip carrier package
AU3460997A (en) * 1996-07-15 1998-02-09 Hitachi Chemical Company, Ltd. Film-like adhesive for connecting circuit and circuit board
JPH10173320A (ja) 1996-12-13 1998-06-26 Teikoku Tsushin Kogyo Co Ltd プリント基板に設けたプレス破断面の被覆方法
US6180881B1 (en) * 1998-05-05 2001-01-30 Harlan Ruben Isaak Chip stack and method of making same
JP2000012734A (ja) * 1998-06-25 2000-01-14 Ricoh Co Ltd ボールグリッドアレイ半導体装置
JP2000031323A (ja) * 1998-07-10 2000-01-28 Hitachi Cable Ltd 放熱板及び補強板付きｂｇａの製造方法
US6396143B1 (en) * 1999-04-30 2002-05-28 Mitsubishi Gas Chemical Company, Inc. Ball grid array type printed wiring board having exellent heat diffusibility and printed wiring board
JP2001077301A (ja) * 1999-08-24 2001-03-23 Amkor Technology Korea Inc 半導体パッケージ及びその製造方法
JP4840628B2 (ja) 2000-07-24 2011-12-21 日立化成工業株式会社 半導体パッケージ用基板の製造方法とその方法を用いた半導体パッケージの製造方法及びこれらの方法を用いた半導体パッケージ用基板と半導体パッケージ
JP2002134655A (ja) 2000-10-23 2002-05-10 Hitachi Chem Co Ltd 半導体パッケージ用基板とその製造方法と半導体パッケージとその製造方法
JP2002343899A (ja) 2001-05-17 2002-11-29 Sharp Corp 半導体パッケージ用基板、半導体パッケージ
JP2003037244A (ja) * 2001-07-24 2003-02-07 Hitachi Cable Ltd 半導体装置用テープキャリア及びそれを用いた半導体装置
US6987031B2 (en) * 2002-08-27 2006-01-17 Micron Technology, Inc. Multiple chip semiconductor package and method of fabricating same
JP2005011837A (ja) * 2003-06-16 2005-01-13 Nippon Micron Kk 半導体装置用基板、半導体装置およびその製造方法
KR100557540B1 (ko) * 2004-07-26 2006-03-03 삼성전기주식회사 Ｂｇａ 패키지 기판 및 그 제작 방법
JP4458010B2 (ja) * 2005-09-26 2010-04-28 カシオ計算機株式会社 半導体装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0837378A (ja) * 1994-07-21 1996-02-06 Hitachi Chem Co Ltd キャビティ付多層配線板の製造法
JPH0917902A (ja) * 1995-06-29 1997-01-17 Shin Etsu Polymer Co Ltd チップ状半導体素子装着用の配線回路基板およびその製造方法
JPH11135560A (ja) * 1997-10-27 1999-05-21 Nec Corp 樹脂封止型ボールグリッドアレイｉｃパッケージ及びその製造方法
JP2001189403A (ja) * 1999-10-22 2001-07-10 Ibi Tech Co Ltd 配線基板

Also Published As

Publication number Publication date
US7227250B2 (en) 2007-06-05
KR20060069086A (ko) 2006-06-21
JP4481854B2 (ja) 2010-06-16
JP2006173554A (ja) 2006-06-29
US20060131729A1 (en) 2006-06-22
US7462555B2 (en) 2008-12-09
CN1790684A (zh) 2006-06-21
US20070207607A1 (en) 2007-09-06
CN100386869C (zh) 2008-05-07

Similar Documents

Publication Publication Date Title
KR100688857B1 (ko) 윈도우를 구비한 볼 그리드 어레이 기판 및 그 제조방법
KR100557540B1 (ko) Ｂｇａ 패키지 기판 및 그 제작 방법
KR100632577B1 (ko) 인쇄회로기판의 전해 금도금 방법
KR100601493B1 (ko) 하프에칭된 본딩 패드 및 절단된 도금 라인을 구비한ｂｇａ 패키지 및 그 제조 방법
KR100598275B1 (ko) 수동소자 내장형 인쇄회로기판 및 그 제조 방법
KR100688864B1 (ko) 인쇄회로기판, 플립칩 볼 그리드 어레이 기판 및 그 제조방법
KR100645643B1 (ko) 수동소자칩 내장형의 인쇄회로기판의 제조방법
US7169313B2 (en) Plating method for circuitized substrates
KR100598274B1 (ko) 저항 내장형 인쇄회로기판 및 그 제조 방법
US20060060558A1 (en) Method of fabricating package substrate using electroless nickel plating
JP2006108613A (ja) プリント基板およびその製造方法
KR100633852B1 (ko) 캐비티가 형성된 기판 제조 방법
KR100651320B1 (ko) 보드 온 칩 볼 그리드 어레이 기판 및 그 제조방법
KR100619346B1 (ko) 도금 인입선이 없는 인쇄회로기판의 제조 방법
KR100548612B1 (ko) 도금 인입선이 없는 인쇄회로기판 및 그 제조 방법
KR100645642B1 (ko) 고밀도 ｂｇａ 패키지 기판 및 그 제조방법
KR100645656B1 (ko) 반도체 패키지 기판 제조 방법
KR100619349B1 (ko) 인쇄회로기판의 회로패턴 형성방법
JP4180192B2 (ja) 多層プリント配線基板の製造方法
KR20060064315A (ko) 구리 패턴이 형성된 더미 영역을 구비한 반도체 패키지 기판

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee