CN107404804B - 电路板及其制作方法 - Google Patents

电路板及其制作方法 Download PDF

Info

Publication number
CN107404804B
CN107404804B CN201610340047.1A CN201610340047A CN107404804B CN 107404804 B CN107404804 B CN 107404804B CN 201610340047 A CN201610340047 A CN 201610340047A CN 107404804 B CN107404804 B CN 107404804B
Authority
CN
China
Prior art keywords
layer
hole
substrate
photosensitive film
copper
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201610340047.1A
Other languages
English (en)
Other versions
CN107404804A (zh
Inventor
李艳禄
杨梅
李成佳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Peng Ding Polytron Technologies Inc
Hongqisheng Precision Electronics Qinhuangdao Co Ltd
Avary Holding Shenzhen Co Ltd
Original Assignee
Peng Ding Polytron Technologies Inc
Hongqisheng Precision Electronics Qinhuangdao Co Ltd
Avary Holding Shenzhen Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Peng Ding Polytron Technologies Inc, Hongqisheng Precision Electronics Qinhuangdao Co Ltd, Avary Holding Shenzhen Co Ltd filed Critical Peng Ding Polytron Technologies Inc
Priority to CN201610340047.1A priority Critical patent/CN107404804B/zh
Priority to TW105117063A priority patent/TWI643301B/zh
Priority to US15/191,554 priority patent/US9832888B1/en
Publication of CN107404804A publication Critical patent/CN107404804A/zh
Application granted granted Critical
Publication of CN107404804B publication Critical patent/CN107404804B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/115—Via connections; Lands around holes or via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
    • H05K1/0298—Multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/09—Use of materials for the conductive, e.g. metallic pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0073—Masks not provided for in groups H05K3/02 - H05K3/46, e.g. for photomechanical production of patterned surfaces
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/108—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by semi-additive methods; masks therefor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/425—Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern
    • H05K3/427—Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern initial plating of through-holes in metal-clad substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0364—Conductor shape
    • H05K2201/0367—Metallic bump or raised conductor not used as solder bump
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/096—Vertically aligned vias, holes or stacked vias
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/098—Special shape of the cross-section of conductors, e.g. very thick plated conductors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09845—Stepped hole, via, edge, bump or conductor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/03—Metal processing
    • H05K2203/0353—Making conductive layer thin, e.g. by etching

Abstract

一种电路板，包括基底层、形成于所述基底层两侧的第一导电图形层及第二导电图形层，所述基底层未被所述第一导电图形层覆盖的区域开设有至少一贯穿所述基底层的第一孔，所述电路板还包括导电线路层，所述导电线路层至少包括第一部分及与所述第一部分连结的第二部分，所述第一部分填充于所述第一孔，所述第二部分由所述第一部分朝远离所述基底层的方向凸伸，所述第二部分的直径小于所述第一孔的直径，所述导电线路层电连接所述第一导电图形层与第二导电图形层。

Description

电路板及其制作方法
技术领域
本发明涉及一种电路板及其制作方法。
背景技术
目前，许多柔性电路板会有高复杂度，高精度，高密集度的布线要求。但是，在线路制作时，柔性电路板上的孔需要增加孔环以增强其连通功能，这就减少了柔性电路板排版的利用率，不利于高密度线路制作。
发明内容
有鉴于此，本发明提供一种避免孔环结构存在的电路板的制作方法。
还提供一种避免孔环结构存在的电路板。
一种电路板的制作方法，包括步骤：
提供一基板，所述基板包括基底层、第一底铜层及第二底铜层，所述第一底铜层及第二底铜层形成于所述基底层的相对两侧；
在所述基板上开设一通孔，所述通孔包括贯穿所述基底层的第一孔及贯穿所述第一底铜层且与所述第一孔连通的第二孔；
镀铜形成导电线路层，所述导电线路层至少包括填充于所述通孔内的第一部分及由第一部分朝远离所述基底层的方向凸伸的第二部分，所述导电线路层电连接所述第一底铜层及第二底铜层；以及
快速蚀刻所述基板以去除所述第一底铜层及第二底铜层未被导电线路层覆盖的区域，以将第一底铜层蚀刻成第一导电图形层，将第二底铜层蚀刻成第二导电图形层，并蚀刻去除所述第一部分与第一底铜层齐平且未被第二部分覆盖的区域。
一种电路板的制作方法，包括步骤：
提供一基板，所述基板包括基底层、第一底铜层及第二底铜层，所述第一底铜层及第二底铜层形成于所述基底层的相对两侧；
在所述基板上开设一通孔，所述通孔包括贯穿所述基底层的第一孔及贯穿所述第一底铜层且与所述第一孔连通的第二孔；
对上述基板进行镀铜以形成电镀层，所述电镀层至少包括填充于所述通孔内的第一部分，所述基底层两侧的铜层分别为第一铜层与第二铜层；
镀铜以与所述第一部分共同形成导电线路层，所述导电线路层至少还包括与第一部分连结的第二部分，所述第二部分的直径小于所述第一孔的直径，所述导电线路层电连接所述第一底铜层及第二底铜层；以及
快速蚀刻所述基板以去除所述第一铜层及第二铜层未覆盖导电线路层的区域，以将第一铜层蚀刻成第一导电图形层，将第二铜层蚀刻成第二导电图形层，并蚀刻去除所述第一部分与第一底铜层齐平且未被第二部分覆盖的区域。
一种电路板，包括基底层、形成于所述基底层两侧的第一导电图形层及第二导电图形层，所述基底层未被所述第一导电图形层覆盖的区域开设有至少一贯穿所述基底层的第一孔，所述电路板还包括导电线路层，所述导电线路层至少包括第一部分及与所述第一部分连结的第二部分，所述第一部分填充于所述第一孔，所述第二部分由所述第一部分朝远离所述基底层的方向凸伸，所述第二部分的直径小于所述第一孔的直径，所述导电线路层电连接所述第一导电图形层与第二导电图形层。
本发明提供的柔性电路板的制作方法，运用填孔电镀技术，使得所述第一部分及第二部分填充于所述通孔中，有效地电连接所述第一导电图形层与第二导电图形层，且保证了所述第二部分与所述第一部分有效连结，提高了电路板的良率。另外，所述第二部分的直径小于所述第一部分的直径，避免了因孔环而占用柔性电路板的利用面积，从而增加了柔性电路板的排版利用率，满足了高密度线路制作需求，且保证了所述第二部分与所述第一部分有效连结，可使通孔在电路板表面的孔径减小，提高了电路板的良率也提高了柔性电路板的布线密度。
附图说明
图1是本发明第一实施例提供的基板的剖视图。
图2是对图1中的基板进行减薄铜工艺处理后的剖视图。
图3是在图1的基板上开通孔的剖视图。
图4是在图3的基板上压覆第一感光膜及第二感光膜的剖视图。
图5是在图4的基板曝光显影后的剖视图。
图6是在图5的基板上形成导电线路层的剖视图。
图7是将图6的基板上的第一感光膜及第二感光膜剥离后的剖视图。
图8是对图7的基板进行快速蚀刻后的剖视图。
图9是本发明第二实施例中在基板上形成电镀层的剖视图。
图10是对图9中的第一铜层及第二铜层进行减薄铜工艺处理后的剖视图。
图11是在图10的基板上压覆第一感光膜及第二感光膜的剖视图。
图12是本发明第二实施例中基板曝光显影后的剖视图。
图13是在图12中的基板上形成导电线路层剖视图。
图14是将图13的基板上的第一感光膜及第二感光膜剥离后的剖视图。
图15是对图14的基板进行快速蚀刻后的剖视图。
图16本发明第三及第四实施例中基板上开通孔的剖视图。
图17本发明第三实施例中电路板的剖视图。
图18本发明第四实施例中电路板的剖视图。
图19本发明第五实施例中电路板的剖视图。
图20本发明第六实施例中电路板的剖视图。
主要元件符号说明
Figure BDA0000996075920000031
Figure BDA0000996075920000041
如下具体实施方式将结合上述附图进一步说明本发明。
具体实施方式
下面将结合附图1～图20及实施例，对本技术方案提供的电路板100及其制作方法作进一步的详细说明。所述电路板100可用于高密度电路板(HDI板)、软硬结合板或芯片载板(IC载板)中。
请参阅图1至图8，本发明第一实施例提供一种电路板100的制作方法，包括如下步骤：
第一步，请参阅图1，提供一基板10。
所述基板10为双面板，所述基板10包括一基底层11、形成于所述基底层11相对两侧的第一底铜层12与第二底铜层13。
本实施例中，所述基底层11为柔性树脂层，如聚酰亚胺(Polyimide,PI)、聚对苯二甲酸乙二醇酯(Polyethylene Terephthalate,PET)或聚萘二甲酸乙二醇酯(PolyethyleneNaphthalate,PEN)。
第二步，请参阅图2，对所述基板10进行减薄铜工艺处理。具体的，通过药水对所述第一底铜层12及第二底铜层13进行微蚀，使所述第一底铜层12及第二底铜层13厚度均匀减薄。
第三步，请参阅图3，在所述基板10上开设至少一通孔102。
本实施例中，所述通孔102为盲孔，其仅贯穿所述第一底铜层12及所述基底层11。所述通孔102为一直孔，其包括贯穿所述基底层11的第一孔104及贯穿所述第一底铜层12且与所述第一孔104连通的第二孔106。所述第一孔104及第二孔106均为直孔。所述通孔102通过激光镭射加工形成。在本实施例中，所述通孔102的孔径大于或等于50微米。在其他实施例中，所述通孔102的孔径大小可以根据具体的需求进行设置。
第四步，请参阅图4，在所述开设有通孔102的基板10相对两侧上压覆第一感光膜21及第二感光膜23，使得所述第一感光膜21覆盖所述第一底铜层12及通孔102的开口端，所述第二感光膜23覆盖所述第二底铜层13。
第五步，请参阅图5，对所述第一感光膜21及第二感光膜23进行曝光显影以在所述第一感光膜21及第二感光膜23上形成图案210。其中，所述图案210至少包括对应所述通孔102开设的开口211。
本实施例中，所述开口211的轴心线与所述通孔102的轴心线重合，所述开口211的孔径大于或等于所述通孔102孔径的一半，且小于所述通孔102的孔径。
本实施例中，所述图案210除开口211外，还形成于所述第一感光膜21的其他位置及第二感光膜23上。
第六步，请参阅图6，对应所述图案210进行镀铜以形成导电线路层31。所述导电线路层31至少包括填充于所述通孔102内的第一部分311及填充于所述开口211内且与第一部分311连结的第二部分312。在本实施例中，所述导电线路层31还形成于所述第一底铜层12远离所述基底层11的表面及所述第二底铜层13远离所述基底层的表面。
第七步，请参阅图7，将所述曝光显影后的第一感光膜21及第二感光膜23剥离，以使所述第一底铜层12及第二底铜层13未覆盖导电线路层31的区域裸露。
第八步，请参阅图8，对基板100进行快速蚀刻处理以去除所述第一底铜层12与第二底铜层13未覆盖导电线路层31的区域，以及第一部分311与第一底铜层12齐平且未被第二部分312覆盖的区域，从而将所述第一底铜层12及所述第二底铜层13分别制成与所述导电线路层31对应的第一导电图形层120及第二导电图形层130，且使所述第一部分311与基底层11齐平，以获得所述电路板100。所述快速蚀刻处理是指仅沿铜层的层叠方向进行蚀刻。
上述电路板100的制作方法中，还可根据需要对所述基板10省略减薄铜工艺处理。
请参阅图8，上述实施例的制备方法制备的电路板100，包括基底层11、形成于所述基底层11两侧的第一导电图形层120及第二导电图形层130。所述基底层11未被所述第一导电图形层120覆盖的区域开设有至少一贯穿所述基底层11的第一孔104。所述电路板100还包括导电线路层31。所述导电线路层31至少包括填充于所述第一孔104内的第一部分311及与第一部分31连结的第二部分312。所述第二部分312凸设于所述第一部分311远离所述第二导电图形层130的表面中部，所述第二部分312的直径大于或等于所述第一部分311的直径的一半，且小于所述第一孔104的直径。本实施方式中，所述导电线路层31还形成于所述第一导电图形层120远离所述基底层11的表面及所述第二导电图形层130远离所述基底层11的表面。
请参阅图1、3及9-15，本发明第二实施例提供一种电路板100的制作方法，包括如下步骤：
第一步，请参阅图1，提供一基板10。
所述基板10为双面板，所述基板10包括一基底层11、形成于所述基底层11相对两侧的第一底铜层12与第二底铜层13。
本实施例中，所述基底层11为柔性树脂层，如聚酰亚胺(Polyimide,PI)、聚对苯二甲酸乙二醇酯(Polyethylene Terephthalate,PET)或聚萘二甲酸乙二醇酯(PolyethyleneNaphthalate,PEN)。
第二步，请参阅图3，在所述基板10上开设至少一通孔102。
本实施例中，所述通孔102为盲孔，其仅贯穿所述第一底铜层12及所述基底层11。所述通孔102包括贯穿所述基底层11的第一孔104及贯穿所述第一底铜层12且与所述第一孔104连通的第二孔106。所述通孔102通过激光镭射加工形成。在实施例中，所述通孔102的孔径大于或等于50微米。在其他实施例中，所述通孔102的孔径大小可以根据具体的需求进行设置。
第三步，请参阅图9，对所述基板10进行电镀以形成电镀层30。所述电镀层30至少包括填充于所述通孔102内的第一部分311。在本实施例中，所述电镀层30还覆盖所述第一底铜层12及所述第二底铜层13，所述电镀层30与所述第一底铜层12共同构成第一铜层14，所述电镀层30与所述第二底铜层13共同构成第二铜层15。
第四步，请参阅图10，对第一铜层14及第二铜层15进行减薄铜工艺处理，以使得所述第一铜层14及第二铜层15均匀减薄。
第五步，请参阅图11，在所述带有电镀层30的基板10相对两侧上压覆第一感光膜21及第二感光膜23以至少覆盖所述电镀层30。
第六步，请参阅图12，对所述带有第一感光膜21及第二感光膜23的基板10进行曝光显影以在所述第一感光膜21及第二感光膜23上形成图案210。其中，所述图案210至少包括对应所述通孔102开设的开口211。
本实施例中，所述开口211的轴心线与所述通孔102的轴心线重合，所述开口211的孔径大于或等于所述通孔102孔径的一半，且小于所述通孔102的孔径。
本实施例中，所述图案210除开口211外，还形成于所述第一感光膜21的其他位置及第二感光膜23上。
第七步，请参阅图13，对应所述图案210进行电镀以与所述第一部分311共同形成导电线路层31。所述导电线路层31至少还包括填满于所述开口211内的第二部分312，所述第二部分312与所述第一部分311连结。在本实施例中，所述导电线路层31还形成于所述第一铜层14远离所述基底层11的表面及所述第二铜层15远离所述基底层11的表面。
第八步，请参阅图14，将所述曝光显影后的第一感光膜21及第二感光膜23剥离。
第九步，请参阅图15，对基板100进行快速蚀刻处理，将所述第一铜层14及第二铜层15分别制成与所述导电线路层31对应的第一导电图形层120及第二导电图形层130，且使所述第一部分311与基底层11齐平，以获得所述电路板100。所述快速蚀刻处理是指仅沿铜层的层叠方向进行蚀刻。
上述第二实施例中的电路板100的制作方法中，还可根据需要省略对第一铜层14及第二铜层15进行减薄铜工艺处理。
请参阅图16及图17，本发明第三实施例提供一种电路板100的制作方法，其相较于所述第一实施例的电路板100的制作方法的区别在于：在第三步中形成的第一孔104为一阶梯孔，所述第一孔104包括一宽部107及一窄部108。所述宽部107与所述第二孔106连通且两者共同构成一直孔。所述窄部108与所述宽部107连通，且所述窄部108的孔径小于所述宽部107的孔径。
在实施例中，所述宽部107的深度小于或等于所述基底层11一半的厚度。
请参阅图16及图18，本发明第四实施例提供一种电路板100的制作方法，其相较于所述第二实施例的电路板100的制作方法的区别在于：在第三步中形成的第一孔104为一阶梯孔，所述第一孔104包括一宽部107及一与所述宽部107连通的窄部108。所述宽部107与所述第二孔106连通且两者共同构成一直孔。所述窄部108与所述宽部107连通，且所述窄部108的孔径小于所述宽部107的孔径。
请参阅图19，本发明第五实施例提供一种电路板100的制作方法，其相较于所述第三实施例的电路板100的制作方法的区别在于：在第八步的快速蚀刻处理中进一步地去除填充于所述宽部107内且未被所述第二部分312覆盖的第一部分311。
请参阅图20，本发明第六实施例提供一种电路板100的制作方法，其相较于所述第四实施例的电路板100的制作方法的区别在于：在第九步的快速蚀刻处理中进一步地去除填充于所述宽部107内且未被所述第二部分312覆盖的第一部分311。
本发明提供的柔性电路板的制作方法，运用填孔电镀技术，使得所述第一部分311及第二部分312填充于所述通孔102中，有效地电连接所述第一导电图形层120与第二导电图形层130。而且，在曝光显影时对应所述通孔102形成一孔径小于所述通孔102孔径的开口211，从而在镀铜时使得所述第二部分312的直径小于所述第一孔104的直径，避免了因孔环而占用柔性电路板的利用面积，从而增加了柔性电路板的排版利用率，满足了高密度线路制作需求，且保证了所述第二部分312与所述第一部分311有效连结，可使通孔在电路板表面的孔径减小，提高了电路板的良率也提高了柔性电路板的布线密度。另外，所述第一孔104为一阶梯孔，所述宽部107的孔径大于所述窄部108的孔径，使得在曝光显影时允许所述宽部107在一定范围内的偏位，降低了因为曝光偏位而导致的不良。
可以理解的是，以上实施例仅用来说明本发明，并非用作对本发明的限定。对于本领域的普通技术人员来说，根据本发明的技术构思做出的其它各种相应的改变与变形，都落在本发明权利要求的保护范围之内。

Claims (20)

1.一种电路板的制作方法，包括步骤：
提供一基板，所述基板包括基底层、第一底铜层及第二底铜层，所述第一底铜层及第二底铜层形成于所述基底层的相对两侧；
在所述基板上开设一通孔，所述通孔包括贯穿所述基底层的第一孔及贯穿所述第一底铜层且与所述第一孔连通的第二孔；
镀铜形成导电线路层，所述导电线路层至少包括填充于所述通孔内的第一部分及由第一部分朝远离所述基底层的方向凸伸的第二部分，所述第二部分的直径小于所述第一孔的直径，所述导电线路层电连接所述第一底铜层及第二底铜层；以及
快速蚀刻所述基板以去除所述第一底铜层及第二底铜层未被导电线路层覆盖的区域，以将第一底铜层蚀刻成第一导电图形层，将第二底铜层蚀刻成第二导电图形层，并蚀刻去除所述第一部分与第一底铜层齐平且未被第二部分覆盖的区域。
2.如权利要求1所述的电路板的制作方法，其特征在于，所述电路板的制作方法中形成导电线路层的步骤如下：
在上述开设有通孔的基板的相对两侧压覆第一感光膜及第二感光膜，使得所述第一感光膜覆盖所述第一底铜层及通孔的开口端，所述第二感光膜覆盖所述第二底铜层；
对所述第一感光膜及第二感光膜进行曝光显影，以在第一感光膜及第二感光膜上形成图案，所述图案至少包括对应所述通孔开设的开口，且所述开口的直径小于所述通孔的直径；
对应所述图案进行镀铜以形成所述导电线路层，所述第二部分填充于所述开口内；以及
剥离上述第一感光膜及第二感光膜。
3.如权利要求1所述的电路板的制作方法，其特征在于，所述通孔为一直孔。
4.如权利要求1所述的电路板的制作方法，其特征在于，所述第一孔为一阶梯孔，包括一宽部及一与所述宽部连通的窄部，所述宽部靠近所述基底层形成有第一底铜层的表面，所述窄部靠近所述基底层形成有第二底铜层的表面。
5.如权利要求4所述的电路板的制作方法，其特征在于，所述宽部的深度小于或等于所述基底层一半的厚度。
6.如权利要求5所述的电路板的制作方法，其特征在于，快速蚀刻所述基板时进一步地去除填充于所述宽部内且未被所述第二部分覆盖的第一部分。
7.如权利要求2所述的电路板的制作方法，其特征在于，所述图案还形成于所述第一感光膜除开口以外的区域上及所述第二感光膜上，所述导电线路层还形成于所述第一导电图形层远离所述基底层的表面及所述第二导电图形层远离所述基底层的表面。
8.如权利要求1所述的电路板的制作方法，其特征在于，所述制作方法还包括在开设通孔前对所述基板进行减薄铜工艺处理，使所述第一底铜层及第二底铜层厚度均匀减薄。
9.一种电路板的制作方法，包括步骤：
提供一基板，所述基板包括基底层、第一底铜层及第二底铜层，所述第一底铜层及第二底铜层形成于所述基底层的相对两侧；
在所述基板上开设一通孔，所述通孔包括贯穿所述基底层的第一孔及贯穿所述第一底铜层且与所述第一孔连通的第二孔；
对上述基板进行镀铜以形成电镀层，所述电镀层至少包括填充于所述通孔内的第一部分，所述基底层两侧的铜层分别为第一铜层与第二铜层；
镀铜以与所述第一部分共同形成导电线路层，所述导电线路层至少还包括与第一部分连结的第二部分，所述第二部分的直径小于所述第一孔的直径，所述导电线路层电连接所述第一底铜层及第二底铜层；以及
快速蚀刻所述基板以去除所述第一铜层及第二铜层未覆盖导电线路层的区域，以将第一铜层蚀刻成第一导电图形层，将第二铜层蚀刻成第二导电图形层，并蚀刻去除所述第一部分与第一底铜层齐平且未被第二部分覆盖的区域。
10.如权利要求9所述的电路板的制作方法，其特征在于，
在形成电镀层后的基板的相对两侧压覆第一感光膜及第二感光膜；
对所述第一感光膜及第二感光膜进行曝光显影，以在第一感光膜及第二感光膜上形成图案，所述图案至少包括对应所述通孔开设的开口，所述开口的直径小于所述通孔的直径；
对应所述图案进行镀铜以与所述第一部分共同形成所述导电线路层，所述第二部分填充于所述开口内；以及
剥离上述第一感光膜及第二感光膜。
11.如权利要求9所述的电路板的制作方法，其特征在于，所述通孔为一直孔。
12.如权利要求9所述的电路板的制作方法，其特征在于，所述第一孔为一阶梯孔，包括一宽部及一与所述宽部连通的窄部，所述宽部靠近所述基底层形成有第一底铜层的表面，所述窄部靠近所述基底层形成有第二底铜层的表面。
13.如权利要求12所述的电路板的制作方法，其特征在于，所述宽部的深度小于或等于所述基底层一半的厚度。
14.如权利要求13所述的电路板的制作方法，其特征在于，快速蚀刻所述基板时进一步地去除填充于所述宽部内且未被所述第二部分覆盖的第一部分。
15.如权利要求10所述的电路板的制作方法，其特征在于，所述图案还形成于所述第一感光膜除开口以外的区域上及所述第二感光膜上，所述导电线路层还形成于所述第一导电图形层远离所述基底层的表面及所述第二导电图形层远离所述基底层的表面。
16.如权利要求9所述的电路板的制作方法，其特征在于，所述制作方法还包括在开设通孔前对所述基板进行减薄铜工艺处理，及/或在形成电镀层后对所述第一铜层及第二铜层进行减薄铜工艺处理。
17.一种电路板，包括基底层、形成于所述基底层两侧的第一导电图形层及第二导电图形层，所述基底层未被所述第一导电图形层覆盖的区域开设有至少一贯穿所述基底层的第一孔，所述第一孔为一阶梯孔，包括一宽部及一与所述宽部连通的窄部，所述宽部靠近所述基底层形成有第一导电图形层的表面，所述窄部靠近所述基底层形成有第二导电图形层的表面，所述电路板还包括导电线路层，所述导电线路层至少包括第一部分及与所述第一部分连结的第二部分，所述第一部分填充于所述第一孔，所述第二部分由所述第一部分朝远离所述基底层的方向凸伸，所述第二部分的直径小于所述第一孔的直径，所述导电线路层电连接所述第一导电图形层与第二导电图形层。
18.如权利要求17所述的电路板，其特征在于，所述第一孔为直孔。
19.如权利要求17所述的电路板，其特征在于，所述宽部的深度小于或等于所述基底层一半的厚度。
20.如权利要求17所述的电路板，其特征在于，所述导电线路层还形成于所述第一导电图形层远离所述基底层的表面及所述第二导电图形层远离所述基底层的表面。
CN201610340047.1A 2016-05-20 2016-05-20 电路板及其制作方法 Active CN107404804B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201610340047.1A CN107404804B (zh) 2016-05-20 2016-05-20 电路板及其制作方法
TW105117063A TWI643301B (zh) 2016-05-20 2016-05-31 電路板及其製作方法
US15/191,554 US9832888B1 (en) 2016-05-20 2016-06-24 Circuit board and method for making the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610340047.1A CN107404804B (zh) 2016-05-20 2016-05-20 电路板及其制作方法

Publications (2)

Publication Number Publication Date
CN107404804A CN107404804A (zh) 2017-11-28
CN107404804B true CN107404804B (zh) 2020-05-22

Family

ID=60329609

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610340047.1A Active CN107404804B (zh) 2016-05-20 2016-05-20 电路板及其制作方法

Country Status (3)

Country Link
US (1) US9832888B1 (zh)
CN (1) CN107404804B (zh)
TW (1) TWI643301B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116997205A (zh) * 2022-04-21 2023-11-03 鹏鼎控股(深圳)股份有限公司 支撑组件、支撑组件的制造方法及显示装置
CN114743464B (zh) * 2022-05-20 2023-11-28 昆山国显光电有限公司 驱动模块以及显示装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1926930A (zh) * 2004-03-03 2007-03-07 新光电气工业株式会社 电路板制造方法与电路板
CN101438636A (zh) * 2006-05-17 2009-05-20 三菱制纸株式会社 抗蚀图的形成方法、电路基板的制造方法和电路基板
CN101657072A (zh) * 2008-08-19 2010-02-24 富葵精密组件(深圳)有限公司 电路板制作方法

Family Cites Families (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3571923A (en) * 1968-12-30 1971-03-23 North American Rockwell Method of making redundant circuit board interconnections
US4258468A (en) * 1978-12-14 1981-03-31 Western Electric Company, Inc. Forming vias through multilayer circuit boards
US5243142A (en) * 1990-08-03 1993-09-07 Hitachi Aic Inc. Printed wiring board and process for producing the same
JP2985325B2 (ja) * 1991-02-18 1999-11-29 三菱瓦斯化学株式会社 薄銅張回路基板の製造法
JPH05243735A (ja) * 1992-03-03 1993-09-21 Hitachi Chem Co Ltd 多層配線板の製造法
US5638598A (en) * 1993-06-17 1997-06-17 Hitachi Chemical Company, Ltd. Process for producing a printed wiring board
JPH09266268A (ja) * 1996-03-28 1997-10-07 Mitsubishi Electric Corp 半導体装置の製造方法および半導体装置のパッケージ
JP3395621B2 (ja) * 1997-02-03 2003-04-14 イビデン株式会社 プリント配線板及びその製造方法
TW369672B (en) * 1997-07-28 1999-09-11 Hitachi Ltd Wiring board and its manufacturing process, and electrolysis-free electroplating method
US6200906B1 (en) * 1998-12-17 2001-03-13 Micron Technology, Inc. Stepped photoresist profile and opening formed using the profile
JP4486196B2 (ja) * 1999-12-08 2010-06-23 イビデン株式会社 多層プリント配線板用片面回路基板およびその製造方法
JP2002232135A (ja) * 2001-01-30 2002-08-16 Matsushita Electric Ind Co Ltd 積層用両面回路基板とその製造方法及びそれを用いた多層プリント配線板
US6686827B2 (en) * 2001-03-28 2004-02-03 Protectronics Technology Corporation Surface mountable laminated circuit protection device and method of making the same
JP2002324958A (ja) * 2001-04-25 2002-11-08 Sony Corp プリント配線板と、その製造方法
US6768064B2 (en) * 2001-07-10 2004-07-27 Fujikura Ltd. Multilayer wiring board assembly, multilayer wiring board assembly component and method of manufacture thereof
KR100641809B1 (ko) * 2001-12-28 2006-11-02 다이니폰 인사츠 가부시키가이샤 고분자 전해질형 연료전지 및 그 제조방법
WO2003071843A1 (fr) * 2002-02-22 2003-08-28 Fujikura Ltd. Tableau de connexions multicouche, base pour tableau de connexions multicouche, tableau de connexions imprime et son procede de production
JP4389148B2 (ja) * 2002-05-17 2009-12-24 日立化成工業株式会社 導電ペースト
US20040150103A1 (en) * 2003-02-03 2004-08-05 International Business Machines Corporation Sacrificial Metal Liner For Copper
WO2006025242A1 (ja) * 2004-09-01 2006-03-09 Sumitomo Metal Mining Co., Ltd. ２層フレキシブル基板及びその製造方法
KR100688857B1 (ko) * 2004-12-17 2007-03-02 삼성전기주식회사 윈도우를 구비한 볼 그리드 어레이 기판 및 그 제조방법
KR100970063B1 (ko) * 2005-04-27 2010-07-16 히다치 가세고교 가부시끼가이샤 복합체, 프리프레그, 금속박장 적층판, 회로 기판 접속재및 다층 인쇄 배선판 및 그의 제조 방법
JP2007081214A (ja) * 2005-09-15 2007-03-29 Mitsui Mining & Smelting Co Ltd プリント配線基板の製造方法
US8101868B2 (en) * 2005-10-14 2012-01-24 Ibiden Co., Ltd. Multilayered printed circuit board and method for manufacturing the same
EP2136610A4 (en) * 2008-01-25 2011-07-13 Ibiden Co Ltd MULTILAYER CONDUCTOR PLATE AND METHOD FOR THE PRODUCTION THEREOF
TWI383715B (zh) * 2008-05-16 2013-01-21 Nan Ya Printed Circuit Board 高密度基板之結構與製法
JP2010073809A (ja) * 2008-09-17 2010-04-02 Tdk Corp プリント配線板の製造方法
TW201041105A (en) * 2009-05-13 2010-11-16 Advanced Semiconductor Eng Substrate having single patterned metal layer, and package applied with the same, and methods of manufacturing the substrate and package
US8925192B2 (en) * 2009-06-09 2015-01-06 Ibiden Co., Ltd. Printed wiring board and method for manufacturing the same
TWI583723B (zh) * 2012-01-20 2017-05-21 Asahi Kasei E-Materials Corp Multilayer printed circuit boards
WO2013133269A1 (ja) * 2012-03-09 2013-09-12 三井金属鉱業株式会社 プリント配線板の製造方法及びレーザー加工用銅箔
KR101332079B1 (ko) * 2012-03-29 2013-11-22 삼성전기주식회사 다층 인쇄회로기판 제조 방법 및 이에 따라 제조된 다층 인쇄회로기판
JP6443609B2 (ja) * 2012-07-10 2018-12-26 パナソニックＩｐマネジメント株式会社 コネクタ装置及びそれに用いる雌側コネクタ
US9054163B2 (en) * 2013-11-06 2015-06-09 Taiwan Semiconductor Manufacturing Company, Ltd. Method for via plating with seed layer
CN107231757B (zh) * 2016-03-23 2020-09-22 鹏鼎控股(深圳)股份有限公司 软性电路板及其制作方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1926930A (zh) * 2004-03-03 2007-03-07 新光电气工业株式会社 电路板制造方法与电路板
CN101438636A (zh) * 2006-05-17 2009-05-20 三菱制纸株式会社 抗蚀图的形成方法、电路基板的制造方法和电路基板
CN101657072A (zh) * 2008-08-19 2010-02-24 富葵精密组件(深圳)有限公司 电路板制作方法

Also Published As

Publication number Publication date
TW201742213A (zh) 2017-12-01
US9832888B1 (en) 2017-11-28
US20170339795A1 (en) 2017-11-23
TWI643301B (zh) 2018-12-01
CN107404804A (zh) 2017-11-28

Similar Documents

Publication Publication Date Title
JP2007142403A (ja) プリント基板及びその製造方法
KR100990588B1 (ko) 랜드리스 비아를 갖는 인쇄회로기판 및 그 제조방법
TW201720259A (zh) 柔性電路板及其製作方法
CN109661125B (zh) 电路板及其制作方法
CN107404804B (zh) 电路板及其制作方法
CN105530768B (zh) 一种电路板的制作方法及电路板
US9744624B2 (en) Method for manufacturing circuit board
US10405431B2 (en) Flexible printed circuit board
JP4203425B2 (ja) 両面型回路配線基板の製造方法
US11665831B2 (en) Method for manufacturing a circuit board with embedded nickel resistor
CN107734879B (zh) 线路板的制作方法
CN109788661B (zh) 柔性电路板及该柔性电路板的制备方法
US20090000808A1 (en) Flexible Printed Circuit Board And Method Of Fabricating The Same
CN110650587A (zh) 柔性线路板及所述柔性线路板的制作方法
JP2005108941A (ja) 多層配線板及びその製造方法
TWI505759B (zh) 印刷電路板及其製造方法
CN112312671B (zh) 电路板以及电路板的制备方法
KR20180129002A (ko) 회로배선판 제조방법
US20130153280A1 (en) Printed circuit board and method of manufacturing the same
KR20180002429A (ko) 세미 애디티브법에 의해 프린트 회로 기판을 제조하는 방법
TWI620483B (zh) 線路板的製作方法
CN206212398U (zh) 具细线路的超薄电路板
CN111447753A (zh) 一种线路板及其制造方法
KR101770895B1 (ko) 미세 비아를 구현한 회로기판의 제조방법
CN115279043A (zh) 一种直连pcb板的加工方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant