CN101657072A - 电路板制作方法 - Google Patents

电路板制作方法 Download PDF

Info

Publication number
CN101657072A
CN101657072A CN200810304044A CN200810304044A CN101657072A CN 101657072 A CN101657072 A CN 101657072A CN 200810304044 A CN200810304044 A CN 200810304044A CN 200810304044 A CN200810304044 A CN 200810304044A CN 101657072 A CN101657072 A CN 101657072A
Authority
CN
China
Prior art keywords
conductive layer
layer
circuit board
metal
manufactured hole
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN200810304044A
Other languages
English (en)
Other versions
CN101657072B (zh
Inventor
蔡崇仁
黄昱程
张宏毅
林承贤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Liding Semiconductor Technology Qinhuangdao Co ltd
Liding Semiconductor Technology Shenzhen Co ltd
Zhen Ding Technology Co Ltd
Original Assignee
Honsentech Co Ltd
Fukui Precision Component Shenzhen Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Honsentech Co Ltd, Fukui Precision Component Shenzhen Co Ltd filed Critical Honsentech Co Ltd
Priority to CN2008103040448A priority Critical patent/CN101657072B/zh
Priority to US12/426,276 priority patent/US20100044237A1/en
Publication of CN101657072A publication Critical patent/CN101657072A/zh
Application granted granted Critical
Publication of CN101657072B publication Critical patent/CN101657072B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42Plated through-holes or plated via connections
    • H05K3/425Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern
    • H05K3/427Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern initial plating of through-holes in metal-clad substrates
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42Plated through-holes or plated via connections
    • H05K3/423Plated through-holes or plated via connections characterised by electroplating method
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03Conductive materials
    • H05K2201/0332Structure of the conductor
    • H05K2201/0388Other aspects of conductors
    • H05K2201/0394Conductor crossing over a hole in the substrate or a gap between two separate substrate parts
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/095Conductive through-holes or vias
    • H05K2201/09563Metal filled via
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/02Details related to mechanical or acoustic processing, e.g. drilling, punching, cutting, using ultrasound
    • H05K2203/025Abrading, e.g. grinding or sand blasting
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/03Metal processing
    • H05K2203/0346Deburring, rounding, bevelling or smoothing conductor edges
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42Plated through-holes or plated via connections
    • H05K3/421Blind plated via connections

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Manufacturing Of Printed Circuit Boards (AREA)

Abstract

本发明提供一种电路板制作方法,其包括以下步骤:提供包括基材层与形成在基材层两相对表面的第一导电层与第二导电层的电路基板,该电路基板形成有预制孔。在该预制孔的孔壁及第一导电层与第二导电层的表面化学镀金属层。在形成在该第一导电层与第二导电层表面的金属层表面分别形成光阻层,使预制孔外露。在该预制孔内电镀导电金属,并将该预制孔填满,去除光阻层。该电路板制作方法可提高电路板制作质量。

Description

电路板制作方法
技术领域
本发明涉及电路板技术领域,特别涉及一种电路板制作方法。
背景技术
随着电子产品往小型化、高速化方向的发展,电路板也从单面电路板往双面电路板甚至多层电路板方向发展。双面电路板是指双面均分布有导电线路的电路板。多层电路板是指由多个单面电路板或双面电路板压合而成的具有三层以上导电线路的电路板。由于双面电路板和多层电路板具有较多的布线面积、较高的装配密度而得到广泛的应用,请参见Takahashi,A.等人于1992年发表于IEEE Trans.on Components,Packaging,and ManufacturingTechnology的文献“High density multilayer printed circuit board for HITACM-880”。
双面电路板的制作工艺通常包括下料、钻孔、孔金属化、制作导电线路、贴阻焊膜、检验、包装等工序。制作多层电路板时,可先将多个单面电路板或双面电路板进行压合,形成已制作内层导电线路、尚未制作外层导电线路的多层基板,然后再同样进行钻孔、孔金属化、制作外层导电线路、贴阻焊膜、检验、包装等工序。
在双面电路板和多层电路板的制作工艺中,填孔是使各层铜箔实现导通的重要工序之一。传统填孔是将导电胶或绝缘树脂作为填充物塞入孔内,以填满孔。然而,金属与绝缘树脂(或导电胶)的热膨胀系数存在差异,故,金属与导电胶或绝缘树脂之间的结合可能不够紧密存在空隙,而导电胶或绝缘树脂内也会存在空隙。在后续湿制程过程中,该空隙容易残留药液或水分,对电路板的可靠度及质量带来极大影响。
发明内容
因此,有必要提供一种电路板制作方法,以避免以上问题,提高电路板可靠度及质量。
以下将以实施例说明一种电路板制作方法。
一种电路板制作方法,其包括以下步骤:提供电路基板,其包括基材层与形成在基材层两相对表面的第一导电层与第二导电层,该电路基板形成有贯通基材层以及第一导电层与第二导电层的预制孔。在该预制孔的孔壁及第一导电层与第二导电层的表面化学镀金属层。在该形成在第一导电层与第二导电层表面的金属层表面分别形成光阻层,使预制孔外露。在该预制孔内电镀导电金属,并将该预制孔填满,去除光阻层。
一种电路板制作方法,其包括以下步骤:提供电路基板,其包括基材层与形成在基材层两相对表面的第一导电层与第二导电层,该电路基板形成有贯通第一导电层与基材层的预制孔。在该预制孔的孔壁及第一导电层表面化学镀金属层。在该形成在第一导电层表面的金属层表面与第二导电层表面分别形成光阻层,使预制孔外露。在该预制孔内电镀导电金属,并将所述预制孔填满,去除光阻层。
与现有技术相比,该电路板制作方法采用电镀方法将预制孔填满,使预制孔内形成均匀连续的同一金属相。由于金属较现有技术采用的绝缘树脂(或导电胶)等塞孔材料的致密度高,且与导电层的热膨胀系数差异小,所以避免绝缘树脂(或导电胶)易吸水不稳定的问题。
附图说明
图1是本技术方案第一实施例提供的电路基板的结构示意图。
图2是本技术方案第一实施例提供的电路基板形成金属层的结构示意图。
图3是本技术方案第一实施例提供的电路基板形成光阻层的结构示意图。
图4是本技术方案第一实施例提供的电路基板的预制孔镀导电金属后的结构示意图。
图5是本技术方案第一实施例提供的电路基板形成的光阻层去除后的结构示意图。
图6是本技术方案第一实施例提供的电路基板薄化的结构示意图。
图7是本技术方案第二实施例提供的电路基板的结构示意图。
图8是本技术方案第二实施例提供的电路基板的形成金属层的结构示意图。
图9是本技术方案第二实施例提供的电路基板形成光阻层的结构示意图。
图10是本技术方案第二实施例提供的电路基板的预制孔镀导电金属后的结构示意图。
图11是本技术方案第二实施例提供的电路基板形成的光阻层去除后的结构示意图。
具体实施方式
下面将结合附图及多个实施例对本技术方案实施例提供的电路板制作方法作进一步详细说明。
请一并参阅图1至图6,本技术方案第一实施例提供的电路板制作方法,其包括以下步骤:
第一步,提供电路基板10。
如图1所示,该电路基板10可为软性电路板或硬性电路板,其包括第一导电层11、第二导电层12与基材层13。该第一导电层11与第二导电层12分别形成于该基材层13相对两表面。该第一导电层11与第二导电层12可为金属铜或其他导电金属。该基材层13可为单层绝缘层,也可为导电线路层与绝缘层形成的复合基材层。本实施例中,第一导电层11与第二导电层12为厚度相同的金属铜层,基材层13为单层绝缘层,从而形成双面覆铜的电路基板10。该电路基板10还形成有贯通基材层13以及第一导电层11与第二导电层12的预制孔101。实际生产中的电路基板10中,预制孔101的孔径在50至100微米之间,绝缘层厚度在50至100微米之间,第一导电层11或第二导电层12的厚度小于或等于10微米。
第二步,在该预制孔101的孔壁及第一导电层11与第二导电层12的表面化学镀金属层20。
在双面电路板的制作中,通常为电导通两个相对表面的线路,需要在预制孔101的孔壁通过化学镀形成金属层20,该金属层20的形成过程即为孔金属化过程。如图2所示,本实施例中,采用化学镀铜法在预制孔101的孔壁及第一导电层11与第二导电层12的表面形成材质为铜的金属层20。该金属层20完全覆盖预制孔101的孔壁以及相对设置的第一导电层11与第二导电层12的表面。为方便后续说明电路板制作方法,将该金属层20定义为三部分,即形成在第一导电层11表面的第一金属层21、形成在第二导电层12表面的第二金属层22及形成在预制孔101孔壁的第三金属层23。
化学镀铜工序通常包括清洗、粗化、预浸、活化及沉铜等步骤。具体地,首先以碱液清洗电路基板10,去除预制孔101的孔壁的油污与灰尘。其次,以过氧水硫酸体系粗化预制孔101孔壁。再次,将电路基板10置于预浸液或敏化液中,以预防电路基板10带入杂质,并润湿预制孔101的孔壁。预浸后进行活化,使贵金属催化剂均匀吸附在预制孔101孔壁以及第一导电层11与第二导电层12的表面,形成化学沉铜所需的催化中心。最后即可将电路基板10放置于化学镀铜液中,使得化学镀铜液中的金属铜盐和还原剂在具有催化活性的预制孔101的孔壁以及第一导电层11与第二导电层12的表面进行自催化氧化还原反应,并在预制孔101的孔壁以及第一导电层11与第二导电层12的表面形成具有一定厚度的化学镀铜层。化学镀铜层通常很薄,其厚度一般小于6微米。
第三步,在该第一金属层21与第二金属层22表面分别形成光阻层,使预制孔101外露;
为使后续制程中的光阻剂能够紧密结合在第一金属层21与第二金属层22的表面,首先对第一金属层21与第二金属层22表面进行表面处理。具体地,首先,采用碱液如KOH、NaOH等的脱脂剂去除第一金属层21与第二金属层22表面的油污或氧化物。其次,采用硫酸双氧水混合溶液等蚀刻液将第一金属层21与第二金属层22表面的氧化物去除,并对表面进行粗化处理,另外,通过控制蚀刻时间以及硫酸与过氧化氢的混合物的浓度,使得第一金属层21与第二金属层22的厚度可控的被减小。
另外,蚀刻过程所用试剂还可以过硫酸铵硫酸混合溶液、过硫酸钠硫酸混合溶液、过硫酸钾硫酸混合溶液、氯化铜硫酸混合溶液、酸性氯化铜混合溶液或碱性氯化铜混合溶液。
如图3所示,在第一金属层21与第二金属层22表面分别形成第一光阻层31与第二光阻层32,使第一光阻层31与第二光阻层32完全覆盖第一金属层21与第二金属层22表面,而预制孔101外露未被遮盖。
该第一光阻层31与第二光阻层32可为液态光阻,通过涂布的方式形成在第一金属层21与第二金属层22表面。该第一光阻层31与第二光阻层32也可以为固态干膜光阻,通过压合的方式形成在第一金属层21与第二金属层22表面。该第一光阻层31与第二光阻层32的材料通常为有机树脂,例如酚醛树脂。
该第一光阻层31与第二光阻层32的厚度需分别根据第一导电层11与第二导电层12的厚度而定。当第一导电层11的厚度为n时,该第一光阻层31在n+20微米至n+50微米之间。当第二导电层12的厚度为m时,该第二光阻层32在m+20微米至m+50微米之间。
第四步,在该预制孔101内电镀导电金属40,并将该预制孔101填满,以使第一金属层21与第二金属层22形成电连接。
如图4所示,在预制孔101的孔壁形成的第三金属层23表面电镀导电金属40,使预制孔101被填满,同时导电金属40连通第一金属层21与第二金属层22。优选地,该导电金属40与第一导电层11与第二导电层12为相同材质。本实施例中,采用电镀在预制孔101的孔壁形成的金属层20表面镀金属铜。
在实际电镀过程中,该导电金属40靠近预制孔101孔壁处的高度大于靠近预制孔101中心处的高度。为保证导电金属40完全填满预制孔101的中心处,该导电金属40靠近预制孔101孔壁处会略高于第一金属层21与第二金属层22,即该导电金属40自第一金属层21与第二金属层22向外延伸。
第五步,去除第一金属层21与第二金属层22表面的光阻层。
请参阅图5,去除第一金属层21与第二金属层22表面的第一光阻层31与第二光阻层32。具体地,将电路基板10浸入剥离液中,该剥离液为可以使第一光阻层31与第二光阻层32溶解的有机溶剂或碱液。本实施例中,剥离液为NaOH溶液。
第六步,薄化第一金属层21与第二金属层22。
由于第四步中的导电金属40靠近预制孔101孔壁处会略高于第一金属层21与第二金属层22,为保证电路基板10表面的平整度,将第五步制作完成的电路基板10通过滚轮碾压(图6所示),使导电金属40自第一金属层21与第二金属层22向外延伸的部分被压平整。同时第一金属层21与第二金属层22及第一导电层11与第二导电层12通过碾压也可达到薄化的效果。优选地,采用碾压将第一金属层21与第二金属层22及第一导电层11与第二导电层12的厚度共减少5微米至10微米。
经过以上步骤制作完毕的电路基板可继续进行后续的线路制作等工序,以最终完成整个电路板的制作过程。
由电镀将预制孔填满,使预制孔内形成均匀连续的同一金属相。该金属较现有技术采用的绝缘树脂(或导电胶)等塞孔材料,其本身致密度高,且与导电层的热膨胀系数差异小,所以避免绝缘树脂(或导电胶)易吸水不稳定的问题。
请一并参阅图7至图11,本技术方案第二实施例提供的电路板制作方法包括以下步骤:
第一步,提供电路基板50,其包括,其包括第一导电层51、第二导电层52、基材层53及仅贯通第一导电层51与基材层53的预制孔501。
第二步,在该预制孔501的孔壁及第一导电层51表面分别化学镀第三金属层63与第一金属层61。当然,化学镀时,也可在第二导电层52表面形成覆盖第二导电层52的第二金属层。
第三步至第六步与本技术方案第一实施例提供的电路板制作方法的第三步至第六步相同。在第一金属层61与第二导电层52表面分别形成第一光阻层71与第二光阻层72(如图9所示),使第一光阻层71与第二光阻层72分别完全覆盖第一金属层61与第二导电层52。其次,在预制孔501内的第三金属层63表面电镀导电金属80,使导电金属80将该预制孔501填满,以使第一导电层51与第二导电层52形成电连接。再次,去除第一导电层51与第二导电层52的第一光阻层71与第二光阻层72。最后可根据需要采用对上述制作完成的电路基板50进行薄化处理或线路制作等工序,从而获得所需的电路板。
可以理解的是,对于本领域的普通技术人员来说,可以根据本发明的技术构思做出其它各种相应的改变与变形,而所有这些改变与变形都应属于本发明权利要求的保护范围。

Claims (9)

1.一种电路板制作方法,其包括以下步骤:
提供电路基板,其包括基材层与形成在基材层两相对表面的第一导电层与第二导电层,所述电路基板形成有贯通基材层以及第一导电层与第二导电层的预制孔;
在所述预制孔的孔壁及第一导电层与第二导电层的表面化学镀金属层;
在所述形成在第一导电层与第二导电层表面的金属层表面分别形成光阻层,使预制孔外露;
在所述预制孔内电镀导电金属,并将所述预制孔填满;
去除光阻层。
2.如权利要求1所述的电路板制作方法,其特征在于,所述预制孔的孔径在50至100微米之间,绝缘层厚度在50至100微米之间,第一导电层的厚度小于或等于10微米。
3.如权利要求1所述的电路板制作方法,其特征在于,所述预制孔的孔径在50至100微米之间,绝缘层厚度在50至100微米之间,第二导电层的厚度小于或等于10微米。
4.如权利要求1所述的电路板制作方法,其特征在于,在所述第一导电层与第二导电层的表面分别形成光阻层之前,对第一导电层与第二导电层进行表面处理。
5.如权利要求1所述的电路板制作方法,其特征在于,在所述第一导电层与第二导电层的表面采用化学镀形成厚度小于6微米的金属层。
6.如权利要求1所述的电路板制作方法,其特征在于,在去除第一导电层与第二导电层表面的光阻层之后,对第一导电层与第二导电层表面的金属层进行薄化处理。
7.如权利要求1所述的电路板制作方法,其特征在于,所述第一导电层的厚度为n时,在第一导电层表面形成的第一光阻层在n+20微米至n+50微米之间。
8.一种电路板制作方法,其包括以下步骤:
提供电路基板,其包括基材层与形成在基材层两相对表面的第一导电层与第二导电层,所述电路基板形成有预制孔,所述预制孔贯通第一导电层与基材层;
在所述预制孔的孔壁及第一导电层表面化学镀金属层;
在所述形成在第一导电层表面的金属层表面与第二导电层表面分别形成光阻层,使预制孔外露;
在所述预制孔内电镀导电金属,并将所述预制孔填满;
去除第一导电层与第二导电层表面的光阻层。
9.如权利要求8所述的电路板制作方法,其特征在于,在所述第二导电层表面化学镀金属层。
CN2008103040448A 2008-08-19 2008-08-19 电路板制作方法 Active CN101657072B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN2008103040448A CN101657072B (zh) 2008-08-19 2008-08-19 电路板制作方法
US12/426,276 US20100044237A1 (en) 2008-08-19 2009-04-19 Method for manufacturing printed circuit boards

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN2008103040448A CN101657072B (zh) 2008-08-19 2008-08-19 电路板制作方法

Publications (2)

Publication Number Publication Date
CN101657072A true CN101657072A (zh) 2010-02-24
CN101657072B CN101657072B (zh) 2011-12-21

Family

ID=41695342

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2008103040448A Active CN101657072B (zh) 2008-08-19 2008-08-19 电路板制作方法

Country Status (2)

Country Link
US (1) US20100044237A1 (zh)
CN (1) CN101657072B (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104659017A (zh) * 2013-11-20 2015-05-27 宏启胜精密电子(秦皇岛)有限公司 中介板及其制作方法
CN105789938A (zh) * 2014-12-23 2016-07-20 中兴通讯股份有限公司 机架内部供电方法、总线式供电板以及通信设备
CN107404804A (zh) * 2016-05-20 2017-11-28 鹏鼎控股(深圳)股份有限公司 电路板及其制作方法
CN109310007A (zh) * 2017-07-26 2019-02-05 三星电机株式会社 印刷电路板
CN112770518A (zh) * 2019-10-21 2021-05-07 深南电路股份有限公司 电路板及其制造方法

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107027264B (zh) * 2015-06-24 2019-04-16 碁鼎科技秦皇岛有限公司 散热片及其制作方法及电子设备

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5891606A (en) * 1996-10-07 1999-04-06 Motorola, Inc. Method for forming a high-density circuit structure with interlayer electrical connections method for forming
US6039889A (en) * 1999-01-12 2000-03-21 Fujitsu Limited Process flows for formation of fine structure layer pairs on flexible films
JP2002076617A (ja) * 2000-08-28 2002-03-15 Matsushita Electric Works Ltd プリント配線板の製造方法及びプリント配線板
JP2002252446A (ja) * 2001-02-23 2002-09-06 Sony Chem Corp フレキシブル配線基板の製造方法
KR100882664B1 (ko) * 2001-03-14 2009-02-06 이비덴 가부시키가이샤 다층 프린트 배선판
JP2006179822A (ja) * 2004-12-24 2006-07-06 Cmk Corp プリント配線板とその製造方法
CN101192542A (zh) * 2006-11-22 2008-06-04 全懋精密科技股份有限公司 电路板结构及其制造方法

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104659017A (zh) * 2013-11-20 2015-05-27 宏启胜精密电子(秦皇岛)有限公司 中介板及其制作方法
CN105789938A (zh) * 2014-12-23 2016-07-20 中兴通讯股份有限公司 机架内部供电方法、总线式供电板以及通信设备
CN105789938B (zh) * 2014-12-23 2020-08-04 南京中兴软件有限责任公司 机架内部供电方法、总线式供电板以及通信设备
CN107404804A (zh) * 2016-05-20 2017-11-28 鹏鼎控股(深圳)股份有限公司 电路板及其制作方法
CN107404804B (zh) * 2016-05-20 2020-05-22 鹏鼎控股(深圳)股份有限公司 电路板及其制作方法
CN109310007A (zh) * 2017-07-26 2019-02-05 三星电机株式会社 印刷电路板
CN112770518A (zh) * 2019-10-21 2021-05-07 深南电路股份有限公司 电路板及其制造方法

Also Published As

Publication number Publication date
US20100044237A1 (en) 2010-02-25
CN101657072B (zh) 2011-12-21

Similar Documents

Publication Publication Date Title
CN101466207B (zh) 电路板及其制作方法
CN101453838A (zh) 电路板的制作方法
CN101657072B (zh) 电路板制作方法
JP6068123B2 (ja) プリント配線基板の製造方法およびその方法により製造されたプリント配線基板
EP1102524A1 (en) Double-sided printed wiring board and method for manufacturing multilayer printed wiring board having three or more layers
CN102215640B (zh) 电路板制作方法
CN101442885B (zh) 电路板导孔的制作方法
US11690178B2 (en) Multilayer printed wiring board and method of manufacturing the same
CN114928945B (zh) 超细线路印刷线路板的制作工艺
CN114302561A (zh) 具有超低铜残留半导通孔多层板的制作方法
JP2009099831A (ja) 配線基板の製造方法
JP2011166028A (ja) Cof基板の製造方法
TW200930201A (en) Printed circuit board and method for manufacturing the same
CN114340223A (zh) 基于高纵横比选择性半导通孔多层板的制作方法
CN114206001A (zh) 高耐压mems封装载板及其制作工艺
JP6236824B2 (ja) プリント配線基板の製造方法
JP3275784B2 (ja) Tabテープにブラインドビアホールを形成する方法、その方法によって形成されたtabテープ、フィルム及びフレキシブル基板
JPH10335785A (ja) 回路形成方法
US6656370B1 (en) Method for the manufacture of printed circuit boards
CN114190010B (zh) Pad位于盲槽底的载板加工工艺
CN114477073B (zh) 改善mems载板边缘掉屑的制作方法
CN112822876B (zh) 内嵌立体金属基的印制电路板及其加工方法
CN114368726B (zh) Mems内置芯片封装载板及其制作工艺
JP2001203464A (ja) ビルドアップ多層プリント配線板及びその製造方法
TW201010559A (en) Method for manufacturing printed circuit boards

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C56 Change in the name or address of the patentee
CP01 Change in the name or title of a patent holder

Address after: 518103 Shenzhen Province, Baoan District Town, Fuyong Tong tail Industrial Zone, factory building, building 5, floor, 1

Co-patentee after: Zhen Ding Technology Co.,Ltd.

Patentee after: FUKU PRECISION COMPONENTS (SHENZHEN) Co.,Ltd.

Address before: 518103 Shenzhen Province, Baoan District Town, Fuyong Tong tail Industrial Zone, factory building, building 5, floor, 1

Co-patentee before: Hongsheng Technology Co.,Ltd.

Patentee before: FUKU PRECISION COMPONENTS (SHENZHEN) Co.,Ltd.

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20161201

Address after: No. 18, Tengfei Road, Qinhuangdao Economic & Technological Development Zone, Hebei, China

Patentee after: Qi Ding Technology Qinhuangdao Co.,Ltd.

Patentee after: Zhen Ding Technology Co.,Ltd.

Address before: 518103 Shenzhen Province, Baoan District Town, Fuyong Tong tail Industrial Zone, factory building, building 5, floor, 1

Patentee before: FUKU PRECISION COMPONENTS (SHENZHEN) Co.,Ltd.

Patentee before: Zhen Ding Technology Co.,Ltd.

TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20220707

Address after: Area B, Room 403, block B, Rongchao Binhai building, No. 2021, haixiu Road, n26 District, Haiwang community, Xin'an street, Bao'an District, Shenzhen City, Guangdong Province

Patentee after: Liding semiconductor technology (Shenzhen) Co.,Ltd.

Patentee after: Qi Ding Technology Qinhuangdao Co.,Ltd.

Patentee after: Zhen Ding Technology Co.,Ltd.

Address before: No.18, Tengfei Road, Qinhuangdao Economic and Technological Development Zone, Hebei Province 066004

Patentee before: Qi Ding Technology Qinhuangdao Co.,Ltd.

Patentee before: Zhen Ding Technology Co.,Ltd.

TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20240220

Address after: SL11, No. 8 Langdong Road, Yanchuan Community, Yanluo Street, Bao'an District, Shenzhen City, Guangdong Province, 518105

Patentee after: Liding semiconductor technology (Shenzhen) Co.,Ltd.

Country or region after: China

Patentee after: Liding semiconductor technology Qinhuangdao Co.,Ltd.

Patentee after: Zhen Ding Technology Co.,Ltd.

Country or region after: Taiwan, China

Address before: 518105 area B, Room 403, block B, Rongchao Binhai building, No. 2021, haixiu Road, n26 District, Haiwang community, Xin'an street, Bao'an District, Shenzhen City, Guangdong Province

Patentee before: Liding semiconductor technology (Shenzhen) Co.,Ltd.

Country or region before: China

Patentee before: Qi Ding Technology Qinhuangdao Co.,Ltd.

Patentee before: Zhen Ding Technology Co.,Ltd.

Country or region before: Taiwan, China