CN114368726B - Mems内置芯片封装载板及其制作工艺 - Google Patents

Mems内置芯片封装载板及其制作工艺 Download PDF

Info

Publication number
CN114368726B
CN114368726B CN202111603790.9A CN202111603790A CN114368726B CN 114368726 B CN114368726 B CN 114368726B CN 202111603790 A CN202111603790 A CN 202111603790A CN 114368726 B CN114368726 B CN 114368726B
Authority
CN
China
Prior art keywords
plate
film
core
copper foil
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202111603790.9A
Other languages
English (en)
Other versions
CN114368726A (zh
Inventor
马洪伟
张志礼
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Jiangsu Punuowei Electronic Co ltd
Original Assignee
Jiangsu Punuowei Electronic Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Jiangsu Punuowei Electronic Co ltd filed Critical Jiangsu Punuowei Electronic Co ltd
Priority to CN202111603790.9A priority Critical patent/CN114368726B/zh
Publication of CN114368726A publication Critical patent/CN114368726A/zh
Application granted granted Critical
Publication of CN114368726B publication Critical patent/CN114368726B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • BPERFORMING OPERATIONS; TRANSPORTING
    • B81MICROSTRUCTURAL TECHNOLOGY
    • B81CPROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00015Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
    • B81C1/00023Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems without movable or flexible elements
    • B81C1/00047Cavities
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B81MICROSTRUCTURAL TECHNOLOGY
    • B81BMICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B7/00Microstructural systems; Auxiliary parts of microstructural devices or systems
    • B81B7/0032Packages or encapsulation
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B81MICROSTRUCTURAL TECHNOLOGY
    • B81BMICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B7/00Microstructural systems; Auxiliary parts of microstructural devices or systems
    • B81B7/02Microstructural systems; Auxiliary parts of microstructural devices or systems containing distinct electrical or optical devices of particular relevance for their function, e.g. microelectro-mechanical systems [MEMS]
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B81MICROSTRUCTURAL TECHNOLOGY
    • B81CPROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00015Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
    • B81C1/00261Processes for packaging MEMS devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Analytical Chemistry (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

本发明涉及一种MEMS内置芯片封装载板及其制作工艺,包括如下步骤:准备三张芯板,分别为第一芯板、第二芯板和第三芯板,第一芯板的钻孔及填孔;第一芯板的内层线路;SMT贴片;第二芯板的蚀刻和压膜;胶片板的开槽;第三芯板的的钻孔及填孔;第三芯板的内层线路;压合:将第一芯板、胶片板和第三芯板压合在一起;开盖。本发明得到的封装载板不仅实现了内置芯片的功能,而且在不增加器件本身体积的条件下增加了背腔的体积,提高了产品的灵敏度和信噪比,符合器件微型化的发展趋势。

Description

MEMS内置芯片封装载板及其制作工艺
技术领域
本发明涉及MEMS封装载板,具体涉及一种MEMS内置芯片封装载板及其制作工艺。
背景技术
近三十年的MEMS(Microelectromechanical Systems)技术与工艺的发展,特别是基于硅芯片MEMS技术的发展,实现了许多传感器(如压力传感器,加速度计,陀螺仪等)的微型化和低成本。目前,一部分MEMS载板采用三层PCB板重叠的方式制作,三层PCB板通过三层叠压形成腔体,第二层PCB板上镀出金属面形成屏蔽腔体,这种封装屏蔽效果差,背腔的体积较小,产品的信噪比低,且无法实现芯片的内置。
发明内容
为了克服上述缺陷,本发明提供一种MEMS内置芯片封装载板的制作工艺,通过该制作工艺制得的封装载板,不仅实现了内置电容、电阻、电感等芯片的功能,而且在不增加器件本身体积的条件下增加了背腔的体积,提高了产品的灵敏度和信噪比,符合器件微型化的发展趋势。
本发明为了解决其技术问题所采用的技术方案是:
一种MEMS内置芯片封装载板的制作工艺,包括如下步骤:
步骤1:准备三张芯板,分别为第一芯板、第二芯板和第三芯板,其中所述第一芯板包括第一绝缘层以及分别设置于该电容层正、反两面的第一铜箔层和第二铜箔层,所述第二芯板包括第二绝缘层以及分别设置于该第二绝缘层正、反两面的第三铜箔层和第四铜箔层,所述第三芯板包括第三绝缘层以及分别设置于该第三绝缘层正、反两面的第五铜箔层和第六铜箔层;
步骤2:第一芯板的钻孔及填孔:利用钻孔机在第一芯板上钻出用于层间连通的贯通孔,并对贯通孔内进行去胶渣、化学铜和电镀铜处理,使贯通孔内壁形成一层铜层而形成用于层间线路导通的导通孔;
步骤3:第一芯板的内层线路:分别对第一芯板的第一铜箔层和第二铜箔层进行压干膜、曝光、显影、蚀刻和退膜处理,得到具有内层线路的第一芯板;
步骤4:SMT贴片:通过锡膏印刷、芯片贴装、回流焊接和AOI光学检测,将芯片装于第一芯板的第一铜箔层上;
步骤5:第二芯板的蚀刻和压膜:将第二芯板上的第三铜箔层和第四铜箔层蚀刻掉,并在第二绝缘层的两面贴合纯胶片层,得到胶片板;
步骤6:胶片板的开槽:在胶片板上进行UV镭射开槽,而在胶片板上形成背腔;
步骤7:第三芯板的的钻孔及填孔:利用钻孔机在第三芯板上钻出用于层间连通的贯通孔,并对贯通孔内进行去胶渣、化学铜和电镀铜处理,使贯通孔内壁形成一层铜层而形成用于层间线路导通的导通孔;
步骤8:第三芯板的内层线路:分别对第三芯板的第五铜箔层和第六铜箔层进行压干膜、曝光、显影、蚀刻和退膜处理,得到具有内层线路的第三芯板;
步骤9:压合:将第一芯板、胶片板和第三芯板依次叠合并利用压机压合成半成品板,所述胶片板的两侧分别贴合第六铜箔层与第一铜箔层;
步骤10:开盖:对半成品板进行钻孔镀铜、外层线路、防焊、表面处理后,在第三芯板上进行镭射开盖处理形成声孔,而得到成品封装载板,所述声孔与背腔相互连通。
优选地,在步骤2中钻孔的具体工艺参数为:进刀速为1.2±0.1m/min、退刀速为15±1m/min、转速为160±10krpm/min、深度补偿0.3-0.4mm;填孔的具体工艺参数为:除胶速率为0.1-0.4mg/cm2、微蚀速率为20-60μm/min、沉积速率为17-32μm/min。
优选地,上述步骤3和步骤8中内层线路具体包括以下步骤:
(1)前处理:利用含有双氧水的清洗液对板面进行清洗,再利用硫酸溶液对铜箔层表面进行粗化;
(2)压干膜:利用热压的方式将感光干膜贴附于铜箔层表面上;
(3)曝光:使用LDI曝光机将感光干膜中的光敏物质进行聚合反应,从而使设计的图形转移到感光干膜上;
(4)显影:利用显影液与未曝光干膜的皂化反应,将其去除;
(5)蚀刻:通过蚀刻机将氯化铜药水喷洒在铜面上,利用药水与铜的化学反应,对未被干膜保护的铜面进行蚀刻,形成线路;
(6)退膜:通过退膜机将NaOH或KOH药水喷淋在板面上,利用药水与干膜的化学反应将干膜去除,完成线路的制作;
(7)AOI:AOI系统对照蚀刻后线路与原始的设计线路之间的差异,对铜面上的线路进行检验。
优选地,所述压干膜的具体工艺参数为:温度为110±2℃、线速为1.8±0.2m/min、压力为6±0.2kg/cm2;所述曝光时的能量格为6±1;所述显影时的具体工艺参数为:线速为3.0±0.1m/min、压力为1.3±0.3kg/cm2、温度为30±2℃。
优选地,在步骤4中SMT贴片具体包括以下步骤:
(1)锡膏印刷:将第一芯板固定在电焊机的支架上,利用点锡机在第一芯板的焊盘上涂覆一层锡膏;
(2)芯片贴装:利用贴片机将芯片贴装到第一芯板的焊盘上,使芯片上的焊盘与第一芯板上的焊盘通过锡膏连接;
(3)回流焊接:将贴装完芯片的第一芯板放入回流设备中,利用回流设备加热使锡膏固化,从而将芯片与第一芯板固定连接;
(4)AOI光学检测:AOI光学系统对第一芯板进行检测。
优选地,上述步骤9中压合具体包括以下步骤:
(1)前处理:酸洗:利用硫酸对铜箔层表面氧化物进行清除;清洁:利用清洁剂将油脂水解成易溶于水的小分子物质;预浸:利用棕化液对内层板进行预浸润;
(2)棕化:利用棕化液对铜箔层表面进行棕化处理,使得铜表面形成凹凸不平的表面形状,增大了铜面与树脂的接触面积;
(3)叠合:将待压合的板依次叠在一起;
(4)压合:在压机的高温、高压下将待压合的板融合粘接呈多层板;
(5)后处理:钻靶:利用X光将板靶标成像,用钻头在靶标上钻出后续工序所需的定位孔和防呆孔;铣边:利用铣床机将多余的边料切割去除。
优选地,所述棕化的具体工艺参数如下:微蚀速率为1.2-1.6μm、棕化槽中H2O2的质量百分比浓度为4.2-4.8%;所述压合的具体工艺参数如下:冰水压力为0.2±0.1MPa、真空度≤40mPa、出油压力为0.2±0.1MPa和进油压力为0.5±0.1MPa。
优选地,在步骤5中第二芯板压膜是采用真空贴膜机进行贴合纯胶片层的,压膜时的工艺参数为:压膜温度为70±5℃、压膜压力为0.6-0.7Mpa和真空达到时间<20S;在步骤3和步骤8之后还包括增层工艺,即对第一芯板或第三芯板进行增层使之形成多层板。
优选地,在步骤6中胶片板开槽的具体工艺参数为:激光器紫外皮秒功率为10W、频率为1000KHZ、加工速度为1500mm/s、加工次数为3次,所述背腔尺寸误差控制在±0.02mm;加工背腔后的胶片板置于温度为120±10℃的环境下烘烤30±5min,所述胶片板的溢胶量<0.05mm;在步骤9中开盖的具体工艺参数为:紫外皮秒激光器功率为10W、频率为1000KHZ、加工速度为1500mm/s、加工次数为2-3次。
本发明还提供了一种内置芯片封装载板,采用上述的MEMS内置芯片封装载板的制作工艺制备而成。
本发明的有益效果是:
1)本发明中在基板即绝缘层上进行开槽形成背腔,增加了背腔的体积;采用UV激光加工中空结构,可以将中空背腔的尺寸误差控制在±0.02mm;先在基板上贴纯胶片后再进行镭射开槽,提升了胶片和中空基板的对准度;纯胶片具有低流动性,且UV加工后,对胶片进行烘烤,溢胶量能够控制在0.05mm以下;通过镭射开盖工艺形成声孔,从而实现了中空结构即背腔与外部的连通;
2)本发明中得到的成品封装载板在内层制作时,进行SMT贴片而将电阻、电感或电阻等芯片进行贴装,实现了芯片的内置,减少了外部的干扰,提高了芯片性能,可以根据需求实现不同大小数值芯片的内置;而且在不增加器件本身体积的条件下增加了背腔的体积,提高了产品的灵敏度和信噪比,符合器件微型化的发展趋势;本封装载具的背腔可以根据需求将背腔往内部开设,芯片放置在内部背腔中,而不占据声孔正下方背腔的体积,大大提升了产品的灵敏度和信噪比等性能。
附图说明
图1为本发明中成品封装载板的结构示意图;
图2为本发明中第一芯板的结构示意图;
图3为本发明中第一芯板钻孔后的结构示意图;
图4为本发明中第一芯板线路后的结构示意图;
图5为本发明中第一芯板SMT贴片后的结构示意图;
图6为本发明中第二芯板的结构示意图;
图7为本发明中胶片板的结构示意图;
图8为本发明中胶片板开槽后的结构示意图;
图9为本发明中第三芯板的结构示意图;
图10为本发明中第三芯板钻孔后的结构示意图;
图11为本发明中第三芯板线路后的结构示意图;
图12为本发明中半成品板的结构示意图;
图中:10-第一芯板,11-第一绝缘层,12-第一铜箔层,13-第二铜箔层,20-第二芯板,21-第二绝缘层,22-第三铜箔层,23-第四铜箔层,24-纯胶片层,25-胶片板,30-第三芯板,31-第三绝缘层,32-第五铜箔层,33-第六铜箔层,40-芯片,50-封装载板,51-背腔,52-声孔。
具体实施方式
下面将结合本发明实施例,对本发明实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例仅仅是本发明一部分实施例,而不是全部的实施例。基于本发明中的实施例,本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例,都属于本发明保护的范围。
需要说明的是,本申请的说明书和权利要求书及上述附图中的术语“第一”、“第二”等是用于区别类似的对象,而不必用于描述特定的顺序或先后次序。应该理解这样使用的数据在适当情况下可以互换,以使这里描述的本申请的实施方式例如能够以除了在这里图示或描述的那些以外的顺序实施。此外,术语“包括”和“具有”以及他们的任何变形,意图在于覆盖不排他的包含,例如,包含了一系列步骤或单元的过程、方法、系统、产品或设备不必限于清楚地列出的那些步骤或单元,而是可包括没有清楚地列出的或对于这些过程、方法、产品或设备固有的其它步骤或单元。
为了便于描述,在这里可以使用空间相对术语,如“在……之上”、“在……上方”、“在……上表面”、“上面的”等,用来描述如在图中所示的一个器件或特征与其他器件或特征的空间位置关系。应当理解的是,空间相对术语旨在包含除了器件在图中所描述的方位之外的在使用或操作中的不同方位。例如,如果附图中的器件被倒置,则描述为“在其他器件或构造上方”或“在其他器件或构造之上”的器件之后将被定位为“在其他器件或构造下方”或“在其他器件或构造之下”。因而,示例性术语“在……上方”可以包括“在……上方”和“在……下方”两种方位。该器件也可以其他不同方式定位(旋转90度或处于其他方位),并且对这里所使用的空间相对描述作出相应解释。
实施例:如图1-12所示,一种MEMS内置芯片封装载板的制作工艺,包括如下步骤:
步骤1:准备三张芯板,分别为第一芯板10、第二芯板20和第三芯板30,其中,如图2所示,所述第一芯板10包括第一绝缘层11以及分别设置于该电容层正、反两面的第一铜箔层12和第二铜箔层13,如图6所示,所述第二芯板20包括第二绝缘层21以及分别设置于该第二绝缘层正、反两面的第三铜箔层22和第四铜箔层23,如图9所示,所述第三芯板30包括第三绝缘层31以及分别设置于该第三绝缘层正、反两面的第五铜箔层32和第六铜箔层33;
步骤2:第一芯板10的钻孔及填孔:利用钻孔机在第一芯板10上钻出用于层间连通的贯通孔,并对贯通孔内进行去胶渣、化学铜和电镀铜处理,使贯通孔内壁形成一层铜层而形成用于层间线路导通的导通孔;如图3所示,Genesis系统将设计的CAM钻孔资料处理成可供钻孔机的工作资料,钻孔机读取程序后根据坐标钻出所需的孔,在贯通孔侧壁通过化学作用沉积上一层均匀、具有导电性的化学铜层,然后在化学铜层上通过电镀方式镀上一层电镀铜层,使得通孔具有导通性,将通孔内壁镀上孔铜使之具有导通性;通过化学作用将原来非金属化侧壁金属化,有利于后续化学铜顺利镀上;在电镀槽内,对于溶液中的铜离子成分,利用施加交流电的方式(阴极得电子镀铜,阳极失电子溶铜),将其均匀还原在铜表面及通槽内,达到规格要求铜层厚度;
步骤3:第一芯板10的内层线路:如图4所示,分别对第一芯板的第一铜箔层12和第二铜箔层13进行压干膜、曝光、显影、蚀刻和退膜处理,得到具有内层线路的第一芯板10;
步骤4:SMT贴片:通过锡膏印刷、芯片贴装、回流焊接和AOI光学检测,将芯片40装于第一芯板的第一铜箔层上;如图5所示,SMT贴片是一种将无引脚或短引线表面组装元器件安装在PCB表面或其它基板的表面上,通过再流焊或浸焊等方法加以焊接组装的电路装连技术,通过SMT贴片工艺,将电阻、电容或电感芯片贴装于第一芯板上;
步骤5:第二芯板20的蚀刻和压膜:如图7所示,将第二芯板上的第三铜箔层22和第四铜箔层23蚀刻掉,并在第二绝缘层21的两面贴合纯胶片层24,得到胶片板25;
步骤6:胶片板的开槽:如图8所示,在胶片板上进行UV镭射开槽,而在胶片板上形成背腔51;将第二芯板中的双面铜箔蚀刻掉,并在第二绝缘层的两侧贴上低流动性的纯胶片层形成胶片板,在胶片板上镭射出中空结构而形成体积较大的背腔,采用先预贴纯胶片层再镭射提升了胶片与中空基板的对准度;
步骤7:第三芯板30的的钻孔及填孔:如图10所示,利用钻孔机在第三芯板30上钻出用于层间连通的贯通孔,并对贯通孔内进行去胶渣、化学铜和电镀铜处理,使贯通孔内壁形成一层铜层而形成用于层间线路导通的导通孔;
步骤8:第三芯板30的内层线路:如图11所示,分别对第三芯板的第五铜箔层32和第六铜箔层33进行压干膜、曝光、显影、蚀刻和退膜处理,得到具有内层线路的第三芯板30;
步骤9:压合:如图12所示,将第一芯板10、胶片板25和第三芯板30依次叠合并利用压机压合成半成品板,所述胶片板25的两侧分别贴合第六铜箔层33与第一铜箔层12;
步骤10:开盖:对半成品板进行钻孔镀铜、外层线路、防焊、表面处理后,在第三芯板30上进行镭射开盖处理形成声孔52,而得到成品封装载板50,所述声孔52与背腔51相互连通。对半成品板进行钻孔镀铜形成层间相互导通的导通孔,对外铜箔层进行外层线路处理,进行防焊表面处理后再进行开盖得到成品封装载板50,如图1所示,所述成品封装载板50依次为第五铜箔层32、第三绝缘层31、第六铜箔层33、胶片板25、第一铜箔层12、第一绝缘层11和第二铜箔层13。因此所述成品封装载板不仅实现了内置芯片的功能,而且在不增加器件本身体积的条件下增加了背腔的体积,提高了产品的灵敏度和信噪比,符合器件微型化的发展趋势。
在步骤2中钻孔的具体工艺参数为:进刀速为1.2±0.1m/min、退刀速为15±1m/min、转速为160±10krpm/min、深度补偿0.3-0.4mm;填孔的具体工艺参数为:除胶速率为0.1-0.4mg/cm2、微蚀速率为20-60μm/min、沉积速率为17-32μm/min。
上述步骤3和步骤8中内层线路具体包括以下步骤:
(1)前处理:利用含有双氧水的清洗液对板面进行清洗,再利用硫酸溶液对铜箔层表面进行粗化;对板面进行清洗以去除其上的附着物,如污渍、氧化物等;利用硫酸溶液微蚀可以使铜面粗化,增加与干膜的附着力,主要的化学反应为:Cu+H2O2→CuO+H2O;CuO+H2SO4→CuSO4+H2O;所述铜箔层可为内铜箔层、次外铜箔层和外铜箔层,下同;
(2)压干膜:利用热压的方式将感光干膜贴附于铜箔层表面上;在铜面层上压覆一层感光干膜,作为后续影像转移使用,当干膜受热后,具有流动性和一定的填充性,利用此特性将其以热压的方式贴附于板面上;
(3)曝光:使用LDI曝光机将感光干膜中的光敏物质进行聚合反应,从而使设计的图形转移到感光干膜上;LDI曝光机(Laser Direcl Imaging激光直接成像)利用紫外线(UV)的能量完成图形转移;
(4)显影:利用显影液与未曝光干膜的皂化反应,将其去除;经过曝光的干膜不与显影液反应,显影主要化学反应:R-COOH+Na2CO3→R-COO-Na++2NaHCO3
(5)蚀刻:通过蚀刻机将氯化铜药水喷洒在铜面上,利用药水与铜的化学反应,对未被干膜保护的铜面进行蚀刻,形成线路;主要化学反应:3Cu+NaClO3+6HCl→3CuCl2+3H2O+NaCl;
(6)退膜:通过退膜机将NaOH或KOH药水喷淋在板面上,利用药水与干膜的化学反应将干膜去除,完成线路的制作;
(7)AOI:AOI系统对照蚀刻后线路与原始的设计线路之间的差异,对铜面上的线路进行检验。AOI为Automatic Optical Inspection自动光学检验),Genesis系统将原始的设计线路的CAM资料处理成检测用的参考资料,输出给AOI系统。AOI系统利用光学原理,对照蚀刻后线路与设计线路之间的差异,对短路、断路、缺口等不良进行判别。
所述压干膜的具体工艺参数为:温度为110±2℃、线速为1.8±0.2m/min、压力为6±0.2kg/cm2;所述曝光时的能量格为6±1;所述显影时的具体工艺参数为:线速为3.0±0.1m/min、压力为1.3±0.3kg/cm2、温度为30±2℃。
在步骤4中SMT贴片具体包括以下步骤:
(1)锡膏印刷:将第一芯板10固定在电焊机的支架上,利用点锡机在第一芯板的焊盘上涂覆一层锡膏;
(2)芯片贴装:利用贴片机将芯片40贴装到第一芯板的焊盘上,使芯片上的焊盘与第一芯板上的焊盘通过锡膏连接;
(3)回流焊接:将贴装完芯片的第一芯板放入回流设备中,利用回流设备加热使锡膏固化,从而将芯片40与第一芯板10固定连接;
(4)AOI光学检测:AOI光学系统对第一芯板10进行检测。
上述步骤9中压合具体包括以下步骤:
(1)前处理:酸洗:利用硫酸对铜箔层表面氧化物进行清除;清洁:利用清洁剂将油脂水解成易溶于水的小分子物质;预浸:利用棕化液对内层板进行预浸润;前处理是为了棕化工艺做准备;酸洗:利用硫酸与CuO的化学反应,去除铜面的氧化物,主要化学反应:CuO+H2SO4→CuSO4+H2O;清洁:利用清洁剂与油脂反应,主要化学反应KOH+R1COOH→RNHCOR1+H2O;预浸使板面具有与棕化液相似的成分,防止水破坏棕化液,其中,预浸槽BR616质量百分比含量1.2-2.8%;
(2)棕化:利用棕化液对铜箔层表面进行棕化处理,使得铜表面形成凹凸不平的表面形状,增大了铜面与树脂的接触面积;所述的棕化液为硫酸与双氧水,利用硫酸与双氧水对铜面进行微蚀,在微蚀的同时生成一层极薄且均匀一致的有机金属转化膜,棕化的主要目的为:粗化铜面,增加与PP片(prepreg半固化片是树脂浸渍并固化到中间程度的薄片材料)接触的表面积,改善与PP片的附着性,防止分层;增加铜面与流动树脂的浸润性;使铜面钝化,阻挡压板过程中环氧树脂聚合硬化产生的氨类物质对铜面的作用,氨类物质对铜面攻击会产生水汽,导致爆板;其中绝缘层为PP片;
(3)叠合:将待压合的板依次叠在一起;
(4)压合:在压机的高温、高压下将待压合的板融合粘接呈多层板;
(5)后处理:钻靶:利用X光将板靶标成像,用钻头在靶标上钻出后续工序所需的定位孔和防呆孔;铣边:利用铣床机将多余的边料切割去除。
所述棕化的具体工艺参数如下:微蚀速率为1.2-1.6μm、棕化槽中H2O2的质量百分比浓度为4.2-4.8%;所述压合的具体工艺参数如下:冰水压力为0.2±0.1MPa、真空度≤40mPa、出油压力为0.2±0.1MPa和进油压力为0.5±0.1MPa。
在步骤5中第二芯板20压膜是采用真空贴膜机进行贴合纯胶片层24的,压膜时的工艺参数为:压膜温度为70±5℃、压膜压力为0.6-0.7Mpa和真空达到时间<20S;该纯胶片层采用低流动性胶体制备而成;在步骤3和步骤8之后还包括增层工艺,即对第一芯板10或第三芯板30进行增层使之形成多层板。本实施例中第一芯板和第三芯板皆为双层板,在实际应用过程,可以根据需要通过增层压合使第一芯板和第三芯板形成三层板等多层板。
在步骤6中胶片板开槽的具体工艺参数为:激光器紫外皮秒功率为10W、频率为1000KHZ、加工速度为1500mm/s、加工次数为3次,所述背腔尺寸误差控制在±0.02mm;加工背腔后的胶片板25置于温度为120±10℃的环境下烘烤30±5min,所述胶片板的溢胶量<0.05mm;采用UV镭射的方式在胶片板上形成背腔,该背腔的尺寸可根据实际需求来确定;优选地,胶片板烘烤的温度为120℃,烘烤时间为30min,因为其中纯胶片采用低流动性胶体,且进一步对胶片板进行烘烤处理,因此溢胶量能够控制在0.05mm以下,保证了背腔的稳定性;在步骤9中开盖的具体工艺参数为:紫外皮秒激光器功率为10W、频率为1000KHZ、加工速度为1500mm/s、加工次数为2-3次。在步骤9中外层线路与内层线路的工艺流程一样,在此不作重复论述;所述钻孔镀铜主要包括去胶渣、化学铜和电镀铜,所述防焊主要包括前处理、网印和预烘烤、曝光、显影、后固化和UV固化,所述表面处理即电镀镍金,上述工艺皆为本领域常用技术,在此不作详细说明。
一种内置芯片封装载板,采用上述MEMS内置芯片封装载板的制作工艺制备而成。如图1所示,所述成品封装载板50依次为第五铜箔层32、第三绝缘层31、第六铜箔层33、胶片板25、第一铜箔层12、第一绝缘层11、和第二铜箔层13,所述胶片板25上设有背腔51,在背腔的上方开设声孔52,通过声孔将背腔与外部连通,本封装载板与传统的三层板相比,传统三层板的背腔位于声孔的正下方,芯片必须布置在声孔正下方的背腔中,因此占据了背腔的体积,影响了产品的性能,而本封装载具的背腔可以根据需求将背腔往内部开设,芯片放置在内部背腔中,而不占据声孔正下方背腔的体积,大大提升了产品的灵敏度和信噪比等性能。
应当指出,对于本领域的普通技术人员来说,在不脱离本发明构思的前提下,还可以做出若干变形和改进,这些都属于本发明的保护范围。因此,本发明专利的保护范围应以所附权利要求为准。

Claims (10)

1.一种MEMS内置芯片封装载板的制作工艺,其特征在于:包括如下步骤:
步骤1:准备三张芯板,分别为第一芯板(10)、第二芯板(20)和第三芯板(30),其中,所述第一芯板(10)包括第一绝缘层(11)以及分别设置于该第一绝缘层(11)正、反两面的第一铜箔层(12)和第二铜箔层(13),所述第二芯板(20)包括第二绝缘层(21)以及分别设置于该第二绝缘层正、反两面的第三铜箔层(22)和第四铜箔层(23),所述第三芯板(30)包括第三绝缘层(31)以及分别设置于该第三绝缘层正、反两面的第五铜箔层(32)和第六铜箔层(33);
步骤2:第一芯板(10)的钻孔及填孔:利用钻孔机在第一芯板(10)上钻出用于层间连通的贯通孔,并对贯通孔内进行去胶渣、化学铜和电镀铜处理,使贯通孔内壁形成一层铜层而形成用于层间线路导通的导通孔;
步骤3:第一芯板(10)的内层线路:分别对第一芯板的第一铜箔层(12)和第二铜箔层(13)进行压干膜、曝光、显影、蚀刻和退膜处理,得到具有内层线路的第一芯板(10);
步骤4:SMT贴片:通过锡膏印刷、芯片贴装、回流焊接和AOI光学检测,将芯片(40)装于第一芯板的第一铜箔层上;
步骤5:第二芯板(20)的蚀刻和压膜:将第二芯板上的第三铜箔层(22)和第四铜箔层(23)蚀刻掉,并在第二绝缘层(21)的两面贴合纯胶片层(24),得到胶片板(25);
步骤6:胶片板的开槽:在胶片板上进行UV镭射开槽,而在胶片板上形成背腔(51);
步骤7:第三芯板(30)的钻孔及填孔:利用钻孔机在第三芯板(30)上钻出用于层间连通的贯通孔,并对贯通孔内进行去胶渣、化学铜和电镀铜处理,使贯通孔内壁形成一层铜层而形成用于层间线路导通的导通孔;
步骤8:第三芯板(30)的内层线路:分别对第三芯板的第五铜箔层(32)和第六铜箔层(33)进行压干膜、曝光、显影、蚀刻和退膜处理,得到具有内层线路的第三芯板(30);
步骤9:压合:将第一芯板(10)、胶片板(25)和第三芯板(30)依次叠合并利用压机压合成半成品板,所述胶片板(25)的两侧分别贴合第六铜箔层(33)与第一铜箔层(12);
步骤10:开盖:对半成品板进行钻孔镀铜、外层线路、防焊、表面处理后,在第三芯板(30)上进行镭射开盖处理形成声孔(52),而得到成品封装载板(50),所述声孔(52)与背腔(51)相互连通。
2.根据权利要求1所述的MEMS内置芯片封装载板的制作工艺,其特征在于:在步骤2中钻孔的具体工艺参数为:进刀速为1.2±0.1m/min、退刀速为15±1m/min、转速为160±10krpm/min、深度补偿0.3-0.4mm;填孔的具体工艺参数为:除胶速率为0.1-0.4mg/cm2、微蚀速率为20-60μm/min、沉积速率为17-32μm/min。
3.根据权利要求1所述的MEMS内置芯片封装载板的制作工艺,其特征在于:上述步骤3和步骤8中内层线路具体包括以下步骤:
(1)前处理:利用含有双氧水的清洗液对板面进行清洗,再利用硫酸溶液对铜箔层表面进行粗化;
(2)压干膜:利用热压的方式将感光干膜贴附于铜箔层表面上;
(3)曝光:使用LDI曝光机将感光干膜中的光敏物质进行聚合反应,从而使设计的图形转移到感光干膜上;
(4)显影:利用显影液与未曝光干膜的皂化反应,将其去除;
(5)蚀刻:通过蚀刻机将氯化铜药水喷洒在铜面上,利用药水与铜的化学反应,对未被干膜保护的铜面进行蚀刻,形成线路;
(6)退膜:通过退膜机将NaOH或KOH药水喷淋在板面上,利用药水与干膜的化学反应将干膜去除,完成线路的制作;
(7)AOI:AOI系统对照蚀刻后线路与原始的设计线路之间的差异,对铜面上的线路进行检验。
4.根据权利要求3所述的MEMS内置芯片封装载板的制作工艺,其特征在于:所述压干膜的具体工艺参数为:温度为110±2℃、线速为1.8±0.2m/min、压力为6±0.2kg/cm2;所述曝光时的能量格为6±1;所述显影时的具体工艺参数为:线速为3.0±0.1m/min、压力为1.3±0.3kg/cm2、温度为30±2℃。
5.根据权利要求1所述的MEMS内置芯片封装载板的制作工艺,其特征在于:在步骤4中SMT贴片具体包括以下步骤:
(1)锡膏印刷:将第一芯板(10)固定在电焊机的支架上,利用点锡机在第一芯板的焊盘上涂覆一层锡膏;
(2)芯片贴装:利用贴片机将芯片(40)贴装到第一芯板的焊盘上,使芯片上的焊盘与第一芯板上的焊盘通过锡膏连接;
(3)回流焊接:将贴装完芯片的第一芯板放入回流设备中,利用回流设备加热使锡膏固化,从而将芯片(40)与第一芯板(10)固定连接;
(4)AOI光学检测:AOI光学系统对第一芯板(10)进行检测。
6.根据权利要求1所述的MEMS内置芯片封装载板的制作工艺,其特征在于:上述步骤9中压合具体包括以下步骤:
(1)前处理:酸洗:利用硫酸对铜箔层表面氧化物进行清除;清洁:利用清洁剂将油脂水解成易溶于水的小分子物质;预浸:利用棕化液对内层板进行预浸润;
(2)棕化:利用棕化液对铜箔层表面进行棕化处理,使得铜表面形成凹凸不平的表面形状,增大了铜面与树脂的接触面积;
(3)叠合:将待压合的板依次叠在一起;
(4)压合:在压机的高温、高压下将待压合的板融合粘接呈多层板;
(5)后处理:钻靶:利用X光将板靶标成像,用钻头在靶标上钻出后续工序所需的定位孔和防呆孔;铣边:利用铣床机将多余的边料切割去除。
7.根据权利要求6所述的MEMS内置芯片封装载板的制作工艺,其特征在于:所述棕化的具体工艺参数如下:微蚀速率为1.2-1.6μm、棕化槽中H2O2的质量百分比浓度为4.2-4.8%;所述压合的具体工艺参数如下:冰水压力为0.2±0.1MPa、真空度≤40mPa、出油压力为0.2±0.1MPa和进油压力为0.5±0.1MPa。
8.根据权利要求1所述的MEMS内置芯片封装载板的制作工艺,其特征在于:在步骤5中第二芯板(20)压膜是采用真空贴膜机进行贴合纯胶片层(24)的,压膜时的工艺参数为:压膜温度为70±5℃、压膜压力为0.6-0.7Mpa和真空达到时间<20S;在步骤3和步骤8之后还包括增层工艺,即对第一芯板(10)或第三芯板(30)进行增层使之形成多层板。
9.根据权利要求1所述的MEMS内置芯片封装载板的制作工艺,其特征在于:在步骤6中胶片板开槽的具体工艺参数为:激光器紫外皮秒功率为10W、频率为1000KHZ、加工速度为1500mm/s、加工次数为3次,所述背腔尺寸误差控制在±0.02mm;加工背腔后的胶片板(25)置于温度为120±10℃的环境下烘烤30±5min,所述胶片板的溢胶量<0.05mm;在步骤9中开盖的具体工艺参数为:紫外皮秒激光器功率为10W、频率为1000KHZ、加工速度为1500mm/s、加工次数为2-3次。
10.一种内置芯片封装载板,其特征在于:采用权利要求1-9中任一项所述的MEMS内置芯片封装载板的制作工艺制备而成。
CN202111603790.9A 2021-12-24 2021-12-24 Mems内置芯片封装载板及其制作工艺 Active CN114368726B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202111603790.9A CN114368726B (zh) 2021-12-24 2021-12-24 Mems内置芯片封装载板及其制作工艺

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202111603790.9A CN114368726B (zh) 2021-12-24 2021-12-24 Mems内置芯片封装载板及其制作工艺

Publications (2)

Publication Number Publication Date
CN114368726A CN114368726A (zh) 2022-04-19
CN114368726B true CN114368726B (zh) 2024-05-10

Family

ID=81141596

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111603790.9A Active CN114368726B (zh) 2021-12-24 2021-12-24 Mems内置芯片封装载板及其制作工艺

Country Status (1)

Country Link
CN (1) CN114368726B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115353887B (zh) * 2022-10-20 2023-02-03 上海聚跃检测技术有限公司 一种塑封体腐蚀液以及使用其进行塑封体开盖的方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009176851A (ja) * 2008-01-23 2009-08-06 Seiko Epson Corp 半導体装置およびその製造方法
CN106211578A (zh) * 2015-05-05 2016-12-07 深南电路股份有限公司 一种pcb板制作方法及pcb板
CN108882564A (zh) * 2018-08-03 2018-11-23 江苏普诺威电子股份有限公司 嵌入式芯片的6层麦克风埋容线路板制作工艺
CN109862500A (zh) * 2019-01-17 2019-06-07 江苏普诺威电子股份有限公司 多孔进音单孔传声的mems麦克风载板的制作方法
CN111225329A (zh) * 2018-11-26 2020-06-02 中芯国际集成电路制造(上海)有限公司 麦克风及其制备方法和电子设备

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7202552B2 (en) * 2005-07-15 2007-04-10 Silicon Matrix Pte. Ltd. MEMS package using flexible substrates, and method thereof

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009176851A (ja) * 2008-01-23 2009-08-06 Seiko Epson Corp 半導体装置およびその製造方法
CN106211578A (zh) * 2015-05-05 2016-12-07 深南电路股份有限公司 一种pcb板制作方法及pcb板
CN108882564A (zh) * 2018-08-03 2018-11-23 江苏普诺威电子股份有限公司 嵌入式芯片的6层麦克风埋容线路板制作工艺
CN111225329A (zh) * 2018-11-26 2020-06-02 中芯国际集成电路制造(上海)有限公司 麦克风及其制备方法和电子设备
CN109862500A (zh) * 2019-01-17 2019-06-07 江苏普诺威电子股份有限公司 多孔进音单孔传声的mems麦克风载板的制作方法

Also Published As

Publication number Publication date
CN114368726A (zh) 2022-04-19

Similar Documents

Publication Publication Date Title
US7350296B2 (en) Method of fabricating a printed circuit board including an embedded passive component
JP5213094B2 (ja) 導電バイアを誘電体層に埋め込む方法およびプロセス
KR101199807B1 (ko) 프린트 배선판의 제조 방법 및 프린트 배선판
CN103687344B (zh) 电路板制作方法
EP2424338A1 (en) Multilayer printed wiring boards with holes requiring copper wrap plate
CN114340225B (zh) 适用于镭射盲孔的多层封装基板对准方法
EP1102524A1 (en) Double-sided printed wiring board and method for manufacturing multilayer printed wiring board having three or more layers
CN114302561B (zh) 具有超低铜残留半导通孔多层板的制作方法
CN105704948A (zh) 超薄印制电路板的制作方法及超薄印制电路板
CN114190011B (zh) 高散热pcb及其制作工艺
CN114368726B (zh) Mems内置芯片封装载板及其制作工艺
CN114466512B (zh) Mems埋容埋阻封装载板及其制作工艺
CN114206001B (zh) 高耐压mems封装载板及其制作工艺
CN108029202B (zh) 印刷电路板的制造方法
CN114195090B (zh) 超高电容mems封装载板及其制作工艺
CN116581032A (zh) 具有中空结构封装载板及其制作工艺
JP2007116185A (ja) 半導体モジュール
CN114340223B (zh) 基于高纵横比选择性半导通孔多层板的制作方法
CN114364167B (zh) 适用于镭射通孔的双层封装基板对准方法
JP2004186354A (ja) 多層配線基板の製造方法
CN114190010B (zh) Pad位于盲槽底的载板加工工艺
CN114132886B (zh) 高填孔比五层埋容mems封装载板及其制作工艺
JP4376890B2 (ja) 半導体チップ実装用回路基板
CN114501805B (zh) 整体金属化封边麦克风载板的制作工艺
CN114477073B (zh) 改善mems载板边缘掉屑的制作方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant