CN103687344B - 电路板制作方法 - Google Patents

电路板制作方法 Download PDF

Info

Publication number
CN103687344B
CN103687344B CN201210363082.7A CN201210363082A CN103687344B CN 103687344 B CN103687344 B CN 103687344B CN 201210363082 A CN201210363082 A CN 201210363082A CN 103687344 B CN103687344 B CN 103687344B
Authority
CN
China
Prior art keywords
layer
conductive circuit
dielectric layer
conductive
circuit layer
Prior art date
Application number
CN201210363082.7A
Other languages
English (en)
Other versions
CN103687344A (zh
Inventor
胡文宏
Original Assignee
宏启胜精密电子(秦皇岛)有限公司
臻鼎科技股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 宏启胜精密电子(秦皇岛)有限公司, 臻鼎科技股份有限公司 filed Critical 宏启胜精密电子(秦皇岛)有限公司
Priority to CN201210363082.7A priority Critical patent/CN103687344B/zh
Publication of CN103687344A publication Critical patent/CN103687344A/zh
Application granted granted Critical
Publication of CN103687344B publication Critical patent/CN103687344B/zh

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0296Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
    • H05K1/0298Multilayer circuits
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814Conductive parts
    • H01L21/4846Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857Multilayer substrates
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/12Mountings, e.g. non-detachable insulating substrates
    • H01L23/13Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/0058Laminating printed circuit boards onto other substrates, e.g. metallic substrates
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4697Manufacturing multilayer circuits having cavities, e.g. for mounting components
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/18Printed circuits structurally associated with non-printed electric components
    • H05K1/182Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H05K1/186Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit manufactured by mounting on or connecting to patterned circuits before or during embedding
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09009Substrate related
    • H05K2201/09127PCB or component having an integral separable or breakable part
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4602Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated

Abstract

一种电路板,包括依次设置的第五导电线路层、第四介电层、第三导电线路层、第二介电层、第一导电线路层、第一介电层及第二导电线路层,所述电路板内形成有凹槽,凹槽自第二导电线路层一侧向第二介电层开设,第二介电层从凹槽内露出,所述第一导电线路层与第二介电层相结合的表面及第三导电线路层与第四介电层相结合的表面为经过粗化处理的粗糙表面。本发明还提供一种所述电路板的制作方法。

Description

电路板制作方法
技术领域
[0001] 本发明涉及电路板制作领域,尤其涉及一种具有凹槽结构的电路板制作方法。
背景技术
[0002] 印刷电路板因具有装配密度高等优点而得到了广泛的应用。关于电路板的应用请 参见文南犬Takahashi,A. Ooki , N. Nagai , A. Akahoshi , H. Mukoh, A. ffajima, M. Res. Lab, High density multilayer printed circuit board for HITAC M-880,IEEE Trans. on Components , Packaging, and Manufacturing Technology, 1992, 15(4): 418-425。
[0003] 由于电子设备小型化的需求,通常在电路板中设置有凹槽结构,该封装凹槽用于 与其他封装或者插接的电子元件相互配合,从而减小整个电路板封装所占据的空间。然而, 现有技术中,在凹槽结构底部的内层导电线路表面形成可剥离层,可以有效避免后续进行 压合过程中胶层与上述的内层导电线路接触,从而可以避免凹槽结构的底部的导电线路在 形成凹槽结构的过程中受到损坏。但是,内层导电线路表面形成的可剥离层增加了电路板 制作的成本。
发明内容
[0004] 因此,有必要提供一种电路板及其制作方法,能够降低电路板的制作成本。
[0005] 以下将以实施例说明一种电路板及其制作方法。
[0006] -种电路板的制作方法,包括步骤:提供芯层基板,所述芯层基板包括去除区域及 环绕连接所述去除区域的线路区域,所述芯层基板包括第一介电层,第一介电层具有相对 的第一表面和第二表面;在位于线路区域所述第一表面形成第一导电线路层,在位于线路 区域的所述第二表面形成第二导电线路层,在位于去除区域的所述第一表面形成离型金属 层,所述离型金属层具有远离第一表面的光滑表面;在所述光滑表面形成蚀刻阻挡层;对第 一导电线路层的表面及离型金属层未被蚀刻阻挡层覆盖的表面进行粗化处理;从所述光滑 表面去除所述蚀刻阻挡层;在第一导电线路层及离型金属层一侧压合第二介电层;在第二 介电层远离第一介电层的表面形成第三导电线路层;对所述第三导电线路层的表面进行粗 化处理;在第三导电线路层一侧压合第四介电层;在第四介电层远离第二介电层的表面形 成第五导电线路层;以及沿着所述去除区域与线路区域的交界线,自所述第一介电层向第 二介电层形成环形的切口,使用外力使得所述光滑表面与第二介电层相互分离,并将被所 述切口环绕的第一介电层及离型金属层去除形成凹槽,所述第二介电层从所述凹槽内露 出。
[0007] -种电路板,包括依次设置的第五导电线路层、第四介电层、第三导电线路层、第 二介电层、第一导电线路层、第一介电层及第二导电线路层,所述电路板内形成有凹槽,凹 槽自第二导电线路层一侧向第二介电层开设,第二介电层从凹槽内露出,所述第一导电线 路层与第二介电层相结合的表面及第三导电线路层与第四介电层相结合的表面为经过粗 化处理的粗糙表面。
[0008] 与现有技术相比,本实施例提供的电路板制作方法,在制作第一导电线路层时制 作了离型金属层,离型金属层具有光滑表面,并对第一导电线路层表面、第二导电线路层表 面、第三导电线路层表面及第四导电线路层表面进行了粗化处理,而离型金属层的光滑表 面相对光滑,第二介电层与第一导电线路层表面的结合力和第三介电层与第二导电线路层 之间的结合力均大于第二介电层与光滑表面之间的结合力,这样,在形成凹槽过程中,离型 金属层与第二介电层容易相互分离而形成凹槽。因此,本技术方案提供的电路板制作方法, 无需另外在制作凹槽时设置可剥离层,从而可以降低电路板制作的成本。
附图说明
[0009] 图1是本技术方案实施例提供的芯层基板的剖面示意图。
[0010] 图2是图1的芯层基板中形成第一通孔后的剖面示意图。
[0011] 图3至图4是图2中的第一通孔中形成第一导电金属材料并在第一介电层的第一表 面形成第一导电线路层和离型金属层,在第一介电层的第二表面形成第二导电线路层后的 剖面示意图。
[0012] 图5是图4的离型金属层表面形成蚀刻阻挡层后的剖面示意图。
[0013] 图6是对图5中的第一导电线路层表面及第二导电线路层表面进行粗化处理后的 剖面示意图。
[0014] 图7是去除图6中的蚀刻阻挡层后的剖面示意图。
[0015] 图8是在图7的第一导电线路层一侧形成第三介电层并在第二导电线路层一侧形 成第二介电层后的剖面示意图。
[0016] 图9是图8形成第二导电孔、第三导电孔、第三导电线路层及第四导电线路层后的 剖面示意图。
[0017] 图10是对图9的第三导电线路层的表面及第四导电线路层表面进行粗化处理后的 剖面示意图。
[0018] 图11是在图10的第三导电线路层一侧形成第四介电层并在第四导电线路层一侧 形成第五介电层后的剖面示意图。
[0019] 图12是图11形成第四导电孔、第五导电孔、第五导电线路层及第六导电线路层后 的剖面示意图。
[0020] 图13是在图12的第五导电线路层表面及第六导电线路层表面形成防焊层后的剖 面示意图。
[0021] 图14是图13沿着线路区域与去除区域的交接线形成开口后的剖面示意图。
[0022] 图15是图14形成凹槽后的剖面示意图。
[0023] 图16是本技术方案实施例制得的电路板的剖面示意图。
[0024]主要元件符号说明
[0025]
Figure CN103687344BD00061
Figure CN103687344BD00071
L0026」如下具体实施方式将结合上述附图进一步说明本发明。
具体实施方式
[0027] 下面结合附图及实施例对本技术方案提供的电路板制作方法作进一步说明。
[0028] 本技术方案提供的电路板制作方法包括如下步骤:
[0029]第一步,请参阅图1,提供核心基板110。
[0030] 本实施例中,核心基板110为双面覆铜基板,其包括第一铜箱层111、第一介电层 112及第二铜箱层113。第一介电层112具有相对的第一表面1121及第二表面1122。第一铜箱 层111位于第一介电层112的第一表面1121,第二铜箱层113位于第一介电层112的第二表面 1122。核心基板110包括去除区域1101及环绕去除区域1101的线路区域1102。
[0031] 第二步,请一并参阅图2至图4,在核心基板110内形成第一导电孔1103,并在第一 介电层112的第一表面1121形成第一导电线路层120,在第一介电层112的第二表面1122形 成第二导电线路层130。
[0032] 本步骤具体可以采用如下方法实现:
[0033]首先,在核心基板110内形成第一通孔1104,并在第一通孔1104的内壁形成金属导 电层1105,从而得到第一导电孔1103,第一铜箱层111与第二铜箱层113通过第一导电孔 1103相互电导通。
[0034]具体地,通过激光烧蚀或者机械钻孔的方式形成贯穿核心基板110的第一通孔 1104。接着,采用先化学镀铜再电镀铜的方式在第一通孔1104的内壁形成金属导电层1105, 再在第一通孔1104内填充塞孔材料1106,使得第一通孔1104被完全填充。
[0035]本实施例中,金属导电层1105还形成在第一铜箱层111远离第一介电层112的表面 及第二铜箱层113远离第一介电层112的表面。
[0036]然后,将位于线路区域1102内第一铜箱层111及形成于第一铜箱层111表面的金属 导电层1105制作形成第一导电线路层120,将位于线路区域1102内第二铜箱层113及形成于 第二铜箱层113表面的金属导电层1105制作形成第二导电线路层130,并将位于去除区域 1101的第二铜箱层113及形成于第二铜箱层113表面的金属导电层1105去除,位于去除区域 1101的第一铜箱层111及形成于第一铜箱层111表面的金属导电层1105留在第一介电层112 表面,形成离型金属层121。
[0037]本步骤可以采用影像转移工艺及蚀刻工艺,选择性去除部分位于线路区域1102内 第一铜箱层111及形成于第一铜箱层111表面的金属导电层1105,从而形成第一导电线路层 120,选择性去除位于线路区域1102内第二铜箱层113及形成于第二铜箱层113表面的金属 导电层1105制作形成第二导电线路层130,并将位于去除区域1101的第二铜箱层113及形成 于第二铜箱层113表面的金属导电层1105去除。
[0038]本实施例中,离型金属层121的面积略大于去除区域1101的面积。离型金属层121 还覆盖在环绕去除区域1101的部分第一介电层112的表面。离型金属层121具有远离第一介 电层112的光滑表面122。
[0039]第三步,请参阅图5,在离型金属层121远离第一介电层112的表面形成蚀刻阻挡层 1010〇
[0040]本步骤可以采用贴合干膜,然后曝光及显影的方式形成蚀刻阻挡层1010。也可以 直接在离型金属层121远离第一介电层112的表面直接印刷的方式形成蚀刻阻挡层1010。蚀 刻阻挡层1010用于保护离型金属层121的光滑表面122不被蚀刻。
[0041] 第四步,请参阅图6,对第一导电线路层120的表面、第二导电线路层130以及离型 金属层121未被蚀刻阻挡层1010覆盖的表面进行粗化处理。
[0042] 本步骤中,可以采用蚀刻的方式将第一导电线路层120的表面、第二导电线路层 130以及离型金属层121未被蚀刻阻挡层1010覆盖的表面粗化。具体地,可以通过控制蚀刻 的持续时间及蚀刻药水的浓度等,控制第一导电线路层120的表面、第二导电线路层130以 及离型金属层121未被蚀刻阻挡层1010覆盖的表面的粗化程度。
[0043] 本实施例中,离型金属层121具有连接于光滑表面122与第一介电层112之间的侧 面123,在此步骤中,侧面123也被粗化处理。
[0044] 第五步,请一并参阅图7,去除离型金属层121的光滑表面122覆盖的蚀刻阻挡层 1010〇
[0045] 蚀刻阻挡层1010可以通过剥膜的方式去除。即使得蚀刻阻挡层1010与对应的试剂 发生反应,使得蚀刻阻挡层1010破碎并从光滑表面122脱离。或者直接采用人工剥离的方 式,将蚀刻阻挡层1010从光滑表面122去除。
[0046] 第六步,请参阅图8,在第一导电线路层120及离型金属层121的一侧压合第二介电 层140,在第二导电线路层130的一侧压合第三介电层150。
[0047] 本步骤中,采用热压合的方式将第二介电层140压合于第一导电线路层120及离型 金属层121的一侧,将第三介电层150压合于第二导电线路层130的一侧。第二介电层140及 第三介电层150的材料可以为聚酰亚胺(Polyimide,ΡΙ)、聚乙烯对苯二甲酸乙二醇酯 (Polyethylene Terephthalate, PET)或聚萘二甲酸乙二醇酯(Polyethylene naphthalate,PEN)、PP (Prepreg)或ABF (Ajinomoto Build-up film)等,优选为PP或 ABF 〇
[0048] 第一介电层112的材料与第二介电层140的材料相近,第一介电层112与第二介电 层140之间的结合力较大,第二介电层140与金属之间的结合力小。由于第一导电线路层120 及第二导电线路层130的表面进行了粗化处理,而光滑表面122表面相对光滑,第二介电层 140与第一导电线路层120表面的结合力和第三介电层150与第二导电线路层130之间的结 合力均大于第二介电层140与光滑表面122之间的结合力。
[0049] 第七步,请参阅图9,在第二介电层140表面形成第三导电线路层161,并形成多个 第二导电孔162,第一导电线路层120与第三导电线路层161通过第二导电孔162相互电导 通。在第三介电层150表面形成第四导电线路层163,并形成多个第三导电孔164,第二导电 线路层130与第四导电线路层163通过第三导电孔164相互电导通。
[0050] 本步骤具体可以包括如下步骤:
[0051 ]首先,在第二介电层140内形成第一微孔141,在第三介电层150内形成第二微孔 151,部分第一导电线路层120从第一微孔141露出,部分第二导电线路层130从第二微孔151 露出。第一微孔141和第二微孔151可以采用激光烧蚀的方式形成。
[0052]然后,在第二介电层140的表面、第三介电层150的表面、第一微孔141的内壁及第 二微孔151的内壁形成化学镀铜层。然后,在第二介电层140的表面形成与第三导电线路层 161形状互补的光致抗蚀剂图形,在第三介电层150的表面形成与第四导电线路层163形状 互补的光致抗蚀剂图形。采用电镀的方式在从光致抗蚀剂图形露出的化学镀铜层的表面进 行电镀铜,从而得到第二导电孔162、第三导电孔164、第三导电线路层161及第四导电线路 层163。最后,采用剥膜的方式去除光致抗蚀剂图形,并采用微蚀的方式去除原被光致抗蚀 剂图形覆盖的化学镀铜层。
[0053]本实施例中,在第三导电线路层161与去除区域1101相对应的位置,具有多个第一 电性连接垫1611。第一电性连接垫1611用于与后续形成的凹槽内收容的元件进行电连接。 第四导电线路层163形成于线路区域1102,去除区域1101并未形成有导电线路。
[0054]第八步,请参阅图10,对第三导电线路层161的表面及第四导电线路层163的表面 进行粗化处理。
[0055] 可以采用与第四步中相同的方法,对对第三导电线路层161的表面及第四导电线 路层163的表面进行粗化处理。
[0056] 第九步,请参阅图11,在第三导电线路层161的一侧压合第四介电层171,在第四导 电线路层163的一侧压合第五介电层172。
[0057]本步骤中,采用热压合的方式将第四介电层171压合于第三导电线路层161-侧, 将第五介电层172压合于第四导电线路层163的一侧。第四介电层171及第五介电层172的材 料可以为聚酰亚胺(Polyimide, PI)、聚乙稀对苯二甲酸乙二醇酯(Polyethylene Ter ephthal at e,PET)、聚萘二甲酸乙二醇酯(Polyethylene naphtha late,PEN)、PP (Prepreg)或ABF (Ajinomoto Build-up film)等,优选为PP或ABF〇
[0058]由于第三导电线路层161及第四导电线路层163的表面进行了粗化处理,第四介电 层171与第三导电线路层161之间的结合力增强,第五介电层172与第四导电线路层163之间 的结合力增强。
[0059]第十步,请参阅图12,在第四介电层171表面形成第五导电线路层181,并形成多个 第四导电孔182,第三导电线路层161与第五导电线路层181通过第四导电孔182相互电导 通。在第五介电层172表面形成第六导电线路层183,并形成多个第五导电孔184,第四导电 线路层163与第六导电线路层183通过第五导电孔184相互电导通。
[0060] 可以采用与第七步中形成第三导电线路层161、第二导电孔162、第四导电线路层 163及第三导电孔164对应相同的方法形成第五导电线路层181、第四导电孔182、第六导电 线路层183及第五导电孔184。
[0061] 本实施例中,第五导电线路层181包括多个第二电性连接垫1811,用于在其上形成 焊锡,以与其他元件进行电连接。第六导电线路层183形成于线路区域1102,去除区域1101 并未设置有导电线路。
[0062]第十一步,请参阅图13,在第五导电线路层181-侧形成第一防焊层191,第一防焊 层191中具有多个第一开口 1911,部分第五导电线路层181从第一开口 1911露出。在第六导 电线路层183-侧形成第二防焊层192,第二防焊层192内具有第二开口 1921,与去除区域 1101对应的第五介电层172及部分第六导电线路层183从第二开口 1921露出。
[0063] 本实施例中,多个第一开口 1911与多个第二电性连接垫1811--对应,每个第二 电性连接垫1811从对应的第一开口 1911露出。
[0064]第十二步,请一并参阅图14及图15,沿着去除区域1101与线路区域1102的交界线, 在第五介电层172、第三介电层150、第一介电层112、离型金属层121及第二介电层140中形 成环形的切口 102,并去除被切口 102环绕的第五介电层172、第三介电层150、第一介电层 112及离型金属层121,形成凹槽103。
[0065]本步骤中,可以采用激光切割的方式沿着去除区域1101与线路区域1102的交界 线,在第五介电层172、第三介电层150、第一介电层112、离型金属层121及第二介电层140中 形成环形的切口 102。由于离型金属层121的光滑表面122与第二介电层140的结合力较小, 可以采用真空吸附的方式或者物理移除的方式,使得离型金属层121与第二介电层140相互 分离,将被切口 102环绕的第五介电层172、第三介电层150、第一介电层112及离型金属层 121去除,形成凹槽103。
[0066]第十三步,请参阅图16,在从凹槽103露出的第二介电层140中形成多个与第一电 性连接垫1611--对应的多个第一开孔142,使得每个第一电性连接垫1611从对应的第一 开孔142露出。
[0067] 本步骤中,可以采用激光烧蚀的方式在第二介电层140中形成多个第一开孔142。
[0068] 第十四步,在从第一防焊层191露出的第二电性连接垫1811表面、从第二防焊层 192露出的第六导电线路层183表面及从第一开孔142露出的第一电性连接垫1611表面均形 成保护层104,得到电路板100。
[0069] 保护层104可以为锡、铅、银、金、镍、钯等金属或其合金的单层结构,也可以为上述 金属中两种或者两种以上的多层结构。保护层104也可以为有机保焊层(0SP)。当保护层104 采用金属制成时,可以采用化学镀的方式形成。保护层104为有机保焊层时,可以采用化学 方法形成。
[0070] 可以理解的是,本实施例提供的电路板可以为更多层的电路板,即在第十步之后, 重复第八至第十步,得到更多层的电路板。
[0071] 另外,本技术方案提供的电路板制作方法,可以仅在第一导电线路层120的一侧形 成第二介电层140、第三导电线路层161、第四介电层171及第五导电线路层181,而并不在第 二导电线路层130-侧形成第三介电层150、第四导电线路层163、第五介电层172及第六导 电线路层183,此时,第二导电线路层130表面则无须进行粗化处理。凹槽103仅贯穿第一介 电层112及离型金属层121。或者仅在第二导电线路层130-侧形成第三介电层150及第四导 电线路层163,而不形成第五介电层172及第六导电线路层183。凹槽103仅贯穿第三介电层 150、第一介电层112及离型金属层121。
[0072] 另外,离型金属层121设置的位置不限于第一导电线路层120内,也可以根据需要, 设置于其他导电线路层内,以对应形成具有不同深度的凹槽的电路板。
[0073] 请参阅图16,本技术方案还提供一种采用上述方法制得的电路板100,电路板100 包括依次设置的第五导电线路层181、第四介电层171、第三导电线路层161、第二介电层 140、第一导电线路层120、第一介电层112、第二导电线路层130、第三介电层150、第四导电 线路层163、第五介电层172及第六导电线路层183。电路板100内形成有凹槽103,凹槽103自 第六导电线路层183向第二介电层140开设。第三导电线路层161包括多个第一电性连接垫 1611,在凹槽103内露出的第二介电层140内形成有多个第一开孔142,每个第一电性连接垫 1611从对应的第一开孔142露出。第一导电线路层120与第二介电层140相结合的表面、第三 导电线路层161与第四介电层171相结合的表面、第二导电线路层130与第三介电层150相结 合的表面以及第四导电线路层163与第五介电层172相结合的表面均为经过粗化处理的粗 糙表面。
[0074] 第五导电线路层181包括多个第二电性连接垫1811。在第五导电线路层181上还形 成有第一防焊层191。第一防焊层191中具有多个第一开口 1911,每个第二电性连接垫1811 从对应的第一开口 1911露出。在第六导电线路层183上还形成有第二防焊层192。第二防焊 层192中具有第二开口 1921,部分第六导电线路层183从第二开口 1921露出。
[0075] 从第一防焊层191露出的第二电性连接垫1811表面、从第二防焊层192露出的第六 导电线路层183表面及从第一开孔142露出的第一电性连接垫1611表面均形成保护层104。
[0076] 可以理解的是,电路板100也可以不包括第三介电层150、第四导电线路层163、第 五介电层172及第六导电线路层183,凹槽103仅自第二导电线路层130向第二介电层140开 设。电路板100也可以不包括第五介电层172及第六导电线路层183。凹槽103仅自第四导电 线路层163向第二介电层140开设。
[0077] 本实施例提供的电路板制作方法,在制作第一导电线路层时制作了离型金属层, 离型金属层具有光滑表面,并对第一导电线路层表面、第二导电线路层表面、第三导电线路 层表面及第四导电线路层表面进行了粗化处理,而离型金属层的光滑表面相对光滑,第二 介电层与第一导电线路层表面的结合力和第三介电层与第二导电线路层之间的结合力均 大于第二介电层与光滑表面之间的结合力,这样,在形成凹槽过程中,离型金属层与第二介 电层容易相互分离而形成凹槽。因此,本技术方案提供的电路板制作方法,无需另外在制作 凹槽时设置可剥离层,从而可以降低电路板制作的成本。
[0078] 可以理解的是,对于本领域的普通技术人员来说,可以根据本发明的技术构思做 出其它各种相应的改变与变形,而所有这些改变与变形都应属于本发明权利要求的保护范 围。

Claims (19)

1. 一种电路板的制作方法,包括步骤: 提供芯层基板,所述芯层基板包括去除区域及环绕连接所述去除区域的线路区域,所 述芯层基板包括第一介电层,第一介电层具有相对的第一表面和第二表面; 在位于线路区域所述第一表面形成第一导电线路层,在位于线路区域的所述第二表面 形成第二导电线路层,在位于去除区域的所述第一表面形成离型金属层,所述离型金属层 具有远离第一表面的光滑表面; 在所述光滑表面形成蚀刻阻挡层; 对第一导电线路层的表面及离型金属层未被蚀刻阻挡层覆盖的表面进行粗化处理; 从所述光滑表面去除所述蚀刻阻挡层; 在第一导电线路层及离型金属层一侧压合第二介电层; 在第二介电层远离第一介电层的表面形成第三导电线路层; 对所述第三导电线路层的表面进行粗化处理; 在第三导电线路层一侧压合第四介电层; 在第四介电层远离第二介电层的表面形成第五导电线路层;以及 沿着所述去除区域与线路区域的交界线,自所述第一介电层向第二介电层形成环形的 切口,使用外力使得所述光滑表面与第二介电层相互分离,并将被所述切口环绕的第一介 电层及离型金属层去除形成凹槽,所述第二介电层从所述凹槽内露出。
2. 如权利要求1所述的电路板的制作方法,其特征在于,与所述去除区域对应的第三导 电线路层包括多个第一电性连接垫,在从凹槽内露出的第二介电层中形成与多个第一电性 连接垫一一对应的多个第一开孔,每个第一电性连接垫从对应的第一开孔露出。
3. 如权利要求2所述的电路板的制作方法,其特征在于,还包括在从所述第一开孔露出 的第一电性连接垫表面形成保护层。
4. 如权利要求1所述的电路板的制作方法,其特征在于,在形成第一导电线路层和第二 导电层时,还在第一介电层中形成第一导电孔。
5. 如权利要求4所述的电路板的制作方法,其特征在于,所述芯层基板还包括第一铜箱 层和第二铜箱层,第一铜箱层形成于第一表面,第二铜箱层形成于第二表面,形成所述第一 导电线路层、第二导电线路层及第一导电孔包括步骤: 在核心基板内形成第一通孔,并在第一通孔的内壁、第一铜箱层表面及第二铜箱层表 面形成金属导电层,得到第一导电孔,第一铜箱层与第二铜箱层通过第一导电孔相互电导 通;以及 将位于线路区域内第一铜箱层及形成于第一铜箱层表面的导电金属层制作形成第一 导电线路层,将位于线路区域内第二铜箱层及形成于第二铜箱层表面的导电金属层制作形 成第二导电线路层,并将位于去除区域的第二铜箱层及形成于第二铜箱层表面的导电金属 层去除,位于去除区域的第一铜箱层及形成于第一铜箱层表面的导电金属层留在第一介电 层表面,形成离型金属层。
6. 如权利要求1所述的电路板的制作方法,其特征在于,在对第一导电线路层的表面及 离型金属层未被蚀刻阻挡层覆盖的表面进行粗化处理时,还对第二导电线路层的表面进行 粗化处理,在第一导电线路层及离型金属层一侧压合第二介电层时,还在第二导电线路层 一侧压合第三介电层;在第二介电层远离第一介电层的表面形成第三导电线路层时,还在 第三介电层远离第一介电层的表面形成第四导电线路层,第四导电线路层与所述线路区域 相对应,在形成切口时,所述切口也贯穿所述第三介电层,并且被切口环绕的第三介电层去 除。
7. 如权利要求1所述的电路板的制作方法,其特征在于,所述第五导电线路层包括多个 第二电性连接垫,所述电路板的制作方法还包括在所述第五导电线路层表面及从第五导电 线路层露出的第四介电层表面形成第一防焊层,所述第一防焊层内形成有多个与第二电性 连接垫一一对应的多个第一开口,每个第二电性连接垫从对应的第一开口露出。
8. 如权利要求7所述的电路板的制作方法,其特征在于,还包括在从所述第一开口露出 的第二电性连接垫表面形成保护层。
9. 如权利要求1所述的电路板的制作方法,其特征在于,采用蚀刻的方式对所述第一导 电线路层的表面及第三导电线路层的表面进行粗化处理。
10. 如权利要求1所述的电路板的制作方法,其特征在于,在形成第五导电线路层时,还 在第四介电层内形成有第四导电孔,第三导电线路层与第五导电线路层通过第四导电孔相 互电导通。
11. 一种电路板的制作方法,包括步骤: 提供芯层基板,所述芯层基板包括去除区域及环绕连接所述去除区域的线路区域,所 述芯层基板包括第一介电层,第一介电层具有相对的第一表面和第二表面; 在位于线路区域所述第一表面形成第一导电线路层,在位于线路区域的所述第二表面 形成第二导电线路层,在位于去除区域的所述第一表面形成离型金属层,所述离型金属层 具有远离第一表面的光滑表面; 在所述光滑表面形成蚀刻阻挡层; 对第一导电线路层的表面、第二导电线路层的表面及离型金属层未被蚀刻阻挡层覆盖 的表面进行粗化处理; 从所述光滑表面去除所述蚀刻阻挡层; 在第一导电线路层及离型金属层一侧压合第二介电层,在第二导电线路层一侧压合第 三介电层; 在第二介电层远离第一介电层的表面形成第三导电线路层,在第三介电层远离第一介 电层的表面形成第四导电线路层; 对所述第三导电线路层的表面及第四导电线路层的表面进行粗化处理; 在第三导电线路层一侧压合第四介电层,在第四导电线路层一侧压合第五介电层; 在第四介电层远离第二介电层的表面形成第五导电线路层,在第介电层远离第三介电 层的表面形成第六导电线路层,所述第六导电线路层与所述线路区域相对应;以及 沿着所述去除区域与线路区域的交界线,自所述第五介电层向第二介电层形成环形的 切口,使用外力使得所述光滑表面与第二介电层相互分离,并将被所述切口环绕的第五介 电层、第三介电层、第一介电层及离型金属层去除形成凹槽,所述第二介电层从所述凹槽内 露出。
12. 如权利要求11所述的电路板的制作方法,其特征在于,与所述去除区域对应的第三 导电线路层包括多个第一电性连接垫,在从凹槽内露出的第二介电层中形成与多个第一电 性连接垫一一对应的多个第一开孔,每个第一电性连接垫从对应的第一开孔露出。
13. 如权利要求11所述的电路板的制作方法,其特征在于,所述第五导电线路层包括多 个第二电性连接垫,所述电路板的制作方法还包括在所述第五导电线路层表面及从第五导 电线路层露出的第四介电层表面形成第一防焊层,所述第一防焊层内形成有多个与第二电 性连接垫--对应的多个第一开口,每个第二电性连接垫从对应的第一开口露出。
14. 一种电路板,包括依次设置的第五导电线路层、第四介电层、第三导电线路层、第二 介电层、第一导电线路层、第一介电层及第二导电线路层,所述电路板内形成有凹槽,凹槽 自第二导电线路层一侧向第二介电层开设,第二介电层从凹槽内露出,所述第一导电线路 层与第二介电层相结合的表面及第三导电线路层与第四介电层相结合的表面为经过粗化 处理的粗糙表面。
15. 如权利要求14所述的电路板,其特征在于,所述第三导电线路层包括多个第一电性 连接垫,在凹槽内露出的第二介电层内形成有多个第一开孔,每个第一电性连接垫从对应 的第一开孔露出。
16. 如权利要求15所述的电路板,其特征在于,还包括形成于所述第五导电线路层表面 及从第五导电线路层露出的第四介电层表面的第一防焊层,所述第五导电线路层包括多个 第二电性连接垫,所述第一防焊层内形成有多个与第二电性连接垫一一对应的多个第一开 口,每个第二电性连接垫从对应的第一开口露出。
17. 如权利要求16所述的电路板,其特征在于,从第一开孔露出的第一电性连接垫表面 及从第一开口露出的第二电性连接垫表面均形成有保护层。
18. -种电路板,包括依次设置的第五导电线路层、第四介电层、第三导电线路层、第二 介电层、第一导电线路层、第一介电层、第二导电线路层、第三介电层、第四导电线路层、第 五介电层及第六导电线路层,电路板内形成有凹槽,凹槽自第六导电线路层一侧向第二介 电层开设,第二介电层从凹槽内露出,第一导电线路层与第二介电层相结合的表面、第三导 电线路层与第四介电层相结合的表面、第二导电线路层与第三介电层相结合的表面以及第 四导电线路层与第五介电层相结合的表面均为经过粗化处理的粗糙表面。
19. 如权利要求18所述的电路板,其特征在于,所述第三导电线路层包括多个第一电性 连接垫,在凹槽内露出的第二介电层内形成有多个第一开孔,每个第一电性连接垫从对应 的第一开孔露出。
CN201210363082.7A 2012-09-26 2012-09-26 电路板制作方法 CN103687344B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201210363082.7A CN103687344B (zh) 2012-09-26 2012-09-26 电路板制作方法

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
CN201210363082.7A CN103687344B (zh) 2012-09-26 2012-09-26 电路板制作方法
TW101137858A TWI465162B (zh) 2012-09-26 2012-10-12 電路板及其製作方法
US13/949,237 US9439282B2 (en) 2012-09-26 2013-07-24 Method for manufacturing printed circuit board

Publications (2)

Publication Number Publication Date
CN103687344A CN103687344A (zh) 2014-03-26
CN103687344B true CN103687344B (zh) 2016-08-24

Family

ID=50323224

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210363082.7A CN103687344B (zh) 2012-09-26 2012-09-26 电路板制作方法

Country Status (3)

Country Link
US (1) US9439282B2 (zh)
CN (1) CN103687344B (zh)
TW (1) TWI465162B (zh)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105282995B (zh) * 2014-06-24 2018-04-06 健鼎(无锡)电子有限公司 移除部分的多层线路结构的方法
TWI624018B (zh) * 2014-08-04 2018-05-11 恆勁科技股份有限公司 封裝結構及其製法
JP2016058509A (ja) * 2014-09-09 2016-04-21 株式会社東芝 補強板付きフレキシブルプリント配線板の製造方法およびフレキシブルプリント配線板中間体
CN105470144B (zh) * 2014-09-09 2018-01-02 欣兴电子股份有限公司 无核心层封装基板与其制造方法
TWI632376B (zh) * 2016-05-31 2018-08-11 巨擘科技股份有限公司 探針卡裝置
TWI624205B (zh) * 2016-06-16 2018-05-11 欣興電子股份有限公司 電路板及其製造方法
TWI595607B (zh) 2016-06-30 2017-08-11 欣興電子股份有限公司 封裝載板及封裝載板的製造方法
CN108461405B (zh) * 2017-02-21 2020-04-10 碁鼎科技秦皇岛有限公司 线路载板及其制造方法
CN107949190A (zh) * 2017-10-20 2018-04-20 江门崇达电路技术有限公司 一种高落差阶梯线路板的制作工艺
CN108882511B (zh) * 2018-08-27 2020-11-13 生益电子股份有限公司 一种具有多级阶梯槽的pcb

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWM397681U (en) * 2010-06-04 2011-02-01 Unimicron Technology Corp Circuit board with a removing area
TW201204202A (en) * 2010-02-09 2012-01-16 Ngk Spark Plug Co Method for manufacturing a wiring substrate

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8735739B2 (en) * 2011-01-13 2014-05-27 Ibiden Co., Ltd. Wiring board and method for manufacturing the same

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201204202A (en) * 2010-02-09 2012-01-16 Ngk Spark Plug Co Method for manufacturing a wiring substrate
TWM397681U (en) * 2010-06-04 2011-02-01 Unimicron Technology Corp Circuit board with a removing area

Also Published As

Publication number Publication date
TW201414371A (zh) 2014-04-01
CN103687344A (zh) 2014-03-26
US20140083744A1 (en) 2014-03-27
US9439282B2 (en) 2016-09-06
TWI465162B (zh) 2014-12-11

Similar Documents

Publication Publication Date Title
JP5833236B2 (ja) 硬質可撓性プリント回路基板の製造方法および硬質可撓性プリント回路基板
TWI494034B (zh) Ic載板及其製作方法
JP4555852B2 (ja) 回路基板の製造方法
EP2424338B1 (en) Multilayer printed wiring boards with holes requiring copper wrap plate
JP4126052B2 (ja) プリント基板の製造方法および薄型プリント基板
JP4876272B2 (ja) 印刷回路基板及びその製造方法
US8516694B2 (en) Method for manufacturing printed circuit board with cavity
US7338892B2 (en) Circuit carrier and manufacturing process thereof
EP2705735B1 (en) Method for manufacturing printed circuit board
JP4558776B2 (ja) 回路基板の製造方法
US9743533B2 (en) Method for manufacturing rigid-flexible printed circuit board
JP2006073984A (ja) 抵抗内蔵型プリント基板およびその製造方法
US9288910B2 (en) Substrate with built-in electronic component and method for manufacturing substrate with built-in electronic component
US9295150B2 (en) Method for manufacturing a printed circuit board
US9357647B2 (en) Packaging substrate, method for manufacturing same, and chip packaging body having same
CN105722342B (zh) 柔性印刷电路板及其制造方法
US20090133920A1 (en) Printed circuit board and manufacturing method of the same
US9713267B2 (en) Method for manufacturing printed wiring board with conductive post and printed wiring board with conductive post
JP2007073866A (ja) 部品内蔵配線板
US7745933B2 (en) Circuit structure and process thereof
KR20040061409A (ko) 비아홀이 필요없는 양면 인쇄회로기판 및 그 제조방법
CN102548253A (zh) 多层电路板的制作方法
JP5436259B2 (ja) 多層配線基板の製造方法及び多層配線基板
US9999134B2 (en) Self-decap cavity fabrication process and structure
JP2007123902A (ja) リジッドフレキシブルプリント基板の製造方法

Legal Events

Date Code Title Description
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
C14 Grant of patent or utility model
TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20161220

Address after: No. 18, Tengfei Road, Qinhuangdao Economic & Technological Development Zone, Hebei, China

Patentee after: Acer Qinhuangdao Ding Technology Co. Ltd.

Patentee after: Zhen Ding Tech. Co.,Ltd.

Address before: 066000 Qinhuangdao economic and Technological Development Zone, Hebei Tengfei Road, No. 18

Patentee before: Hongqisheng Precision Electronic (Qinhuangdao) Co., Ltd.

Patentee before: Zhen Ding Tech. Co.,Ltd.