CN109310007A - 印刷电路板 - Google Patents

印刷电路板 Download PDF

Info

Publication number
CN109310007A
CN109310007A CN201711240876.3A CN201711240876A CN109310007A CN 109310007 A CN109310007 A CN 109310007A CN 201711240876 A CN201711240876 A CN 201711240876A CN 109310007 A CN109310007 A CN 109310007A
Authority
CN
China
Prior art keywords
hole
insulating layer
printed circuit
circuit board
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201711240876.3A
Other languages
English (en)
Inventor
金爱林
吴海成
金慧利
李珍旭
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electro Mechanics Co Ltd
Original Assignee
Samsung Electro Mechanics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electro Mechanics Co Ltd filed Critical Samsung Electro Mechanics Co Ltd
Publication of CN109310007A publication Critical patent/CN109310007A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/115—Via connections; Lands around holes or via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0094—Filling or covering plated through-holes or blind plated vias, e.g. for masking or for mechanical reinforcement
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/422—Plated through-holes or plated via connections characterised by electroless plating method; pretreatment therefor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/423—Plated through-holes or plated via connections characterised by electroplating method
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09509—Blind vias, i.e. vias having one side closed
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09981—Metallised walls

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

本发明公开一种印刷电路板。根据本发明的一方面的印刷电路板包括：绝缘层；通孔，形成于绝缘层；无电解镀覆层，形成于通孔的内壁并向绝缘层的一面上延伸；以及第一电解镀覆层，仅形成于通孔。

Description

印刷电路板
技术领域
本发明涉及一种印刷电路板。
背景技术
随着电子部件的轻量化、小型化、高密度化，作为印刷电路板的制造方式使用增(Build-up)法。对于增层法而言，包括为了层间电连接而用金属填充通孔(via hole)的工序，此时，主要采用以铜为材料的电解镀覆方式。
通常，通过观察通过通孔填充(via fill)镀覆形成的过孔(via)可以发现，由于镀覆量的偏差，会发生过孔的中央部分比其他部分凹入形成的凹陷(dimple)现象。
[专利文献]
韩国公开专利第10-2005-0029042号(2006.10.13.公开)
发明内容
技术方案
本发明的目的在于提供一种孔焊盘(via pad)的平整度得到提高的印刷电路板。
根据本发明的实施例，可以提供一种印刷电路板，其特征在于，包括：绝缘层；通孔，形成于所述绝缘层；无电解镀覆层，形成于所述通孔的内壁并向所述绝缘层的一面上延伸；以及第一电解镀覆层，仅形成于所述通孔。
另外，根据本发明的实施例，可以提供一种印刷电路板，其特征在于，包括：通孔，形成于绝缘层；导体图案层，形成于所述绝缘层的一面，并包括与所述通孔对应的中心部以及从所述中心部延伸的周边部；无电解镀覆层，包括内壁部和延伸部，其中，所述内壁部形成于所述通孔的内壁，而且所述延伸部与所述内壁部形成为一体，并以与所述周边部相对应的方式向所述周边部延伸；以及第一电解镀覆层，仅形成于所述无电解镀覆层的所述内壁部而填充所述通孔。
本发明的印刷电路板能够用于填充通孔的镀覆液与用于在绝缘层表面形成导体图案的镀覆液能够分离，因此通孔填充特性与镀覆厚度的均匀性均得到提高。
附图说明
图1是示出根据本发明的第一实施例的印刷电路板的图。
图2是示出根据本发明的第二实施例的印刷电路板的图。
图3是示出根据本发明的第三实施例的印刷电路板的图。
图4是示出根据本发明的第四实施例的印刷电路板的图。
图5是示出根据本发明的第五实施例的印刷电路板的图。
图6是示出根据本发明的第六实施例的印刷电路板的图。
图7至图15是为了说明根据本发明的第一实施例的印刷电路板的制造方法而依次示出制造工序的图。
符号说明
100:绝缘层 200:通孔
300:无电解镀覆层 310:内壁部
320:延伸部 400:第一电解镀覆层
500:第二电解镀覆层 510:中心部，第一部分
520:周边部，第二部分 600:金属膜
700:下部导体图案层 800:下部绝缘层
910:第一阻镀层 920:第二阻镀层
1000、2000、3000、4000、5000、6000:印刷电路板
具体实施方式
本申请中使用的术语仅仅用于描述特定的实施例，并非试图限定本发明。除非在文章脉络中另有明确的含义，否则单数型表述包括复数型含义。应当理解在本申请中，“包括”或“具有”等术语用于指代说明书中记载的特征、数字、步骤、操作、构成要素、部件或者其组合的存在性，并非预先排除一个或者更多个其他特征或数字、步骤、操作、构成要素、部件或者其组合的可存在性或者可附加性。另外，在整个说明书中，“在……上”表示位于对象部分的上方或者下方，并非意指必须以重力方向为基准而位于上侧。
并且，所谓的结合，在各个构成要素之间的接触关系中不仅表示各个构成要素之间以物理方式直接地接触的情形，而且还使用为涵盖如下情形的含义：其他构成要素夹设于各个构成要素之间，从而构成要素分别接触于该其他构成要素。
附图中示出的各个构成要素的大小及厚度被任意表示以便于描述，本发明并非必须限定于图示情形。
参阅附图详细说明根据本发明的印刷电路板的实施例，在参阅附图而描述的过程中，对相同或者对应的构成要素赋予相同的附图标记，并省略与之相关的重复性说明。
印刷电路板
(第一实施例)
图1是示出根据本发明的第一实施例的印刷电路板的图。
参照图1，根据本发明的第一实施例的印刷电路板1000包括绝缘层100、通孔200、无电解镀覆层300、第一电解镀覆层400和第二电解镀覆层500。
绝缘层100包含电绝缘树脂。电绝缘树脂可以是环氧树脂、聚酰亚胺树脂或者双马来酰亚胺三嗪(BT：Bismaleimide Triazine)树脂，但并不限定于此。
绝缘层100可以由包含环氧树脂等绝缘树脂的预浸材料(PPG：Prepreg)形成。另外，绝缘层100可以由包含环氧树脂等绝缘树脂的ABF等增层薄膜(buildup film)形成。另外，绝缘层100也可以是包含感光性电绝缘树脂的感光性绝缘层。
绝缘层100可以包含电绝缘树脂所含有的增强材料。增强材料可以是玻璃布(Glass Cloth)、玻璃纤维、无机填料和有机填料中的至少任意一种。增强材料能够增强绝缘层100的刚性并降低热膨胀系数。
无机填料可以使用选自利用氧化硅(SiO2)、氧化铝(Al2O3)、碳化硅(SiC)、硫酸钡(BaSO4)、滑石、黏土、云母粉、氢氧化铝(AlOH3)、氢氧化镁(Mg(OH)2)、碳酸钙(CaCO3)、碳酸镁(MgCO3)、氧化镁(MgO)、氮化硼(BN)、硼酸铝(AlBO3)、钛酸钡(BaTiO3)和锆酸钙(CaZrO3)组成的群中的至少一种。
如图1所示，绝缘层100可以层叠于下部绝缘层800和下部导体图案层700。下部绝缘层800和下部导体图案层700各自可以由至少一个层形成。只不过，作为本发明的第一实施例的变形例，在仅形成有共两层的导体图案层的双面印刷电路板中不存在如上所述的下部绝缘层。
通孔200形成于绝缘层100。本实施例的通孔200形成于绝缘层100而使下部导体图案层700的至少一部分暴露。
通孔200可以通过激光钻孔(Laser Drilling)或者机械钻孔(MechanicalDrilling)而形成。另外，在应用于本实施例的绝缘层100为感光性绝缘层时，通孔200可以通过光刻工序形成于绝缘层100。
如图1所示，通孔200的纵截面可以形成为通孔200的横截面积沿着从图1的上部朝向下部的方向逐渐变小的形态。只不过，如图1所示的通孔200的纵截面的形态可以根据通孔的形成方法变形为各种各样。即，如果是通过机械钻孔形成有通孔200的情况，则通孔200的纵截面可以形成为通孔200的横截面积在上部与下部彼此相同的形态。
无电解镀覆层300包括形成于通孔200的内壁的内壁部310以及与内壁部310形成为一体并向通孔200的外部延伸的延伸部320。无电解镀覆层300通过单一的无电解镀覆工序而形成。由此，内壁部310与延伸部320彼此形成为一体，无电解镀覆层300连续地形成于通孔200的内壁以及绝缘层100的一面上。即，无电解镀覆层300形成为在内壁部310与延伸部320之间不形成界线的形态。
在本实施例情况下，延伸部320仅形成于绝缘层100的一面，而不形成于绝缘层100的另一面。另外，应用于本实施例的内壁部310朝向通过通孔200暴露的下部导体图案层700上延伸而形成。
无电解镀覆层300可以由包含铜的无电解镀覆液形成。因此，无电解镀覆层300可以包含铜。只不过，由于无电解导电液也可以包含铜以外的其他导电性金属，所以在这种情况下，无电解镀覆层300可以包含非铜的其他导电性金属。另外，由于无电解镀覆液也可以包含铜以及铜以外的其他导电性金属，所以在这种情况下，无电解镀覆层300也可以包含铜以及其他导电性金属。
第一电解镀覆层400仅形成于无电解镀覆层300的内壁部310而填充通孔200。即，第一电解镀覆层400将无电解镀覆层300作为供电层而通过电解镀覆形成，但第一电解镀覆层400并不形成于延伸部320，而仅形成于内壁部310。
第一电解镀覆层400可以由包含铜的电解铜镀液形成。因此，第一电解镀覆层400可以包含铜。只不过，由于电解镀覆液也可以包含铜以外的其他导电性金属，所以在这种情况下，第一电解镀覆层400可以包含非铜的其他导电性金属。另外，由于电解镀覆液也可以包含铜以及铜以外的其他导电性金属，所以在这种情况下，第一电解镀覆层400也可以包含铜以及其他导电性金属。
第一电解镀覆层400可通过调整电解镀覆液的成分、镀覆电流或者镀覆时间等而仅形成于内壁部310。或者，可以在将仅暴露与通孔200相对应的区域的阻镀层(Platingresist)形成在绝缘层100的一面后执行电解镀覆，从而使第一电解镀覆层400仅形成于内壁部310。
第一电解镀覆层400可通过调整电解镀覆液的成分、镀覆电流或者镀覆时间等而形成至延伸部320的上表面的高度。第一电解镀覆层400的上表面可通过调整电解镀覆液的成分、镀覆电流或者镀覆时间等而位于与延伸部320的上表面相同的平面上。
所谓“第一电解镀覆层400形成至延伸部320的上表面的高度”表示，从绝缘层100的另一面至第一电解镀覆层400的上表面的长度的平均值与从绝缘层100的另一面至延伸部320的上表面的长度的平均值实质上可以相同。与此类似地，所谓“第一电解镀覆层400的上表面位于与延伸部320的上表面相同的平面上”表示，从绝缘层100的另一面垂直隔开相当于从绝缘层100的另一面至第一电解镀覆层400的上表面的长度的平均值的距离的平面与从绝缘层100的另一面垂直隔开相当于从绝缘层100的另一面至延伸部320的上表面的长度的平均值的距离的平面实质上相同。
对于普通的印刷电路板而言，为了防止凹陷现象而执行过度镀覆(overplating)，从而使电解镀覆层相比于绝缘层的一面而突出地形成，并研磨相比于绝缘层的一面而突出的电解镀覆层的部分。此时，电解镀覆层不仅形成于通孔，还形成于在绝缘层的一面上形成的籽晶层，因此在研磨时，籽晶层以及形成于籽晶层的电解镀覆层被一同研磨。
但是，对于实施例而言，第一电解镀覆层400以填充通孔200的方式仅形成于无电解镀覆层300的内壁部310。因此，本实施例中，可以省略在通常的印刷电路板的制造方法中执行的过度镀覆以及研磨工序。
对于本实施例而言，由于能够省略研磨工序，所以第一电解镀覆层400的上表面可以带着高度偏差而形成。或者，由于省略了研磨工序，所以第一电解镀覆层400的上表面可以具有相对较高的表面粗糙度。只不过，这种说明并不排除在本发明的范围内对第一电解镀覆层400的上表面进行研磨的情形。
第二电解镀覆层500包括：第一部分510，形成于第一电解镀覆层400上；以及第二部分520，与第一部分510形成为一体且形成于延伸部420上。
第二电解镀覆层500可以由包含铜的电解铜镀液形成。因此，第二电解镀覆层500可以包含铜。只不过，由于电解镀覆液也可以包含铜以外的其他导电性金属，所以在这种情况下，第二电解镀覆层500可以包含非铜的其他导电性金属。另外，由于电解镀覆液也可以包含铜以及铜以外的其他导电性金属，所以在这种情况下，第二电解镀覆层500也可以包含铜以及其他导电性金属。
第二电解镀覆层500可以通过如下方式形成：在无电解镀覆层300的延伸部320和第一电解镀覆层400上形成阻镀层，并对阻镀层进行图案化后执行电解镀覆。
第一部分510与第二部分520的厚度实质上可以彼此相同。第一部分510的上表面与第二部分520的上表面实质上可以位于相同的平面上。在这里，“第一部分510的厚度”表示第一部分510各厚度的平均值，而且“第二部分520的厚度”也应当被相同地解释。
用于形成第二电解镀覆层500的电解镀覆液与用于形成第一电解镀覆层400的电解镀覆液可以彼此不同。即，用于形成第一电解镀覆层400的电解镀覆液使用通孔填充特性优良的电解镀覆液，用于形成第二电解镀覆层500的电解镀覆液可以使用平坦性优良的电解镀覆液。
或者，第一电解镀覆层400与第二电解镀覆层500可以使用彼此相同的电解镀覆液，但可以通过以彼此不同的方式调整用于形成第一电解镀覆层400的镀覆工序与用于形成第二电解镀覆层500的镀覆工序的电流密度或者镀覆时间等镀覆条件而形成。
另一方面，虽未图示，但在本实施例的情况下，还可以包括以覆盖第二电解镀覆层500的方式层叠于第二电解镀覆层500和绝缘层100上的上部绝缘层。或者，在第二电解镀覆层500形成于根据本实施例的印刷电路板1000的外部连接单元的情况下，本实施例还可以包括形成有暴露第二电解镀覆层的至少一部分的开口且层叠于第二电解镀覆层500和绝缘层100上的阻焊层。
(第二实施例)
图2是示出根据本发明的第二实施例的印刷电路板的图。
参照图1以及图2，对于根据本实施例的印刷电路板2000而言，相对于本发明的第一实施例，通孔200、无电解镀覆层300和第二电解镀覆层500不同，因此在下文中将它们作为中心进行说明。除以下说明之外，可以将第一实施例的说明直接或者简单变形而应用到本实施例中。
通孔200以从绝缘层100的一面达到另一面的方式贯穿绝缘层100。
应用于本实施例的通孔200可以通过机械钻孔而形成。或者，可以通过在绝缘层100的一面以及另一面分别实施激光钻孔而形成。对于后者的情况而言，与如图2所示的情形不同，通孔200的纵截面的形状可以形成为其横截面积在从绝缘层100的一面以及另一面各自朝向绝缘层100的厚度方向中心的方向上逐渐变小的形态。
应用于本实施例的无电解镀覆层300的延伸部320在绝缘层100的一面以及另一面均形成。形成于绝缘层100的一面的延伸部320、内壁部310以及形成于绝缘层100的另一面的延伸部320通过单一的无电解镀覆工序形成，因此彼此形成为一体，在彼此之间不形成界线。
应用于本实施例的第二电解镀覆层500在绝缘层100的一面以及另一面侧均形成。形成于绝缘层100的一面侧的第二电解镀覆层500与形成于绝缘层100的另一面侧的第二电解镀覆层500可以由相同的电解镀覆液和/或相同的镀覆条件形成。或者，形成于绝缘层100的一面侧的第二电解镀覆层500与形成于绝缘层100的另一面侧的第二电解镀覆层500可以由彼此不同的电解镀覆液和/或彼此不同的镀覆条件形成。
(第三实施例)
图3是示出根据本发明的第三实施例的印刷电路板的图。
参照图1以及图3，对于根据本实施例的印刷电路板3000的而言，其相比于本发明的第一实施例，通孔200和无电解镀覆层300的延伸部320不同，且还包括金属膜600，因此在下文中将它们作为中心进行说明。除以下说明之外，可以将第一实施例的说明直接或者简单变形而应用于本实施例中。
金属膜600形成于绝缘层100的一面上。金属膜600可以在绝缘层100的一面层叠金属箔(Metalfoil)而形成。金属箔可以是铜箔(Copper foil)，但并不限定于此。即，金属箔可以是包含铜的合金箔，也可以由除了铜以外的其他单一金属形成。
金属膜600是如下的构成要素：在第一电解镀覆层400形成于通孔200后选择性地被去除，从而与无电解镀覆层300一同形成普通的导体图案层。即，根据本实施例的印刷电路板3000通过消减法(Subtractive Process)形成导体图案层。
在选择性地去除金属膜600时，可以根据构成金属膜600的金属的种类而使用多种蚀刻液。例如，当金属膜600由铜形成时，蚀刻液可以使用氯化铜(CuCl2)。
通孔200形成于绝缘层100而以贯穿金属膜600的方式延伸。因此，通孔200的内壁不仅形成于绝缘层100，还形成于金属膜600。据此，本实施例的无电解镀覆层300的内壁部310不仅形成于绝缘层100，还形成于金属膜600。
通孔200可以通过激光钻孔或者机械钻孔而同时形成于金属膜600与绝缘层100。或者，通孔200可以通过对选择性地去除金属膜600的一部分后暴露的绝缘层100进行钻孔而形成。或者，在绝缘层100是感光性绝缘层的情况下，通孔200可以通过如下的光刻工序而形成：选择性地去除金属膜600的一部分，并将一部分被去除的金属膜600作为掩膜。
无电解镀覆层300的延伸部320形成于金属膜600的一面上。即，以图3为基准，无电解镀覆层300的延伸部320形成于金属膜600的上表面。
对于通过消减法形成导体图案层的普通的印刷电路板而言，为了防止过孔的凹陷而执行过度镀覆，并为了去除形成于金属膜的一面上的被过度镀覆的电解镀覆层而执行研磨。在上述研磨工序中，形成于金属膜的一面上的无电解镀覆层与被过度镀覆的电解镀覆层一同被去除。
但是，对于本发明的情况而言，第一电解镀覆层400仅形成于无电解镀覆层300的内壁部310而并非形成于延伸部320，因此能够省略如上所述的研磨工序。
(第四实施例)
图4是示出根据本发明的第四实施例的印刷电路板的图。
参照图3以及图4，对根据本实施例的印刷电路板4000而言，相对于本发明的第三实施例，金属膜600、通孔200和无电解镀覆层300不同，因此在下文中将它们作为中心进行说明。除以下说明之外，可以将第三实施例的说明直接或者简单变形而应用于本实施例中。
金属膜600分别形成于绝缘层100的一面以及另一面。以下为了便于说明，以图4为基准，将形成于绝缘层100的上部的金属膜600称为第一金属膜，将形成于绝缘层100的下部的金属膜600称为第二金属膜。
通孔200以从第一金属膜600的上表面达到第二金属膜600的下表面的方式贯穿第一金属膜600、绝缘层100和第二金属膜600而形成。应用于本实施例的通孔200可以通过机械钻孔而形成。或者，可以对第一金属膜600的上表面和第二金属膜600的下表面分别实施激光钻孔而形成。对后者的情况而言，与如图4所示的情形不同，通孔200的纵截面的形态可以形成为其横截面积在从第一金属膜600的上表面和第二金属膜600的下表面各自朝向绝缘层100的厚度方向中心的方向上逐渐变小的形态。
应用于本实施例的无电解镀覆层300的延伸部320分别形成于金属膜600的一面上。即，应用于本实施例的延伸部320分别形成于第一金属膜600的上表面和第二金属膜600的下表面。形成于第一金属膜600的上表面的延伸部320、内壁部310以及形成于第二金属膜600的下表面的延伸部320通过单一的无电解镀覆工序而形成，因此彼此形成为一体而在彼此之间不形成界线。
(第五实施例)
图5是示出根据本发明的第五实施例的印刷电路板的图。
参照图1以及图5，对于根据本实施例的印刷电路板5000而言，相对于本发明的第一实施例，通孔200和无电解镀覆层300的延伸部320不同，且还包括金属膜600，因此在下文中将它们作为中心进行说明。除以下说明之外，可以将第一实施例的说明直接或者简单变形而应用于本实施例中。
本实施例的金属膜600作为用于通过电解镀覆而与无电解镀覆层300一同形成第二电解镀覆层500的供电层而使用。即，根据本实施例的印刷电路板5000通过改良型半加成法(MSAP：Modified Semi-Additive Process)而形成。在这一点上，应用于本实施例的金属膜600的功能与应用于本发明的第三实施例和第四实施例的金属膜600的功能不同。
通孔200形成于绝缘层100而以贯通金属膜600的方式延伸。因此，通孔200的内壁不仅形成于绝缘层100，还形成于金属膜600。由此，本实施例的无电解镀覆层300的内壁部310不仅形成于绝缘层100，还形成于金属膜600。
通孔200可以通过激光钻孔或者机械钻孔而同时形成于金属膜600与绝缘层100。或者，通孔200可以通过对选择性地去除金属膜600的一部分后暴露的绝缘层100进行钻孔而形成。或者，在绝缘层100是感光性绝缘层的情况下，通孔200可以通过如下的光刻工序而形成：选择性地去除金属膜600的一部分，并将一部分被去除的金属膜600作为掩膜。
无电解镀覆层300的延伸部320形成于金属膜600的一面上。即，以图5为基准，无电解镀覆层300的延伸部320形成于金属膜600的上表面。
(第六实施例)
图6是示出根据本发明的第六实施例的印刷电路板的图。
参照图5以及图6，对根据本实施例的印刷电路板6000而言，相对于本发明的第五实施例，金属膜600、通孔200和无电解镀覆层300不同，因此在下文中将它们作为中心进行说明。除以下说明之外，可以将第五实施例的说明直接或者简单变形而应用于本实施例中。
金属膜600分别形成于绝缘层100的一面以及另一面。以下为了便于说明，以图6为基准，将形成于绝缘层100的上部的金属膜600称为第一金属膜，将形成于绝缘层100的下部的金属膜600称为第二金属膜。
通孔200以从第一金属膜600的上表面达到第二金属膜600的下表面的方式贯穿第一金属膜600、绝缘层100和第二金属膜600而形成。应用于本实施例的通孔200可以通过机械钻孔而形成。或者，通孔可以通过对第一金属膜600的上表面和第二金属膜600的下表面分别执行激光钻孔而形成。在对后者的情况而言，与如图6所示的情形不同，通孔200的纵截面的形状可以形成为其横截面积在从第一金属膜600的上表面和第二金属膜600的下表面各自朝向绝缘层100的厚度方向中心的的方向上逐渐变小的形态。应用于本实施例的无电解镀覆层300的延伸部320分别形成于金属膜600的一面上。即，应用于本实施例的延伸部320分别形成于第一金属膜600的上表面和第二金属膜600的下表面。形成于第一金属膜600的上表面的延伸部320、内壁部310以及形成于第二金属膜600的下表面的延伸部320通过单一的无电解镀覆工序而形成，因此彼此形成为一体而在彼此之间不形成界线。
印刷电路板的制造方法
(第一实施例)
图7至图15是为了说明根据本发明的第一实施例的印刷电路板的制造方法而依次示出制造工序的图。
参照图7，在下部绝缘层800的一面形成有下部导体图案层700。
下部导体图案层700可以通过消减法(subtractive process)、加成法(additiveprocess)、半加成法(semi-additive process)或者改良型半加成法(MSAP：ModifiedSemi-Additive Process)中的任意一种方法形成于下部绝缘层800。
例如，通过消减法形成的下部导体图案层700可以在下部绝缘层800形成金属箔，且选择性地去除金属箔，从而形成于下部绝缘层800。此时，在选择性地去除金属箔时，在金属箔可形成有抗蚀图案，且可通过蚀刻去除金属箔。
然后，参照图8，为了覆盖下部导体图案层700而在下部导体图案层700和下部绝缘层800层叠绝缘层100。
绝缘层可以通过层叠(lamination)预浸材料(PPG：Prepreg)或者增层薄膜而形成。
然后，参照图9，为了暴露下部导体图案层700的一部分而在绝缘层100形成通孔200。
通孔200可以通过激光钻孔形成于绝缘层100。另一方面，在进行激光钻孔的情况下，深度越深激光所达到的能量越小，因此如图9所示，通孔200的纵截面可形成为越往下部横截面积越小的形态。只不过，通孔200的纵截面随着通孔形成方法的变更也可以形成为与图1所图示的形态不同的形态。
当绝缘层100是感光性绝缘层时，通孔200可以通过光刻工序形成。
然后，参照图10，在包括通孔200的内壁的绝缘层100的表面形成无电解镀覆层300。
无电解镀覆层300可以通过无电解镀覆液所含有的金属离子的取代反应和/或沉淀反应而形成于绝缘层100的表面。
然后，参照图11，在除通孔200以外的无电解镀覆300的整个面形成第一阻镀层910。
第一阻镀层910可在无电解镀覆层300的整个面层叠用于形成干膜(Dry Film)等阻镀层的辅料后，通过光刻工序而在干膜中仅去除与通孔200相对应的区域而形成。
然后，参照图12，利用第一电解镀覆液在通孔200形成第一电解镀覆层400。
第一电解镀覆层400可以将无电解镀覆层300作为供电层并通过电解镀覆而形成。此时，可以通过调整电流密度和/或镀覆时间等镀覆条件而控制为，使第一电解镀覆层400的上表面位于与形成于绝缘层100的一面的无电解镀覆层300的上表面相同的平面。
另一方面，在以上的说明中说明在形成第一阻镀层910后将第一电解镀覆层400形成在通孔200的情形，但在使用特定成分的第一电解镀覆液时，即使不使用第一阻镀层910，也能够形成仅填充于通孔200的第一电解镀覆层400。上述特定成分的第一电解镀覆液可以通过变更包含在电解镀覆液的整平剂(leveler)等的含量以及种类来实现。
然后，参照图13，去除第一阻镀层910并形成第二阻镀层920。
第二阻镀层920可在无电解镀覆层300和第一电解镀覆层400层叠干膜等用于形成阻镀层的辅料后，通过光刻工序在干膜中仅去除一部分区域而形成。
然后，参照图14，利用第二电解镀覆液而形成第二电解镀覆层500。
第二电解镀覆液可以具有与用于形成第一电解镀层的第一电解镀覆液相同的成分。或者，第二电解镀覆液可以具有与第一电解镀覆液不同的成分。对于后者的情况而言，第一电解镀覆液可以是通孔填充特性优良的电解镀覆液，而第二电解镀覆液可以是平坦性优良的电解镀覆液。
然后，参照图15，去除第二阻镀层920并去除在无电解镀覆层300中未形成第二电解镀覆层500的部分。
在无电解镀覆层300中未形成第二电解镀覆层500的部分可以通过闪蚀(FlashEtching)等方式去除。
据此，可以制造出根据本发明的第一实施例的印刷电路板1000。
另一方面，根据本实施例的印刷电路板的制造方法，在如图15所示的步骤之后还可以包括形成上部绝缘层或者阻焊层的步骤。
以上，已对本发明的一个实施例进行了说明，然而但凡是在该技术领域中具备基本知识的人员，即可在不脱离权利要求书中记载的本发明的思想的范围内通过构成要素的附加、变更或删除等而对本发明进行多样地修改及变更，而这些也应认为包含于本发明的权利范围内。

Claims (13)

1.一种印刷电路板，其特征在于，包括：
绝缘层；
通孔，形成于所述绝缘层；
无电解镀覆层，形成于所述通孔的内壁并向所述绝缘层的一面上延伸；以及
第一电解镀覆层，仅形成于所述通孔。
2.根据权利要求1所述的印刷电路板，其特征在于，
所述无电解镀覆层的延伸的部分与形成于所述无电解镀覆层的所述通孔内壁的部分形成为一体。
3.根据权利要求1所述的印刷电路板，其特征在于，
还包括：铜箔，配置于所述无电解镀覆层的延伸的部分与所述绝缘层的一面之间，且形成有暴露所述通孔的开口部，
所述无电解镀覆层在所述通孔的内壁、所述开口部的内壁和所述铜箔的一面上连续地形成为一体。
4.根据权利要求3所述的印刷电路板，其特征在于，
所述铜箔在所述绝缘层的两个面分别形成。
5.根据权利要求1或3所述的印刷电路板，其特征在于，
所述第一电解镀覆层的上表面位于与所述无电解镀覆层的延伸的部分的上表面相同的平面上。
6.根据权利要求1或3所述的印刷电路板，其特征在于，还包括：
第二电解镀覆层，包括：第一部分，形成于所述第一电解镀覆层上；以及第二部分，与所述第一部分形成为一体，并形成于所述无电解镀覆层的延伸的部分上。
7.根据权利要求6所述的印刷电路板，其特征在于，
所述第一部分与所述第二部分的厚度彼此相同。
8.根据权利要求6所述的印刷电路板，其特征在于，
所述第一部分的上表面与所述第二部分的上表面位于相同的平面上。
9.根据权利要求1所述的印刷电路板，其特征在于，
所述无电解镀覆层与所述第一电解镀覆层分别包含铜。
10.一种印刷电路板，其特征在于，包括：
通孔，形成于绝缘层；
导体图案层，形成于所述绝缘层的一面，并包括与所述通孔对应的中心部以及从所述中心部延伸的周边部；
无电解镀覆层，包括内壁部和延伸部，其中，所述内壁部形成于所述通孔的内壁，而且所述延伸部与所述内壁部形成为一体，并以与所述周边部相对应的方式向所述周边部延伸；以及
第一电解镀覆层，仅形成于所述无电解镀覆层的所述内壁部而填充所述通孔。
11.根据权利要求10所述的印刷电路板，其特征在于，
所述延伸部与所述绝缘层的一面接触，
所述导体图案层形成于所述延伸部与所述第一电解镀覆层上。
12.根据权利要求10所述的印刷电路板，其特征在于，
所述导体图案层与所述绝缘层的一面接触，
所述通孔形成于所述绝缘层，并以贯穿所述导体图案层的所述中心部的方式延伸形成，
所述延伸部形成于所述导体图案层的所述周边部上。
13.根据权利要求12所述的印刷电路板，其特征在于，还包括：
第二电解镀覆层，形成于所述延伸部与所述第一电解镀覆层上。
CN201711240876.3A 2017-07-26 2017-11-30 印刷电路板 Pending CN109310007A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020170094983A KR102421980B1 (ko) 2017-07-26 2017-07-26 인쇄회로기판
KR10-2017-0094983 2017-07-26

Publications (1)

Publication Number Publication Date
CN109310007A true CN109310007A (zh) 2019-02-05

Family

ID=65205264

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201711240876.3A Pending CN109310007A (zh) 2017-07-26 2017-11-30 印刷电路板

Country Status (3)

Country Link
JP (1) JP7148052B2 (zh)
KR (1) KR102421980B1 (zh)
CN (1) CN109310007A (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111225496B (zh) * 2020-01-10 2023-03-10 东莞市五株电子科技有限公司 一种金属半包边结构制作工艺
KR20210094873A (ko) * 2020-01-22 2021-07-30 엘지이노텍 주식회사 인쇄회로기판 및 이의 제조 방법
KR20220110919A (ko) * 2021-02-01 2022-08-09 엘지이노텍 주식회사 회로기판 및 이를 포함하는 패키지 기판

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08204113A (ja) * 1995-01-24 1996-08-09 Toshiba Corp 半導体装置およびその製造方法
CN101657072A (zh) * 2008-08-19 2010-02-24 富葵精密组件(深圳)有限公司 电路板制作方法
CN104582321A (zh) * 2013-10-14 2015-04-29 三星电机株式会社 印刷电路板及其制备方法
CN106538076A (zh) * 2014-07-24 2017-03-22 学校法人福冈大学 印刷配线板及其制造方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1075038A (ja) * 1996-06-28 1998-03-17 Ngk Spark Plug Co Ltd 配線基板とその製造方法
JP2004342750A (ja) 2003-05-14 2004-12-02 Toshiba Corp 電子デバイスの製造方法
KR20050029042A (ko) 2003-09-19 2005-03-24 주식회사 복스오라테크놀로지코리아 고주파 동축 스위치
JP4148477B2 (ja) * 2005-07-21 2008-09-10 Ｔｄｋ株式会社 多層配線基板の製造に供せられるシート、及び該シートの製造に用いられるめっき方法及びめっき装置
KR20100037391A (ko) * 2008-10-01 2010-04-09 삼성테크윈 주식회사 인쇄회로기판의 제조 방법 및 그 방법으로 제조된 인쇄회로기판
KR20100109699A (ko) * 2009-04-01 2010-10-11 삼성전기주식회사 인쇄회로기판의 제조방법
KR101110361B1 (ko) * 2009-12-10 2012-04-05 엘지이노텍 주식회사 인쇄회로기판 및 그 제조방법
JP5997741B2 (ja) * 2014-09-17 2016-09-28 上村工業株式会社 配線基板の製造方法およびその方法により製造された配線基板

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08204113A (ja) * 1995-01-24 1996-08-09 Toshiba Corp 半導体装置およびその製造方法
CN101657072A (zh) * 2008-08-19 2010-02-24 富葵精密组件(深圳)有限公司 电路板制作方法
CN104582321A (zh) * 2013-10-14 2015-04-29 三星电机株式会社 印刷电路板及其制备方法
CN106538076A (zh) * 2014-07-24 2017-03-22 学校法人福冈大学 印刷配线板及其制造方法

Also Published As

Publication number Publication date
KR20190012075A (ko) 2019-02-08
JP2019029636A (ja) 2019-02-21
JP7148052B2 (ja) 2022-10-05
KR102421980B1 (ko) 2022-07-18

Similar Documents

Publication Publication Date Title
EP1406477A1 (en) CORE SUBSTRATE, AND MULTILAYER CIRCUIT BOARD USING IT
TWI279011B (en) BGA package substrate and method of fabricating same
CN109310007A (zh) 印刷电路板
US9107313B2 (en) Method of manufacturing a hybrid heat-radiating substrate
KR20100065690A (ko) 비아 단부에 매립된 도금패턴을 갖는 인쇄회로기판 및 이의제조방법
KR20090057820A (ko) 인쇄회로기판 및 그 제조방법
JP6168567B2 (ja) 印刷回路基板及びその製造方法
CN103416110A (zh) 印刷电路板及其制造方法
KR20190046511A (ko) 다층 인쇄회로기판
KR20230151963A (ko) 패키지기판 및 그 제조 방법
KR20190061453A (ko) 리지드 플렉서블 인쇄회로기판 및 리지드 플렉서블 인쇄회로기판의 제조방법
US7169707B2 (en) Method of manufacturing package substrate with fine circuit pattern using anodic oxidation
CN102469691A (zh) 印刷电路板及其制造方法
US8362367B2 (en) Multilayer printed wiring board and method for manufacturing multilayer printed wiring board
KR101013992B1 (ko) 인쇄회로기판 제조방법
JP4964322B2 (ja) 放熱基板およびその製造方法
US20160249450A1 (en) Circuit board and manufacturing method thereof
TWI581697B (zh) Method for manufacturing heat dissipation structure of ceramic substrate
CN105191512B (zh) 印刷电路板及其制造方法
KR101022903B1 (ko) 매립패턴을 갖는 인쇄회로기판 및 그 제조방법
JP2006128226A (ja) 電気部品内蔵多層プリント配線板及びその製造方法
KR101089923B1 (ko) 인쇄회로기판의 제조방법
KR102470168B1 (ko) 패키지기판
KR100771283B1 (ko) 인쇄회로기판의 비아홀 충진 방법
US20130149437A1 (en) Method for manufacturing printed circuit board

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination