JP7148052B2 - プリント回路基板 - Google Patents

プリント回路基板 Download PDF

Info

Publication number
JP7148052B2
JP7148052B2 JP2017232437A JP2017232437A JP7148052B2 JP 7148052 B2 JP7148052 B2 JP 7148052B2 JP 2017232437 A JP2017232437 A JP 2017232437A JP 2017232437 A JP2017232437 A JP 2017232437A JP 7148052 B2 JP7148052 B2 JP 7148052B2
Authority
JP
Japan
Prior art keywords
layer
insulating layer
printed circuit
circuit board
via hole
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2017232437A
Other languages
English (en)
Other versions
JP2019029636A (ja
Inventor
アエ-リム キム
ハエ-スン オ
ヒエ-リー キム
ジン-ウク リー
Original Assignee
サムソン エレクトロ-メカニックス カンパニーリミテッド.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by サムソン エレクトロ-メカニックス カンパニーリミテッド. filed Critical サムソン エレクトロ-メカニックス カンパニーリミテッド.
Publication of JP2019029636A publication Critical patent/JP2019029636A/ja
Application granted granted Critical
Publication of JP7148052B2 publication Critical patent/JP7148052B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/11Printed elements for providing electric connections to or between printed circuits
    • H05K1/115Via connections; Lands around holes or via connections
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/11Printed elements for providing electric connections to or between printed circuits
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/0094Filling or covering plated through-holes or blind plated vias, e.g. for masking or for mechanical reinforcement
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42Plated through-holes or plated via connections
    • H05K3/422Plated through-holes or plated via connections characterised by electroless plating method; pretreatment therefor
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42Plated through-holes or plated via connections
    • H05K3/423Plated through-holes or plated via connections characterised by electroplating method
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/095Conductive through-holes or vias
    • H05K2201/09509Blind vias, i.e. vias having one side closed
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09818Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09981Metallised walls

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Description

本発明は、プリント回路基板(printed circuit board)に関する。
近年電子部品の軽量化、小型化、高密度化により、プリント回路基板の製造方式としてはビルドアップ(Build-up)工法が使用されている。ビルドアップ工法の場合は、層間の電気的接続のためにビアホールを金属で充填する工程が含まれるが、このとき、銅を材料とした電解めっき方式が主に使用される。
通常的にビアフィルめっきにより形成されたビアの場合は、めっき量の偏差により、ビアの中央部分がその他の部分よりも凹状に形成されるディンプル(dimple)現象が発生する。
韓国公開特許第10-2005-0029042号公報
本発明の実施例によれば、ビアパッドの平坦度が向上されたプリント回路基板が提供される。
また、本発明の実施例によれば、ビアを充填するためのめっき液と、絶縁層の表面に導体パターンを形成するためのめっき液とを分離できるので、ビアフィル特性及びめっき厚さの均一度の両方とも向上されたプリント回路基板が提供される。
本発明の第1実施例に係るプリント回路基板を示す図である。 本発明の第2実施例に係るプリント回路基板を示す図である。 本発明の第3実施例に係るプリント回路基板を示す図である。 本発明の第4実施例に係るプリント回路基板を示す図である。 本発明の第5実施例に係るプリント回路基板を示す図である。 本発明の第2実施例に係るプリント回路基板を示す図である。 本発明の第1実施例に係るプリント回路基板の製造方法を説明するための製造工程を示す図である。 本発明の第1実施例に係るプリント回路基板の製造方法を説明するための製造工程を示す図である。 本発明の第1実施例に係るプリント回路基板の製造方法を説明するための製造工程を示す図である。 本発明の第1実施例に係るプリント回路基板の製造方法を説明するための製造工程を示す図である。 本発明の第1実施例に係るプリント回路基板の製造方法を説明するための製造工程を示す図である。 本発明の第1実施例に係るプリント回路基板の製造方法を説明するための製造工程を示す図である。 本発明の第1実施例に係るプリント回路基板の製造方法を説明するための製造工程を示す図である。 本発明の第1実施例に係るプリント回路基板の製造方法を説明するための製造工程を示す図である。 本発明の第1実施例に係るプリント回路基板の製造方法を説明するための製造工程を示す図である。
本出願で用いた用語は、ただ特定の実施例を説明するために用いたものであって、本発明を限定するものではない。単数の表現は、文の中で明白に表現しない限り、複数の表現を含む。
本出願において、「含む」または「有する」等の用語は、明細書上に記載された特徴、数字、段階、動作、構成要素、部品またはこれらを組み合わせたものの存在を指定するものであって、1つまたはそれ以上の他の特徴や数字、段階、動作、構成要素、部品またはこれらを組み合わせたもの等の存在または付加可能性を予め排除するものではないことを理解しなくてはならない。
また、明細書の全般にわたって、「上に」とは、対象部分の上または下に位置することを意味し、必ずしも重力方向を基準にして上側に位置することを意味するものではない。
また、「結合」とは、各構成要素間の接触関係において、各構成要素が物理的に直接接触する場合のみを意味するものではなく、他の構成が各構成要素の間に介在され、該他の構成に構成要素がそれぞれ接触している場合まで包括する概念として使用する。
図面に示された各構成の大きさ及び厚さは、説明の便宜上任意に示したものであって、本発明が必ずしもそれらに限定されることはない。
以下、本発明に係るプリント回路基板の実施例を添付図面を参照して詳細に説明し、添付図面を参照して説明するに当たって、同一または対応する構成要素には同一の図面符号を付し、これに対する重複説明を省略する。
<プリント回路基板>
(第1実施例)
図1は、本発明の第1実施例に係るプリント回路基板を示す図である。
図1を参照すると、本発明の第1実施例に係るプリント回路基板1000は、絶縁層100と、ビアホール200と、無電解めっき層300と、第1電解めっき層400と、第2電解めっき層500と、を含む。
絶縁層100は、電気絶縁性樹脂を含む。電気絶縁性樹脂としては、エポキシ樹脂、ポリイミド樹脂またはBT樹脂等があるが、これに限定されない。
絶縁層100は、 エポキシ樹脂等の絶縁性樹脂を含むプリプレグ(Prepreg、PPG)により形成されることができる。または、絶縁層100は、エポキシ樹脂等の絶縁性樹脂を含むABF等のビルドアップフィルムにより形成されることができる。または絶縁層100は、感光性電気絶縁性樹脂を含む感光性絶縁層であってもよい。
絶縁層100は、電気絶縁性樹脂に含有された補強材を含むことができる。補強材としては、ガラスクロス、グラスファイバー、無機フィラー及び有機フィラーのうちの少なくともいずれか1種を用いることができる。補強材は、絶縁層100の剛性を補強し、熱膨脹係数を低くすることができる。
無機フィラーとしては、シリカ(SiO)、アルミナ(Al)、炭化ケイ素(SiC)、硫酸バリウム(BaSO)、タルク、クレー、雲母粉、水酸化アルミニウム(Al(OH))、水酸化マグネシウム(Mg(OH))、炭酸カルシウム(CaCO)、炭酸マグネシウム(MgCO)、酸化マグネシウム(MgO)、窒化ホウ素(BN)、ホウ酸アルミニウム(AlBO)、チタン酸バリウム(BaTiO)及びジルコン酸カルシウム(CaZrO)から構成された群より選択される少なくとも1種以上を用いることができる。
図1に示すように、絶縁層100は、下部絶縁層800及び下部導体パターン層700に積層されることができる。下部絶縁層800及び下部導体パターン層700のそれぞれは、少なくとも1つ以上の層で形成されることができる。ただし、本発明の第1実施例の変形例として、総2層の導体パターン層のみが形成されている両面プリント回路基板においては、上述した下部絶縁層が存在しない。
ビアホール200は、絶縁層100に形成される。本実施例におけるビアホール200は絶縁層100に形成されて、下部導体パターン層700の少なくとも一部を露出させる。
ビアホール200は、レーザドリリングまたはメカニカルドリリングにより形成されることができる。または、本実施例に適用する絶縁層100が感光性絶縁層である場合は、ビアホール200は、フォトリソグラフィ工程により絶縁層100に形成されることができる。
ビアホール200の縦断面は、図1に示すように、ビアホール200の横断面積が図1の上部から下部に向かうほど漸次減少する形態に形成されることができる。ただし、図1に示されているビアホール200の縦断面の形状は、ビアホールの形成方法により様々に変形され得る。すなわち、メカニカルドリリングによりビアホール200を形成した場合は、ビアホール200の縦断面は、ビアホール200の横断面積が上部と下部において互いに同一の形態に形成されることができる。
無電解めっき層300は、ビアホール200の内壁に形成された内壁部310と、内壁部310と一体に形成され、ビアホール200の外部に延長されている延長部320とを含む。無電解めっき層300は、単一の無電解めっき工程により形成される。これにより、内壁部310と延長部320とが互いに一体に形成され、無電解めっき層300は、ビアホール200の内壁及び絶縁層100の一面上に連続して形成される。すなわち、無電解めっき層300は、内壁部310と延長部320との間に、境界の形成されない形態に形成される。
本実施例における延長部320は、絶縁層100の一面にのみ形成され、絶縁層100の他面には形成されない。また、本実施例における内壁部310は、ビアホール200により露出している下部導体パターン層700上に延長して形成される。
無電解めっき層300は、銅を含む無電解銅めっき液により形成されることができる。このため、無電解めっき層300は、銅を含むことができる。ただし、無電解めっき液は、銅以外の他の電気伝導性金属を含むことができ、この場合に無電解めっき層300は、銅ではなく他の電気伝導性金属を含むことができる。また、無電解めっき液は、銅及び銅以外の他の電気伝導性金属を含むこともでき、この場合に無電解めっき層300は、銅及び他の電気伝導性金属を含むことができる。
第1電解めっき層400は、無電解めっき層300の内壁部310にのみ形成されており、ビアホール200を充填する。すなわち、第1電解めっき層400は、無電解めっき層300を給電層とする電解めっきにより形成されるが、第1電解めっき層400は、延長部320には形成されずに内壁部310にのみ形成される。
第1電解めっき層400は、銅を含む電解銅めっき液により形成されることができる。このため、第1電解めっき層400は、銅を含むことができる。ただし、電解めっき液は、銅以外の他の電気伝導性金属を含むことができ、この場合に第1電解めっき層400は、銅ではなく他の電気伝導性金属を含むことができる。また、電解めっき液は、銅及び銅以外の他の電気伝導性金属を含むこともでき、この場合に第1電解めっき層400は、銅及び他の電気伝導性金属を含むことができる。
第1電解めっき層400は、電解めっき液の組成、めっき電流またはめっき時間等を調整して内壁部310にのみ形成することができる。または、第1電解めっき層400は、ビアホール200に対応する領域のみを露出させためっきレジストを絶縁層100の一面に形成した後に電解めっきを行うことにより、内壁部310にのみ形成することができる。
第1電解めっき層400は、電解めっき液の組成、めっき電流またはめっき時間等を調整して、延長部320の上面の高さまで形成されることができる。第1電解めっき層400の上面は、電解めっき液の組成、めっき電流またはめっき時間等を調整することにより、延長部320の上面と同一の平面上に位置することができる。
ここで、第1電解めっき層400が延長部320の上面の高さまで形成されるとは、絶縁層100の他面から第1電解めっき層400の上面までの長さの平均と、絶縁層100の他面から延長部320の上面までの長さの平均とが実質的に同一であることができるとの意味で使用する。これと同様に、第1電解めっき層400の上面が延長部320の上面と同一の平面上に位置するとは、絶縁層100の他面から第1電解めっき層400の上面までの長さの平均だけ絶縁層100の他面から垂直離隔した平面と、絶縁層100の他面から延長部320の上面までの長さの平均だけ絶縁層100の他面から垂直離隔した平面とが実質的に同一であるとの意味で使用する。
通常のプリント回路基板の場合は、ディンプル現象を防止するために、過めっきを行って電解めっき層を絶縁層の一面よりも突出するように形成し、絶縁層の一面よりも突出している電解めっき層の部分を研磨する。このとき、ビアホールだけでなく絶縁層の一面上に形成されているシード層にも電解めっき層が形成されるので、研磨時にシード層及びシード層に形成されている電解めっき層がともに研磨される。
しかし、本実施例の場合は、第1電解めっき層400が、ビアホール200を充填するよう無電解めっき層300の内壁部310にのみ形成される。これにより、本実施例では、通常のプリント回路基板の製造方法で行われる過めっき及び研磨工程を省略することができる。
本実施例の場合は、研磨工程を省略できるので、第1電解めっき層400の上面に高さの偏差が発生することがある。または、研磨工程の省略により、第1電解めっき層400の上面が相対的に高い表面粗度を有することができる。ただし、この説明が本発明の範囲から第1電解めっき層400の上面を研磨することを除外することではない。
第2電解めっき層500は、第1電解めっき層400上に形成されている第1部分510と、第1部分510と一体に形成され、延長部320上に形成されている第2部分520とを含む。
第2電解めっき層500は、銅を含む電解銅めっき液により形成されることができる。このため、第2電解めっき層500は銅を含むことができる。ただし、電解めっき液は、銅以外の他の電気伝導性金属を含むことができ、この場合に第2電解めっき層500は、銅ではなく他の電気伝導性金属を含むことができる。また、電解めっき液は、銅及び銅以外の他の電気伝導性金属を含むこともでき、この場合に第2電解めっき層500は、銅及び他の電気伝導性金属を含むことができる。
第2電解めっき層500は、無電解めっき層300の延長部320及び第1電解めっき層400上にめっきレジストを形成し、めっきレジストをパターニングした後に電解めっきを行うことにより形成されることができる。
第1部分510の厚さと第2部分520の厚さとは、互いに実質的に同一であることができる。第1部分510の上面は、第2部分520の上面と実質的に同一の平面上に位置することができる。ここで、第1部分510の厚さとは、第1部分510各厚さの平均を意味し、第2部分520の厚さも同様に解釈されるべきである。
第2電解めっき層500を形成するための電解めっき液と、第1電解めっき層400を形成するための電解めっき液と、を互いに異ならせることができる。すなわち、第1電解めっき層400を形成するための電解めっき液としては、ビアフィル特性に優れた電解めっき液を使用し、第2電解めっき層500を形成するための電解めっき液としては、平坦性に優れた電解めっき液を使用することができる。
または、第1電解めっき層400と第2電解めっき層500とに、互いに同一の電解めっき液を使用し、ただし第1電解めっき層400を形成するためのめっき工程と、第2電解めっき層500を形成するためのめっき工程との電流密度またはめっき時間等のめっき条件を互いに異ならせて調整して形成することもできる。
一方、示されていないが、本実施例の場合には、第2電解めっき層500をカバーするように、第2電解めっき層500及び絶縁層100上に積層される上部絶縁層をさらに含むことができる。または、第2電解めっき層500が本実施例に係るプリント回路基板1000に形成される外部接続手段である場合には、本実施例における第2電解めっき層の少なくとも一部を露出させる開口が形成されている、第2電解めっき層500及び絶縁層100上に積層されるソルダーレジスト層をさらに含むことができる。
(第2実施例)
図2は、本発明の第2実施例に係るプリント回路基板を示す図である。
図1及び図2を参照すると、本実施例に係るプリント回路基板2000の場合は、本発明の第1実施例と比べて、ビアホール200、無電解めっき層300及び第2電解めっき層500が異なるので、以下では、これらを中心に説明する。以下の説明を除き、第1実施例の説明をそのまま、または容易に変形されて本実施例に適用することができる。
ビアホール200は、絶縁層100の一面及び他面に至るように絶縁層100を貫通する。
本実施例におけるビアホール200は、メカニカルドリリングにより形成されることができる。または、絶縁層100の一面及び他面にそれぞれレーザドリリングを行うことにより形成されることができる。後者の場合は、図2とは異なって、ビアホール200の縦断面の形状が絶縁層100の一面及び他面のそれぞれから絶縁層100の厚さ方向の中心に向かう方向に横断面積が漸次減少する形態に形成されることができる。
本実施例における無電解めっき層300の延長部320は、絶縁層100の一面及び他面の両方に形成される。絶縁層100の一面に形成されている延長部320、内壁部310、及び絶縁層100の他面に形成されている延長部320は、単一の無電解めっき工程により形成されるので、互いに一体に形成され、相互間に境界は形成されない。
本実施例における第2電解めっき層500は、絶縁層100の一面及び他面側の両方に形成される。絶縁層100の一面側に形成されている第2電解めっき層500と、絶縁層100の他面側に形成されている第2電解めっき層500とは、同一の電解めっき液及び/または同一のめっき条件により形成されることができる。または、絶縁層100の一面側に形成されている第2電解めっき層500と、絶縁層100の他面側に形成されている第2電解めっき層500とは、互いに異なる電解めっき液及び/または互いに異なるめっき条件により形成されることができる。
(第3実施例)
図3は、本発明の第3実施例に係るプリント回路基板を示す図である。
図1及び図3を参照すると、本実施例に係るプリント回路基板3000の場合は、本発明の第1実施例と比べて、ビアホール200及び無電解めっき層300の延長部320が異なり、金属膜600をさらに含むので、以下ではこれらを中心に説明する。以下の説明を除いては、第1実施例の説明をそのまま、または容易に変形されて本実施例に適用することができる。
金属膜600は、絶縁層100の一面上に形成される。金属膜600は、金属箔(Metal foil)を絶縁層100の一面に積層することで形成できる。金属箔は、銅泊(Copper foil)であってもよいが、これに限定されない。すなわち、金属箔は、銅を含む合金泊であってもよく、銅以外の単一金属で形成されたものであってもよい。
金属膜600は、ビアホール200に第1電解めっき層400が形成された後に選択的に除去されることにより、無電解めっき層300とともに通常の導体パターン層を形成する構成である。すなわち、本実施例に係るプリント回路基板3000は、サブトラックティブ法(Subtractive Process)を用いて導体パターン層を形成する。
金属膜600を選択的に除去するに当たって、金属膜600を構成する金属の種類に応じて様々な種類のエッチング液を用いることができる。例として、金属膜600が銅で形成された場合には、エッチング液として、塩化銅(CuCl)を用いることができる。
ビアホール200は、絶縁層100に形成され、金属膜600を貫通するように延長される。このため、ビアホール200の内壁は、絶縁層100だけでなく金属膜600にも形成される。これにより、本実施例の無電解めっき層300の内壁部310は、絶縁層100だけでなく金属膜600にも形成される。
ビアホール200は、レーザドリリングまたはメカニカルドリリングにより、金属膜600と絶縁層100とに同時に形成されることができる。またはビアホール200は、選択的に金属膜600の一部を除去した後に、露出された絶縁層100をドリリングして形成されることができる。または、絶縁層100が感光性絶縁層である場合は、ビアホール200は、選択的に金属膜600の一部を除去し、一部の除去された金属膜600をマスクとするフォトリソグラフィ工程を行って形成することができる。
無電解めっき層300の延長部320は、金属膜600の一面上に形成される。すなわち、図3に基づいて無電解めっき層300の延長部320は、金属膜600の上面に形成される。
サブトラックティブ法を用いて導体パターン層を形成する通常のプリント回路基板である場合は、ビアのディンプルを防止するために過めっきを行い、金属膜の一面上に形成された過めっきの電解めっき層を除去するために研磨を行う。この研磨工程において金属膜の一面上に形成されている無電解めっき層は、過めっきの電解めっき層とともに除去される。
しかし、本願発明の場合、第1電解めっき層400が無電解めっき層300の内壁部310にのみ形成され、延長部320には形成されないため、上述した研磨工程を省略することができる。
(第4実施例)
図4は、本発明の第4実施例に係るプリント回路基板を示す図である。
図3及び図4を参照すると、本実施例に係るプリント回路基板4000の場合は、本発明の第3実施例と比べて、金属膜600、ビアホール200及び無電解めっき層300が異なり、以下ではこれらを中心に説明する。以下の説明を除いては、第3実施例の説明をそのまま、または容易に変形されて本実施例に適用することができる。
金属膜600は、絶縁層100の一面及び他面にそれぞれ形成される。以下では、説明の便宜上、図4に基づいて絶縁層100の上部に形成されている金属膜600を第1金属膜と称し、絶縁層100の下部に形成されている金属膜600を第2金属膜と称する。
ビアホール200は、第1金属膜600の上面から第2金属膜600の下面に至るまで、第1金属膜600、絶縁層100及び第2金属膜600を貫通して形成される。本実施例におけるビアホール200は、メカニカルドリリングにより形成されることができる。または、第1金属膜600の上面及び第2金属膜600の下面のそれぞれにレーザドリリングを行うことにより形成されることができる。後者の場合は、図4に示されているものとは異なって、ビアホール200の縦断面の形状が、第1金属膜600の上面及び第2金属膜600の下面のそれぞれから絶縁層100の厚さ方向の中心に向かう方向に横断面積が漸次減少する形態に形成されることができる。
本実施例における無電解めっき層300の延長部320は、金属膜600の一面上にそれぞれ形成される。すなわち、本実施例における延長部320は、第1金属膜600の上面及び第2金属膜600の下面にそれぞれ形成される。第1金属膜600の上面に形成されている延長部320、内壁部310及び第2金属膜600の下面に形成されている延長部320は、単一の無電解めっき工程により形成されるので、互いに一体に形成されて、相互間に境界は形成されない。
(第5実施例)
図5は、本発明の第5実施例に係るプリント回路基板を示す図である。
図1及び図5を参照すると、本実施例に係るプリント回路基板5000の場合は、本発明の第1実施例と比べて、ビアホール200及び無電解めっき層300の延長部320が異なっており、金属膜600をさらに含むので、以下ではこれを中心に説明する。以下の説明を除いては、第1実施例の説明をそのまま、または容易に変形されて本実施例に適用することができる。
本実施例における金属膜600は、無電解めっき層300とともに第2電解めっき層500を電解めっきにより形成するための給電層として利用される。すなわち、本実施例に係るプリント回路基板5000は、MSAP(Modified Semi-Additive Process)により形成される。このことから、本実施例に適用される金属膜600は、本発明の第3及び第4実施例に適用される金属膜600とは機能が異なる。
ビアホール200は、絶縁層100に形成され、金属膜600を貫通するように延長される。このため、ビアホール200の内壁は、絶縁層100だけでなく金属膜600にも形成される。これにより、本実施例における無電解めっき層300の内壁部310は、絶縁層100だけでなく金属膜600にも形成される。
ビアホール200は、レーザドリリングまたはメカニカルドリリングにより金属膜600と絶縁層100とに同時に形成されることができる。または、ビアホール200は、選択的に金属膜600の一部を除去した後に、露出された絶縁層100をドリリングすることにより形成されることができる。または、絶縁層100が感光性絶縁層である場合は、ビアホール200は、選択的に金属膜600の一部を除去し、一部の除去された金属膜600をマスクとするフォトリソグラフィ工程により形成されることができる。
無電解めっき層300の延長部320は、金属膜600の一面上に形成される。すなわち、図5に基づいて、無電解めっき層300の延長部320は、金属膜600の上面に形成される。
(第6実施例)
図6は、本発明の第6実施例に係るプリント回路基板を示す図である。
図5及び図6を参照すると、本実施例に係るプリント回路基板6000の場合は、本発明の第5実施例と比べて、金属膜600、ビアホール200及び無電解めっき層300が異なり、以下ではこれを中心に説明する。以下の説明を除いては、第5実施例の説明をそのまま、または容易に変形されて本実施例に適用することができる。
金属膜600は、絶縁層100の一面及び他面にそれぞれ形成される。以下では、説明の便宜上、図6に基づいて絶縁層100の上部に形成されている金属膜600を第1金属膜と称し、絶縁層100の下部に形成されている金属膜600を第2金属膜と称する。
ビアホール200は、第1金属膜600の上面から第2金属膜600の下面に至るまで、第1金属膜600、絶縁層100及び第2金属膜600を貫通する。本実施例に適用されるビアホール200は、メカニカルドリリングにより形成されることができる。または、ビアホールは、第1金属膜600の上面及び第2金属膜600の下面のそれぞれにレーザドリリングを行うことにより形成されることができる。後者の場合は、図6に示されているものとは異なって、ビアホール200の縦断面の形状が、第1金属膜600の上面及び第2金属膜600の下面のそれぞれから絶縁層100の厚さ方向の中心に向かう方向に横断面積が漸次減少する形態に形成されることができる。
本実施例に適用される無電解めっき層300の延長部320は、金属膜600の一面上にそれぞれ形成される。すなわち、本実施例に適用される延長部320は、第1金属膜600の上面及び第2金属膜600の下面にそれぞれ形成される。第1金属膜600の上面に形成される延長部320、内壁部310、及び第2金属膜600の下面に形成される延長部320は、単一の無電解めっき工程により形成されるので、互いに一体に形成されて相互間に境界は形成されない。
<製造方法>
(第1実施例)
図7から図15は、本発明の第1実施例に係るプリント回路基板の製造方法を説明するために製造工程を順次示す図である。
図7を参照すると、下部絶縁層800の一面に下部導体パターン層700を形成する。
下部導体パターン層700は、サブトラックティブ法(subtractive process)、アディティブ法(additive process)、セミアディティブ法(semi-additive process)またはMSAP(Modified Semi-Additive Process)のうちのいずれか1つの方法を用いて下部絶縁層800に形成されることができる。
例示的に、サブトラックティブ法により形成される下部導体パターン層700は、下部絶縁層800に金属箔を形成し、金属箔を選択的に除去することにより下部絶縁層800に形成されることができる。このとき、金属箔を選択的に除去するためには、金属箔にエッチングレジストパターンを形成することができ、エッチングにより金属箔を除去することができる。
次に、図8を参照すると、下部導体パターン層700をカバーするように、下部導体パターン層700及び下部絶縁層800に絶縁層100を積層する。
絶縁層100は、PPG(Prepreg)またはビルドアップフィルムをラミネーションして形成することができる。
次に、図9を参照すると、下部導体パターン層700の一部が露出されるように、絶縁層100にビアホール200を形成する。
ビアホール200は、レーザドリリングにより絶縁層100に形成されることができる。一方、レーザの場合は、深度が深くなるほど到逹するエネルギーが減少するため、ビアホール200の縦断面は、図9に示すように、下部に行くほど横断面積が減少する形態に形成されることができる。ただし、ビアホール200の縦断面は、ビアホールの形成方法の変更により、図1の図示とは異なる形状に形成されることも可能である。
絶縁層100が感光性絶縁層である場合、ビアホール200は、フォトリソグラフィ工程により形成されることができる。
次に、図10を参照すると、ビアホール200の内壁を含む絶縁層100の表面に無電解めっき層300を形成する。
無電解めっき層300は、無電解めっき液に含有されている金属イオンの置換反応及び/または析出反応により絶縁層100の表面に形成されることができる。
次に、図11を参照すると、ビアホール200を除いた無電解めっき層300の全面に第1めっきレジスト910を形成する。
第1めっきレジスト910は、ドライフィルム等のめっきレジスト形成用副資材を無電解めっき層300の全面に積層した後に、フォトリソグラフィ工程によりドライフィルムにおいてビアホール200に対応する領域のみを除去することで形成することができる。
次に、図12を参照すると、第1電解めっき液を用いてビアホール200に第1電解めっき層400を形成する。
第1電解めっき層400は、無電解めっき層300を給電層として電解めっきを行うことで形成することができる。このとき、電流密度及び/またはめっき時間等のめっき条件を調整して、第1電解めっき層400の上面と、絶縁層100の一面に形成された無電解めっき層300の上面とが同一の平面に位置するように制御することができる。
一方、以上の説明では、第1めっきレジスト910を形成した後に、ビアホール200に第1電解めっき層400を形成することに説明したが、特定の組成の第1電解めっき液を使用する場合は、第1めっきレジスト910を使用せずに、ビアホール200にのみ充填される第1電解めっき層400を形成することができる。この特定の組成の第1電解めっき液は、電解めっき液に含まれるレベラー等の含量及び種類等を変更することにより実現することができる。
次に、図13を参照すると、第1めっきレジスト910を除去し、第2めっきレジスト920を形成する。
第2めっきレジスト920は、ドライフィルム等のめっきレジスト形成用副資材を無電解めっき層300及び第1電解めっき層400に積層した後に、フォトリソグラフィ工程によりドライフィルムの一部領域のみを除去して形成することができる。
次に、図14を参照すると、第2電解めっき液を用いて第2電解めっき層500を形成する。
第2電解めっき液は、第1電解めっき層を形成するための第1電解めっき液と同一の組成であってもよい。または、第2電解めっき液は、第1電解めっき液とは互いに異なる組成であってもよい。後者の場合は、第1電解めっき液としては、ビアフィル特性に優れたものを用いることができ、第2電解めっき液としては、平坦性に優れたものを用いることができる。
次に、図15を参照すると、第2めっきレジスト920を除去し、無電解めっき層300において第2電解めっき層500が形成されていない部分を除去する。
無電解めっき層300において第2電解めっき層500が形成されていない部分は、フラッシュエッチング等により除去することができる。
このようにして、本発明の第1実施例に係るプリント回路基板1000を製造することができる。
一方、本実施例に係るプリント回路基板の製造方法は、図15に示されている段階の後に、上部絶縁層またはソルダーレジスト層を形成する段階をさらに含むことができる。
以上、本発明の一実施例について説明したが、当該技術分野で通常の知識を有する者であれば、特許請求の範囲に記載されている本発明の思想から逸脱しない範囲内で、構成要素の付加、変更または削除等により本発明を様々に修正及び変更することができ、これも本発明の範囲内に含まれるものといえよう。
100 絶縁層
200 ビアホール
300 無電解めっき層
310 内壁部
320 延長部
400 第1電解めっき層
500 第2電解めっき層
510 第1部分(中心部)
520 第2部分(周辺部)
600 金属膜
700 下部導体パターン層
800 下部絶縁層
910 第1めっきレジスト
920 第2めっきレジスト
1000、2000、3000、4000、5000、6000 プリント回路基板

Claims (6)

  1. 絶縁層と、
    前記絶縁層の一面に配置される第1銅箔と前記絶縁層の他面に配置される第2銅箔と、
    前記絶縁層および前記第1銅箔を貫通して形成されるビアホールと、
    前記第2銅箔の一面および前記ビアホールの内壁に形成され、前記第1銅箔の一面上に延長された無電解めっき層と、
    前記ビアホールにのみ形成される第1電解めっき層と、
    を含み、
    前記第1及び第2銅箔のそれぞれの厚さは、前記無電解めっき層の厚さより厚く、
    前記第1及び第2銅箔は、それぞれ前記絶縁層の一面及び他面に隣接した側における幅がその反対側における幅より大きくなるようにテーパされた形状を有し、
    前記無電解めっき層は、前記第2銅箔の一面、前記ビアホールの内壁、および、前記第1銅箔の一面上に連続して一体に形成され、
    前記第1電解めっき層の上面は高さの偏差を有する、プリント回路基板。
  2. 前記第1電解めっき層の上面は、
    前記無電解めっき層の延長されている部分の上面と同一の平面上に位置する請求項1に記載のプリント回路基板。
  3. 前記第1電解めっき層上に形成されている第1部分と、前記第1部分と一体に形成され、前記無電解めっき層の延長されている部分上に形成される第2部分と、を含む第2電解めっき層をさらに含む請求項1または2に記載のプリント回路基板。
  4. 前記第1部分及び前記第2部分の厚さは、互いに同一である請求項3に記載のプリント回路基板。
  5. 前記第1部分の上面は、前記第2部分の上面と同一の平面上に位置する請求項3または4に記載のプリント回路基板。
  6. 前記無電解めっき層及び前記第1電解めっき層のそれぞれは、銅(Cu)を含む請求項1から4のいずれか1項に記載のプリント回路基板。
JP2017232437A 2017-07-26 2017-12-04 プリント回路基板 Active JP7148052B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020170094983A KR102421980B1 (ko) 2017-07-26 2017-07-26 인쇄회로기판
KR10-2017-0094983 2017-07-26

Publications (2)

Publication Number Publication Date
JP2019029636A JP2019029636A (ja) 2019-02-21
JP7148052B2 true JP7148052B2 (ja) 2022-10-05

Family

ID=65205264

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017232437A Active JP7148052B2 (ja) 2017-07-26 2017-12-04 プリント回路基板

Country Status (3)

Country Link
JP (1) JP7148052B2 (ja)
KR (1) KR102421980B1 (ja)
CN (1) CN109310007A (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111225496B (zh) * 2020-01-10 2023-03-10 东莞市五株电子科技有限公司 一种金属半包边结构制作工艺
KR20210094873A (ko) * 2020-01-22 2021-07-30 엘지이노텍 주식회사 인쇄회로기판 및 이의 제조 방법
KR20220110919A (ko) * 2021-02-01 2022-08-09 엘지이노텍 주식회사 회로기판 및 이를 포함하는 패키지 기판

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004342750A (ja) 2003-05-14 2004-12-02 Toshiba Corp 電子デバイスの製造方法
US20100044237A1 (en) 2008-08-19 2010-02-25 Foxconn Advanced Technology Inc. Method for manufacturing printed circuit boards
US20150101857A1 (en) 2013-10-14 2015-04-16 Samsung Electro-Mechanics Co., Ltd. Printed circuit board and method for manufacturing the same

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08204113A (ja) * 1995-01-24 1996-08-09 Toshiba Corp 半導体装置およびその製造方法
JPH1075038A (ja) * 1996-06-28 1998-03-17 Ngk Spark Plug Co Ltd 配線基板とその製造方法
KR20050029042A (ko) 2003-09-19 2005-03-24 주식회사 복스오라테크놀로지코리아 고주파 동축 스위치
JP4148477B2 (ja) * 2005-07-21 2008-09-10 Tdk株式会社 多層配線基板の製造に供せられるシート、及び該シートの製造に用いられるめっき方法及びめっき装置
KR20100037391A (ko) * 2008-10-01 2010-04-09 삼성테크윈 주식회사 인쇄회로기판의 제조 방법 및 그 방법으로 제조된 인쇄회로기판
KR20100109699A (ko) * 2009-04-01 2010-10-11 삼성전기주식회사 인쇄회로기판의 제조방법
KR101110361B1 (ko) * 2009-12-10 2012-04-05 엘지이노텍 주식회사 인쇄회로기판 및 그 제조방법
JP6406598B2 (ja) * 2014-07-24 2018-10-17 学校法人福岡大学 プリント配線板及びその製造方法
JP5997741B2 (ja) * 2014-09-17 2016-09-28 上村工業株式会社 配線基板の製造方法およびその方法により製造された配線基板

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004342750A (ja) 2003-05-14 2004-12-02 Toshiba Corp 電子デバイスの製造方法
US20100044237A1 (en) 2008-08-19 2010-02-25 Foxconn Advanced Technology Inc. Method for manufacturing printed circuit boards
US20150101857A1 (en) 2013-10-14 2015-04-16 Samsung Electro-Mechanics Co., Ltd. Printed circuit board and method for manufacturing the same

Also Published As

Publication number Publication date
KR20190012075A (ko) 2019-02-08
JP2019029636A (ja) 2019-02-21
CN109310007A (zh) 2019-02-05
KR102421980B1 (ko) 2022-07-18

Similar Documents

Publication Publication Date Title
JP4331769B2 (ja) 配線構造及びその形成方法並びにプリント配線板
US7408261B2 (en) BGA package board and method for manufacturing the same
EP1406477A1 (en) CORE SUBSTRATE, AND MULTILAYER CIRCUIT BOARD USING IT
JP7148052B2 (ja) プリント回路基板
KR100990546B1 (ko) 비아 단부에 매립된 도금패턴을 갖는 인쇄회로기판 및 이의제조방법
JP2006237619A (ja) 印刷回路基板、フリップチップボールグリッドアレイ基板およびその製造方法
US20150257261A1 (en) Printed wiring board
JP2009283739A (ja) 配線基板および配線基板の製造方法
US20140116759A1 (en) Printed wiring board and method for manufacturing printed wiring board
JP2011216842A (ja) 放熱基板及びその製造方法
JP2019080032A (ja) 多層プリント回路基板
JP5908003B2 (ja) 印刷回路基板及び印刷回路基板の製造方法
JP2019102785A (ja) リジッドフレキシブルプリント回路基板及びリジッドフレキシブルプリント回路基板の製造方法
TWI500366B (zh) Multilayer printed wiring board and manufacturing method thereof
US20150257268A1 (en) Printed wiring board and method for manufacturing printed wiring board
KR20090099834A (ko) 다층 인쇄회로기판 및 그 제조방법
JP2008311612A (ja) 多層プリント基板およびその製造方法
KR102356808B1 (ko) 리지드 플렉서블 인쇄회로기판 및 그 제조방법
JP4964322B2 (ja) 放熱基板およびその製造方法
KR20140021914A (ko) 인쇄회로기판 제조 방법
JP2005150551A (ja) 配線基板の製造方法
KR101022903B1 (ko) 매립패턴을 갖는 인쇄회로기판 및 그 제조방법
KR100462835B1 (ko) 금속 범프를 이용한 인쇄 회로 기판 제조 방법
KR101089923B1 (ko) 인쇄회로기판의 제조방법
JP2018037476A (ja) 印刷配線板の製造方法および印刷配線板

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20200924

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210706

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210910

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220208

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220413

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20220823

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20220913

R150 Certificate of patent or registration of utility model

Ref document number: 7148052

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150