KR20190012075A - 인쇄회로기판 - Google Patents

인쇄회로기판 Download PDF

Info

Publication number
KR20190012075A
KR20190012075A KR1020170094983A KR20170094983A KR20190012075A KR 20190012075 A KR20190012075 A KR 20190012075A KR 1020170094983 A KR1020170094983 A KR 1020170094983A KR 20170094983 A KR20170094983 A KR 20170094983A KR 20190012075 A KR20190012075 A KR 20190012075A
Authority
KR
South Korea
Prior art keywords
layer
insulating layer
via hole
metal film
electroless plating
Prior art date
Application number
KR1020170094983A
Other languages
English (en)
Other versions
KR102421980B1 (ko
Inventor
김애림
오해성
김혜리
이진욱
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020170094983A priority Critical patent/KR102421980B1/ko
Priority to CN201711240876.3A priority patent/CN109310007A/zh
Priority to JP2017232437A priority patent/JP7148052B2/ja
Publication of KR20190012075A publication Critical patent/KR20190012075A/ko
Application granted granted Critical
Publication of KR102421980B1 publication Critical patent/KR102421980B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/11Printed elements for providing electric connections to or between printed circuits
    • H05K1/115Via connections; Lands around holes or via connections
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/11Printed elements for providing electric connections to or between printed circuits
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/0094Filling or covering plated through-holes or blind plated vias, e.g. for masking or for mechanical reinforcement
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42Plated through-holes or plated via connections
    • H05K3/422Plated through-holes or plated via connections characterised by electroless plating method; pretreatment therefor
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42Plated through-holes or plated via connections
    • H05K3/423Plated through-holes or plated via connections characterised by electroplating method
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/095Conductive through-holes or vias
    • H05K2201/09509Blind vias, i.e. vias having one side closed
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09818Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09981Metallised walls

Abstract

인쇄회로기판이 개시된다. 본 발명의 일 측면에 따른 인쇄회로기판은, 절연층, 절연층에 형성된 비아홀, 비아홀의 내벽에 형성되어 절연층의 일면 상으로 연장된 무전해도금층, 및 비아홀에만 형성되는 제1 전해도금층을 포함한다.

Description

인쇄회로기판{PRINTED CIRCUIT BOARD}
본 발명은 인쇄회로기판에 관한 것이다.
전자부품이 경량화, 소형화, 고밀도화됨에 따라 인쇄회로기판의 제조 방식으로 빌드업(Build-up) 공법이 사용되고 있다. 빌드업 공법의 경우 층간 전기적 연결을 위해 비아홀을 금속으로 채우는 공정이 포함되는데, 이 때 구리를 재료로 한 전해도금방식이 주로 사용된다.
통상적으로 비아필 도금을 통해 형성된 비아를 살펴보면, 도금량의 편차로 인해 비아의 중앙부분이 이외의 부분보다 오목하게 형성되는 딤플(dimple) 현상이 발생한다.
한국공개특허 제10-2005-0029042호 (2006.10.13. 공개)
본 발명의 실시예에 따르면, 비아패드의 평탄도가 향상된 인쇄회로기판이 제공될 수 있다.
또한, 본 발명의 실시예에 따르면, 비아 충전을 위한 도금액과 절연층 표면에 도체패턴을 형성하기 위한 도금액이 분리될 수 있어, 비아필 특성과 도금 두께 균일도가 모두 향상된 인쇄회로기판이 제공될 수 있다.
도 1은 본 발명의 제1 실시예에 따른 인쇄회로기판을 나타내는 도면.
도 2는 본 발명의 제2 실시예에 따른 인쇄회로기판을 나타내는 도면.
도 3은 본 발명의 제3 실시예에 따른 인쇄회로기판을 나타내는 도면.
도 4는 본 발명의 제4 실시예에 따른 인쇄회로기판을 나타내는 도면.
도 5는 본 발명의 제5실시예에 따른 인쇄회로기판을 나타내는 도면.
도 6은 본 발명의 제2 실시예에 따른 인쇄회로기판을 나타내는 도면.
도 7 내지 도 15는 본 발명의 제1 실시예에 따른 인쇄회로기판의 제조방법을 설명하기 위해 제조 공정을 순차적으로 나타내는 도면.
본 출원에서 사용한 용어는 단지 특정한 실시예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 출원에서, "포함하다" 또는 "가지다" 등의 용어는 명세서상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다. 그리고, 명세서 전체에서, "상에"라 함은 대상 부분의 위 또는 아래에 위치함을 의미하는 것이며, 반드시 중력 방향을 기준으로 상 측에 위치하는 것을 의미하는 것이 아니다.
또한, 결합이라 함은, 각 구성 요소 간의 접촉 관계에 있어, 각 구성 요소 간에 물리적으로 직접 접촉되는 경우만을 뜻하는 것이 아니라, 다른 구성이 각 구성 요소 사이에 개재되어, 그 다른 구성에 구성 요소가 각각 접촉되어 있는 경우까지 포괄하는 개념으로 사용하도록 한다.
도면에서 나타난 각 구성의 크기 및 두께는 설명의 편의를 위해 임의로 나타내었으므로, 본 발명이 반드시 도시된 바에 한정되지 않는다.
이하, 본 발명에 따른 인쇄회로기판의 실시예를 첨부도면을 참조하여 상세히 설명하기로 하며, 첨부 도면을 참조하여 설명함에 있어, 동일하거나 대응하는 구성 요소는 동일한 도면번호를 부여하고 이에 대한 중복되는 설명은 생략하기로 한다.
인쇄회로기판
(제1 실시예)
도 1은 본 발명의 제1 실시예에 따른 인쇄회로기판을 나타내는 도면이다.
도 1을 참조하면, 본 발명의 제1 실시예에 따른 인쇄회로기판(1000)은 절연층(100), 비아홀(200), 무전해도금층(300), 제1 전해도금층(400) 및 제2 전해도금층(500)을 포함한다.
절연층(100)은 전기절연성 수지를 포함한다. 전기절연성 수지는, 에폭시 수지, 폴리이미드 수지 또는 BT 수지일 수 있으나, 이에 제한되는 것은 아니다.
절연층(100)은 에폭시 수지 등의 절연성 수지를 포함하는 프리프레그(Prepreg, PPG)로 형성될 수 있다. 또는 절연층(100)은 에폭시 수지 등의 절연성 수지를 포함하는 ABF와 같은 빌드업 필름으로 형성될 수 있다. 또는 절연층(100)은 감광성 전기절연성 수지를 포함하는 감광성 절연층일 수도 있다.
절연층(100)은 전기절연성 수지에 함유된 보강재를 포함할 수 있다. 보강재는 글래스 클로스, 글래스 파이버, 무기 필러 및 유기 필러 중 적어도 어느 하나일 수 있다. 보강재는 절연층(100)의 강성을 보강하고 열팽창계수를 낮출 수 있다.
무기필러로는 실리카(SiO2), 알루미나(Al2O3), 탄화규소(SiC), 황산바륨(BaSO4), 탈크, 진흙, 운모가루, 수산화알루미늄(AlOH3), 수산화마그네슘(Mg(OH)2), 탄산칼슘(CaCO3), 탄산마그네슘(MgCO3), 산화마그네슘(MgO), 질화붕소(BN), 붕산알루미늄(AlBO3), 티탄산바륨(BaTiO3) 및 지르콘산칼슘(CaZrO3)으로 구성된 군에서 선택된 적어도 하나 이상이 사용될 수 있다.
도 1에 도시된 바와 같이, 절연층(100)은 하부 절연층(800) 및 하부 도체패턴층(700)에 적층될 수 있다. 하부 절연층(800) 및 하부 도체패턴층(700) 각각은 적어도 하나 이상의 층으로 형성될 있다. 다만, 본 발명의 제1 실시예의 변형예로써, 총 2 층의 도체패턴층만이 형성된 양면 인쇄회로기판에 있어서는 상술한 하부 절연층이 존재하지 않는다.
비아홀(200)은 절연층(100)에 형성된다. 본 실시예의 비아홀(200)은 절연층(100)에 형성되어 하부 도체패턴층(700)의 적어도 일부를 노출시킨다.
비아홀(200)은, 레이저 드릴링 또는 미케니컬 드릴링을 통해 형성될 수 있다. 또는, 본 실시예에 적용되는 절연층(100)이 감광성 절연층인 경우 비아홀(200)은 포토리쏘그래피 공정으로 절연층(100)에 형성될 수 있다.
비아홀(200)의 종단면은, 도 1에 도시된 바와 같이 비아홀(200)의 횡단면적이 도 1의 상부에서 하부를 향하는 방향을 따라 점점 감소하는 형태로 형성될 수 있다. 다만, 도 1에 도시된 비아홀(200)의 종단면의 형상은 비아홀 형성 방법에 따라 다양하게 변형될 수 있다. 즉, 미케니컬 드릴링을 통해 비아홀(200)이 형성된 경우라면, 비아홀(200)의 종단면은 비아홀(200)의 횡단면적이 상부와 하부에서 서로 동일한 형태로 형성될 수 있다.
무전해도금층(300)은, 비아홀(200)의 내벽에 형성된 내벽부(310) 및 내벽부(310)와 일체로 형성되어 비아홀(200)의 외부로 연장된 연장부(320)를 포함한다. 무전해도금층(300)은 단일의 무전해도금공정을 통해 형성된다. 이로 인해, 내벽부(310)와 연장부(320)가 서로 일체로 형성되고, 무전해도금층(300)은 비아홀(200)의 내벽 및 절연층(100)의 일면상에 연속적으로 형성된다. 즉, 무전해도금층(300)은, 내벽부(310)와 연장부(320) 간에 경계가 형성되지 않는 형태로 형성된다.
본 실시예의 경우 연장부(320)는 절연층(100)의 일면에만 형성되고 절연층(100)의 타면에는 형성되지 않는다. 또한, 본 실시예에 적용되는 내벽부(310)는 비아홀(200)에 의해 노출된 하부 도체패턴층(700) 상으로 연장 형성된다.
무전해도금층(300)은, 구리를 포함한 무전해동도금액으로 형성될 수 있다. 따라서, 무전해도금층(300)은 구리를 포함할 수 있다. 다만, 무전해도금액은 구리 이외의 다른 전기전도성 금속을 포함할 수도 있으므로, 이 경우 무전해도금층(300)은 구리가 아닌 다른 전기전도성 금속을 포함할 수 있다. 또한, 무전해도금액은, 구리 및 구리 이외의 다른 전기전도성 금속을 포함할 수도 있으므로, 이 경우 무전해도금층(300)은 구리 및 다른 전기전도성 금속을 포함할 수도 있다.
제1 전해도금층(400)은 무전해도금층(300)의 내벽부(310)에만 형성되어 비아홀(200)을 충전한다. 즉, 제1 전해도금층(400)은 무전해도금층(300)을 급전층으로 하여 전해도금을 통해 형성되는데, 제1 전해도금층(400)은 연장부(320)에는 형성되지 않고 내벽부(310)에만 형성된다.
제1 전해도금층(400)은, 구리를 포함한 전해동도금액으로 형성될 수 있다. 따라서, 제1 전해도금층(400)은 구리를 포함할 수 있다. 다만, 전해도금액은 구리 이외의 다른 전기전도성 금속을 포함할 수도 있으므로, 이 경우 제1 전해도금층(400)은 구리가 아닌 다른 전기전도성 금속을 포함할 수 있다. 또한, 전해도금액은, 구리 및 구리 이외의 다른 전기전도성 금속을 포함할 수도 있으므로, 이 경우 제1 전해도금층(400)은 구리 및 다른 전기전도성 금속을 포함할 수도 있다.
제1 전해도금층(400)은, 전해도금액의 조성, 도금 전류 또는 도금 시간 등을 조절하여 내벽부(310)에만 형성될 수 있다. 또는, 제1 전해도금층(400)은, 비아홀(200)에 대응되는 영역만을 노출한 도금레지스트를 절연층(100)의 일면에 형성한 후 전해도금을 수행함으로써 내벽부(310)에만 형성될 수 있다.
제1 전해도금층(400)은, 전해도금액의 조성, 도금 전류 또는 도금 시간 등을 조절함으로써, 연장부(320)의 상면의 높이까지 형성될 수 있다. 제1 전해도금층(400)의 상면은, 전해도금액의 조성, 도금 전류 또는 도금 시간 등을 조절함으로써 연장부(320)의 상면과 동일한 평면 상에 위치할 수 있다.
제1 전해도금층(400)이 연장부(320)의 상면의 높이까지 형성된다 라고 함은, 절연층(100)의 타면으로부터 제1 전해도금층(400)의 상면까지의 길이의 평균이 절연층(100)의 타면으로부터 연장부(320)의 상면까지의 길이의 평균과 실질적으로 동일할 수 있다는 의미로 사용한다. 이와 유사하게, 제1 전해도금층(400)의 상면이 연장부(320)의 상면과 동일한 평면 상에 위치한다고 함은, 절연층(100)의 타면으로부터 제1 전해도금층(400)의 상면까지의 길이의 평균만큼 절연층(100)의 타면으로부터 수직 이격된 평면이 절연층(100)의 타면으로부터 연장부(320)의 상면까지의 길이의 평균만큼 절연층(100)의 타면으로부터 수직 이격된 평면과 실질적으로 동일하다는 의미로 사용한다.
통상적인 인쇄회로기판의 경우, 딤플 현상을 방지하고자 과도금을 수행하여 전해도금층을 절연층의 일면보다 돌출되게 형성시키고, 절연층의 일면보다 돌출된 전해도금층의 부분을 연마한다. 이 때, 비아홀 뿐 아니라 절연층의 일면 상에 형성된 시드층에도 전해도금층이 형성되므로, 연마 시 시드층 및 시드층에 형성된 전해도금층이 함께 연마된다.
하지만, 본 실시예의 경우, 제1 전해도금층(400)은 비아홀(200)을 충전하도록 무전해도금층(300)의 내벽부(310)에만 형성된다. 따라서, 본 실시예는, 통상적인 인쇄회로기판의 제조방법에서 수행되는 과도금 및 연마 공정을 생략할 수 있다.
본 실시예의 경우 연마 공정이 생략될 수 있으므로, 제1 전해도금층(400)의 상면은 높이의 편차를 가지고 형성될 수 있다. 또는, 연마 공정의 생략으로 인해 제1 전해도금층(400)의 상면은 상대적으로 높은 표면 조도를 가질 수 있다. 다만, 이러한 설명이 본 발명의 범위에서 제1 전해도금층(400)의 상면을 연마하는 것을 제외하는 것은 아니다.
제2 전해도금층(500)은, 제1 전해도금층(400) 상에 형성된 제1 부분(510) 및, 제1 부분(510)와 일체로 형성되고 연장부(420) 상에 형성되는 제2 부분(520)를 포함한다.
제2 전해도금층(500)은, 구리를 포함한 전해동도금액으로 형성될 수 있다. 따라서, 제2 전해도금층(500)은 구리를 포함할 수 있다. 다만, 전해도금액은 구리 이외의 다른 전기전도성 금속을 포함할 수도 있으므로, 이 경우 제2 전해도금층(500)은 구리가 아닌 다른 전기전도성 금속을 포함할 수 있다. 또한, 전해도금액은, 구리 및 구리 이외의 다른 전기전도성 금속을 포함할 수도 있으므로, 이 경우 제2 전해도금층(500)은 구리 및 다른 전기전도성 금속을 포함할 수도 있다.
제2 전해도금층(500)은, 무전해도금층(300)의 연장부(320) 및 제1 전해도금층(400) 상에 도금레지스트를 형성하고, 도금레지스트를 패터닝한 후 전해도금을 수행하여 형성될 수 있다.
제1 부분(510)와 제2 부분(520)의 두께는 서로 실질적으로 동일할 수 있다. 제1 부분(510)의 상면은 제2 부분(520)의 상면과 실질적으로 동일한 평면 상에 위치할 수 있다. 여기서, 제1 부분(510)의 두께라고 함은 제1 부분(510) 각 두께의 평균을 의미하는 것이고 제2 부분(520)의 두께도 마찬가지로 해석되어야 한다.
제2 전해도금층(500) 형성을 위한 전해도금액과 제1 전해도금층(400) 형성을 위한 전해도금액은 서로 상이할 수 있다. 즉, 제1 전해도금층(400) 형성을 위한 전해도금액은 비아필 특성이 우수한 전해도금액을 이용하고, 제2 전해도금층(500) 형성을 위한 전해도금액은 평탄성이 우수한 전해도금액을 이용할 수 있다.
또는, 제1 전해도금층(400)과 제2 전해도금층(500)은 서로 동일한 전해도금액을 이용하되, 제1 전해도금층(400) 형성을 위한 도금 공정과 제2 전해도금층(500) 형성을 위한 도금 공정의 전류 밀도 또는 도금 시간 등의 도금 조건을 서로 상이하게 조절하여 형성될 수 있다.
한편, 도시하지는 않았으나, 본 실시예의 경우, 제2 전해도금층(500)을 커버하도록 제2 전해도금층(500) 및 절연층(100) 상에 적층되는 상부 절연층을 더 포함할 수 있다. 또는, 제2 전해도금층(500)이 본 실시예에 따른 인쇄회로기판(1000)에 형성되는 외부접속수단인 경우, 본 실시예는, 제2 전해도금층의 적어도 일부를 노출하는 개구가 형성되고 제2 전해도금층(500) 및 절연층(100) 상에 적층되는 솔더레지스트층을 더 포함할 수 있다.
(제2 실시예)
도 2는 본 발명의 제2 실시예에 따른 인쇄회로기판을 나타내는 도면이다.
도 1 및 도 2를 참고하면, 본 실시예에 따른 인쇄회로기판(2000)의 경우 본 발명의 제1 실시예와 비교하여 비아홀(200), 무전해도금층(300) 및 제2 전해도금층(500)이 상이하므로, 이하에서는 이를 중심으로 설명한다. 이하의 설명을 제외하고, 제1 실시예의 설명이 그대로 또는 용이하게 변형되어 본 실시예에 적용될 수 있다.
비아홀(200)은, 절연층(100)의 일면 및 타면에 이르도록 절연층(100)을 관통한다.
본 실시예에 적용되는 비아홀(200)은 미케니컬 드릴링을 통해 형성될 수 있다. 또는, 절연층(100)의 일면 및 타면에 각각 레이저 드릴링을 수행함으로써 형성될 수 있다. 후자의 경우, 도 2에 도시된 것과 달리 비아홀(200)의 종단면의 형상은 절연층(100)의 일면 및 타면 각각에서부터 절연층(100)의 두께방향 중심을 향하는 방향으로 횡단면적이 감소하는 형태로 형성될 수 있다.
본 실시예에 적용되는 무전해도금층(300)의 연장부(320)는 절연층(100)의 일면 및 타면에 모두 형성된다. 절연층(100)의 일면에 형성된 연장부(320), 내벽부(310) 및 절연층(100)의 타면에 형성된 연장부(320)는 단일의 무전해도금 공정을 통해 형성되므로 서로 일체로 형성되어 상호 간에 경계가 형성되지 않는다.
본 실시예에 적용되는 제2 전해도금층(500)은, 절연층(100)의 일면 및 타면 측에 모두 형성된다. 절연층(100)의 일면 측에 형성된 제2 전해도금층(500)과 절연층(100)의 타면 측에 형성된 제2 전해도금층(500)은, 동일한 전해도금액 및/또는 동일한 도금 조건으로 형성될 수 있다. 또는, 절연층(100)의 일면 측에 형성된 제2 전해도금층(500)과 절연층(100)의 타면 측에 형성된 제2 전해도금층(500)은, 서로 상이한 전해도금액 및/또는 서로 상이한 도금 조건으로 형성될 수 있다.
(제3 실시예)
도 3은 본 발명의 제3 실시예에 따른 인쇄회로기판을 나타내는 도면이다.
도 1 및 도 3을 참고하면, 본 실시예에 따른 인쇄회로기판(3000)의 경우 본 발명의 제1 실시예와 비교하여 비아홀(200) 및 무전해도금층(300)의 연장부(320)가 상이하고, 금속막(600)을 더 포함하므로, 이하에서는 이를 중심으로 설명한다. 이하의 설명을 제외하고, 제1 실시예의 설명이 그대로 또는 용이하게 변형되어 본 실시예에 적용될 수 있다.
금속막(600)은 절연층(100)의 일면 상에 형성된다. 금속막(600)은, 금속박(Metal foil)을 절연층(100)의 일면에 적층하여 형성될 수 있다. 금속박은 구리박(Copper foil)일 수 있으나, 이에 제한되는 것은 아니다. 즉, 금속박은 구리를 포함하는 합금박일 수도 있고, 구리 이외의 단일 금속으로 형성된 것일 수 있다.
금속막(600)은, 비아홀(200)에 제1 전해도금층(400)이 형성된 후 선택적으로 제거됨으로써 무전해도금층(300)과 함께 통상적인 도체패턴층을 형성하는 구성이다. 즉, 본 실시예에 따른 인쇄회로기판(3000)은, 서브트랙티브법(Subtractive Process)을 통해 도체패턴층을 형성한다.
금속막(600)을 선택적으로 제거함에 있어, 금속막(600)을 구성하는 금속의 종류에 따라 다양한 종류의 에칭액을 사용할 수 있다. 예로써, 금속막(600)이 구리로 형성된 경우 에칭액은 염화구리(CuCl2)를 이용할 수 있다.
비아홀(200)은 절연층(100)에 형성되어 금속막(600)을 관통하도록 연장된다. 따라서, 비아홀(200)의 내벽은 절연층(100)뿐만 아니라 금속막(600)에도 형성된다. 이로 인해, 본 실시예의 무전해도금층(300)의 내벽부(310)는 절연층(100)뿐만 아니라 금속막(600)에도 형성된다.
비아홀(200)은 레이저 드릴링 또는 미케니컬 드릴링을 통해 금속막(600)과 절연층(100)에 동시에 형성될 수 있다. 또는, 비아홀(200)은, 선택적으로 금속막(600)의 일부를 제거한 후 노출된 절연층(100)을 드릴링하여 형성될 수 있다. 또는 절연층(100)이 감광성 절연층인 경우, 비아홀(200)은 선택적으로 금속막(600)의 일부를 제거하고, 일부가 제거된 금속막(600)을 마스크로 하는 포토리쏘그래피 공정을 통해 형성될 수 있다.
무전해도금층(300)의 연장부(320)는 금속막(600)의 일면 상에 형성된다. 즉, 도 3을 기준으로 무전해도금층(300)의 연장부(320)는 금속막(600)의 상면에 형성된다.
서브트랙티브법으로 도체패턴층을 형성하는 통상적인 인쇄회로기판의 경우, 비아의 딤플을 방지하고자 과도금을 수행하고, 금속막의 일면 상에 형성된 과도금된 전해도금층을 제거하도록 연마를 수행한다. 이러한 연마 공정에서 금속막의 일면 상에 형성된 무전해도금층은 과도금된 전해도금층과 함께 제거된다.
하지만, 본원발명의 경우, 제1 전해도금층(400)이 무전해도금층(300)의 내벽부(310)에만 형성되고 연장부(320)에는 형성되지 않으므로 상술한 연마 공정을 생략할 수 있다.
(제4 실시예)
도 4는 본 발명의 제4 실시예에 따른 인쇄회로기판을 나타내는 도면이다.
도 3 및 도 4를 참고하면, 본 실시예에 따른 인쇄회로기판(4000)의 경우 본 발명의 제3 실시예와 비교하여 금속막(600), 비아홀(200) 및 무전해도금층(300)이 상이하므로, 이하에서는 이를 중심으로 설명한다. 이하의 설명을 제외하고, 제3 실시예의 설명이 그대로 또는 용이하게 변형되어 본 실시예에 적용될 수 있다.
금속막(600)은, 절연층(100)의 일면 및 타면에 각각 형성된다. 이하에서는 설명의 편의를 위해, 도 4를 기준으로 절연층(100)의 상부에 형성된 금속막(600)을 제1 금속막이라고 하고, 절연층(100)의 하부에 형성된 금속막(600)을 제2 금속막이라고 지칭한다.
비아홀(200)은, 제1 금속막(600)의 상면과 제2 금속막(600)의 하면에 이르도록 제1 금속막(600), 절연층(100) 및 제2 금속막(600)을 관통하여 형성된다. 본 실시예에 적용되는 비아홀(200)은 미케니컬 드릴링을 통해 형성될 수 있다. 또는, 제1 금속막(600)의 상면 및 제2 금속막(600)의 하면 각각에 레이저 드릴링을 수행함으로써 형성될 수 있다. 후자의 경우, 도 4에 도시된 것과 달리 비아홀(200)의 종단면의 형상은 제1 금속막(600)의 상면 및 제2 금속막(600)의 하면 각각에서부터 절연층(100)의 두께방향 중심을 향하는 방향으로 횡단면적이 감소하는 형태로 형성될 수 있다.
본 실시예에 적용되는 무전해도금층(300)의 연장부(320)는 금속막(600)의 일면 상에 각각 형성된다. 즉, 본 실시예에 적용되는 연장부(320)는 제1 금속막(600)의 상면 및 제2 금속막(600)의 하면에 각각 형성된다. 제1 금속막(600)의 상면에 형성된 연장부(320), 내벽부(310) 및 제2 금속막(600)의 하면에 형성된 연장부(320)는 단일의 무전해도금 공정을 통해 형성되므로 서로 일체로 형성되어 상호 간에 경계가 형성되지 않는다.
(제5 실시예)
도 5는 본 발명의 제5 실시예에 따른 인쇄회로기판을 나타내는 도면이다.
도 1 및 도 5를 참고하면, 본 실시예에 따른 인쇄회로기판(5000)의 경우 본 발명의 제1 실시예와 비교하여 비아홀(200) 및 무전해도금층(300)의 연장부(320)가 상이하고, 금속막(600)을 더 포함하므로, 이하에서는 이를 중심으로 설명한다. 이하의 설명을 제외하고, 제1 실시예의 설명이 그대로 또는 용이하게 변형되어 본 실시예에 적용될 수 있다.
본 실시예의 금속막(600)은, 무전해도금층(300)과 함께 제2 전해도금층(500)을 전해도금으로 형성하기 위한 급전층으로 이용된다. 즉, 본 실시예에 따른 인쇄회로기판(5000)은 MSAP(Modified Semi-Additive Process)로 형성된다. 이러한 점에서 본 실시예에 적용되는 금속막(600)은 본 발명의 제3 및 제4 실시예에 적용되는 금속막(600)과 기능이 상이하다.
비아홀(200)은 절연층(100)에 형성되어 금속막(600)을 관통하도록 연장된다. 따라서, 비아홀(200)의 내벽은 절연층(100)뿐만 아니라 금속막(600)에도 형성된다. 이로 인해, 본 실시예의 무전해도금층(300)의 내벽부(310)는 절연층(100)뿐만 아니라 금속막(600)에도 형성된다.
비아홀(200)은 레이저 드릴링 또는 미케니컬 드릴링을 통해 금속막(600)과 절연층(100)에 동시에 형성될 수 있다. 또는, 비아홀(200)은 선택적으로 금속막(600)의 일부를 제거한 후 노출된 절연층(100)을 드릴링하여 형성될 수 있다. 또는 절연층(100)이 감광성 절연층인 경우, 비아홀(200)은 선택적으로 금속막(600)의 일부를 제거하고, 일부가 제거된 금속막(600)을 마스크로 하는 포토리쏘그래피 공정으로 형성될 수 있다.
무전해도금층(300)의 연장부(320)는 금속막(600)의 일면 상에 형성된다. 즉, 도 5를 기준으로 무전해도금층(300)의 연장부(320)는 금속막(600)의 상면에 형성된다.
(제6 실시예)
도 6은 본 발명의 제6 실시예에 따른 인쇄회로기판을 나타내는 도면이다.
도 5 및 도 6을 참고하면, 본 실시예에 따른 인쇄회로기판(6000)의 경우 본 발명의 제5 실시예와 비교하여 금속막(600), 비아홀(200) 및 무전해도금층(300)이 상이하므로, 이하에서는 이를 중심으로 설명한다. 이하의 설명을 제외하고, 제5 실시예의 설명이 그대로 또는 용이하게 변형되어 본 실시예에 적용될 수 있다.
금속막(600)은, 절연층(100)의 일면 및 타면에 각각 형성된다. 이하에서는 설명의 편의를 위해, 도 6을 기준으로 절연층(100)의 상부에 형성된 금속막(600)을 제1 금속막이라고 하고, 절연층(100)의 하부에 형성된 금속막(600)을 제2 금속막이라고 지칭한다.
비아홀(200)은, 제1 금속막(600)의 상면과 제2 금속막(600)의 하면에 이르도록 제1 금속막(600), 절연층(100) 및 제2 금속막(600)을 관통한다. 본 실시예에 적용되는 비아홀(200)은 미케니컬 드릴링을 통해 형성될 수 있다. 또는, 비아홀은, 제1 금속막(600)의 상면 및 제2 금속막(600)의 하면 각각에 레이저 드릴링을 수행함으로써 형성될 수 있다. 후자의 경우, 도 6에 도시된 것과 달리 비아홀(200)의 종단면의 형상은 제1 금속막(600)의 상면 및 제2 금속막(600)의 하면 각각에서부터 절연층(100)의 두께방향 중심을 향하는 방향으로 횡단면적이 감소하는 형태로 형성될 수 있다.
본 실시예에 적용되는 무전해도금층(300)의 연장부(320)는 금속막(600)의 일면 상에 각각 형성된다. 즉, 본 실시예에 적용되는 연장부(320)는 제1 금속막(600)의 상면 및 제2 금속막(600)의 하면에 각각 형성된다. 제1 금속막(600)의 상면에 형성된 연장부(320), 내벽부(310) 및 제2 금속막(600)의 하면에 형성된 연장부(320)는 단일의 무전해도금 공정을 통해 형성되므로 서로 일체로 형성되어 상호 간에 경계가 형성되지 않는다.
인쇄회로기판의 제조방법
(제1 실시예)
도 7 내지 도 15는 본 발명의 제1 실시예에 따른 인쇄회로기판의 제조방법을 설명하기 위해 제조 공정을 순차적으로 나타내는 도면이다.
도 7을 참조하면, 하부 절연층(800)의 일면에 하부 도체패턴층(700)을 형성한다.
하부 도체패턴층(700)은, 서브트랙티브법(subtractive process), 애더티브법(additive process), 세미애더티브법(semi-additive process) 또는 MSAP(Modified Semi-Additive Process) 중 어느 하나의 방법으로 하부 절연층(800)에 형성될 수 있다.
예시적으로, 서브트랙티브법에 의해 형성된 하부 도체패턴층(700)은, 하부 절연층(800)에 금속박을 형성하고, 금속박을 선택적으로 제거함으로써 하부 절연층(800)에 형성될 수 있다. 이 때, 금속박을 선택적으로 제거함에 있어 금속박에 에칭레지스트 패턴이 형성될 수 있고, 에칭에 의해 금속박이 제거될 수 있다.
다음으로, 도 8을 참고하면, 하부 도체패턴층(700)을 커버하도록 하부 도체패턴층(700) 및 하부 절연층(800)에 절연층(100)을 적층한다.
절연층(100)은 PPG(Prepreg) 또는 빌드업 필름을 라미네이션하여 형성될 수 있다.
다음으로, 도 9를 참고하면, 하부 도체패턴층(700)의 일부를 노출하도록 절연층(100)에 비아홀(200)을 형성한다.
비아홀(200)은 레이저 드릴링에 의해 절연층(100)에 형성될 수 있다. 한편, 레이저의 경우 심도가 깊어질수록 도달하는 에너지가 감소하므로 비아홀(200)의 종단면은 도 9에서와 같이 하부로 갈수록 횡단면적이 감소하는 형태로 형성될 수 있다. 다만, 비아홀(200)의 종단면은 비아홀 형성방법이 변경됨에 따라 도 1의 도시와 다른 형상으로 형성될 수도 있다.
절연층(100)이 감광성 절연층인 경우, 비아홀(200)은 포토리쏘그래피 공정을 통해 형성될 수 있다.
다음으로, 도 10을 참고하면, 비아홀(200)의 내벽을 포함하는 절연층(100)의 표면에 무전해도금층(300)을 형성한다.
무전해도금층(300)은, 무전해도금액에 함유된 금속 이온의 치환 반응 및/또는 석출 반응을 통해 절연층(100)의 표면에 형성될 수 있다.
다음으로, 도 11을 참고하면, 비아홀(200)을 제외한 무전해도금층(300)의 전면에 제1 도금레지스트(910)를 형성한다.
제1 도금레지스트(910)는, 드라이필름과 같은 도금레지스트 형성용 부자재를 무전해도금층(300)의 전면에 적층한 후 포토리쏘그래피 공정을 통해 드라이필름 중 비아홀(200)에 대응되는 영역만 제거하여 형성될 수 있다.
다음으로, 도 12를 참고하면, 제1 전해도금액을 이용해 비아홀(200)에 제1 전해도금층(400)을 형성한다.
제1 전해도금층(400)은, 무전해도금층(300)을 급전층으로 하여 전해도금을 통해 형성될 수 있다. 이 때, 전류 밀도 및/또는 도금 시간 등의 도금 조건을 조절하여 제1 전해도금층(400)의 상면이 절연층(100)의 일면에 형성된 무전해도금층(300)의 상면과 동일한 평면에 위치하도록 제어할 수 있다.
한편, 이상의 설명에서는 제1 도금레지스트(910)를 형성한 후 비아홀(200)에 제1 전해도금층(400)을 형성하는 것을 설명하였으나, 특정 조성의 제1 전해도금액을 이용할 경우 제1 도금레지스트(910)를 이용하지 않고도 비아홀(200)에만 충전되는 제1 전해도금층(400)을 형성할 수 있다. 이러한 특정 조성의 제1 전해도금액은, 전해도금액에 포함되는 레벨러 등의 함량 및 종류 등을 변경함으로써 구현할 수 있다.
다음으로, 도 13을 참고하면, 제1 도금레지스트(910)를 제거하고 제2 도금레지스트(920)를 형성한다.
제2 도금레지스트(920)는, 드라이필름과 같은 도금레지스트 형성용 부자재를 무전해도금층(300) 및 제1 전해도금층(400)에 적층한 후 포토리쏘그래피 공정을 통해 드라이필름 중 일부 영역만 제거하여 형성될 수 있다.
다음으로, 도 14를 참고하면, 제2 전해도금액을 이용해 제2 전해도금층(500)을 형성한다.
제2 전해도금액은 제1 전해도금층 형성을 위한 제1 전해도금액과 동일한 조성일 수 있다. 또는, 제2 전해도금액은 제1 전해도금액과 서로 다른 조성일 수 있다. 후자의 경우, 제1 전해도금액은 비아필 특성이 우수한 것일 수 있고, 제2 전해도금액은 평탄성이 우수한 것일 수 있다.
다음으로 도 15를 참고하면, 제2 도금레지스트(920)를 제거하고 무전해도금층(300) 중 제2 전해도금층(500)이 형성되지 않은 부분을 제거한다.
무전해도금층(300) 중 제2 전해도금층(500)이 형성되지 않은 부분은, 플래쉬 에칭 등을 통해 제거될 수 있다.
이렇게 함으로써, 본 발명의 제1 실시예에 따른 인쇄회로기판(1000)을 제조할 수 있다.
한편, 본 실시예에 따른 인쇄회로기판의 제조방법은 도 15에 도시된 단계 이후에 상부 절연층 또는 솔더레지스트층을 형성하는 단계를 더 포함할 수 있다.
이상, 본 발명의 일 실시예에 대하여 설명하였으나, 해당 기술 분야에서 통상의 지식을 가진 자라면 특허청구범위에 기재된 본 발명의 사상으로부터 벗어나지 않는 범위 내에서, 구성 요소의 부가, 변경 또는 삭제 등에 의해 본 발명을 다양하게 수정 및 변경시킬 수 있을 것이며, 이 또한 본 발명의 권리범위 내에 포함된다고 할 것이다.
100: 절연층
200: 비아홀
300: 무전해도금층
310: 내벽부
320: 연장부
400: 제1 전해도금층
500: 제2 전해도금층
510: 중심부, 제1 부분
520: 주변부, 제2 부분
600: 금속막
700: 하부 도체패턴층
800: 하부 절연층
910: 제1 도금레지스트
920: 제2 도금레지스트
1000, 2000, 3000, 4000, 5000, 6000: 인쇄회로기판

Claims (13)

  1. 절연층;
    상기 절연층에 형성된 비아홀;
    상기 비아홀의 내벽에 형성되어 상기 절연층의 일면 상으로 연장된 무전해도금층; 및
    상기 비아홀에만 형성되는 제1 전해도금층;
    을 포함하는, 인쇄회로기판.
  2. 제1항에 있어서,
    상기 무전해도금층의 연장된 부분은 상기 무전해도금층의 상기 비아홀의 내벽에 형성된 부분과 일체로 형성되는, 인쇄회로기판.
  3. 제1항에 있어서,
    상기 무전해도금층의 연장된 부분과 상기 절연층의 일면 사이에 배치되고, 상기 비아홀을 노출하는 개구부가 형성된 동박;
    을 더 포함하고,
    상기 무전해도금층은,
    상기 비아홀의 내벽, 상기 개구부의 내벽 및 상기 동박의 일면 상에 연속적으로 일체로 형성되는, 인쇄회로기판.
  4. 제3항에 있어서,
    상기 동박은 상기 절연층의 양면에 각각 형성되는, 인쇄회로기판.
  5. 제1항 또는 제3항에 있어서,
    상기 제1 전해도금층의 상면은,
    상기 무전해도금층의 연장된 부분의 상면과 동일한 평면 상에 위치하는, 인쇄회로기판.
  6. 제1항 또는 제3항에 있어서,
    상기 제1 전해도금층 상에 형성된 제1 부분 및, 상기 제1 부분과 일체로 형성되고 상기 무전해도금층의 연장된 부분 상에 형성되는 제2 부분을 포함하는 제2 전해도금층;
    을 더 포함하는, 인쇄회로기판.
  7. 제6항에 있어서,
    상기 제1 부분과 상기 제2 부분의 두께는 서로 동일한, 인쇄회로기판.
  8. 제6항에 있어서,
    상기 제1 부분의 상면은 상기 제2 부분의 상면과 동일한 평면 상에 위치하는, 인쇄회로기판.
  9. 제1항에 있어서,
    상기 무전해도금층과 상기 제1 전해도금층 각각은 구리(Cu)를 포함하는, 인쇄회로기판.
  10. 절연층에 형성된 비아홀;
    상기 절연층의 일면에 형성되고, 상기 비아홀에 대응되는 중심부 및 상기 중심부로부터 연장된 주변부를 포함하는 도체패턴층;
    상기 비아홀의 내벽에 형성된 내벽부 및, 상기 내벽부와 일체로 형성되고 상기 주변부에 대응되도록 상기 주변부로 연장된 연장부를 포함하는 무전해도금층; 및
    상기 무전해도금층의 상기 내벽부에만 형성되어 상기 비아홀을 충전하는 제1 전해도금층;
    을 포함하는 인쇄회로기판
  11. 제10항에 있어서,
    상기 연장부는 상기 절연층의 일면과 접촉하고,
    상기 도체패턴층은,
    상기 연장부와 상기 제1 전해도금층 상에 형성되는, 인쇄회로기판.
  12. 제10항에 있어서,
    상기 도체패턴층은 상기 절연층의 일면과 접촉하고,
    상기 비아홀은 상기 절연층에 형성되어 상기 도체패턴층의 상기 중심부를 관통하도록 연장 형성되고,
    상기 연장부는 상기 도체패턴층의 상기 주변부 상에 형성되는, 인쇄회로기판.
  13. 제12항에 있어서,
    상기 연장부와 상기 제1 전해도금층 상에 형성되는 제2 전해도금층을 더 포함하는, 인쇄회로기판.
KR1020170094983A 2017-07-26 2017-07-26 인쇄회로기판 KR102421980B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020170094983A KR102421980B1 (ko) 2017-07-26 2017-07-26 인쇄회로기판
CN201711240876.3A CN109310007A (zh) 2017-07-26 2017-11-30 印刷电路板
JP2017232437A JP7148052B2 (ja) 2017-07-26 2017-12-04 プリント回路基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020170094983A KR102421980B1 (ko) 2017-07-26 2017-07-26 인쇄회로기판

Publications (2)

Publication Number Publication Date
KR20190012075A true KR20190012075A (ko) 2019-02-08
KR102421980B1 KR102421980B1 (ko) 2022-07-18

Family

ID=65205264

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020170094983A KR102421980B1 (ko) 2017-07-26 2017-07-26 인쇄회로기판

Country Status (3)

Country Link
JP (1) JP7148052B2 (ko)
KR (1) KR102421980B1 (ko)
CN (1) CN109310007A (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2021149979A1 (ko) * 2020-01-22 2021-07-29 엘지이노텍 주식회사 회로기판
WO2022164279A1 (ko) * 2021-02-01 2022-08-04 엘지이노텍 주식회사 반도체 패키지

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111225496B (zh) * 2020-01-10 2023-03-10 东莞市五株电子科技有限公司 一种金属半包边结构制作工艺

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20050029042A (ko) 2003-09-19 2005-03-24 주식회사 복스오라테크놀로지코리아 고주파 동축 스위치
US20100044237A1 (en) * 2008-08-19 2010-02-25 Foxconn Advanced Technology Inc. Method for manufacturing printed circuit boards
KR20100109699A (ko) * 2009-04-01 2010-10-11 삼성전기주식회사 인쇄회로기판의 제조방법
US20150101857A1 (en) * 2013-10-14 2015-04-16 Samsung Electro-Mechanics Co., Ltd. Printed circuit board and method for manufacturing the same

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08204113A (ja) * 1995-01-24 1996-08-09 Toshiba Corp 半導体装置およびその製造方法
JPH1075038A (ja) * 1996-06-28 1998-03-17 Ngk Spark Plug Co Ltd 配線基板とその製造方法
JP2004342750A (ja) * 2003-05-14 2004-12-02 Toshiba Corp 電子デバイスの製造方法
JP4148477B2 (ja) * 2005-07-21 2008-09-10 Tdk株式会社 多層配線基板の製造に供せられるシート、及び該シートの製造に用いられるめっき方法及びめっき装置
KR20100037391A (ko) * 2008-10-01 2010-04-09 삼성테크윈 주식회사 인쇄회로기판의 제조 방법 및 그 방법으로 제조된 인쇄회로기판
KR101110361B1 (ko) * 2009-12-10 2012-04-05 엘지이노텍 주식회사 인쇄회로기판 및 그 제조방법
JP6406598B2 (ja) * 2014-07-24 2018-10-17 学校法人福岡大学 プリント配線板及びその製造方法
JP5997741B2 (ja) * 2014-09-17 2016-09-28 上村工業株式会社 配線基板の製造方法およびその方法により製造された配線基板

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20050029042A (ko) 2003-09-19 2005-03-24 주식회사 복스오라테크놀로지코리아 고주파 동축 스위치
US20100044237A1 (en) * 2008-08-19 2010-02-25 Foxconn Advanced Technology Inc. Method for manufacturing printed circuit boards
KR20100109699A (ko) * 2009-04-01 2010-10-11 삼성전기주식회사 인쇄회로기판의 제조방법
US20150101857A1 (en) * 2013-10-14 2015-04-16 Samsung Electro-Mechanics Co., Ltd. Printed circuit board and method for manufacturing the same

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2021149979A1 (ko) * 2020-01-22 2021-07-29 엘지이노텍 주식회사 회로기판
WO2022164279A1 (ko) * 2021-02-01 2022-08-04 엘지이노텍 주식회사 반도체 패키지

Also Published As

Publication number Publication date
KR102421980B1 (ko) 2022-07-18
JP2019029636A (ja) 2019-02-21
CN109310007A (zh) 2019-02-05
JP7148052B2 (ja) 2022-10-05

Similar Documents

Publication Publication Date Title
KR100990546B1 (ko) 비아 단부에 매립된 도금패턴을 갖는 인쇄회로기판 및 이의제조방법
EP1406477A1 (en) CORE SUBSTRATE, AND MULTILAYER CIRCUIT BOARD USING IT
KR101067091B1 (ko) 방열기판 및 그 제조방법
JP2009124098A (ja) 電気部材及びそれを用いた印刷回路基板の製造方法
KR102421980B1 (ko) 인쇄회로기판
KR20090099835A (ko) 다층 인쇄회로기판 및 그 제조방법
KR101382811B1 (ko) 인쇄회로기판 및 그의 제조 방법
JP2019102785A (ja) リジッドフレキシブルプリント回路基板及びリジッドフレキシブルプリント回路基板の製造方法
KR20140020114A (ko) 금속 방열기판 및 그 제조방법
KR20090099834A (ko) 다층 인쇄회로기판 및 그 제조방법
US20150257268A1 (en) Printed wiring board and method for manufacturing printed wiring board
US8362367B2 (en) Multilayer printed wiring board and method for manufacturing multilayer printed wiring board
JP7234049B2 (ja) プリント配線基板
JP4964322B2 (ja) 放熱基板およびその製造方法
CN105530768A (zh) 一种电路板的制作方法及电路板
KR20190012056A (ko) 리지드 플렉서블 인쇄회로기판 및 그 제조방법
KR101022903B1 (ko) 매립패턴을 갖는 인쇄회로기판 및 그 제조방법
CN105191512B (zh) 印刷电路板及其制造方法
KR101089923B1 (ko) 인쇄회로기판의 제조방법
JP2006339483A (ja) 配線基板の製造方法及び配線基板
WO2024024878A1 (ja) 配線基板およびそれを用いた実装構造体
JP2018037476A (ja) 印刷配線板の製造方法および印刷配線板
KR100916649B1 (ko) 인쇄회로기판의 제조방법
CN116406084A (zh) 散热型线路板的制备方法以及散热型线路板
KR20130089450A (ko) 패키지용 다층기판의 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
X091 Application refused [patent]
AMND Amendment
X701 Decision to grant (after re-examination)
GRNT Written decision to grant