KR20140020114A - 금속 방열기판 및 그 제조방법 - Google Patents

금속 방열기판 및 그 제조방법 Download PDF

Info

Publication number
KR20140020114A
KR20140020114A KR1020120086752A KR20120086752A KR20140020114A KR 20140020114 A KR20140020114 A KR 20140020114A KR 1020120086752 A KR1020120086752 A KR 1020120086752A KR 20120086752 A KR20120086752 A KR 20120086752A KR 20140020114 A KR20140020114 A KR 20140020114A
Authority
KR
South Korea
Prior art keywords
substrate
metal
hole
oxide film
forming
Prior art date
Application number
KR1020120086752A
Other languages
English (en)
Inventor
강준석
이광직
신상현
신혜숙
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020120086752A priority Critical patent/KR20140020114A/ko
Priority to US13/960,277 priority patent/US20140041906A1/en
Priority to CN201310342412.9A priority patent/CN103582289A/zh
Publication of KR20140020114A publication Critical patent/KR20140020114A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0201—Thermal arrangements, e.g. for cooling, heating or preventing overheating
    • H05K1/0203—Cooling of mounted components
    • H05K1/0204—Cooling of mounted components using means for thermal conduction connection in the thickness direction of the substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/05—Insulated conductive substrates, e.g. insulated metal substrate
    • H05K1/053—Insulated conductive substrates, e.g. insulated metal substrate the metal substrate being covered by an inorganic insulating layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0201—Thermal arrangements, e.g. for cooling, heating or preventing overheating
    • H05K1/0203—Cooling of mounted components
    • H05K1/0207—Cooling of mounted components using internal conductor planes parallel to the surface for thermal conduction, e.g. power planes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0091—Apparatus for coating printed circuits using liquid non-metallic coating compositions
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/44—Manufacturing insulated metal core circuits or other insulated electrically conductive core circuits
    • H05K3/445—Manufacturing insulated metal core circuits or other insulated electrically conductive core circuits having insulated holes or insulated via connections through the metal core
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y10T29/49165—Manufacturing circuit on or in base by forming conductive walled aperture in base

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Insulated Metal Substrates For Printed Circuits (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명은 금속 방열기판 및 그 제조방법에 관한 것이다. 본 발명의 하나의 실시예에 따라, 관통홀이 형성된 금속기판; 관통홀에 충전(充塡)되되 충전부위에 비아홀이 형성된 내열성 절연재; 관통홀이 형성된 내벽을 제외한 금속기판의 상하 표면에 아노다이징되어 형성된 금속산화막; 및 비아홀을 충전(充塡)하고 금속산화막 상에 걸쳐 형성된 도전층; 을 포함하여 이루어지는 금속 방열기판이 제안된다. 또한, 그 제조방법이 제안된다.

Description

금속 방열기판 및 그 제조방법{METAL HEAT-RADIATION SUBSTRATE AND MANUFACTURING METHOD THEREOF}
본 발명은 금속 방열기판 및 그 제조방법에 관한 것이다. 구체적으로는 크랙을 억제하고 열전도성이 개선된 금속 방열기판 및 그 제조방법에 관한 것이다.
일반적으로 인쇄회로기판 상에 IC 또는 전자 부품을 사용하여 전자 회로를 구성할 때 가장 문제가 되는 것 중의 하나가 열이 발생되는 부품의 열 방출에 관한 것이다. 전자 부품에 전류가 흐르면 필연적으로 저항 손실에 의해 열이 발생하게 된다. 이때 발열에 의한 온도 상승으로 인한 전자 부품의 오동작 및 파손의 문제가 생기고, 전자 제품의 신뢰성에 문제를 야기한다.
이러한 문제점을 해결하기 위하여 발생된 열을 방열시키기 위한 다양한 방열기판 구조가 제안되고 있다. 최근에는, 열 전달 특성이 우수한 금속 부재를 사용하여 금속코어 상면에 형성된 폴리머 절연층 또는 세라믹 절연층을 형성하고 절연층 상에 전기적 배선을 형성하고 있다. 예컨대, 금속코아에 1차 관통홀을 형성후 그 위에 아노다이징 양극산화 피막을 형성하여 관통홀 내부와 알루미늄 표면에 절연층을 형성하고, 양극 산화된 알루미늄에 프리프레그(PPG)를 접착하면서 양쪽 표면 및 관통홀을 채우면서 절연층을 형성한다. 이렇게 채워진 관통홀은 다시 비아를 위한 홀이 가공되며 그 위에 도금에 의한 도전층을 형성한 후 기판이 제작된다. 이때, 양극산화 피막 상에 형성된 절연층 상에 도전층이 형성되므로, 방열 효과를 높이기 위해서는 높은 열전도도를 갖는 절연층을 구비해야 한다. 이러한 금속 코어 PCB는 플라스틱 재료로 만들어진 통상적인 PCB에 비하여 열 방출 특성이 양호하지만, 비교적 높은 열 전도도를 갖는 고가의 폴리머 내지 세라믹을 사용함으로써 그 제조비용이 높은 문제가 있다.
또한, 알루미늄 기판에 관통홀을 먼저 형성한 다음에 아노다이징 처리를 하면 아노다이징면에서 부피 팽창이 발생하게 되는데 이로 인해서 관통홀과 표면이 만나는 지점에서 크랙이 빈번하게 발생되어 품질 신뢰성 문제가 발생된다. 한편, 아노다이징 후에 관통홀을 형성하게 되면 부서지기 쉬운 산화알루미늄(Al2O3) 막의 특성으로 인해 관통홀 형성과정에서 산화알루미늄(Al2O3) 막에 크랙이 발생되기 쉽다.
일본 공개특허공보 특개평10-12982 (1998년 1월 16일 공개) 대한민국 공개특허공보 10-2010-0125805 (2010년 12월 1일 공개)
전술한 문제를 해결하고자, 산화피막이 형성된 금속기판 표면에 직접 도전층을 형성시켜 열전도성을 개선하여 방열효율을 높이고, 또한, 아노다이징 공정 이전에 금속기판에 관통홀을 먼저 형성하면서도 관통홀에는 아노다이징이 되지 않도록 하여 크랙발생을 최대한 억제할 수 있는 개선된 방열기판을 제안한다.
전술한 문제를 해결하기 위하여, 본 발명의 제1 실시예에 따라, 금속기판에 관통홀을 형성하는 단계; 관통홀에 내열성 절연재를 충전(充塡)하는 단계; 내열성 절연재로 충전된 충전부위에 비아홀을 형성하는 단계; 비아홀이 형성된 기판을 아노다이징하여 금속표면에 금속산화막을 형성하는 단계; 및 비아홀을 도전성 물질로 충전(充塡)하고 금속산화막이 형성된 기판의 표면에 도전층을 형성하는 단계; 를 포함하여 이루어지는 금속 방열기판 제조방법이 제안된다.
이때, 하나의 예에 있어서, 도전층을 형성하는 단계는, 비아홀 충전 및 도전층 형성 이전에 비아홀 내부면 및 금속산화막이 형성된 기판의 표면에 시드층을 형성하는 단계를 더 포함할 수 있다.
또한, 이때, 시드층을 형성하는 단계는, 시드층 형성 이전에 금속산화막의 표면에 접착층을 형성하는 단계를 더 포함할 수 있다.
또한, 하나의 예에서, 기판의 표면에 형성된 도전층의 일부를 제거하여 회로패턴을 형성하는 단계를 더 포함할 수 있다.
또 하나의 예에 따르면, 금속산화막을 형성하는 단계에서는 관통홀에 충전된 내열성 절연재와 접촉하는 금속기판의 경계부위의 표면에서 금속산화막이 단면 상 곡면 구조로 형성될 수 있다.
또한, 하나의 예에 따르면, 금속기판은 알루미늄 또는 알루미늄 합금 기판일 수 있다.
다음으로, 전술한 문제를 해결하기 위하여, 본 발명의 제2 실시예에 따라, 금속기판에 관통홀을 형성하는 단계; 관통홀에 내열성 절연재를 충전(充塡)하는 단계; 관통홀에 내열성 절연재가 충전된 기판을 아노다이징하여 금속표면에 금속산화막을 형성하는 단계; 금속산화막이 형성된 기판의 내열성 절연재 충전부위에 비아홀을 형성하는 단계; 및 비아홀을 도전성 물질로 충전(充塡)하고 금속산화막이 형성된 기판의 표면에 도전층을 형성하는 단계; 를 포함하여 이루어지는 금속 방열기판 제조방법이 제안된다.
이때, 하나의 예에서, 도전층을 형성하는 단계는, 비아홀 충전 및 도전층 형성 이전에 비아홀 내부면 및 금속산화막이 형성된 기판의 표면에 시드층을 형성하는 단계를 더 포함할 수 있다.
또한, 이때, 시드층을 형성하는 단계는, 시드층 형성 이전에 금속산화막의 표면에 접착층을 형성하는 단계를 더 포함할 수 있다.
또한, 하나의 예에 따르면, 기판의 표면에 형성된 도전층의 일부를 제거하여 회로패턴을 형성하는 단계를 더 포함할 수 있다.
또 하나의 예에서, 금속산화막을 형성하는 단계에서는 관통홀에 충전된 내열성 절연재와 접촉하는 금속기판의 경계부위의 표면에서 금속산화막이 단면 상 곡면 구조로 형성될 수 있다.
또한, 하나의 예에서, 금속기판은 알루미늄 또는 알루미늄 합금 기판일 수 있다.
다음으로, 전술한 문제를 해결하기 위하여, 본 발명의 제3 실시예에 따라, 관통홀이 형성된 금속기판; 관통홀에 충전(充塡)되되 충전부위에 비아홀이 형성된 내열성 절연재; 관통홀이 형성된 내벽을 제외한 금속기판의 상하 표면에 아노다이징되어 형성된 금속산화막; 및 비아홀을 충전(充塡)하고 금속산화막 상에 걸쳐 형성된 도전층; 을 포함하여 이루어지는 금속 방열기판이 제안된다.
이때, 하나의 예에서, 비아홀의 내부면, 내열성 절연재의 상하면 및 금속산화막의 표면에 형성되되 도전층의 하부에 형성된 시드층을 더 포함할 수 있다.
또한, 하나의 예에서, 금속산화막 상에 형성된 도전층은 회로패턴일 수 있다.
또 하나의 예에 따르면, 금속산화막은 관통홀에 충전된 내열성 절연재와 만나는 경계부위가 단면 상 곡면 구조로 형성될 수 있다.
또한, 하나의 예에 있어서, 금속기판은 알루미늄 또는 알루미늄 합금 기판일 수 있다.
본 발명의 실시예에 따라, 산화피막이 형성된 금속기판 표면에 직접 도전층을 형성시켜 열전도성을 개선하여 방열효율을 높일 수 있다.
또한, 아노다이징 공정 이전에 금속기판, 예컨대 알루미늄에 관통홀을 먼저 형성하면서도 관통홀에는 아노다이징이 되지 않도록 하여 크랙발생을 최대한 억제할 수 있다. 종래에 알루미늄 기판에 관통홀을 먼저 형성한 다음에 아노다이징 처리를 하면 알루미늄이 산소와 결합하여 산화알루미늄(Al2O3)이 형성되는 과정에서 부피 팽창이 발생하게 되고, 이로 인해 관통홀과 알루미늄 기판의 표면이 만나는 지점에서 수직과 수평 방향으로 발생되는 부피팽창으로 인해서 크랙이 빈번하게 발생된다. 그러나 본 발명의 실시예에서는 관통홀을 충전(充塡)한 다음에 아노다이징 처리를 수행하므로 관통홀에서는 양극산화가 일어나지 않기 때문에 크랙으로 인한 불량요소를 감소시킬 수 있다.
또한, 관통홀을 먼저 형성한 다음에 아노다이징 처리를 수행하므로 종래와 같이 아노다이징 처리된 양극산화층을 관통하여 관통홀을 형성할 때 발생될 수 있는 크랙 불량 발생 요소를 제거할 수 있다. 종래와 같이 아노다이징 후에 관통홀을 형성하게 되면, 아노다이징 처리에서 형성되는 부서지기 쉬운산화알루미늄(Al2O3) 막의 특성으로 인해 관통홀 형성과정에서 산화알루미늄(Al2O3) 막에 크랙이 발생되기 쉬우나, 본 발명의 실시예에서는 아노다이징 이전에 관통홀을 먼저 형성하므로 종래의 관통홀 형성과정에서 발생되던 크랙 불량을 사전에 방지할 수 있다.
본 발명의 다양한 실시예에 따라 직접적으로 언급되지 않은 다양한 효과들이 본 발명의 실시예들에 따른 다양한 구성들로부터 당해 기술분야에서 통상의 지식을 지닌 자에 의해 도출될 수 있음은 자명하다.
도 1a 내지 1f는 본 발명의 하나의 실시예에 따른 금속 방열기판 제조방법을 개략적으로 나타낸 도면이다.
도 2a 내지 2f는 본 발명의 또 하나의 실시예에 따른 금속 방열기판 제조방법을 개략적으로 나타낸 도면이다.
도 3은 본 발명의 또 하나의 실시예에 따른 금속 방열기판의 일부 구조를 개략적으로 나타낸 단면도이다.
도 4는 본 발명의 또 하나의 실시예에 따른 금속 방열기판을 개략적으로 나타낸 단면도이다.
전술한 과제를 달성하기 위한 본 발명의 실시예들이 첨부된 도면을 참조하여 설명될 것이다. 본 설명에 있어서, 동일부호는 동일한 구성을 의미하고, 당해 분야의 통상의 지식을 가진 자에게 본 발명의 이해를 도모하기 위하여 부차적인 설명은 생략될 수도 있다.
본 명세서에서 하나의 구성요소가 다른 구성요소와 연결, 결합 또는 배치 관계에서 '직접'이라는 한정이 없는 이상, '직접 연결, 결합 또는 배치'되는 형태뿐만 아니라 그들 사이에 또 다른 구성요소가 개재됨으로써 연결, 결합 또는 배치되는 형태로도 존재할 수 있다.
본 명세서에 비록 단수적 표현이 기재되어 있을지라도, 발명의 개념에 반하거나 명백히 다르거나 모순되게 해석되지 않는 이상 복수의 구성 전체를 대표하는 개념으로 사용될 수 있음에 유의하여야 한다. 본 명세서에서 '포함하는', '갖는', '구비하는', '포함하여 이루어지는' 등의 기재는 하나 또는 그 이상의 다른 구성요소 또는 그들의 조합의 존재 또는 부가 가능성이 있는 것으로 이해되어야 한다.
본 명세서에서 참조되는 도면들은 본 발명의 실시예를 설명하기 위한 예시로써, 모양, 크기, 두께 등은 기술적 특징의 효과적인 설명을 위해 과장되게 표현된 것일 수 있다.
우선, 본 발명의 하나의 실시예에 따른 금속 방열기판을 도면을 참조하여 구체적으로 살펴보고, 그 제조방법을 다음에서 살펴볼 것이다. 이때, 참조되는 도면에 기재되지 않은 도면부호는 동일한 구성을 나타내는 다른 도면에서의 도면부호일 수 있다.
도 1f는 본 발명의 하나의 실시예에 따른 금속 방열기판을 개략적으로 나타낸 도면이고, 도 3은 본 발명의 하나의 실시예에 따른 금속 방열기판의 일부 구조를 개략적으로 나타낸 단면도이고, 도 4는 본 발명의 또 하나의 실시예에 따른 금속 방열기판을 개략적으로 나타낸 단면도이다.
도 1f를 참조하여, 본 발명의 하나의 실시예에 따른 금속 방열기판을 살펴보면, 금속 방열기판은 금속기판(10), 내열성 절연재(20), 금속산화막(30) 및 도전층(50)을 포함하여 이루어진다. 또한, 하나의 예에서, 도 1f에 도시된 바와 같이 도전층(50) 하부에 시드층(40)이 더 구비될 수도 있다.
도 1f를 참조하면, 금속기판(10)에는 관통홀(10a)이 형성되어 있다. 이때, 하나의 예에서, 금속기판(10)은 열전달 특성이 우수하고 양극산화 가능한(anodizable) 알루미늄(Al) 및 그의 합금 재질로 이루어질 수 있다. 금속기판(10) 상의 관통홀(10a)은 기계적 드릴링, 레이저 등을 통해 형성될 수 있다.
다음으로, 도 1f에서, 내열성 절연재(20)는 금속기판(10)의 관통홀(10a)에 충전(充塡)되되, 충전부위에 비아홀(20a)이 형성되도록 충전된다. 아노다이징 공정 중에 발열반응으로 인해 100℃ 이상의 열이 발생되고 금속기판(10), 예컨대 알루미늄 기판의 상하면 간에 필요한 부분에만 통전하기 위해서는 관통홀(10a)의 절연성 확보가 필요하기 때문에 내열성 절연재(20)로 관통홀(10a)을 충전한다. 이때, 내열성 절연재(20)를 금속기판(10)의 관통홀(10a)에 충전(充塡, plugging 또는 filling)시키고, 다음에 충전부위를 레이저 가공, 화학적 가공 등을 통해 관통 비아홀(20a)을 형성한다. 예컨대, 내열성 절연재(20)로 예컨대 프리프레그(prepreg) 잉크를 사용할 수 있다. 또는, 금속기판(10)의 관통홀(10a) 내벽, 즉 관통홀(10a)과 금속기판(10), 예컨대 알루미늄 기판의 경계 부분에만 내열성 절연재(20)로 도포하고 관통홀(10a)의 중심부는 비워지도록 하여 비아홀(20a)을 형성할 수도 있다.
또한, 도1f에서, 금속산화막(30)은 관통홀(10a)이 형성된 내벽을 제외한 금속기판(10)의 상하 표면에 형성된다. 즉, 금속산화막(30)은 금속기판(10)의 상하 표면에 형성되나, 관통홀(10a)의 내벽에는 형성되지 않는다. 이때, 금속산화막(30)은 금속기판(10)이 아노다이징되어 형성된다. 예컨대, 금속기판(10)의 관통홀(10a)의 내벽을 내열성 절연재(20)로 코팅 또는 충전(充塡)한 후 아노다이징 처리를 수행함으로써 관통홀(10a) 내벽에 금속산화막(30)이 형성되지 않도록 할 수 있다. 금속산화막(30)은 예컨대 알루미늄 기판이 양극 산화된 산화알루미늄(Al2O3) 막일 수 있다.
이때, 도 3을 참조하여 구체적으로 살펴보면, 금속기판(10)의 관통홀(10a)에 충전된 내열성 절연재(20)와 만나는 금속산화막(30)의 경계부위는 단면 상 곡면 구조로 형성될 수 있다. 이에 따라, 금속산화막(30)이 관통홀(10a)과 만나는 경계에서 크랙불량 발생을 억제할 수 있다.
내열성 절연재(20)와의 경계부위에서 금속산화막(30)이 곡면 구조로 형성되어 도전층 형성 공정에서 접착층(도시되지 않음) 및/또는 도전층 시드층(40)을 스퍼터링(Sputtering) 또는 증착(Evaporation) 공정으로 형성할 경우에 곡면이 아닌 수직인 경우에 비해서 충분한 막두께를 확보할 수 있다.
또한, 종래와 같이, 금속기판(10), 예컨대, 알루미늄 기판에 관통홀(10a)을 먼저 형성한 다음에 아노다이징 처리를 하면 알루미늄이 산소와 결합하여 산화알루미늄(Al2O3)이 되는 과정에서 부피 팽창이 발생하게 되고, 이로 인해 관통홀(10a)과 알루미늄 기판의 표면이 만나는 지점에서 수직과 수평 방향으로 발생되는 부피팽창으로 인하여 크랙이 빈번하게 발생된다. 그러나, 본 발명의 실시예에서는 관통홀(10a)을 충전한 다음에 아노다이징 처리하므로 관통홀(10a)에서는 양극산화가 일어나지 않기 때문에 크랙으로 인한 불량요소를 감소시킬 수 있다.
다음으로, 도 1f에서, 도전층(50)은 내열성 절연재(20)의 비아홀(20a)에 충전(充塡)되고 금속산화막(30) 상에 걸쳐 형성된다. 예컨대, 도전층(50)은 도금 공정을 통해 형성될 수 있으며, 또한, 비아홀(20a)은 도전성 물질을 충전(filling)함으로써 형성될 수 있다. 예컨대, 도전층(50)의 재료로, Cu, Au, Ag, Sn 등이 사용될 수 있고, 예컨대 하나의 예에서, 구리(Cu)가 사용될 수 있다. 비아홀(20a)을 예컨대, 구리로 채움으로써 전기전도성과 열전도성이 좋아진다. 또한, 비아홀(20a)을 도전성 물질, 예컨대 구리로 채움으로써 전도성 플러깅 공정을 제거할 수 있으므로 공정을 단순화할 수 있다. 즉, 비아홀(20a)을 도전성 물질로 채우고 표면의 도전층(50) 형성 공정을 별도로 진행할 수 있지만, 표면의 도전층(50) 형성을 위한 도금 공정 시 비아홀(20a)도 동시에 도금을 진행하면 한 번에 비아홀(20a) 충전과 도전층(50) 형성 공정을 진행할 수 있다.
또한, 도 1f를 참조하여 또 하나의 예를 살펴보면, 금속 방열 기판은 도전층(50)의 하부에 시드층(40)을 더 포함할 수 있다. 이때, 시드층(40)은 도전층(50)의 하부에 형성되되, 비아홀(20a)의 내부면, 내열성 절연재(20)의 상하면 및 금속산화막(30)의 표면에 형성된다. 예컨대, Cu 도전층(50)을 형성하는 경우 시드층(40)의 재료로 구리(Cu)가 사용될 수 있다. 도전층(50) 전해도금을 하기 위해서는 무전해 도금, 스퍼터링(Sputtering) 또는 증착(Evaporation) 등의 방법으로 시드층(Seed Layer)(40) 형성이 필요하다. 예컨대, Cu 전해도금에는 Cu 시드층이 필요하다.
또한, 도시되지 않았으나, 하나의 예에서, 시드층(40)과 금속산화막(30) 사이에 접착력을 높이기 위해 금속산화막(30)의 표면에 접착층이 더 포함될 수 있다. 예컨대, 스퍼터링 또는 증착(Evaporation) 방법으로 시드층(40)을 형성할 경우에는 시드층(40)과 하지층(금속산화막)(30), 예컨대 산화알루미늄(Al2O3)과의 접착력을 좋게 하기 위해서 접착층(Adhesion Layer)(도시되지 않음)으로 Ti, TiW, Ni 또는 Cr 등의 물질을 얇게 코팅한 다음에 진공을 유지한 상태에서 시드층(40)을 스퍼터링 또는 증착 방법으로 형성할 수 있다.
또한, 도 4를 참조하여, 또 하나의 예를 살펴보면, 금속 방열기판에서, 금속산화막(30) 상에 형성된 도전층(50)은 회로패턴(50b)일 수 있다. 예컨대, 금속산화막(30) 상에 형성된 도전층(50)의 일부 영역이 제거되어 회로패턴(50b)이 형성될 수 있다. 도전층(50)의 일부 영역이 제거되면, 비아홀(20a)에 충전된 도전층(50)은 충전 비아홀(50a)로 남게 된다.
다음으로, 본 발명의 다른 하나의 실시예에 따른 금속 방열기판 제조방법을 도면을 참조하여 구체적으로 살펴본다. 금속 방열기판 제조방법의 제1 및 제2 실시예 중 제1 실시예를 먼저 살펴보고, 다음에서 제2 실시예를 살펴보기로 한다. 이때, 전술한 실시예에 따른 금속 방열기판 및 도 3 내지 4가 참조될 수 있고, 그에 따라 중복되는 설명들은 생략될 수도 있다.
도 1a 내지 1f는 본 발명의 하나의 실시예에 따른 금속 방열기판 제조방법을 개략적으로 나타낸 도면이다. 구체적으로, 도 1a는 관통홀(10a)이 형성된 금속기판(10)을 도시하고, 도 1b는 관통홀(10a)에 내열성 절연재(20)가 충전(充塡)된 금속기판(10)을 도시하고, 도 1c는 충전부위에 비아홀(20a)이 형성된 기판을 도시하고, 도 1d는 비아홀(20a)이 형성된 기판의 금속표면에 금속산화막(30)이 형성된 것을 도시하고, 도 1e는 금속산화막(30)이 형성된 기판에 시드층(40)이 형성된 것을 도시하고, 도 1f는 시드층(40) 상에 도전층(50)이 형성된 금속 방열기판을 도시하고 있다.
도 1a, 1b, 1c, 1d 및 1f를 참조하면, 제1 실시예에 따른 금속 방열기판 제조방법은 관통홀 형성단계(도 1a 참조), 절연재 충전(充塡)단계(도 1b 참조), 비아홀 형성단계(도 1c 참조), 금속산화막 형성단계(도 1d 참조), 도전층 형성단계(도 1f 참조)를 포함하여 이루어질 수 있다. 이때, 도 1f에서, 시드층(40) 상에 도전층(50)이 형성되는 것이 도시되었으나, 실시예에 따라, 시드층(40)이 없이 도전층(50)이 형성될 수 있고, 또는 도 1f에 도시된 바와 같이 시드층(40) 상에 도전층(50)이 형성될 수 있다.
먼저, 도 1a를 참조하면, 관통홀 형성단계에서는 금속기판(10)에 관통홀(10a)이 형성된다. 예컨대, 금속기판(10)을 드릴링하여, 관통홀(10a)이 형성될 수 있다. 이때, 드릴링은 CNC 드릴을 이용한 기계적 드릴링이나, 야그(Yag) 레이저, CO2 레이저 등을 이용한 레이저 드릴링, 또는 에칭 등의 화학적 드릴링 등일 수 있다. 이때, 하나의 예에서, 금속기판(10)은 열전달 특성이 우수하고 양극산화 가능한 알루미늄(Al) 및 그의 합금 재질로 이루어질 수 있다.
예컨대, 알루미늄 기판에 관통홀(10a)을 형성하는 경우를 살펴본다. 알루미늄 기판 표면에 유기물 등의 오염물을 세정하여 알루미늄 원판을 준비한다. 알루미늄 원판의 모양은 정사각형이나, 기타 가공된 알루미늄원판에 따라 직사각형 또는 원형 등의 다양한 모양이 될 수 있다. 예컨대, 알루미늄 원판의 두께는 공정 및 공정 진행 후 제품의 신뢰성을 고려하여 일반적으로 대략 0.1mm 이상을 사용할 수 있으나, 이에 한정되지 않는다. 기판의 크기는 생산라인의 공정능력 및 패키지의 구성밀도에 따라 변경할 수 있다. 준비된 알루미늄 기판의 필요한 부분에 천공하여 관통홀(10a)을 형성한다.
다음, 도 1b를 참조하면, 절연재 충전단계에서는 금속기판(10)의 관통홀(10a)에 내열성 절연재(20)가 충전(充塡)된다. 관통홀(10a)에 내열성 절연 플러깅(Plugging) 잉크를 충전(充塡, filling)한다. 예컨대, 프리프레그(prepreg) 잉크를 사용할 수 있다.
다음, 도 1c를 참조하면, 비아홀 형성단계에서는 내열성 절연재(20)로 충전된 충전부위에 비아홀(20a)이 형성된다. 이때, 비아홀(20a)은 야그(Yag) 레이저, CO2 레이저 등을 이용한 레이저 가공이나 화학적 가공, 또는 CNC 드릴을 이용한 기계적 드릴링 등을 통해 천공하여 형성될 수 있다. 본 실시예에서는 도 1c에서 내열성 절연재(20)로 충전된 충전부위에 아노다이징 처리 공정(도 1d 참조) 전에 비아홀(20a)을 가공하고 있으나, 다른 금속 방열기판 제조방법에서는 도 2d에 도시된 바와 같이 아노다이징 처리 공정(도 2c 참조) 후 비아홀(20a)이 형성될 수 있다.
다음으로, 도 1d를 참조하면, 금속산화막 형성단계에서는 비아홀(20a)이 형성된 기판을 아노다이징 처리하여 금속표면에 금속산화막(30)을 형성한다. 이때, 금속기판(10)의 관통홀(10a)이 충전(充塡)된 후 아노다이징 처리가 수행됨으로써 금속기판(10)의 관통홀(10a) 내벽에 금속산화막(30)이 형성되지 않는다. 금속산화막(30)은 예컨대 알루미늄 기판이 양극 산화된 산화알루미늄(Al2O3) 막일 수 있다.
비아홀(20a)이 형성된 기판에서 금속기판(10)의 양면에 아노다이징 처리를 통해 표면에 전기적 절연층, 예컨대 알루미늄 기판의 경우 산화알루미늄(Al2O3)을 형성한다. 예컨대, 아노다이징 처리를 하면, 금속산화막(30) 두께의 20 ~ 40% 정도만큼 초기 금속기판(10) 두께보다 더 두꺼워진다. 예컨대, 알루미늄 기판(10)에 아노다이징 두께가 100㎛가 되도록 처리한다면 알루미늄 기판(10) 내부로 60~80um 두께로 산화알루미늄(Al2O3)이 형성되고 외부로 20~40㎛ 두께로 산화알루미늄(Al2O3)이 형성되어 한 면에 산화알루미늄(Al2O3)이 100㎛ 두께가 된다. 즉, 전체 기판 두께는 20~40㎛ 만큼 더 두꺼워지게 된다.
이때, 도 3을 참조하여 하나의 예를 살펴보면, 금속산화막(30)을 형성하는 단계에서는 관통홀(10a)에 충전된 내열성 절연재(20)와 접촉하는 금속기판(10)의 경계부위의 표면에서 금속산화막(30)이 단면 상 곡면 구조로 형성될 수 있다. 금속기판(10)의 관통홀(10a) 내벽에서 양극산화가 일어나지 않으므로, 관통홀(10a)에 충전된 내열성 절연재(20)와 접촉하는 금속기판(10)의 경계부위의 표면에서 아노다이징에 따른 금속산화막(30)이 곡면구조로 형성될 수 있다. 이에 따라, 금속산화막(30)이 관통홀(10a)과 만나는 경계에서 크랙불량 발생을 억제할 수 있다. 도 3은 관통홀(10a)에 충전된 내열성 절연재(20)의 충전부위에 비아홀(20a)이 형성되지 않은 도면이나, 본 예에서와 같이 비아홀 형성 후 아노다이징 처리를 통해 금속기판(10)의 표면 상에 금속산화막(30)이 형성될 수 있다.
다음으로, 도 1f를 참조하면, 도전층 형성단계에서는 비아홀(20a)을 도전성 물질로 충전(充塡)하고 금속산화막(30)이 형성된 기판의 표면에 도전층(50)을 형성한다. 예컨대, 도전층(50)은 도금 공정을 통해 형성될 수 있으며, 이때, 비아홀(20a)은 도금과정에서 도전성 물질을 충전(filling)함으로써 형성될 수 있다. 예컨대, 도전층(50)의 재료로, Cu, Au, Ag, Sn 등이 사용될 수 있고, 예컨대 하나의 예에서, 구리(Cu)가 사용될 수 있다. 예컨대, Cu를 이용한 도금 과정에서 비아필(Via Fill) 공법을 적용함으로써 비아홀(20a)을 Cu로 충전(filling)할 수 있다. 이때, 도 1f에서, 시드층(40) 상에 도전층(50)이 형성되는 것이 도시되었으나, 시드층(40)이 없이 도전층(50)이 형성될 수 있고, 또는 도 1f에 도시된 바와 같이 시드층(40) 상에 도전층(50)이 형성될 수 있다.
도 1f에 도시된 바와 같이 도전층(50)의 하부에 시드층(40)이 형성된 경우, 도 1e를 참조하면, 하나의 예에서, 도전층 형성단계는 비아홀(20a) 충전 및 도전층 형성 이전에 시드층 형성단계를 더 포함할 수 있다. 이때, 시드층 형성단계에서는 비아홀(20a) 내부면 및 금속산화막(30)이 형성된 기판의 표면에 시드층(40)이 형성된다. 예컨대, 시드층(40)은 무전해 도금, 스퍼터링, 전자빔(E-Bean), 증착(evaporation) 중의 어느 하나의 방식으로 형성될 수 있다. 예컨대, Cu 도전층(50)을 형성하는 경우 시드층(40)의 재료로, 구리(Cu)가 사용될 수 있다.
또한, 도시되지 않았으나, 도 1e의 시드층 형성 단계는 시드층 형성 이전에 접착층 형성단계를 더 포함할 수 있다. 접착층은 금속산화막(30)과 시드층(40)의 접착력을 높이기 위한 것으로 금속산화막(30)의 표면에 형성된다. 예컨대, 금속산화막(30)의 표면에 스퍼터링, 전자빔(E-Bean), 증착(evaporation) 중의 어느 하나의 방식으로 접착층을 형성할 수 있다. 이때, 접착층의 재료로 예컨대 Ti, TiW, Ni, Cr 중에서 선택된 어느 하나의 재료를 이용할 수 있다. 예컨대, 스퍼터링 또는 증착(Evaporation) 방법으로 시드층(40)을 형성할 경우에는 시드층(40)과 하지층(금속산화막)(30), 예컨대 산화알루미늄(Al2O3)과의 접착력을 좋게 하기 위해서 접착층(Adhesion Layer)(도시되지 않음)으로 Ti, TiW, Ni 또는 Cr 등의 물질을 얇게 코팅한 다음에 진공을 유지한 상태에서 시드층(40)을 스퍼터링 또는 증착 방법으로 형성할 수 있다.
또한, 도 4를 참조하면, 금속 방열기판 제조방법의 또 하나의 예에서, 회로패턴 형성단계를 더 포함할 수 있다. 도 4를 참조하면, 예컨대 도 1f의 도전층 형성단계 이후에 기판의 표면에 형성된 도전층(50)의 일부를 제거하여 회로패턴(50b)을 형성할 수 있다. 예컨대, 세미-애디티브(Semi-Additive) 또는 서브트랙티브(subtractive) 방식으로 도전층(50)의 일부를 제거하여 회로패턴(50b)을 형성할 수 있다. 이때, 도전층(50)의 일부 영역이 제거되면, 비아홀(20a)에 충전된 도전층(50)은 충전 비아홀(50a)로 남게 된다.
다음으로, 본 발명의 하나의 실시예에 따른 금속 방열기판 제조방법의 제2 실시예를 살펴보기로 한다. 이때, 전술한 실시예에 따른 금속 방열기판, 제1 실시예에 따른 금속 방열기판 제조방법 및 도 1a, 1b, 1d, 1e, 1f 및 도 3 내지 4가 참조될 수 있고, 그에 따라 중복되는 설명들은 생략될 수도 있다.
도 2a 내지 2f는 본 발명의 하나의 실시예에 따른 금속 방열기판 제조방법을 개략적으로 나타낸 도면이다. 구체적으로, 도 2a는 관통홀(10a)이 형성된 금속기판(10)을 도시하고, 도 2b는 관통홀(10a)에 내열성 절연재(20)가 충전(充塡)된 금속기판(10)을 도시하고, 도 2c는 절연재(20)가 충전된 금속기판(10)의 표면에 금속산화막(30)이 형성된 기판을 도시하고, 도 2d는 금속산화막(30)이 형성된 기판의 절연재(20) 충전부위에 비아홀(20a)이 형성된 것을 도시하고, 도 2e는 비아홀(20a)과 금속산화막(30)이 형성된 기판에 시드층(40)이 형성된 것을 도시하고, 도 2f는 시드층(40) 상에 도전층(50)이 형성된 금속 방열기판을 도시하고 있다.
도 2a, 2b, 2c, 2d 및 2f를 참조하면, 제2 실시예에 따른 금속 방열기판 제조방법은 관통홀 형성단계(도 2a 참조), 절연재 충전(充塡)단계(도 2b 참조), 금속산화막 형성단계(도 2c 참조), 비아홀 형성단계(도 2d 참조), 도전층 형성단계(도 2f 참조)를 포함하여 이루어질 수 있다. 이때, 도 2f에서, 시드층(40) 상에 도전층(50)이 형성되는 것이 도시되었으나, 실시예에 따라, 시드층(40)이 없이 도전층(50)이 형성될 수 있고, 또는 도 2f에 도시된 바와 같이 시드층(40) 상에 도전층(50)이 형성될 수 있다.
먼저, 도 2a를 참조하면, 관통홀 형성단계에서는 금속기판(10)에 관통홀(10a)이 형성된다. 예컨대, 금속기판(10)에 기계적 드릴링이나 레이저 드릴링 혹은 화학적 드릴링 등을 이용하여 관통홀(10a)을 형성할 수 있다. 이때, 금속기판(10)은 열전달 특성이 우수하고 양극산화 가능한 알루미늄(Al) 및 그의 합금 재질로 이루어질 수 있다.
다음, 도 2b를 참조하면, 절연재 충전단계에서는 금속기판(10)의 관통홀(10a)에 내열성 절연재(20)가 충전(充塡)된다. 예컨대, 내열성 절연재(20)로 예컨대 프리프레그(prepreg) 잉크를 사용할 수 있다.
다음으로, 도 2c를 참조하면, 금속산화막 형성단계에서는 관통홀(10a)에 내열성 절연재(20)가 충전된 기판을 아노다이징 처리하여 금속표면에 금속산화막(30)을 형성한다. 이때, 금속기판(10)의 관통홀(10a)이 충전(充塡)된 후 아노다이징 처리가 수행됨으로써 금속기판(10)의 관통홀(10a) 내벽에 금속산화막(30)이 형성되지 않는다. 금속산화막(30)은 예컨대 알루미늄 기판이 양극 산화된 산화알루미늄(Al2O3) 막일 수 있다.
이때, 도 3을 참조하여 하나의 예를 살펴보면, 금속산화막 형성단계에서 관통홀(10a)에 충전된 내열성 절연재(20)와 접촉하는 금속기판(10)의 경계부위의 표면에서 금속산화막(30)이 단면 상 곡면 구조로 형성될 수 있다. 이에 따라, 금속산화막(30)이 관통홀(10a)과 만나는 경계에서 크랙불량 발생을 억제할 수 있다.
다음, 도 2d를 참조하면, 비아홀 형성단계에서는 금속산화막(30)이 형성된 기판의 내열성 절연재(20) 충전부위에 비아홀(20a)이 형성된다. 이때, 비아홀(20a)은 야그(Yag) 레이저, CO2 레이저 등을 이용한 레이저 가공이나 화학적 가공, 또는 CNC 드릴을 이용한 기계적 드릴링 등을 통해 천공하여 형성될 수 있다.
다음으로, 도 2f를 참조하면, 도전층 형성단계에서는 비아홀(20a)을 도전성 물질로 충전(充塡)하고 금속산화막(30)이 형성된 기판의 표면에 도전층(50)을 형성한다. 예컨대, 도전층(50)은 도금 공정을 통해 형성될 수 있으며, 이때, 비아홀(20a)은 도금과정에서 도전성 물질을 충전(filling)함으로써 형성될 수 있다. 예컨대, 도전층(50)의 재료로, Cu, Au, Ag, Sn 등이 사용될 수 있고, 예컨대 하나의 예에서, 구리(Cu)가 사용될 수 있다.
예컨대, 도 2f에 도시된 바와 같이 도전층(50)의 하부에 시드층(40)이 형성된 경우, 도 2e를 참조하면, 도전층 형성단계는 비아홀(20a) 충전 및 도전층 형성 이전에 시드층 형성단계를 더 포함할 수 있다. 이때, 시드층 형성단계에서는 비아홀(20a) 내부면 및 금속산화막(30)이 형성된 기판의 표면에 시드층(40)이 형성된다. 예컨대, 시드층(40)은 무전해 도금, 스퍼터링, 전자빔(E-Bean), 증착(evaporation) 중의 어느 하나의 방식으로 형성될 수 있다. 예컨대, Cu 도전층(50)을 형성하는 경우 시드층(40)의 재료로 구리(Cu)가 사용될 수 있다.
또한, 도시되지 않았으나, 도 2e의 시드층 형성 단계는 시드층 형성 이전에 접착층 형성단계를 더 포함할 수 있다. 예컨대, 접착층은 금속산화막(30)과 시드층(40)의 접착력을 높이기 위하여, 금속산화막(30)의 표면에 스퍼터링, 전자빔(E-Bean), 증착(evaporation) 중의 어느 하나의 방식으로 형성될 수 있다. 이때, 접착층의 재료로 예컨대 Ti, TiW, Ni, Cr 중에서 선택된 어느 하나의 재료를 이용할 수 있다.
또한, 도 4를 참조하면, 금속 방열기판 제조방법의 또 하나의 예에서, 회로패턴 형성단계를 더 포함할 수 있다. 도 4를 참조하면, 예컨대 도 2f의 도전층 형성단계 이후에 기판의 표면에 형성된 도전층(50)의 일부를 제거하여 회로패턴(50b)을 형성할 수 있다. 예컨대, 이때, 세미-애디티브(Semi-Additive) 또는 서브트랙티브(subtractive) 방식으로 도전층(50)의 일부를 제거하여 회로패턴(50b)을 형성할 수 있다.
이상에서, 전술한 실시예 및 첨부된 도면들은 본 발명의 범주를 제한하는 것이 아니라 본 발명에 대한 당해 기술분야에서 통상의 지식을 가진 자의 이해를 돕기 위해 예시적으로 설명된 것이다. 또한, 전술한 구성들의 다양한 조합에 따른 실시예들이 앞선 구체적인 설명들로부터 당업자에게 자명하게 구현될 수 있다. 따라서, 본 발명의 다양한 실시예는 본 발명의 본질적인 특성에서 벗어나지 않는 범위에서 변형된 형태로 구현될 수 있고, 본 발명의 범위는 특허청구범위에 기재된 발명에 따라 해석되어야 하며, 당해 기술분야에서 통상의 지식을 가진 자에 의한 다양한 변경, 대안, 균등물들을 포함하고 있다.
10 : 금속기판 또는 알루미늄 기판 10a : 관통홀
20 : 내열성 절연재 20a : 비아홀
30 : 금속산화막 40 : 시드층
50 : 도전층 50a : 충전 비아홀
50b : 회로패턴

Claims (17)

  1. 금속기판에 관통홀을 형성하는 단계;
    상기 관통홀에 내열성 절연재를 충전(充塡)하는 단계;
    상기 내열성 절연재로 충전된 충전부위에 비아홀을 형성하는 단계;
    상기 비아홀이 형성된 기판을 아노다이징하여 금속표면에 금속산화막을 형성하는 단계; 및
    상기 비아홀을 도전성 물질로 충전(充塡)하고 상기 금속산화막이 형성된 상기 기판의 표면에 도전층을 형성하는 단계; 를 포함하여 이루어지는 금속 방열기판 제조방법.
  2. 청구항 1에 있어서,
    상기 도전층을 형성하는 단계는, 상기 비아홀 충전 및 도전층 형성 이전에 상기 비아홀 내부면 및 상기 금속산화막이 형성된 상기 기판의 표면에 시드층을 형성하는 단계를 더 포함하는,
    금속 방열기판 제조방법.
  3. 청구항 2에 있어서,
    상기 시드층을 형성하는 단계는, 상기 시드층 형성 이전에 상기 금속산화막의 표면에 접착층을 형성하는 단계를 더 포함하는,
    금속 방열기판 제조방법.
  4. 청구항 1에 있어서,
    상기 기판의 표면에 형성된 상기 도전층의 일부를 제거하여 회로패턴을 형성하는 단계를 더 포함하는,
    금속 방열기판 제조방법.
  5. 청구항 1에 있어서,
    상기 금속산화막을 형성하는 단계에서는 상기 관통홀에 충전된 상기 내열성 절연재와 접촉하는 상기 금속기판의 경계부위의 표면에서 상기 금속산화막이 단면 상 곡면 구조로 형성되는,
    금속 방열기판 제조방법.
  6. 청구항 1 내지 5 중의 어느 하나에 있어서,
    상기 금속기판은 알루미늄 또는 알루미늄 합금 기판인,
    금속 방열기판 제조방법.
  7. 금속기판에 관통홀을 형성하는 단계;
    상기 관통홀에 내열성 절연재를 충전(充塡)하는 단계;
    상기 관통홀에 상기 내열성 절연재가 충전된 기판을 아노다이징하여 금속표면에 금속산화막을 형성하는 단계;
    상기 금속산화막이 형성된 기판의 내열성 절연재 충전부위에 비아홀을 형성하는 단계; 및
    상기 비아홀을 도전성 물질로 충전(充塡)하고 상기 금속산화막이 형성된 상기 기판의 표면에 도전층을 형성하는 단계; 를 포함하여 이루어지는 금속 방열기판 제조방법.
  8. 청구항 7에 있어서,
    상기 도전층을 형성하는 단계는, 상기 비아홀 충전 및 도전층 형성 이전에 상기 비아홀 내부면 및 상기 금속산화막이 형성된 상기 기판의 표면에 시드층을 형성하는 단계를 더 포함하는,
    금속 방열기판 제조방법.
  9. 청구항 8에 있어서,
    상기 시드층을 형성하는 단계는, 상기 시드층 형성 이전에 상기 금속산화막의 표면에 접착층을 형성하는 단계를 더 포함하는,
    금속 방열기판 제조방법.
  10. 청구항 7에 있어서,
    상기 기판의 표면에 형성된 상기 도전층의 일부를 제거하여 회로패턴을 형성하는 단계를 더 포함하는,
    금속 방열기판 제조방법.
  11. 청구항 7에 있어서,
    상기 금속산화막을 형성하는 단계에서는 상기 관통홀에 충전된 상기 내열성 절연재와 접촉하는 상기 금속기판의 경계부위의 표면에서 상기 금속산화막이 단면 상 곡면 구조로 형성되는,
    금속 방열기판 제조방법.
  12. 청구항 7 내지 11 중의 어느 하나에 있어서,
    상기 금속기판은 알루미늄 또는 알루미늄 합금 기판인,
    금속 방열기판 제조방법.
  13. 관통홀이 형성된 금속기판;
    상기 관통홀에 충전(充塡)되되 충전부위에 비아홀이 형성된 내열성 절연재;
    상기 관통홀이 형성된 내벽을 제외한 상기 금속기판의 상하 표면에 아노다이징되어 형성된 금속산화막; 및
    상기 비아홀을 충전(充塡)하고 상기 금속산화막 상에 걸쳐 형성된 도전층; 을 포함하여 이루어지는 금속 방열기판.
  14. 청구항 13에 있어서,
    상기 비아홀의 내부면, 상기 내열성 절연재의 상하면 및 상기 금속산화막의 표면에 형성되되 상기 도전층의 하부에 형성된 시드층을 더 포함하는,
    금속 방열기판.
  15. 청구항 13에 있어서,
    상기 금속산화막 상에 형성된 상기 도전층은 회로패턴인,
    금속 방열기판.
  16. 청구항 13에 있어서,
    상기 금속산화막은 상기 관통홀에 충전된 상기 내열성 절연재와 만나는 경계부위가 단면 상 곡면 구조로 형성된,
    금속 방열기판.
  17. 청구항 13 내지 16 중의 어느 하나에 있어서,
    상기 금속기판은 알루미늄 또는 알루미늄 합금 기판인,
    금속 방열기판.
KR1020120086752A 2012-08-08 2012-08-08 금속 방열기판 및 그 제조방법 KR20140020114A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020120086752A KR20140020114A (ko) 2012-08-08 2012-08-08 금속 방열기판 및 그 제조방법
US13/960,277 US20140041906A1 (en) 2012-08-08 2013-08-06 Metal heat radiation substrate and manufacturing method thereof
CN201310342412.9A CN103582289A (zh) 2012-08-08 2013-08-07 金属热辐射基片以及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020120086752A KR20140020114A (ko) 2012-08-08 2012-08-08 금속 방열기판 및 그 제조방법

Publications (1)

Publication Number Publication Date
KR20140020114A true KR20140020114A (ko) 2014-02-18

Family

ID=50052889

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120086752A KR20140020114A (ko) 2012-08-08 2012-08-08 금속 방열기판 및 그 제조방법

Country Status (3)

Country Link
US (1) US20140041906A1 (ko)
KR (1) KR20140020114A (ko)
CN (1) CN103582289A (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150042586A (ko) * 2013-10-11 2015-04-21 삼성전기주식회사 인쇄회로기판
KR102603297B1 (ko) * 2023-08-03 2023-11-17 (주)일렉팜 고방열, 고기능성, 고집적 led조명을 위한 양면 방열기판및 이를 제조하는 방법

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20160014878A1 (en) * 2014-04-25 2016-01-14 Rogers Corporation Thermal management circuit materials, method of manufacture thereof, and articles formed therefrom
US20210083160A1 (en) * 2017-12-14 2021-03-18 Osram Opto Semiconductors Gmbh Semiconductor Device and Method for Producing a Carrier Element Suitable for a Semiconductor Device
TW202119877A (zh) * 2019-11-05 2021-05-16 南韓商普因特工程有限公司 多層配線基板及包括其的探針卡
KR20210097855A (ko) * 2020-01-30 2021-08-10 삼성전자주식회사 금속 베이스 배선 기판 및 전자소자 모듈
KR102319514B1 (ko) * 2020-04-01 2021-10-28 주식회사 테라닉스 인쇄 회로 기판, 그 인쇄 회로 기판을 이용한 센서 모듈 및 그 인쇄 회로 기판의 제조 방법
TWI755985B (zh) * 2020-12-22 2022-02-21 聚鼎科技股份有限公司 導熱基板

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5774336A (en) * 1996-02-20 1998-06-30 Heat Technology, Inc. High-terminal conductivity circuit board
KR101346246B1 (ko) * 2006-08-24 2013-12-31 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시장치 제작방법
CN200994224Y (zh) * 2006-12-15 2007-12-19 连伸科技股份有限公司 印刷电路板介质结构
TWI415528B (zh) * 2008-04-24 2013-11-11 Kinik Co 高導熱性電路載板及其製作方法
KR20110068689A (ko) * 2009-12-16 2011-06-22 삼성전기주식회사 광학소자용 패키지 기판 및 그 제조방법
KR101167427B1 (ko) * 2010-09-29 2012-07-19 삼성전기주식회사 양극산화 방열기판 및 그 제조방법
KR20120055307A (ko) * 2010-11-23 2012-05-31 삼성전기주식회사 방열기판 및 그 제조방법
TWI505755B (zh) * 2012-04-13 2015-10-21 Subtron Technology Co Ltd 封裝載板及其製作方法
KR101388849B1 (ko) * 2012-05-31 2014-04-23 삼성전기주식회사 패키지 기판 및 패키지 기판 제조 방법

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150042586A (ko) * 2013-10-11 2015-04-21 삼성전기주식회사 인쇄회로기판
KR102603297B1 (ko) * 2023-08-03 2023-11-17 (주)일렉팜 고방열, 고기능성, 고집적 led조명을 위한 양면 방열기판및 이를 제조하는 방법

Also Published As

Publication number Publication date
US20140041906A1 (en) 2014-02-13
CN103582289A (zh) 2014-02-12

Similar Documents

Publication Publication Date Title
KR20140020114A (ko) 금속 방열기판 및 그 제조방법
EP3220417B1 (en) Wiring circuit board, semiconductor device, wiring circuit board manufacturing method, and semiconductor device manufacturing method
KR101204191B1 (ko) 방열기판
JP5140046B2 (ja) 放熱基板およびその製造方法
KR100969412B1 (ko) 다층 인쇄회로기판 및 그 제조방법
US20140041907A1 (en) Core substrate and printed circuit board using the same
US9338886B2 (en) Substrate for mounting semiconductor, semiconductor device and method for manufacturing semiconductor device
CN105307382A (zh) 印刷电路板及其制造方法
US20130319734A1 (en) Package substrate and method of manufacturing the same
JP2009088469A (ja) 印刷回路基板及びその製造方法
JP7097964B2 (ja) 配線基板
US20100212946A1 (en) Wiring board and method for manufacturing the same
US20120067623A1 (en) Heat-radiating substrate and method for manufacturing the same
KR20110029356A (ko) 방열기판 및 그 제조방법
US20110303437A1 (en) Heat-radiating substrate and method of manufacturing the same
KR101300318B1 (ko) 인쇄회로기판 및 인쇄회로기판 제조 방법
TWI581697B (zh) Method for manufacturing heat dissipation structure of ceramic substrate
JP6107021B2 (ja) 配線基板の製造方法
JP2011146665A (ja) ハイブリッド型放熱基板およびその製造方法
JP2002252436A (ja) 両面積層板およびその製造方法
US20220418098A1 (en) Wiring board
JP2005302924A (ja) 配線基板およびその製造方法
JP2018148126A (ja) 配線基板、及び配線基板の製造方法
US20190056186A1 (en) Cooling device and method for producing the cooling device
US20110232950A1 (en) Substrate and method for manufacturing the same

Legal Events

Date Code Title Description
A201 Request for examination
WITB Written withdrawal of application