KR20090099834A - 다층 인쇄회로기판 및 그 제조방법 - Google Patents

다층 인쇄회로기판 및 그 제조방법 Download PDF

Info

Publication number
KR20090099834A
KR20090099834A KR1020080025034A KR20080025034A KR20090099834A KR 20090099834 A KR20090099834 A KR 20090099834A KR 1020080025034 A KR1020080025034 A KR 1020080025034A KR 20080025034 A KR20080025034 A KR 20080025034A KR 20090099834 A KR20090099834 A KR 20090099834A
Authority
KR
South Korea
Prior art keywords
layer
via hole
circuit
circuit board
printed circuit
Prior art date
Application number
KR1020080025034A
Other languages
English (en)
Other versions
KR101009176B1 (ko
Inventor
목지수
유제광
류창섭
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020080025034A priority Critical patent/KR101009176B1/ko
Priority to JP2008152730A priority patent/JP2009224750A/ja
Priority to US12/222,055 priority patent/US20090236131A1/en
Publication of KR20090099834A publication Critical patent/KR20090099834A/ko
Priority to JP2010262261A priority patent/JP2011077537A/ja
Application granted granted Critical
Publication of KR101009176B1 publication Critical patent/KR101009176B1/ko
Priority to US13/137,934 priority patent/US20120005894A1/en
Priority to JP2012196160A priority patent/JP5506877B2/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/12—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns
    • H05K3/1258—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns by using a substrate provided with a shape pattern, e.g. grooves, banks, resist pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4602—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0388—Other aspects of conductors
    • H05K2201/0394—Conductor crossing over a hole in the substrate or a gap between two separate substrate parts
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09372—Pads and lands
    • H05K2201/09481—Via in pad; Pad over filled via
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09545—Plated through-holes or blind vias without lands
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/096—Vertically aligned vias, holes or stacked vias
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/05—Patterning and lithography; Masks; Details of resist
    • H05K2203/0562—Details of resist
    • H05K2203/0568—Resist used for applying paste, ink or powder
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/11—Treatments characterised by their effect, e.g. heating, cooling, roughening
    • H05K2203/1152—Replicating the surface structure of a sacrificial layer, e.g. for roughening
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
    • H05K3/4053—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques
    • H05K3/4069—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques for via connections in organic insulating substrates
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y10T29/49156—Manufacturing circuit on or in base with selective destruction of conductive paths

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Manufacturing Of Printed Circuit Boards (AREA)
  • Non-Metallic Protective Coatings For Printed Circuits (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)

Abstract

본 발명은 다층 인쇄회로기판 및 그 제조방법에 관한 것으로, 그 제조방법은 양면 또는 단면 동박적층판에 회로패턴을 형성하고, 그 상부로 빌드업층을 적층한 후, 빌드업층의 상면에 솔더 레지스트층을 형성하는 것을 특징으로 한다. 이에 따라 제조된 본 발명의 일측면에 따른 다층 인쇄회로기판은 비아홀을 가지며, 일면에 회로패턴을 포함하는 제1 회로층이 형성되고, 타면에 상기 비아홀 상에 돌출된 솔더볼 실장용 접속패드를 포함하는 제2 회로층이 형성된 절연수지층, 상기 제1 회로층 상에 형성된 다수의 절연층과 다수의 회로층을 포함하는 빌드업층, 및 상기 빌드업층의 최외층에 형성된 솔더 레지스트층을 포함하는 것을 특징으로 하며, 절연수지층이 지지체의 기능 뿐만 아니라 솔더 레지스트층의 기능을 동시에 수행함으로써 제조 비용 및 제조 시간을 줄임과 동시에 휨 강도를 개선하는 효과를 갖는다.
지지체, 휨, 솔더볼, 솔더볼 실장용 접속패드, 절연수지층, 동박적층판

Description

다층 인쇄회로기판 및 그 제조방법{Multilayer printed circuit board and a fabricating method of the same}
본 발명은 다층 인쇄회로기판 및 그 제조방법에 관한 것으로, 더욱 상세하게는 다층 인쇄회로기판의 두께를 줄이는 동시에 휨 강도를 개선 시킬 수 있는 다층 인쇄회로기판 및 그 제조방법에 관한 것이다.
일반적으로, 인쇄회로기판은 각종 열경화성 합성수지로 이루어진 보드의 일면 또는 양면에 동박으로 배선한 후 보드 상에 IC 또는 전자부품들을 배치 고정하고 이들 간의 전기적 배선을 구현하여 절연체로 코팅한 것이다.
최근, 전자산업의 발달에 전자 부품의 고기능화, 경박단소화에 대한 요구가 급증하고 있고, 이러한 전자부품을 탑재하는 인쇄회로기판 또한 고밀도 배선화 및 박판이 요구되고 있다.
특히, 통상의 빌드업(build-up) 배선 기판은 빌드업층을 코어 기판상에 형성하고, 이 코어기판이 형성되어 있는 상태로 제품으로 사용되기 때문에, 배선 기판 전체의 두께가 커져 버린다는 문제가 있었다. 배선기판의 두께가 큰 경우, 배선의 길이가 길어져 신호처리시간이 많이 소요되고, 결국 고밀도 배선화의 요구에 역행 하게 되는 문제가 있었다.
이러한 문제점을 해결하기 위하여, 코어 기판을 갖지 않는 코어리스 기판이 제안되고 있으며, 도 1에는 이러한 종래의 코어리스 기판의 제조공정이 도시되어 있다. 이하, 도 1을 참고로 종래의 코어리스 기판의 제조공정을 설명하면 다음과 같다.
먼저, 도 1a에 도시된 바와 같이, 제조공정 중 코어리스 기판을 지지하기 위한 메탈 캐리어(10)를 준비한다.
다음, 도 1b에 도시된 바와 같이, 메탈 캐리어(10)의 일면에 메탈 베리어(metal barrier)(11)를 형성하고, 그 위로 회로패턴(12)을 형성한다.
다음, 도 1c에 도시된 바와 같이, 회로패턴(12) 상에 다수의 절연층과 다수의 회로층을 포함하는 빌드업층(13)을 적층한다. 여기서, 빌드업층(13)은 통상의 빌드업 공법을 이용해 적층된다.
다음, 도 1d에 도시된 바와 같이, 메탈 캐리어(10) 및 메탈 베리어(11)을 제거한다.
다음, 도 1e에 도시한 바와 같이, 빌드업층(13)의 상/하 최외층에 솔더 레지스트층(14)을 적층하여 코어리스 기판(15)을 제조한다.
이러한 종래의 코어리스 기판(15)은 제조공정 중에 지지체 기능을 수행하는 메탈 캐리어(10)를 통해 빌드업층(13)을 적층하고, 이후 메탈 캐리어(10)를 제거함으로써 제조되었다.
그러나, 종래의 코어리스 기판(15)은 메탈 캐리어(10)가 제조공정 중에는 지 지체 기능을 수행하나, 제조 후 제거됨으로써 기판의 실제 사용시 기판의 휨이 발생하는 문제가 있었다.
또한, 메탈캐리어(10)를 제거하는 별도의 공정이 요구될 뿐만 아니라 메탈 캐리어(10)가 제거된 부분의 회로패턴을 보호하기 위해 추가적인 솔더 레지스트층(14)을 형성해야 하는 문제가 있었다.
본 발명은 상기와 같은 문제점을 해결하기 위해 안출된 것으로서, 본 발명의 목적은 기판의 제조시 뿐만 아니라 제조 후에도 기판의 휨을 방지할 수 있는 다층 인쇄회로기판 및 그 제조방법을 제공하기 위한 것이다.
본 발명의 다른 목적은 지지체가 기판의 휨을 방지하는 동시에 솔더 레지스트층의 기능을 수행하여 별도의 PSR공정이 필요없는 다층 인쇄회로기판 및 그 제조방법을 제공하기 위한 것이다.
본 발명에 따른 다층 인쇄회로기판은, 비아홀을 가지며, 일면에 회로패턴을 포함하는 제1 회로층이 형성되고, 타면에 상기 비아홀 상에 돌출된 솔더볼 실장용 접속패드를 포함하는 제2 회로층이 형성된 절연수지층, 상기 제1 회로층 상에 형성된 다수의 절연층과 다수의 회로층을 포함하는 빌드업층, 및 상기 빌드업층의 최외층에 형성된 솔더 레지스트층을 포함하는 것을 특징으로 한다.
여기서, 상기 제1 회로층 및 상기 제2 회로층은 Ag 페이스트로 이루어진 것을 특징으로 한다.
또한, 상기 제2 회로층의 접속패드에 형성되는 솔더볼을 더 포함하는 것을 특징으로 한다.
본 발명에 따른 다른 다층 인쇄회로기판은, 비아홀을 가지며, 일면에 회로패턴을 포함하는 제1 회로층이 형성되고, 타면에 상기 비아홀 표면에 해당되는 솔더 볼 실장용 접속부위가 형성된 절연수지층, 상기 제1 회로층 상에 형성된 다수의 절연층과 다수의 회로층을 포함하는 빌드업층, 및 상기 빌드업층의 최외층에 형성된 솔더 레지스트층을 포함하는 것을 특징으로 한다.
여기서, 상기 회로패턴 및 비아홀은 Ag페이스트 또는 동도금으로 이루어진 것을 특징으로 한다.
또한, 상기 절연수지층의 타면에서 상기 비아홀에 직접 연결되는 솔더볼을 더 포함하는 것을 특징으로 한다.
본 발명에 따른 다층 인쇄회로기판의 제조방법은, (A) 비아홀을 가지며, 일면의 동박이 패터닝되어 회로패턴 형성용 개구부를 갖는 양면 동박적층판을 제공하는 단계, (B) 상기 비아홀 및 상기 개구부에 도전성 페이스트를 충진하는 단계, (C) 상기 양면 동박적층판의 동박을 제거하여, 일면에 회로패턴을 포함하는 제1 회로층, 타면에 솔더볼 실장용 접속패드를 포함하는 제2 회로층을 형성하는 단계, (D) 상기 제1 회로층 상에 다수의 절연층과 다수의 회로층을 포함하는 복수의 빌드업층을 형성하는 단계, 및 (E) 상기 빌드업층의 최외층에 솔더 레지스트층을 형성하는 단계를 포함하는 것을 특징으로 한다.
이때, 상기 비아홀은 레이저 가공 또는 기계 드릴링을 통해 형성되는 것을 특징으로 한다.
또한, 상기 (E) 단계 이후에 상기 솔더 레지스트층에 LDA(Laser direct ablation)에 의해 오픈부를 형성하는 단계를 더 포함하는 것을 특징으로 한다.
또한, 상기 (C) 단계에서 동박의 제거는 염화철 부식액, 2염화동 부식액, 알 칼리 부식액, 및 과산화수소/황산계 부식액 중 선택된 하나의 에칭액에 의해 에칭됨으로써 제거되는 것을 특징으로 한다.
또한, 상기 도전성 페이스트는 상기 에칭액에 의해 제거되지 않는 것을 특징으로 한다.
본 발명에 따른 다른 다층 인쇄회로기판의 제조방법은, (A) 블라인드 비아홀을 가지며, 일면의 동박이 패터닝되어 회로패턴 형성용 개구부를 갖는 양면 동박적층판을 제공하는 단계, (B) 상기 블라인드 비아홀 및 상기 개구부에 도전성 페이스트를 충진하는 단계, (C) 상기 양면 동박적층판의 동박을 제거하여, 일면에 회로패턴을 포함하는 제1 회로층, 타면에 솔더볼 실장용 접속부위를 형성하는 단계, (D) 상기 제1 회로층 상에 다수의 절연층과 다수의 회로층을 포함하는 복수의 빌드업층을 형성하는 단계, 및 (E) 상기 빌드업층의 최외층에 솔더 레지스트층을 형성하는 단계를 포함하는 것을 특징으로 한다.
이때, 상기 블라인드 비아홀은 레이저 가공을 통해 형성되는 것을 특징으로 한다.
또한, 상기 (E) 단계 이후에 상기 솔더 레지스트층에 LDA(Laser direct ablation)에 의해 오픈부를 형성하는 단계를 더 포함하는 것을 특징으로 한다.
또한, 상기 (C) 단계에서 동박의 제거는 염화철 부식액, 2염화동 부식액, 알칼리 부식액, 및 과산화수소/황산계 부식액 중 선택된 하나의 에칭액에 의해 에칭됨으로써 제거되는 것을 특징으로 한다.
또한, 상기 도전성 페이스트는 상기 에칭액에 의해 제거되지 않는 것을 특징 으로 한다.
본 발명에 따른 또 다른 다층 인쇄회로기판의 제조방법은, (A) 블라인드 비아홀을 가지며, 절연수지층의 일면에 동박이 적층된 단면 동박적층판을 제공하는 단계, (B) 상기 절연수지층의 타면에 동도금에 의해 회로층을 형성하는 단계, (C) 상기 회로층 상에 다수의 절연층과 다수의 회로층을 포함하는 복수의 빌드업층을 형성하는 단계, (D) 상기 동박적층판의 동박을 제거하여 일면에 솔더볼 실잘용 접속부위를 형성하는 단계, 및 (E) 상기 빌드업층의 최외층에 솔더 레지스트층을 형성하는 단계를 포함하는 것을 특징으로 한다.
이때, 상기 블라인드 비아홀은 레이저 가공을 통해 형성되는 것을 특징으로 한다.
또한, 상기 (E) 단계 이후에 상기 솔더 레지스트층에 LDA(Laser direct ablation)에 의해 오픈부를 형성하는 단계를 더 포함하는 것을 특징으로 한다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예에 따른 다층 인쇄회로기판 및 그 제조방법을 상세히 설명한다.
도 2는 본 발명의 바람직한 제1 실시예에 따른 다층 인쇄회로기판을 나타낸 도면이다.
본 발명의 바람직한 제1 실시예에 따른 다층 인쇄회로기판은 절연수지층(30), 빌드업층(38) 및 솔더 레지스트층(39)을 포함하여 구성된다.
절연수지층(30)은 비아홀(33)을 가지며, 일면에는 회로패턴(36)을 포함하는 제1 회로층이, 타면에는 돌출된 솔더볼 실장용 접속패드(37)를 포함하는 제2 회로층이 형성된다.
여기서, 제1 회로층 및 제2 회로층은 도전성 페이스트, 예를 들어 Ag페이스트로 형성된다.
또한, 접속패드(37)에는 메인보드 또는 전자제품과의 연결을 위한 솔더볼(42)이 부착된다.
빌드업층(38)은 다수의 절연층과 다수의 회로층을 포함하며, 제1 회로층 위로 형성된다.
솔더 레지스트층(39)은 회로패턴을 보호하고, 전기적 절연을 위해 빌드업층(38)의 최외층에 형성된다. 그리고, 이 솔더 레지스트층(39)에는 다른 전자제품과 연결되는 빌드업층(38)의 최외층에 형성된 접속단자(41)를 노출시키기 위해 오픈부(40)가 형성된다.
도 3은 본 발명의 바람직한 제2 실시예에 따른 다층 인쇄회로기판을 나타낸 도면이다.
본 발명의 바람직한 제2 실시예에 따른 다층 인쇄회로기판은 절연수지층(50), 빌드업층(58) 및 솔더 레지스트층(59)을 포함하여 구성된다. 여기서, 제2 실시예에 따른 다층 인쇄회로기판은 절연수지층(50)에 돌출된 접속패드가 형성되지 않는 점에 특징이 있다.
절연수지층(50)은 비아홀(54)을 가지며, 일면에는 회로패턴(56)을 포함하는 제1 회로층이 형성된다.
여기서, 제1 회로층은 도전성 페이스트, 예를 들어 Ag페이스트로 형성된다.
한편, 절연수지층(50)의 하면(도면기준)에는 돌출된 접속패드가 형성되어 있지 않기 때문에, 메인보드 또는 전자제품과의 연결을 위한 솔더볼(62)이 비아홀(54)에 충진된 도전성 페이스트, 즉 접속부위(57)와 직접 연결된다. 이에 따라, 솔더볼(62) 사이의 피치 간격이 짧은 경우에도 다른 솔더볼의 간섭을 받지 않게 된다. 즉, 제1 실시예에 따른 다층 인쇄회로기판의 돌출된 접속패드(도 2의 37)에 연결되는 솔더볼(도 2의 42)에 비해 더 작은 직경의 솔더볼(62)이 사용됨에 따라 솔더볼 사이의 피치 간격이 좁은 경우에 유리한 효과를 갖는다.
빌드업층(58)은 다수의 절연층과 다수의 회로층을 포함하며, 제1 회로층 위로 형성된다.
솔더 레지스트층(59)은 회로패턴을 보호하고, 전기적 절연을 위해 빌드업층(58)의 최외층에 형성된다. 그리고, 이 솔더 레지스트층(59)에는 다른 전자제품과 연결되는 빌드업층(58)의 최외층에 형성된 접속단자(62)를 노출시키기 위해 오픈부(60)가 형성된다.
도 4는 본 발명의 바람직한 제3 실시예에 따른 다층 인쇄회로기판을 나타낸 도면이다.
본 발명의 바람직한 제3 실시예에 따른 다층 인쇄회로기판은 절연수지층(70), 빌드업층(75) 및 솔더 레지스트층(78)을 포함하여 구성된다. 여기서, 제3 실시예에 따른 다층 인쇄회로기판은 절연수지층(70)에 돌출된 접속패드가 형성되지 않고, 회로층이 동도금에 의해 형성되는 점에 특징이 있다.
절연수지층(70)은 비아홀(73)을 가지며, 일면에는 회로패턴(74)을 포함하는 제1 회로층이 형성된다.
여기서, 제1 회로층은 동도금에 의해 형성된다. 회로층이 동도금에 의해 형성됨으로써 도전성 페이스트로 회로층이 형성된 제1 및 제2 실시예에 따른 다층 인쇄회로기판에 비해 신호전도성이 더 높아지게 된다.
또한, 메인보드 또는 전자제품과의 연결을 위한 솔더볼(80)이 비아홀(73)에 형성된 동도금, 즉 접속부위(76)와 직접 연결된다.
빌드업층(75)은 다수의 절연층과 다수의 회로층을 포함하며, 제1 회로층 위로 형성된다.
솔더 레지스트층(77)은 회로패턴을 보호하고, 전기적 절연을 위해 빌드업층(75)의 최외층에 형성된다. 그리고, 이 솔더 레지스트층(77)에는 다른 전자제품과 연결되는 빌드업층(75)의 최외층에 형성된 접속단자(79)를 노출시키기 위해 오픈부(78)가 형성된다.
도 5는 도 2에 도시된 다층인쇄회로기판을 제조하는 바람직한 실시예에 따른 제조공정을 나타낸 도면으로서, 이를 참조하여 그 제조공정을 설명하면 다음과 같다.
먼저, 도 5a에 도시한 바와 같이, 절연수지층(30)의 양면에 동박(31)이 입혀진 동박적층판(Copper Clad Laminate)(32)을 준비한다. 여기서, 양면 동박적층판(32)은 통상의 에폭시 수지, 폐놀수지 등이 사용된다.
다음, 도 5b에 도시한 바와 같이, 동박 적층판(32)의 양면에 비아홀(33)을 가공하고, 일면의 동박을 패터닝 하여 회로패턴 형성용 개구부(34)를 형성한다.
여기서, 비아홀(33)은 CNC 드릴(Computer Numerial Control drill), CO2 또는 Yag 레이저 드릴과 같은 드릴링 작업에 의해 가공된다. 홀 가공후에는 드릴링 작업에 의해 발생하는 동박의 버(burr) 및 스미어(smear)를 제거하기 위해 디버링(deburring) 및 디스미어(desmear)를 행한다.
개구부(34)는 이후에 도전성 페이스트가 충진되어 회로패턴을 형성되는 곳이다. 이 개구부(34)는 동박적층판(32) 일면의 동박 표면에 드라이 필름(dry film) 등의 에칭 레지스트층을 적층한 후 에칭레지스트층이 적층되지 아니한 부분의 동박(31)을 제거함으로써 형성될 수 있다. 이때, 개구부(34)는 이후 빌드업층이 적층되는 양면 동박적층판(32)의 일면에만 형성된다.
다음, 도 5c에 도시한 바와 같이, 비아홀(33) 및 개구부(34)에 도전성 페이스트(35)를 충진한다.
여기서, 도전성 페이스트(35)는 이후에 경화되어 회로패턴을 포함하는 회로층을 형성하기 위한 것으로서, 도전성이 있는 재료이면 사용 가능하며, 예를 들어, Ag, Pd, Pt, Ni, Ag/Pd 중 하나가 사용될 수 있다. 다만, 이 도전성 페이스트는 이후 동박의 에칭에 사용되는 에칭액에 의해 에칭되지 않아야 한다.
다음, 도 5d에 도시한 바와 같이, 양면 동박적층판(32)의 동박을 제거한다.
여기서, 동박은 염화철(FeCl5) 부식액, 5염화동 부식액(CuCl5), 알칼리 부식액, 및 과산화수소/황산계(H5O5/H5SO4) 부식액과 같은 에칭액을 사용하여 제거되며, 이때 도전성 페이스트(35)는 이 에칭액에 의해 에칭되지 않는다.
상술한 바와 같이, 동박적층판(32)의 동박이 제거되면 동박과 같은 높이로 개구부(34) 및 비아홀(33)에 충진된 도전성 페이스트는 동박의 두께만큼 절연수지층(30) 위로 돌출되게 된다. 돌출된 도전성 페이스트는 동박적층판(32)의 일면에는 회로패턴(36)을 포함하는 제1회로층을, 타면에는 접속패드(37)를 포함하는 제2 회로층을 형성하게 된다. 이 동박이 제거된 동박적층판은 이후에 빌드업층(38)을 지지하는 지지체로서의 기능을 수행하여 빌드업층의 휨을 방지할 뿐만 아니라 빌드업층의 두께를 감소시킴으로써 박판형 인쇄회로기판의 제조를 가능하게 한다.
한편, 도 5d에는 동박적층판의 양면에 형성된 동박을 한번에 제거하는 공정이 도시되어 있으나, 회로패턴(36)이 형성되는 동박적층판의 일면의 동박만 제거하고 타면의 동박은 이후 공정에서 별도로 제거하는 것도 본 발명에 포함된다 할 것이다. 전자에 의할 경우 이후에 별도의 제거공정이 수반될 필요가 없는 점에서 제조시간 단축의 장점이 있으나, 후자에 의할 경우 이후 공정에서 동박적층판 상에 적층되는 빌드업층을 더욱 견고히 지지할 수 있는 지지체의 역할을 수행하는 장점이 있다.
다음, 도 5e에 도시한 바와 같이, 제1 회로층 상에 다수의 절연층과 다수의 회로층을 포함하는 빌드업층(38)을 적층한다. 여기서, 빌드업층(38)은 통상의 빌드업-방식을 이용하여 적층가능하다.
여기서, 빌드업층(38)은 비아홀을 통해 층간 연결되며, 제1 회로층은 비아홀을 통해 빌드업층(38)의 회로층과 연결된다.
또한, 다수의 절연층은 일반적으로 사용되는 에폭시(epoxy) 수지, 유리 에폭시(glass epoxy) 수지, 알루미나(alumina)를 함유한 에폭시 수지 등으로 이루어질 수 있으며, 이에 한정되는 것은 아니다. 또한, 절연층의 두께는 필요에 따라 다양하게 변경할 수 있으며, 상술한 바와 같이 동박적층판의 지지체의 역할을 수행하므로 얇은 두께로 제조가 가능하다.
다음, 도 5f에 도시한 바와 같이, 빌드업층(38)의 상부 최외층(도 5f 기준)에 솔더 레지스트층(39)을 적층하고, 다른 전자부품과의 연결을 위해 빌드업층(38)의 최외층에 형성된 접속단자(41)가 돌출될 수 있도록 오픈부(40)를 형성한다. 여기서, 이 오픈부(40)는 LDA(Laser direct ablation)등과 같은 기계적 가공을 통해 형성가능하다.
한편, 동박이 제거된 동박적층판의 절연수지층은 하부 최외층 회로패턴을 보호하는 솔더 레지스트층의 기능을 수행하게 되므로, 하부에 별도의 PSR공정이 필요없게 된다.
또한, 제2 회로층의 접속패드(37)에는 마더보도 또는 전자부품 등과 연결하기 위한 솔더볼(42)이 부착될 수 있다.
이와 같은 제조공정에 의해, 도 2에 도시한 바와 같은 다층 인쇄회로기판이 제조된다.
도 6은 도 3에 도시된 다층 인쇄회로기판을 제조하는 바람직한 실시예에 따른 제조공정을 나타낸 도면으로서, 이를 참조하여 그 제조공정을 설명하면 다음과 같다. 여기서, 이전 실시예와 동일한 기능을 수행하는 구성 및 공정에 대해서는 동 일하게 채용될 수 있으므로 이에 대한 상세한 설명은 생략하기로 한다.
먼저, 도 6a에 도시한 바와 같이, 절연수지층(50)의 양면에 동박(51)이 입혀진 양면 동박적층판(52)을 준비한다.
다음, 도 6b에 도시한 바와 같이, 양면 동박적층판(52)의 일면의 동박(51)을 패터닝하여 회로패턴 형성용 개구부(53)를 형성한다.
다음, 도 6c에 도시한 바와 같이, 양면 동박적층판(52)에 블라인드 비아홀(54)을 형성한다.
여기서, 블라인드 비아홀(54)은 개구부(53) 내에 형성된다. 즉, 별도로 동박을 제거할 필요없이 블라인드 비아홀(54)이 형성될 부분의 동박을 제거하여 개구부(53)를 미리 형성함으로써, 보다 용이하게 블라인드 비아홀(54)을 가공할 수 있다.
다음, 도 6d에 도시한 바와 같이, 블라인드 비아홀(54) 및 개구부(53)에 도전성 페이스트(55)를 충진한다.
다음, 도 6e에 도시한 바와 같이, 양면 동박적층판(52)의 동박(51)을 제거한다.
상술한 바와 같이, 동박적층판(52)의 동박이 제거되면, 동박적층판(52)의 일면에는 동박과 같은 높이로 개구부(53) 및 블라인드 비아홀(54)에 충진된 도전성 페이스트가 동박의 두께만큼 절연수지층(50) 위로 돌출되게 된다. 돌출된 도전성 페이스트는 동박적층판(52)의 일면에는 회로패턴(36)을 포함하는 제1회로층을 형성하게 된다. 그러나, 동박적층판(52)의 타면에는 동박을 제거하더라도 회로층이 형 성되지 않는다. 이는 블라인드 비아홀(54) 내에 도전성 페이스트가 충진된 결과이다.
한편, 동박적층판(52)의 타면에는 별도의 접속패드가 형성되지 않기 때문에, 이후 다른 전자부품 또는 메인보드와의 접속시 솔드볼은 블라인드 비아홀(54)에 충진된 도전성 페이스트, 즉 접속부위(57)와 직접 연결되게 되며, 이에 따라 솔더볼의 직경도 감소하게 된다. 그러므로, 솔드볼 사이의 피치가 짧을 경우에도 다른 솔더볼에 의해 간섭을 받지 않게 된다.
한편, 이와 같이 동박이 제거된 동박적층판(52)은 이후에 그 상부로 빌드업층을 지지하는 역할을 수행함으로써 전체적으로 박판의 코어리스 기판의 제조를 용이하게 할 뿐만 아니라 절연층의 역할을 수행함으로써 별도의 PSR공정이 필요없게 된다.
다음, 도 6f에 도시한 바와 같이, 제1 회로층 상에 다수의 절연층과 다수의 회로층을 포함하는 빌드업층(58)을 적층한다.
다음, 도 6g에 도시한 바와 같이, 빌드업층(58)의 상부 최외층에 솔더 레지스트층(59)을 적층하고, 다른 전자부품과의 연결을 위해 빌드업층(58)의 최외층에 형성된 접속단자(61)가 돌출될 수 있도록 오픈부(60)를 형성한다.
이와 같은 제조공정에 의해, 도 3에 도시한 바와 같은 다층 인쇄회로기판이 제조된다.
도 7은 도 4에 도시된 다층 인쇄회로기판을 제조하는 바람직한 실시예에 따른 제조공정을 나타낸 도면으로서, 이를 참조하여 그 제조공정을 설명하면 다음과 같다. 여기서, 이전 실시예와 동일한 기능을 수행하는 구성 및 공정에 대해서는 동일하게 채용될 수 있으므로 이에 대한 상세한 설명은 생략하기로 한다.
먼저, 도 7a에 도시한 바와 같이, 절연수지층(70)의 일면에 동박(71)이 입혀진 단면 동박적층판(72)을 준비한다.
다음, 도 7b에 도시한 바와 같이, 동박적층판(72)에 블라인드 비아홀(73)을 형성한다.
다음, 도 7c에 도시한 바와 같이, 절연수지층(70) 상에 세미-어디티브(semi-additive)등의 통상의 회로패턴 형성방법을 이용하여 회로패턴(74)을 포함하는 회로층을 형성한다.
다음, 도 7d에 도시한 바와 같이, 회로패턴(74)을 포함하는 회로층 상에 다수의 절연층과 다수의 회로층을 포함하는 빌드업층(75)을 적층하고, 남아있는 동박을 제거한다. 이때, 동박적층판(72)의 타면에는 별도의 접속패드가 형성되지 않기 때문에, 이후 다른 전자부품 또는 메인보드와의 접속시 솔드볼(80)은 블라인드 비아홀(73)의 동도금, 즉 접속부위(76)와 직접 연결되게 된다.
다음, 도 7e에 도시한 바와 같이, 빌드업층(75)의 최외층에 솔더 레지스트층(77)을 적층하고, 다른 전자부품과의 연결을 위해 빌드업층(76)의 최외층에 형성된 접속단자(79)가 돌출될 수 있도록 오픈부(78)를 형성한다.
이와 같은 제조공정에 의해, 도 4에 도시한 바와 같은 다층 인쇄회로기판이 제조된다.
한편 본 발명은 기재된 실시예에 한정되는 것이 아니고, 본 발명의 사상 및 범위를 벗어나지 않고 다양하게 수정 및 변형을 할 수 있음은 이 기술 분야에서 통상의 지식을 가진 자에게는 자명하다. 따라서, 그러한 변형예 또는 수정예들은 본 발명의 특허청구범위에 속한다 해야 할 것이다.
도 1은 종래 코어리스 기판의 제조공정을 나타낸 도면;
도 2는 본 발명의 바람직한 제1 실시예에 따른 다층 인쇄회로기판을 나타낸 도면;
도 3은 본 발명의 바람직한 제2 실시예에 따른 다층 인쇄회로기판을 나타낸 도면;
도 4는 본 발명의 바람직한 제3 실시예에 따른 다층 인쇄회로기판을 나타낸 도면;
도 5는 도 2의 인쇄회로기판을 제조하는 바람직한 실시예에 따른 다층 인쇄회로기판의 제조공정을 나타낸 도면;
도 6은 도 3의 인쇄회로기판을 제조하는 바람직한 실시예에 따른 다층 인쇄회로기판의 제조공정을 나타낸 도면;
도 7은 도 4의 인쇄회로기판을 제조하는 바람직한 실시예에 따른 다층 인쇄회로기판의 제조공정을 나타낸 도면;
<도면부호의 설명>
30, 50, 70 : 절연수지층 35, 55 : 도전성 페이스트
37 : 접속패드 38, 58, 75 : 빌드업층
39, 59, 77 : 솔더 레지스트층 41, 61, 79 : 접속단자
42, 62, 80 : 솔더볼 57, 76 : 접속부위

Claims (19)

  1. 비아홀을 가지며, 일면에 회로패턴을 포함하는 제1 회로층이 형성되고, 타면에 상기 비아홀 상에 돌출된 솔더볼 실장용 접속패드를 포함하는 제2 회로층이 형성된 절연수지층;
    상기 제1 회로층 상에 형성된 다수의 절연층과 다수의 회로층을 포함하는 빌드업층; 및
    상기 빌드업층의 최외층에 형성된 솔더 레지스트층
    을 포함하는 것을 특징으로 하는 다층 인쇄회로기판.
  2. 청구항 1에 있어서,
    상기 제1 회로층 및 상기 제2 회로층은 Ag 페이스트로 이루어진 것을 특징으로 하는 다층 인쇄회로기판.
  3. 청구항 1에 있어서,
    상기 제2 회로층의 접속패드에 형성되는 솔더볼을 더 포함하는 것을 특징으로 하는 다층 인쇄회로기판.
  4. 비아홀을 가지며, 일면에 회로패턴을 포함하는 제1 회로층이 형성되고, 타면에 상기 비아홀 표면에 해당되는 솔더볼 실장용 접속부위가 형성된 절연수지층;
    상기 제1 회로층 상에 형성된 다수의 절연층과 다수의 회로층을 포함하는 빌드업층; 및
    상기 빌드업층의 최외층에 형성된 솔더 레지스트층
    을 포함하는 것을 특징으로 하는 다층 인쇄회로기판.
  5. 청구항 4에 있어서,
    상기 회로패턴 및 비아홀은 Ag페이스트 또는 동도금으로 이루어진 것을 특징으로 하는 다층 인쇄회로기판.
  6. 청구항 4에 있어서,
    상기 절연수지층의 타면에서 상기 비아홀에 직접 연결되는 솔더볼을 더 포함하는 것을 특징으로 하는 인쇄회로기판.
  7. (A) 비아홀을 가지며, 일면의 동박이 패터닝되어 회로패턴 형성용 개구부를 갖는 양면 동박적층판을 제공하는 단계;
    (B) 상기 비아홀 및 상기 개구부에 도전성 페이스트를 충진하는 단계;
    (C) 상기 양면 동박적층판의 동박을 제거하여, 일면에 회로패턴을 포함하는 제1 회로층, 타면에 솔더볼 실장용 접속패드를 포함하는 제2 회로층을 형성하는 단계;
    (D) 상기 제1 회로층 상에 다수의 절연층과 다수의 회로층을 포함하는 복수 의 빌드업층을 형성하는 단계; 및
    (E) 상기 빌드업층의 최외층에 솔더 레지스트층을 형성하는 단계
    를 포함하는 것을 특징으로 하는 다층 인쇄회로기판의 제조방법.
  8. 청구항 7에 있어서,
    상기 비아홀은 레이저 가공 또는 기계 드릴링을 통해 형성되는 것을 특징으로 하는 다층 인쇄회로기판의 제조방법.
  9. 청구항 7에 있어서,
    상기 (E) 단계 이후에 상기 솔더 레지스트층에 LDA(Laser direct ablation)에 의해 오픈부를 형성하는 단계를 더 포함하는 것을 특징으로 하는 다층 인쇄회로기판의 제조방법.
  10. 청구항 7에 있어서,
    상기 (C) 단계에서 동박의 제거는 염화철 부식액, 2염화동 부식액, 알칼리 부식액, 및 과산화수소/황산계 부식액 중 선택된 하나의 에칭액에 의해 에칭됨으로써 제거되는 것을 특징으로 하는 다층 인쇄회로기판의 제조방법.
  11. 청구항 10에 있어서,
    상기 도전성 페이스트는 상기 에칭액에 의해 제거되지 않는 것을 특징으로 하는 다층 인쇄회로기판의 제조방법.
  12. (A) 블라인드 비아홀을 가지며, 일면의 동박이 패터닝되어 회로패턴 형성용 개구부를 갖는 양면 동박적층판을 제공하는 단계;
    (B) 상기 블라인드 비아홀 및 상기 개구부에 도전성 페이스트를 충진하는 단계;
    (C) 상기 양면 동박적층판의 동박을 제거하여, 일면에 회로패턴을 포함하는 제1 회로층, 타면에 솔더볼 실장용 접속부위를 형성하는 단계;
    (D) 상기 제1 회로층 상에 다수의 절연층과 다수의 회로층을 포함하는 복수의 빌드업층을 형성하는 단계; 및
    (E) 상기 빌드업층의 최외층에 솔더 레지스트층을 형성하는 단계
    를 포함하는 것을 특징으로 하는 다층 인쇄회로기판의 제조방법.
  13. 청구항 12에 있어서,
    상기 블라인드 비아홀은 레이저 가공을 통해 형성되는 것을 특징으로 하는 다층 인쇄회로기판의 제조방법.
  14. 청구항 12에 있어서,
    상기 (E) 단계 이후에 상기 솔더 레지스트층에 LDA(Laser direct ablation)에 의해 오픈부를 형성하는 단계를 더 포함하는 것을 특징으로 하는 다층 인쇄회로 기판의 제조방법.
  15. 청구항 12에 있어서,
    상기 (C) 단계에서 동박의 제거는 염화철 부식액, 2염화동 부식액, 알칼리 부식액, 및 과산화수소/황산계 부식액 중 선택된 하나의 에칭액에 의해 에칭됨으로써 제거되는 것을 특징으로 하는 다층 인쇄회로기판의 제조방법.
  16. 청구항 12에 있어서,
    상기 도전성 페이스트는 상기 에칭액에 의해 제거되지 않는 것을 특징으로 하는 다층 인쇄회로기판의 제조방법.
  17. (A) 블라인드 비아홀을 가지며, 절연수지층의 일면에 동박이 적층된 단면 동박적층판을 제공하는 단계;
    (B) 상기 절연수지층의 타면에 동도금에 의해 회로층을 형성하는 단계;
    (C) 상기 회로층 상에 다수의 절연층과 다수의 회로층을 포함하는 복수의 빌드업층을 형성하는 단계;
    (D) 상기 동박적층판의 동박을 제거하여 일면에 솔더볼 실잘용 접속부위를 형성하는 단계; 및
    (E) 상기 빌드업층의 최외층에 솔더 레지스트층을 형성하는 단계
    를 포함하는 것을 특징으로 하는 다층 인쇄회로기판의 제조방법
  18. 청구항 17에 있어서,
    상기 블라인드 비아홀은 레이저 가공을 통해 형성되는 것을 특징으로 하는 다층 인쇄회로기판의 제조방법.
  19. 청구항 17에 있어서,
    상기 (E) 단계 이후에 상기 솔더 레지스트층에 LDA(Laser direct ablation)에 의해 오픈부를 형성하는 단계를 더 포함하는 것을 특징으로 하는 다층 인쇄회로기판의 제조방법.
KR1020080025034A 2008-03-18 2008-03-18 다층 인쇄회로기판의 제조방법 KR101009176B1 (ko)

Priority Applications (6)

Application Number Priority Date Filing Date Title
KR1020080025034A KR101009176B1 (ko) 2008-03-18 2008-03-18 다층 인쇄회로기판의 제조방법
JP2008152730A JP2009224750A (ja) 2008-03-18 2008-06-11 多層プリント基板及びその製造方法
US12/222,055 US20090236131A1 (en) 2008-03-18 2008-07-31 Multilayered printed circuit board and method of manufacturing the same
JP2010262261A JP2011077537A (ja) 2008-03-18 2010-11-25 多層プリント基板及びその製造方法
US13/137,934 US20120005894A1 (en) 2008-03-18 2011-09-21 Method of manufacturing multilayered printed circuit board
JP2012196160A JP5506877B2 (ja) 2008-03-18 2012-09-06 多層プリント基板及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080025034A KR101009176B1 (ko) 2008-03-18 2008-03-18 다층 인쇄회로기판의 제조방법

Publications (2)

Publication Number Publication Date
KR20090099834A true KR20090099834A (ko) 2009-09-23
KR101009176B1 KR101009176B1 (ko) 2011-01-18

Family

ID=41087765

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080025034A KR101009176B1 (ko) 2008-03-18 2008-03-18 다층 인쇄회로기판의 제조방법

Country Status (3)

Country Link
US (2) US20090236131A1 (ko)
JP (3) JP2009224750A (ko)
KR (1) KR101009176B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101119306B1 (ko) * 2010-11-04 2012-03-16 삼성전기주식회사 회로기판의 제조방법
CN113593776A (zh) * 2021-07-30 2021-11-02 长春捷翼汽车零部件有限公司 线束的生产方法及线束

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100969412B1 (ko) * 2008-03-18 2010-07-14 삼성전기주식회사 다층 인쇄회로기판 및 그 제조방법
KR101627574B1 (ko) * 2008-09-22 2016-06-21 쿄세라 코포레이션 배선 기판 및 그 제조 방법
KR20140134479A (ko) * 2013-05-14 2014-11-24 삼성전기주식회사 인쇄회로기판
KR20150064445A (ko) * 2013-12-03 2015-06-11 삼성전기주식회사 반도체 패키지용 코어리스 기판 및 그 제조 방법, 이를 이용한 반도체 패키지 제조 방법
JP7085328B2 (ja) 2017-09-29 2022-06-16 日東電工株式会社 配線回路基板、その製造方法および撮像装置
CN109803481B (zh) * 2017-11-17 2021-07-06 英业达科技有限公司 多层印刷电路板及制作多层印刷电路板的方法

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63107086A (ja) * 1986-10-23 1988-05-12 古河電気工業株式会社 両面印刷配線板の製造方法
JP2776096B2 (ja) * 1991-11-18 1998-07-16 日本電気株式会社 ポリイミド多層配線基板の製造方法
JP3297574B2 (ja) * 1995-12-22 2002-07-02 京セラ株式会社 配線基板及びその製造方法
JP2001185653A (ja) * 1999-10-12 2001-07-06 Fujitsu Ltd 半導体装置及び基板の製造方法
JP4592890B2 (ja) * 1999-11-26 2010-12-08 イビデン株式会社 多層回路基板
US6356453B1 (en) * 2000-06-29 2002-03-12 Amkor Technology, Inc. Electronic package having flip chip integrated circuit and passive chip component
JP2002151853A (ja) * 2000-11-08 2002-05-24 Matsushita Electric Ind Co Ltd 多層配線基板とその製造方法
US7331502B2 (en) * 2001-03-19 2008-02-19 Sumitomo Bakelite Company, Ltd. Method of manufacturing electronic part and electronic part obtained by the method
JP4593009B2 (ja) * 2001-05-24 2010-12-08 株式会社メイコー プリント基板の製造方法
JP2003309214A (ja) * 2002-04-17 2003-10-31 Shinko Electric Ind Co Ltd 配線基板の製造方法
JP2003332739A (ja) * 2002-05-14 2003-11-21 Ibiden Co Ltd 多層プリント配線板及び多層プリント配線板の製造方法
JP4287133B2 (ja) * 2002-12-11 2009-07-01 大日本印刷株式会社 スルーホール配線基板の製造方法
JP4508540B2 (ja) * 2003-03-04 2010-07-21 京セラ株式会社 配線基板および電子装置
JP2004363364A (ja) * 2003-06-05 2004-12-24 Hitachi Chem Co Ltd 金属表面処理方法、多層回路基板の製造方法、半導体チップ搭載基板の製造方法、半導体パッケージの製造方法及び半導体パッケージ
JP4287458B2 (ja) * 2005-11-16 2009-07-01 サムソン エレクトロ−メカニックス カンパニーリミテッド． ペーストバンプを用いた印刷回路基板およびその製造方法
JP2007201453A (ja) * 2005-12-28 2007-08-09 Sumitomo Bakelite Co Ltd 配線板および該配線板に用いられるソルダーレジスト用絶縁樹脂組成物
KR100796523B1 (ko) 2006-08-17 2008-01-21 삼성전기주식회사 전자부품 내장형 다층 인쇄배선기판 및 그 제조방법

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101119306B1 (ko) * 2010-11-04 2012-03-16 삼성전기주식회사 회로기판의 제조방법
CN113593776A (zh) * 2021-07-30 2021-11-02 长春捷翼汽车零部件有限公司 线束的生产方法及线束
CN113593776B (zh) * 2021-07-30 2023-03-10 长春捷翼汽车零部件有限公司 线束的生产方法及线束

Also Published As

Publication number Publication date
JP5506877B2 (ja) 2014-05-28
JP2009224750A (ja) 2009-10-01
JP2012235176A (ja) 2012-11-29
US20090236131A1 (en) 2009-09-24
KR101009176B1 (ko) 2011-01-18
JP2011077537A (ja) 2011-04-14
US20120005894A1 (en) 2012-01-12

Similar Documents

Publication Publication Date Title
KR101009176B1 (ko) 다층 인쇄회로기판의 제조방법
KR100969412B1 (ko) 다층 인쇄회로기판 및 그 제조방법
JP2006086488A (ja) 受動素子内蔵型プリント基板およびその製造方法
US7524429B2 (en) Method of manufacturing double-sided printed circuit board
KR20070047219A (ko) 케이블부를 가지는 다층 배선기판의 제조방법
JP2009260204A (ja) プリント基板およびその製造方法
KR100747022B1 (ko) 임베디드 인쇄회로기판 및 그 제작방법
KR100832650B1 (ko) 다층 인쇄회로기판 및 그 제조 방법
JP5066427B2 (ja) プリント配線板の製造方法
JP2005236067A (ja) 配線基板と配線基板の製造方法、および半導パッケージ
TWI459879B (zh) Method for manufacturing multilayer flexible printed wiring board
KR101669534B1 (ko) 범프를 구비한 회로기판 및 그 제조 방법
JP2010016335A (ja) 金属積層板及びその製造方法
JP6274491B2 (ja) 多層配線基板の製造方法
JP2004087697A (ja) 配線基板の製造方法
JP5000446B2 (ja) プリント配線板の製造方法
JP2010129997A (ja) 埋込みパターンを持つプリント基板及びその製造方法
KR20100109699A (ko) 인쇄회로기판의 제조방법
KR101055455B1 (ko) 기판 제조용 캐리어 부재 및 이를 이용한 기판의 제조방법
JP2007095910A (ja) 配線基板の製造方法
KR101108816B1 (ko) 다층 인쇄회로기판 및 이의 제조방법
JP5062533B2 (ja) 配線基板の製造方法
JP4466169B2 (ja) 半導体装置用基板の製造方法
JP4480693B2 (ja) 配線基板およびその製造方法
KR101231525B1 (ko) 인쇄회로기판 및 그의 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
J201 Request for trial against refusal decision
E902 Notification of reason for refusal
B701 Decision to grant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20131224

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20141231

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20170102

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20180102

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20190103

Year of fee payment: 9