TWI459879B - Method for manufacturing multilayer flexible printed wiring board - Google Patents

Description

多層可撓性印刷配線板的製造方法

本發明是有關多層可撓性印刷配線板的製造技術，特別是有關具有可高密度安裝的可撓性電纜部之多層可撓性印刷配線板的製造方法。

近年來，電子機器的小型化及高機能化日益進步，因此對電路基板的高密度化的要求提高。於是，藉由使電路基板從單面成為兩面或三層以上的多層電路基板，可謀求電路基板的高密度化。

因此有經由他體的可撓性配線板、可撓性扁平排線(Flexible Flat Cable)及連接器等來連接安裝各種電子零件的多層電路基板或硬質電路基板的彼此間者。

而且，具有使該他體的可撓性配線板等一體化的可撓性電纜部之多層可撓性配線板[專利文獻1(P4、第5圖)]係以行動電話等的小型電子機器為中心廣泛普及。

特別是行動電話的高機能化異常顯著，隨之安裝於多層可撓性配線板的零件也置換成CSP(晶片尺寸封裝)，高機能且高密度封裝，不會有擴大基板大小的情形，有附加高機能的傾向。此CSP的焊墊間距(pad pitch)，最初是0.8mm間距，近年來開始被要求0.5mm間距以下的窄間距。

其中又以搭載具有10焊墊×10焊墊以上的焊墊數之 CSP的焊墊被滿格配置的窄間距CSP是在以往的多層可撓性配線板非常困難。

在多層可撓性配線板搭載窄間距CSP的必須要件是如以下般。

(a)CSP安裝島(land)無貫通孔。

為了使安裝時必要的焊錫不會流動。

(b)導通部的高密度配置可能。

為了從窄間距CSP安裝島直接連接至下面的配線層，所被要求的最小間距是需要與搭載的CSP的焊墊間距同間距。

(c)可形成微細配線。

因為不論外層、內層，皆需要從100以上多數的焊墊來繞拉配線。並且，在CSP安裝島間繞拉的配線條數是決定可搭載的CSP的規格之重要的因素。

特別是在CSP搭載時，比存在CSP安裝島的外層的配線還要下方的內層的配線之微細化有效。但，在0.4mm間距以下的窄間距CSP搭載時，其搭載部所必要的外層電路圖案間距需要形成間距60μm(圖案間最小間隙：30μm)以下。

某程度符合該等的要求之多層可撓性印刷配線板的製造方法及構造是揭示於專利文獻2(P18，第5圖)。記載於此專利文獻2的發明特徵，可舉藉由1次的導通用孔的形成及電鍍來設置連接第1層與第2層的通孔、連接第1層、第2層、第3層的階梯狀通孔、連接第1層與第3 層的直進形通孔。藉此，為了上述CSP搭載的要件可符合(1)在CSP安裝島無貫通孔，(2)導通部的高密度配置可能。

圖2是顯示使專利文獻2記載的方法發展的技術內容，更顯示為了使內層電路圖案微細化，而組合半加成(Semi-Additive)手法之具有電纜部的4層可撓性印刷配線板的製造方法的實施形態剖面構成圖。

首先，如圖2(1)所示，準備一在聚醯亞胺等的可撓性絕緣基材31的兩面具有厚度1μm程度的銅、鎳、鉻或該等的合金等的導電性金屬箔32及33之兩面電路基材34。對此基材，將用以使用半加成手法來形成雷射加工時的共型光罩及電路圖案之阻絕層35形成於兩面。

其次，使用阻絕層35作為半加成電鍍阻絕層(Semi-Additive plating resist)，對導電性金屬箔32及33通電來進行電解銅電鍍，將位於外層側的面的銅電鍍層36、及位於內層側的面的銅電鍍層37的厚度分別形成約10μm。

其次，如圖2(2)所示，剝離阻絕層35，蝕刻除去導電性金屬箔32及33，使銅電鍍層36及37成為電性獨立的電路圖案36b及37b。另外，電路圖案36b是成為雷射加工時的共型光罩。藉由到目前為止的工程來取得兩面的配線基材38。

其次，如圖2(3)所示，準備一在聚醯亞胺薄膜39上具有丙烯‧環氧樹脂等的黏合材料40之所謂覆蓋膜41。在形成兩面的圖案之配線基材38的內層側，以真空沖 壓、真空層合機(laminator)等來貼附覆蓋膜41。

以到目前為止的工程來取得附覆蓋膜的增層(buildup layer)42。而且，以同樣的工程來準備另一組附覆蓋膜的增層43。

其次，將環氧樹脂等的層疊用的黏合材料44，以金屬模具等來打通成所定的形狀。被打通的空間是對應於相當於可撓性的電纜部之處。使增層42、黏合材料44、增層43對位，以真空沖壓等來層疊該等。藉由到目前為止的工程來取得被層疊的多層電路基材45。

其次，如圖2(4)所示，使用共型光罩36b來進行雷射加工及電漿等的表面沾污去除處理而形成用以連接各層間的導通用孔，進行電解電鍍來取層間導通，分別成為通孔46、階梯狀通孔47、直進形通孔48。而且，藉由通常的光加工手法來形成外層圖案49。

之後，因應所需，在基板表面實施焊錫電鍍、鎳電鍍、金電鍍等的表面處理，形成光阻焊膜(photo solder resist)層，在電纜的外層側使用銀膏、薄膜等來形成屏蔽層，實施外形加工而取得具有電纜的4層可撓性印刷配線板50。

[先行技術文獻] [專利文獻]

[專利文獻1]日本特許第2631287號

[專利文獻2]日本特開2007-128970號公報

藉由上述工法所製造的多層可撓性印刷配線板的內層電路圖案可形成微細電路。

但，外層電路圖案是導體厚會成為30μm左右。因此，難以在0.4mm間距以下的窄間距CSP搭載部形成必要的外層電路圖案間距之間距80μm(圖案間最小間隙40μm)以下。

因此，像行動電話用基板等那樣，難以便宜且安定地製造一種具備可撓性電纜，搭載窄間距CSP之多層可撓性印刷配線板。

本發明是考量上述的點而研發者，其目的是在於提供一種可搭載窄間距CSP，且具備外層電路、內層電路皆可形成微細電路的可撓性電纜之多層可撓性印刷配線板的製造方法。

為了達成上述目的，本案提供其次的製造方法。

首先，製造方法係一種在至少一方的準外層具有電纜部且在CSP安裝島設有貫通孔之具有電纜部的多層可撓性印刷配線板的製造方法，其特徵係包含：a)準備一在可撓性絕緣基材的兩面具有厚度0.1~0.5μm的金屬薄膜的兩面型的貼銅層疊板之工程； b)藉由以前述金屬薄膜作為種晶層的電解銅電鍍法來形成在前述貼銅層疊板的外層側的導通用孔的形成部位具有第1開口之厚度3~7μm的外層側銅電鍍層、及在前述貼銅層疊板的內層側的導通用孔的形成部位具有第2開口且為前述外層側銅電鍍層的2~3倍厚度之厚度9~18μm的內層側銅電鍍層之工程；c)在前述內層側銅電鍍層上形成覆蓋膜而成為來自外層的層疊基材之工程；d)準備至少具有1個配線層的配線基材之工程；e)使形成前述層疊基材的前述覆蓋膜的側朝向前述配線基材的配線層側，在前述配線基材經由黏合材料層疊而形成多層電路基材之工程；f)對前述多層電路基材的前述第1開口進行雷射加工而形成導通用孔之工程；g)對前述多層電路基材透過前述第1及第2開口來一起雷射加工，藉此形成用以導通前述多層電路基材的層間的導通用孔之工程；及h)在前述導通用孔進行導電化處理及電解電鍍而形成通孔之工程。

根據該等的特徵，本發明可取得其次那樣的效果。

本發明的多層可撓性印刷配線板，是在藉由半加成手法來對兩面具有金屬薄膜的兩面貼銅層疊板形成雷射加工 時的共型光罩(conformal mask)及電路圖案時，弄薄位於外層側之成為雷射加工時的共型光罩面的銅電鍍層的厚度，增厚位於內層側之成為電路圖案面的銅電鍍層的厚度，藉此可取得內層的電路圖案的電流容量的確保或作為兩面的電路基材之可搬運(handling)程度的剛性。

而且，可將用以取得層間導通之外層電鍍後的外層導體的厚度壓到最小限度，因此使用半加成手法的內層電路圖案不用說，即使是外層電路圖案也可形成可搭載窄間距的CSP的微細電路。

以下，參照圖面來說明本發明的實施形態。

[實施例1]

圖1A~圖1C是表示本發明的配線板的製造方法的剖面構成圖。首先，如圖1A(1)所示，準備一在聚醯亞胺等的可撓性絕緣基材1(在此是厚度12.5μm的聚醯亞胺)的兩面具有厚度0.3μm的銅薄膜2及3之兩面電路基材4。

此銅薄膜的厚度是0.1~0.5μm厚者為理想。比0.1μm更薄時容易在銅箔膜產生針孔等的膜缺陷，對之後的電路圖案的形成帶來不良影響。

又，比0.5μm更厚時，藉由以此銅箔膜作為種晶層的半加成手法來形成電路圖案之後的種晶層除去時，因為進 行各電路圖案的蝕刻除去，所以電路圖案的膜減量會變多，有可能損害形狀等的安定性，或有蝕刻除去的工程負荷變大的情形，對生產性也帶來不良影響。對於此基材，在兩面形成供以用半加成手法來形成雷射加工時的共型光罩及電路圖案之阻絕層5。

其次如圖1A(2)所示，使用阻絕層5作為半加成電鍍阻絕層，對銅箔2及3通電來進行電解銅電鍍。此時，弄薄位於外層側的面的銅電鍍層6的厚度，增厚位於內層側的面的銅電鍍層7的厚度。

為了使兩面的銅電鍍層的厚度成為任意的不同厚度，只要各單面控制電解銅電鍍時的施加電流值即可。特別是以捲軸式(Roll to Roll)來進行加工時，使用水平搬送式的銅電鍍裝置。

裝置規格，需要選擇以能夠從滾軸材料的上下來夾著銅電鍍裝置的陽極之方式配置者，以能夠各別地控制上下陽極的電流值之方式分開整流器的系統。

藉此，可適當地進行上述的面之銅電鍍的厚度控制。銅電鍍層6，亦即外層側銅電鍍層的厚度是考量作為利用雷射之導通用孔的形成時的遮光罩機能、及弄薄進行外層電鍍時的總導體厚，而設為5μm。

為了使作為雷射的遮光罩機能，而使用生產性高的CO₂ 雷射時，較理想是具有3μm以上的銅厚度，由上述總導體厚度減少的觀點來看，是以7μm以下的銅厚度為理想。

另一方面，銅電鍍層7，亦即內層側銅電鍍層的厚度是考慮利用雷射之導通用孔形成時的遮光罩機能、及適當內層電路的電流容量或導體電阻值，而設為10μm。但，若考慮在之後的粗化處理等銅厚度會形成約0.5~1μm薄，則配線的銅厚度將成為9μm程度。在此厚度下，若為寬30μm程度的電路，則可通電500mA程度的電流，因此可確保電流容量，不會有損害微細性的情形。

此外，為了不改變配線的設計規則(Design Rule)來實現高電流容量，可藉由增加內層側銅電鍍層7的厚度來對應。但，當銅厚度超過18μm時，難以微細形成半加成用的電鍍阻絕層，有損適用半加成手法的優點。

再者，內層側電鍍層7的厚度對外層側電鍍層6的厚度之比為3倍以上，即使進行電解銅電鍍的電流值控制，也會因為來自內層的高電流側的電流往外層側繞入，厚度控制變困難，所以半加成手法的適用困難。因此，內層側銅電鍍層7的厚度對外層側銅電鍍層6的厚度之關係，若稱對比，則最好成為1對2乃至1對3。

其次，如圖1A(3)所示，剝離阻絕層5，而阻絕層5消失的部分的銅箔2成為露出的狀態。

其次，如圖1A(4)所示，蝕刻除去銅箔2及3，而除去互相連接外層側銅電鍍層6及內層側銅電鍍層7的銅箔2，3。藉此，電性切離外層側銅電鍍層6與內層側銅電鍍層7，成為電性獨立的電路圖案6b及電路圖案7b。

在此，電路圖案6b是成為雷射加工時的共型光罩。 在蝕刻除去銅箔2及3時使用粗化處理液，藉此與蝕刻同時進行使內層的密著強度提升的粗化處理。

對銅箔之具有蝕刻效果的粗化處理液，有荏原電產(股)製的neo-brown process(音譯)NBD系列，在使用此下進行約0.5~1μm的蝕刻，蝕刻除去銅箔2及3。由於使用半加成手法，所以內層電路可形成圖案間距30μm程度。以到此為止的工程來取得兩面的配線基材8。

在此，在藉由半加成手法來形成兩面電路基材時所使用的種晶層的處理是可用酸性的藥液來一次處理以銅為主成分的金屬薄膜之種晶層的除去、及電路圖案的粗化處理。

其結果，工程會被縮短，包含在各工程之藥液條件等的管理，可一元化，比在別工程流動更能廉價地製造多層可撓性印刷配線板。

由此，可廉價且安定地提供一種可搭載窄間距的CSP，且具備外層電路、內層電路皆可形成微細電路的可撓性電纜之多層可撓性印刷配線板。

而且，如圖1B(5)所示，準備一例如在12μm厚的聚醯亞胺薄膜9上具有厚度10μm的丙烯‧環氧樹脂等的黏合材料10之覆蓋膜11。在形成兩面的圖案之配線基材8的內層側，以真空沖壓、真空層合機等來貼附覆蓋膜11。以到目前為止的工程來取得附覆蓋膜的增層12。

接著，如圖1B(6)所示，以和上述圖1A(1)~圖1B(5)同樣的工程來準備另一組的附覆蓋膜的增層13。

其次，將厚度10μm的環氧樹脂等的層疊用的黏合材料14，以金屬模具等來打通成所定的形狀。被打通的空間是對應於相當於可撓性的電纜部之處。使增層12、黏合材料14、增層13對位。

其次，如圖1B(7)所示，以真空沖壓等來層疊對位後的增層12、黏合材料14、增層13。以到目前為止的工程來取得被層疊的多層電路基材15。多層電路基材15的表面的銅箔(共型光罩6b)會因層疊時的熱而氧化變色。

因此，恐有發生之後的雷射加工時的引導辨識不良，將表面銅箔約0.5~1μm蝕刻而使銅面露出。並且，上述的粗化處理在使用CO₂ 雷射時，因雷射光的吸収提升，蓄熱效果，而使銅變得容易溶融。為了防範於此，最好進行表面銅箔的蝕刻。

其次，如圖1C(8)所示，使用共型光罩6b，進行雷射加工及電漿等的表面沾污去除處理，形成用以連接各層間的導通用孔16，17，18。

雷射加工可選擇UV-YAG雷射、CO₂ 雷射、準分子雷射等。在此是使用生產性高的CO₂ 雷射。此時，共型光罩6b的銅箔厚度是形成3~4μm程度，若以強的能量來進行雷射加工，則銅箔會溶融，所以需要注意。

在CO₂ 雷射時，必須縮短脈衝寬，以每一shot的能量小的條件來加工。加工方式，由減少熱損傷的點來看，並非是在同一導通用孔連續進行複數shot加工的破裂(burst)加工，而是對電流區(Galvano Area)的複數個導 通用孔，每一shot複數次加工的循環加工為理想。

加工條件較理想是只要在脈衝寬5~10μsec，能量5~10mJ的範圍加工，便可受熱的影響少，上述的材料構成時，各導通用孔皆可在5shot左右加工。

其次，如圖1C(9)所示，對具有導通用孔16，17，18的多層電路基材15進行10~15μm程度的電解電鍍，而取層間導通，分別作為通孔16b、階梯狀通孔17b、直進形通孔18b。

因為位於層間的樹脂厚度薄，所以即使是上述程度的電鍍厚也可充分確保層間連接的可靠度。層間連接的形態亦可選擇利用NC鑽孔加工等的貫通通孔者。

之後，如圖1C(10)所示，藉由通常的光加工(photofabrication)手法來形成外層圖案19。有關導電性金屬箔2亦可使用通常的氯化銅或氯化鐵之蝕刻來除去。由於外層的導體厚是成為15μm以下，所以可形成間距60μm(圖案間最小間隙30μm)左右的微細圖案。

之後，因應所需在基板表面實施焊錫電鍍、鎳電鍍、金電鍍等的表面處理，形成光阻焊膜層，使用銀膏、薄膜等來形成電纜之往外層側的屏蔽層，實施外形加工而取得具有電纜的4層可撓性印刷配線板20。

1‧‧‧可撓性絕緣基材

2，3‧‧‧銅箔

4‧‧‧兩面電路基材

5‧‧‧阻絕層

6，7‧‧‧銅電鍍層

6b，7b‧‧‧電路圖案

8‧‧‧配線基材

9‧‧‧聚醯亞胺薄膜

10‧‧‧黏合材料

11‧‧‧覆蓋膜

12，13‧‧‧增層

14‧‧‧黏合材料

15‧‧‧多層電路基材

16，17，18‧‧‧導通用孔

16b‧‧‧通孔

17b‧‧‧階梯狀通孔

18b‧‧‧直進形通孔

19‧‧‧外層圖案

20‧‧‧具有電纜部的4層可撓性印刷配線板

31‧‧‧可撓性絕緣基材

32，33‧‧‧銅箔

34‧‧‧兩面電路基材

35‧‧‧阻絕層

36，37‧‧‧銅電鍍層

36b，37b‧‧‧電路圖案

38‧‧‧配線基材

39‧‧‧聚醯亞胺薄膜

40‧‧‧黏合材料

41‧‧‧覆蓋膜

42，43‧‧‧增層

44‧‧‧黏合材料

45‧‧‧多層電路基材

46‧‧‧通孔

47‧‧‧階梯狀通孔

48‧‧‧直進形通孔

49‧‧‧外層圖案

50‧‧‧具有電纜部的4層可撓性印刷配線板

圖1A~圖1C是表示本發明之具有電纜部的4層可撓性印刷配線板的製造工程的概念剖面構成圖。

圖2是表示以往工法之具有電纜部的4層可撓性印刷配線板的製造工程的概念剖面構成圖。

1‧‧‧可撓性絕緣基材

2，3‧‧‧銅箔

4‧‧‧兩面電路基材

5‧‧‧阻絕層

6，7‧‧‧銅電鍍層

6b，7b‧‧‧電路圖案

8‧‧‧配線基材

9‧‧‧聚醯亞胺薄膜

10‧‧‧黏合材料

12，13‧‧‧增層

14‧‧‧黏合材料

15‧‧‧多層電路基材

16，17，18‧‧‧導通用孔

16b‧‧‧通孔

17b‧‧‧階梯狀通孔

18b‧‧‧直進形通孔

19‧‧‧外層圖案

20‧‧‧具有電纜部的4層可撓性印刷配線板

Claims (2)

1. 一種在至少一方的準外層具有電纜部且在CSP安裝島設有貫通孔之具有電纜部的多層可撓性印刷配線板的製造方法，其特徵係包含：a)準備一在可撓性絕緣基材的兩面具有厚度0.1~0.5μm的金屬薄膜的兩面型的貼銅層疊板之工程；b)藉由以前述金屬薄膜作為種晶層的電解銅電鍍法來形成在前述貼銅層疊板的外層側的導通用孔的形成部位具有第1開口之厚度3~7μm的外層側銅電鍍層、及在前述貼銅層疊板的內層側的導通用孔的形成部位具有第2開口且為前述外層側銅電鍍層的2~3倍厚度之厚度9~18μm的內層側銅電鍍層之工程；c)在前述內層側銅電鍍層上形成覆蓋膜而成為來自外層的層疊基材之工程；d)準備至少具有1個配線層的配線基材之工程；e)使形成前述層疊基材的前述覆蓋膜的側朝向前述配線基材的配線層側，在前述配線基材經由黏合材料層疊而形成多層電路基材之工程；f)對前述多層電路基材的前述第1開口進行雷射加工而形成導通用孔之工程；g)對前述多層電路基材透過前述第1及第2開口來一起雷射加工，藉此形成用以導通前述多層電路基材的層間的導通用孔之工程；及h)在前述導通用孔進行導電化處理及電解電鍍而形 成通孔之工程。
2. 如申請專利範圍第1項之具有電纜部的多層可撓性印刷配線板的製造方法，其中，前述貼銅層疊板的金屬薄膜係以銅作為主成分者，以酸性的同一藥液來一起進行前述金屬薄膜的除去、及在前述工程b)所形成的電路圖案的表面粗化處理。